CN102209940A - 噪声整形时间-数字转换器 - Google Patents

Abstract

时间-数字转换器操作如下：通过在参考信号周期的第一部分期间在第一频率(f1)操作数字控制振荡器(110)并在参考信号周期期间作为关注信号(START)与参考信号(REF)之间的时间差的函数将操作频率从第一频率改变到第二频率(f2)来测量关注信号与参考信号之间的时间差。时间-数字转换器连续计数(150)在参考信号周期期间在数字控制振荡器的输出有多少信号转变发生。基于在参考信号周期期间计数的信号转变数估计(130)关注信号与参考信号之间的时间差。

Description

噪声整形时间-数字转换器

技术领域

一般而言，本发明涉及时间-数字转换器，并且更具体地说，涉及噪声整形时间-数字转换器。

背景技术

时间-数字转换器(TDC)输出信号的每个输入脉冲的到达时间的数字表示。可以通过将一串反相器链接在一起形成TDC。通过反相器链传播起动脉冲，并用停止脉冲采样。起动脉冲经过的反相器数提供了从起动到停止的时间的数字测量。与这种类型TDC相关联的分辨率通常受到高度依赖于电流、电压和温度的反相器门延迟的限制。还有，TDC的线性因为装置不匹配而受限制，并且通常相对速度和分辨率进行折衷。需要比较小的反相器级来改进TDC的分辨率，因为小的反相器降低了寄生电容。然而，需要比较大的反相器级来改进装置不匹配和线性。可以使用数字校正技术和统计方法来线性化TDC的传递函数，但是分辨率仍受门延迟的限制。

另一种类型的TDC是利用两个延迟线之间的延迟差的微变延迟线。然而，装置不匹配对基于微变的TDC的线性具有甚至更大的负面影响。此外，需要非常长的延迟线来获得足够的动态范围。其它类型的TDC使用当时间周期测量起动时开启而当时间周期测量结束时关闭的环形振荡器。可以通过选通反相器单元进行开关。用这种方式开启和关闭环形振荡器当关掉时将TDC的内部节点设置成高阻态。当在高阻关状态期间环形振荡器的寄生电容保持它们的电压时发生噪声整形。基于环形振荡器的TDC可以获得比较高的分辨率，并抑制晶体管不匹配效应。

然而，高阻关状态产生了对噪声和泄露电流的大敏感性。例如，常规的基于环形振荡器的TDC遭受高泄露电流，高泄露电流在高阻态期间影响振荡器电压。对于过程缩放，泄露电流更差了，并且变得强烈依赖温度。此外，噪声电流被注入到高阻节点中，这也影响振荡器电压。而且，高阻节点电压在开关期间可能受电荷注入负面影响。在高阻态下由于上面提到的问题可能发生计数错误。常规的基于环形振荡器的TDC在停止时段和起动时段期间是高度电压相关的，从而降低了TDC的噪声整形性能。

发明内容

TDC包含在至少两个不同操作频率之间切换以获得未知时间量的准确数字化度量的振荡器。量化噪声整形由TDC实现以获得高度精确的时间测量结果。此外，通过加扰从晶体管器件之间的不匹配引入的误差来提高TDC的线性。TDC可以用在多种应用中，诸如数字锁相环(DPLL)中。在DPLL中使用高准确度TDC降低了量化噪声和对于滤波的需要。这又允许使用较高的带宽。较高的带宽改进了振荡器噪声滤波并降低了振荡器稳定时间(settling time)，节省了功率并允许使用发射器的极化调制方案。改进的TDC线性还取消了对用于补偿非线性的附加电路的需要，由此降低了电路复杂性、开发成本和功耗。

根据一个实施例，TDC包含数字控制振荡器、计数器电路和评估电路。数字控制振荡器在参考信号周期的第一部分期间操作在第一频率，而在参考信号周期期间作为关注信号与参考信号之间的时间差的函数将操作频率从第一频率改变到第二频率。计数器电路连续地对在参考信号周期期间在数字控制振荡器的输出有多少信号转变发生计数。评估电路基于在参考信号周期期间计数的信号转变数估计关注信号与参考信号之间的时间差。

当然，本发明不限于上述特征和优点。本领域的技术人员在阅读了如下详细描述并看了附图后将认识到附加特征和优点。

附图说明

图1是噪声整形时间-数字转换器的实施例的框图。

图2是例证生成用于控制图1时间-数字转换器的操作的脉冲信号的定时图。

图3-4是与图1时间-数字转换器的操作相关联的定时图。

图5是例证图1时间-数字转换器的计数和误差量化操作的曲线图。

图6-8例证了在变换成z域的不同级的图1时间-数字转换器。

图9-12例证了对于图1时间-数字转换器执行的校准模式的不同级。

图13是包含图1时间-数字转换器的数字锁相环的实施例的框图。

具体实施方式

图1例证了时间-数字转换器(TDC)100的实施例。TDC 100包含数字控制振荡器(DCO)110、计数器电路120、评估电路130和脉冲生成器140。TDC 100利用噪声整形提供非常高分辨率的时间测量结果。当TDC 100操作在高于关注信号(START)带宽多倍的频率(REF)时，TDC 100相比常规非噪声整形TDC具有比较高的信噪比(SNR)。此外，TDC 100通过朝较高频率移动量化噪声来执行量化噪声整形。可选地可以滤波高频噪声，这根据TDC 100采用的过采样比得出SNR的显著增加。

整形的量化噪声可模型化为由差分滤波器滤波的白噪声。在采样系统中，差分滤波器的传递函数可描述为由下式给出：

H_NTF＝1-z^-1                        (1)

公式(1)表示的噪声传递函数可通过获取由任何量化测量系统生成的当前与之前测量样本的量化误差之间的差来实现。通过在每个参考信号周期即参考信号的每个循环期间在两个或更多不同频率操作DCO 110来生成测量样本。基于输入到DCO 110的振荡器调谐位(OTB)选择DCO 110的操作频率。

在一个实施例中，OTB由数字脉冲生成器140控制。数字脉冲生成器140响应于关注信号(START)中的上升沿转变激活OTB脉冲，并响应于参考信号(REF)中的上升沿转变终止脉冲，如图2中所示。由此，OTB脉冲具有对应于START与REF信号上升沿之间时间差的宽度。DCO 110当脉冲下陷时操作在第一频率(f1)，而当脉冲有效时操作在第二频率(f2)。由此，DCO 110的输出频率取决于OTB脉冲的状态，其又取决于关注信号与参考信号之间的定时关系。从而，当REF与START之间的时间差比较小时在参考信号周期后期，而当该时间差比较大时在参考信号周期早期，将DCO 110的操作频率从第一频率(f1)改变到第二频率(f2)。

TDC 100的计数器电路120连续地对在每个参考信号周期期间在DCO 110的输出观察到的信号转变数计数。在一个实施例中，计数器电路120包含模数计数器(modulo-counter)150，后面是差分电路160。模数计数器150在参考信号周期之间不复位，从而允许使用较高时钟控制速度。评估电路130基于计数器电路120的输出估计关注信号与参考信号之间的时间差。评估电路130还基于与参考信号相关联的定时信息在校准模式期间确定DCO 110的不同操作频率。

在操作期间，TDC 100测量并数字化已知参考时间周期的时间分数(time fraction)。更详细地说，脉冲生成器140在参考信号周期的第一部分期间去激活OTB脉冲，例如从REF的上升沿直到START的上升沿，如图2所示。在这个持续时间期间，DCO 110操作在第一频率(f1)。脉冲生成器140然后在要测量的参考信号周期的该分数期间激活OTB脉冲，例如在START中的上升沿转变之后直到REF的上升沿，如图2所示。DCO110在参考信号周期的这部分期间切换到第二操作频率(f2)。

计数器电路120连接到DCO 110的输出，并连续地对在每个参考信号周期期间在DCO输出的信号转变数计数。模数计数器电路150实质上聚集DCO相位，如图3所示，其中第一个图表示出参考信号，并且第二个图表示出模数计数器电路150的输出。图3的底部图表中示出的不同斜率演示了在模数计数器电路150的输出的变化率如何根据OTB值改变。也就是说，模数计数器电路150聚集DCO相位的速率是OTB的函数，因为每当OTB脉冲下陷时DCO操作频率都改变。在一个实施例中，模数计数器电路150包含n位加法器152和锁存器154。锁存器154当由DCO输出的上升沿转变触发时存储加法器152的当前输出，并且加法器152将锁存器154的当前状态递增1。差分电路160将当前参考信号周期的计数值与之前参考信号周期的计数值相比较。在一个实施例中，差分电路160包含两个锁存器162、164和减法器166。第一锁存器162在参考信号的上升沿转变期间捕获最近的参考信号周期的计数值。这个值在参考信号的下一上升沿转变期间传递到第二锁存器164。从而，锁存器162、164一起保持两个连续参考信号周期的计数值。减法器166从较近的计数值中减去较前的计数值，提取在最后的参考信号周期期间计数的DCO循环数。

图4是例证在TDC 100的不同级的信号处理的定时图。最上面的图表示出参考信号(REF)。从上面数第二个图表示出差分电路160的第一锁存器162的状态，并且从上面数第三个图表示出差分电路160的第二锁存器164的状态。最下面的图表示出缓慢改变信号的减法器166的输出。

评估电路130可包括用于确定不同DCO操作频率(例如f1和f2)的数字逻辑或任何其它类型逻辑或电路。评估电路130在校准模式期间确定DCO操作频率。DCO操作频率可随过程、电压和温度改变。在校准模式期间，对于多个参考周期，DCO 110分别固定到频率f1和f2，并且计算计数器120的输出的时间平均并用作频率度量，这将在本文的后面更详细描述。评估电路130在正常操作期间使用时间平均的频率度量来计算参考信号周期的分数。由于在校准模式期间计算DCO操作频率(例如f1、f2)，因此评估电路130可以从计数器电路120的输出中减去与一个频率(例如f1)相关的相位增加。图5中示出了所得到的波形，其中实线表示与操作中DCO 110相关联的相位波形。虚线表示由评估电路130处理后的相位波形。从它们的相应度量中减去的量化误差q[0]、q[1]然后被自动加到后续度量中，这意味着它们都经历了第一阶噪声整形。

下面在z域描述TDC 100的更多理论解释。图6示出了使用单输入样本频率(REF)的计数器电路120的等效模型。模数计数器150包含两个加法器700、702、各由参考信号进行时钟控制的两个锁存器704、706和加法器708。求和的两个输入量表示在一个参考信号周期期间DCO 110的相位增加(以循环为单位的度量，而非弧度)。差分电路160包含用于将相位度量舍位(truncating)成整数的量化器710，因为模数计数器电路150实际上只解决整数倍的DCO输出相位。量化器输出由通过参考信号进行时钟控制的锁存器712存储。减法器714对两个连续量化信号进行减法运算以生成时间测量输出(tpulse′)。

图7示出了进一步简化的计数器电路120。这里，模数计数器电路150包含单加法器800和锁存器802。加法器800将锁存器802的输出与第一输入(u)求和，由下式表示：

u＝f₁·T_ref+(f₂-f₁)·t_pulse    (2)

差分电路160同样包含用于生成时间测量输出(tpulse′)的减法器714、量化器710和锁存器712，如上所述。

图8示出了更进一步简化成z域中线性模型的计数器电路120。模数计数器电路150包含具有反馈回求和块902的输出连同输入信号(U)的延迟块900。模数计数器延迟块900的输出还输入到差分电路160的求和器904。量化误差值(Qe)还输入到求和器904。求和器904的输出输入到差分电路160的延迟块906和减法器908。减法器908生成时间测量输出(tpulse′)，如由下面传递函数所给出的：

$H_{\mathrm{STF}}=\frac{{T_{\mathrm{pulse}}}^{\′}}{U}=\frac{1}{z-1}(1-z^{-1})=z^{-1}---\left(3\right)$

从Qe到Dt′的传递函数由下式给出：

$H_{\mathrm{NTF}}=\frac{{T_{\mathrm{pulse}}}^{\′}}{Q_e}=1-z^{-1}---\left(4\right)$

从而，量化误差Qe的能量均匀地分布在DC与参考信号频率之间的频域中(除了其DC分量之外)。由此，输出量化噪声PSD(功率谱密度)被第一阶整形，并延迟输入量U，其与未知时间分数线性相关。

在一个实施例中，DCO 110是环形振荡器。根据这个实施例，计数器电路120对环形振荡器的多于一级的输出采样，以提取平均计数值。从环形振荡器多于一级提取定时信息增加了TDC 100的分辨率并降低了对于高过采样比的需要。在另一个实施例中，DCO 110是LC储能电路(LC-tank circuit)。在每种情况下，TDC 100优选在每个参考信号周期期间在每个DCO频率状态中使用最小时间量。这防止了死区，在死区中不能解决非常短的脉冲，因为没有能力足够快速地理想地接通和关断晶体管。在一个实施例中，脉冲生成器140向OTB脉冲加延迟(d)，将OTB脉冲的下降沿延伸超过每个参考信号周期的参考信号(REF)的上升沿，如图2所示。在校准模式期间使用相同延迟，使得延迟不将误差引入由TDC 100在正常操作期间执行的时间测量过程。

在一个实施例中，校准模式开始于确定第二频率(f2)。可以通过将OTB位设置成恒定有效，确定第二频率。图9示出了当OTB位恒定有效时的DCO相位，其中x轴表示在参考循环中测量的时间。由于假设参考信号为已知，因此所有频率都可标准化为参考信号，使得参考信号的频率＝1。用这种方式设置OTB有效使计数器电路120输出8或9的计数值，如图9所示。在这个示例中，计数器电路120输出时间的8又三分之一的计数值和时间的9又三分之二的计数值。由此，在长时间周期上，第二频率(f2)时间平均为8.667。计数器电路120运行得越长，时间平均函数变得越准确。例如，如果只使用两个第一度量，则f2的平均频率将是8.5。

然后确定第一频率(f1)。通过将OTB位设置成0来确定第一频率。图10示出了当OTB位设置成0时的DCO相位。再次重复上述用于计算f2的相同过程来计算f1。在这个示例中，f1是参考频率的两倍。从而，计数器电路120输出计数值2。校准过程可以终止在频率切换时间为0的这一点(即，没有延迟加到OTB脉冲以考虑死区)。

然而，当如上所述脉冲生成器140向OTB脉冲加延迟(d)以考虑死区时，校准模式还涉及校正时间延迟值。在一个实施例中，脉冲生成电路140生成具有时间延迟(d)的单个OTB脉冲。图11示出了当单个延迟(d)加到OTB脉冲、同时OTB位设置为0时的DCO相位。在这个示例中，计数器电路120输出大致相同次数的2和3的计数值。从而，等效频率(fm)＝2.5。在确定f1、f2和fm的值后，TDC 100可以开始正常操作。例如，考虑要数字化的时间是1/2的参考时间周期的正常操作条件。图12示出了在这些条件下的DCO相位。图12示出DCO 110运行在f2半个参考周期加上用于除去死区所加的额外时间延迟(d)。在计数器电路120输出的前两个数k分别是5和6。评估电路130使用这些数字根据下面公式确定时间分数：

${\mathrm{dt}}^{\′}=\frac{k-f_m}{f_2-f_1}\left|\right|k=5|=\frac{5-2.5}{8.667-2}\≈0.375|\left|\right|k=6|=\frac{6-2.5}{8.667-2}\≈0.525|---\left(5\right)$

当输入时间比较恒定地保持在0.5*Tref时，时间分数的平均值朝0.5收敛。在每个参考循环期间的相位增加可表示为：

p＝f_m+(f₂-f₁)·dt＝2.5+(8.667-2)·0.5≈5.83             (6)

备选地，可从图12示出的图表中读取TDC 100的相位增加值。

TDC 100可用在各种类型电路中。图13例证了其中TDC 100包含在数字锁相环(DPLL)1000中的一个实施例。DPLL 1000包含相位检测器1010、低通滤波器1020、DCO 1030和TDC 100。TDC 100处理DPLL DCO1030的输出以确定来自DCO输出的定时信息。提取的定时信息被反馈回相位检测器1010以控制DPLL 1000的相位或频率锁定。在一些实施例中，DPLL带宽不大于几MHz。从而，TDC 100在几百MHz对DPLL DCO输出采样。DPLL 1000的分辨率和SNR大大增加了，因为TDC 100采用过采样和噪声整形。已经示出了模拟，对于DCO操作频率f2＝6.0GHz和f1＝5.0GHz，TDC 100相比常规TDC将DPLL 1000的集成相位噪声改进了多于10dB。如果使环路滤波器1020更陡峭和/或通过增加f1与f2之间的差，则可进一步改进集成相位噪声。

记住以上范围的变型和应用，本领域的技术人员应该理解，本发明不受以上描述的限制，也不受附图的限制。而是，本发明仅由如下权利要求书及其合法等效方案限制。

Claims (20)

1.一种测量关注信号与参考信号之间时间差的方法，包括：

在所述参考信号周期的第一部分期间在第一频率操作数字控制振荡器(DCO)；

在所述参考信号周期期间作为所述关注信号与所述参考信号之间的时间差的函数将所述DCO的操作频率从所述第一频率改变到第二频率；

连续地对在所述参考信号周期期间在所述DCO的输出有多少信号转变发生计数；以及

基于在所述参考信号周期期间计数的信号转变数估计所述关注信号与所述参考信号之间的所述时间差。

2.如权利要求1所述的方法，包括：当所述时间差比较大时在所述参考信号周期早期，而当所述时间差比较小时在所述参考信号周期后期，将所述DCO的所述操作频率从所述第一频率改变到所述第二频率。

3.如权利要求1所述的方法，包括：

每当在多个参考信号周期上在所述DCO的输出发生信号转变时增加运行计数值；

存储在每个参考信号周期期间聚集的所述运行计数值；以及

比较在相邻参考信号周期内存储的所述运行计数值。

4.如权利要求1所述的方法，包括：在校准模式期间确定所述第一频率和第二频率。

5.如权利要求4所述的方法，包括：基于在所述校准模式期间在所述DCO的所述输出观察到的信号转变的时间平均数确定所述第一频率和第二频率。

6.如权利要求1所述的方法，包括：

生成具有与所述关注信号与所述参考信号之间的所述时间差对应的宽度的脉冲；

当所述脉冲下陷时在所述第一频率操作所述DCO，而当所述脉冲有效时在所述第二频率操作所述DCO。

7.如权利要求6所述的方法，包括：

响应于所述关注信号中的上升沿转变激活所述脉冲；以及

响应于所述参考信号中的上升沿转变终止所述脉冲。

8.如权利要求6所述的方法，包括将所述脉冲的宽度延长固定延迟。

9.如权利要求6所述的方法，包括将所述脉冲作为一个或多个频率调谐位输入到所述DCO。

10.如权利要求1所述的方法，其中所述关注信号是数字锁相环的输出。

11.一种时间-数字转换器，包括：

数字控制振荡器(DCO)，配置成在参考信号周期的第一部分期间操作在第一频率，并且在所述参考信号周期期间作为关注信号与所述参考信号之间的时间差的函数将操作频率从所述第一频率改变到第二频率；

计数器电路，配置成连续地对在所述参考信号周期期间在所述DCO的输出有多少信号转变发生计数；以及

评估电路，配置成基于在所述参考信号周期期间计数的信号转变数估计所述关注信号与所述参考信号之间的所述时间差。

12.如权利要求11所述的时间-数字转换器，其中所述DCO配置成当所述时间差比较大时在所述参考信号周期早期而当所述时间差比较小时在所述参考信号周期后期，从所述第一频率改变到所述第二频率。

13.如权利要求11所述的时间-数字转换器，其中所述计数器电路配置成：每当在多个参考信号周期上在所述DCO的所述输出发生信号转变时增加运行计数值并存储在每个参考信号周期期间聚集的所述运行计数值并比较在相邻参考信号周期内存储的所述运行计数值。

14.如权利要求11所述的时间-数字转换器，包括：

评估电路，配置成在校准模式期间确定所述第一频率和第二频率。

15.如权利要求14所述的时间-数字转换器，其中所述评估电路配置成基于在所述校准模式期间在所述DCO的所述输出观察到的信号转变的时间平均数确定所述第一频率和第二频率。

16.如权利要求11所述的时间-数字转换器，包括：脉冲生成电路，配置成生成具有与所述关注信号与所述参考信号之间的所述时间差对应的宽度的脉冲，并且其中所述DCO配置成当所述脉冲下陷时操作在所述第一频率，而当所述脉冲有效时操作在所述第二频率。

17.如权利要求16所述的时间-数字转换器，其中所述脉冲生成电路配置成响应于所述关注信号中的上升沿转变激活所述脉冲，并响应于所述参考信号中的上升沿转变终止所述脉冲。

18.如权利要求16所述的时间-数字转换器，其中所述脉冲生成电路配置成将所述脉冲的宽度延长固定延迟。

19.如权利要求16所述的时间-数字转换器，其中作为一个或多个频率调谐位将所述脉冲输入到所述DCO。

20.一种数字锁相环，包括如权利要求11所述的时间-数字转换器。

Images