CN102170291B - 多通道模拟数字转换电路与其模拟数字转换方法 - Google Patents
多通道模拟数字转换电路与其模拟数字转换方法 Download PDFInfo
- Publication number
- CN102170291B CN102170291B CN201010127196.2A CN201010127196A CN102170291B CN 102170291 B CN102170291 B CN 102170291B CN 201010127196 A CN201010127196 A CN 201010127196A CN 102170291 B CN102170291 B CN 102170291B
- Authority
- CN
- China
- Prior art keywords
- group
- circuit
- input signal
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000005070 sampling Methods 0.000 claims abstract description 44
- 230000014759 maintenance of location Effects 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims 6
- 238000004088 simulation Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 72
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000002860 competitive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明是一种多通道模拟数字转换电路与其模拟数字转换方法，该多通道模拟数字转换电路，包括：多个取样电路，取样并寄存多组模拟输入信号；单一输出电路，耦接至这些取样电路，由这些取样电路所共享；以及单一模拟数字转换核心，耦接至该输出电路，由这些取样电路所共享。
Description
技术领域
本发明是关于一种多通道模拟数字转换电路(Analog Digital ConversionCircuit)与其模拟数字转换方法，且特别是关于一种共享模拟数字转换核心(AnalogDigital Conversion Core)的多通道模拟数字转换电路与其模拟数字转换方法。
背景技术
模拟数字转换电路的应用广泛。模拟数字转换电路可应用于多通道/多重输入/多重输出的情况下。然而，以目前现有的模拟数字转换电路而言，如果有N个(N为正整数)通道的话，则需要N个模拟数字转换电路。如此，将导致电路面积增加，使得电路成本提高。
故而，需要一种新的模拟数字转换电路架构，即使应用于多通道/多重输入/多重输出的情况下，其电路面积仍不会大幅增加，电路成本亦不会大幅提高。
发明内容
本发明的的目的是提供一种模拟数字转换电路与其方法，当应用于多通道/多重输入/多重输出下，后端的模拟数字转换核心与输出电路可被多个前端的取样电路所共享，以减少电路面积与电路成本。
根据本发明一方面提出一种多通道模拟数字转换电路，包括：多个取样电路，取样并寄存多组模拟输入信号；单一输出电路，耦接至这些取样电路，由这些取样电路所共享；以及单一模拟数字转换核心，耦接至该输出电路，由这些取样电路所共享。
根据本发明另一方面提出一种一种多通道模拟数字转换电路，其特征在于，包括：多个取样电路，取样并寄存多组模拟输入信号；单一输出电路，耦接至这些取样电路，由这些取样电路所共享；以及单一模拟数字转换核心，耦接至该输出电路，由这些取样电路所共享；其中，这些取样电路依序将所取样的这些组模拟输入信号送至该输出电路，该输出电路将这些组模拟输入信号依序送至该模拟数字转换核心，该模拟数字转换核心依序将这些组模拟输入信号转换成多个数字输出信号。
根据本发明又一方面提出一种模拟数字转换方法，应用于一多通道模拟数字转换电路，该模拟数字转换方法包括：同时取样并寄存多组模拟输入信号；依序对所取样的这些组模拟输入信号进行模拟数字转换，以依序输出多个数字输出信号；避免影响尚未被转换的个别组模拟输入信号；以及使得一共同电压耦合至已被转换的个别组模拟输入信号。
本发明的有益技术效果是：本发明当应用于多通道时，由于后端的输出电路与模拟数字转换核心能被共享，因此其电路面积较小，使得电路成本节省，产品更具竞争力。而且，模拟数字转换电路可具有高分辨率，低边际效应。
附图说明
为让本发明的上述内容能更明显易懂，下文将结合附图对本发明的较佳实施例作详细说明，其中：
图1显示根据本发明第一实施例的模拟数字转换电路的架构图。
图2显示根据本发明第一实施例的模拟数字转换电路的操作波形图。
图3显示根据本发明第二实施例的模拟数字转换电路的架构图。
图4显示根据本发明第二实施例的模拟数字转换电路的操作波形图。
图5显示根据本发明第三实施例的模拟数字转换电路的架构图。
图6显示根据本发明第三实施例的模拟数字转换电路的操作波形图。
具体实施方式
于根据本发明实施例的模拟数字转换电路架构中，当应用于多通道/多重输入/多重输出下，后端的模拟数字转换核心与输出电路可被多个前端的取样电路所共享，以减少电路面积与电路成本。
下面将列举数个实施例，以说明应用于2个通道、3个通道及4个通道下的本发明数个实施例的模拟数字转换电路的架构与其操作原理。
第一实施例：2个通道
图1显示根据本发明第一实施例的模拟数字转换电路的架构图。图2显示根据本发明第一实施例的模拟数字转换电路的操作波形图。本发明第一实施例的模拟数字转换电路可应用于2个通道，亦即，本发明第一实施例的模拟数字转换电路可接收2组模拟输入信号，并将的转换成2组数字输出信号。在本说明书中，1个通道的意思是指，接收1组模拟输入信号，并将的转换成1个数字输出信号。
如图1所示，根据本发明第一实施例的模拟数字转换电路100包括：取样/保持电路110与模拟数字转换核心50。模拟数字转换核心50将模拟信号转换成数字信号。取样/保持电路110包括多个取样电路120A与120B、以及输出电路130。取样电路的个数基本上对应(相同)于通道个数。
取样电路120A包括：缓冲电路(BF)121A～121D、多个开关F1、多个开关F2、多个开关F3与多个电容C1。缓冲电路121A与121C分别缓冲模拟输入信号Vinp1与Vinn1。缓冲电路121B与121D皆缓冲共同电压Vcom。
这些开关F1的第一个耦接于缓冲电路121A与电容C1(上方)之间；亦即，这些开关F1的第一个的导通/关闭决定缓冲于缓冲电路121A内的模拟输入信号Vinp1能否耦合至电容C1(上方)。这些开关F1的第二个耦接于缓冲电路121C与电容C1(下方)之间；亦即，这些开关F1的第二个的导通/关闭决定缓冲于缓冲电路121C内的模拟输入信号Vinn1能否耦合至电容C1(下方)。这些开关F1的第三个耦接于电容C1(上方)与共同电压Vcom之间；亦即，这些开关F1的第三个的导通/关闭决定共同电压Vcom能否耦合至电容C1(上方)。这些开关F1的第四个耦接于电容C1(下方)与共同电压Vcom之间；亦即，这些开关F1的第四个的导通/关闭决定共同电压Vcom能否耦合至电容C1(下方)。
这些开关F2的第一个耦接于两个电容C1之间；亦即，这些开关F2的第一个的导通/关闭决定两个电容C1之间是否会电荷共享。这些开关F2的第二个耦接于电容C1(上方)与输出电路130之间；亦即，这些开关F2的第二个的导通/关闭决定电容C1(上方)所储存电荷是否送至输出电路130。这些开关F2的第三个耦接于电容C1(下方)与输出电路130之间；亦即，这些开关F2的第三个的导通/关闭决定电容C1(下方)所储存电荷是否送至输出电路130。
这些开关F3的第一个耦接于缓冲电路121B与电容C1(上方)之间；亦即，这些开关F3的第一个的导通/关闭决定缓冲于缓冲电路121B内的共同电压Vcom能否耦合至电容C1(上方)。这些开关F3的第二个耦接于缓冲电路121D与电容C1(下方)之间；亦即，这些开关F3的第二个的导通/关闭决定缓冲于缓冲电路121D内的共同电压Vcom能否耦合至电容C1(下方)。
取样电路120B：缓冲电路121E～121H、多个开关F1、多个开关F4、多个开关F5与多个电容C2。由于取样电路120B的内部组件的耦接关系类似于取样电路120A的内部组件的耦接关系，故其细节在此省略。
输出电路130包括：操作放大器(OP)131、多个开关FZ与多个电容CF。多个开关FZ的第一个耦接于共同电压Vcom与操作放大器的一第一输入端之间；亦即，这些开关FZ的第一个的导通/关闭决定共同电压Vcom是否耦接至操作放大器的第一输入端。多个开关FZ的第二个耦接于共同电压Vcom与操作放大器的一第二输入端之间；亦即，这些开关FZ的第二个的导通/关闭决定共同电压Vcom是否耦接至操作放大器的第二输入端。多个开关FZ的第三个耦接于操作放大器的两输出端之间；亦即，这些开关FZ的第三个的导通/关闭决定操作放大器的两输出端电压(Voutp与Voutn)是否相等。
现请同时参考图1与图2，以说明本发明第一实施例的操作原理。操作时脉2＊CLK会输入至模拟数字转换电路100内的所有缓冲电路121A～121H、输出电路130的操作放大器131与模拟数字转换核心50。图2中的控制信号SF1、SF2、SF3、SF4、SF5与SFZ分别控制开关F1、F2、F3、F4、F5与FZ。于本实施例中，当控制信号为逻辑高时，开关会导通；反之，当控制信号为逻辑低时，开关会关闭。控制信号可由控制器(未示出)根据操作时脉2＊CLK而产生。
在取样(sample)的时期内(图2标示为S)，开关F1为导通，使得缓冲于缓冲电路121A、121C、121E与121G内的2组模拟输入信号分别充电至电容C1与电容C2；此时，开关FZ也是导通，使得操作放大器的两输出端电压(Voutp与Voutn)彼此相等。
在第一数据保持时期内(图2标示为H1)，开关F1与FZ皆为不导通，但开关F2为导通，使得储存于电容C1内的数据(亦即第1组模拟输入信号Vinp1与Vinn1)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50，而且，此时模拟数字转换核心50后端的开关会切换以送出第1通道的数字输出信号DOUT1。另外，此时，开关F5须为导通，使得储存于电容C2内的数据(亦即第2组模拟输入信号Vinp2与Vinn2)不会受影响。也就是说，于第一数据保持时期后，模拟数字转换电路会将第1组模拟输入信号Vinp1与Vinn1转换成数字输出信号DOUT1。
在第二数据保持时期内(图2标示为H2)，开关F1与FZ皆为不导通，但开关F4为导通，使得储存于电容C2内的数据(亦即第2组模拟输入信号Vinp2与Vinn2)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第2通道的数字输出信号DOUT2。另外，此时，开关F3须为导通，使得共同电压Vcom能耦合至电容C1内。也就是说，于第二数据保持时期后，模拟数字转换电路会将第2组模拟输入信号Vinp2与Vinn2转换成数字输出信号DOUT2。
重复上述操作(S～H2)，以将模拟输入信号依序送往模拟数字转换核心50，转换成数字输出信号后，依序输出。
第二实施例：3个通道
图3显示根据本发明第二实施例的模拟数字转换电路的架构图。图4显示根据本发明第二实施例的模拟数字转换电路的操作波形图。本发明第二实施例的模拟数字转换电路可应用于3个通道，亦即，本发明第二实施例的模拟数字转换电路可接收3组模拟输入信号，并将的转换成3组数字输出信号。
如图3所示，根据本发明第二实施例的模拟数字转换电路300包括：取样/保持电路310与模拟数字转换核心50。取样/保持电路310包括多个取样电路320A、320B与320C、以及输出电路130。
取样电路320A包括：缓冲电路321A～321D、多个开关F1、多个开关F2、多个开关F3与多个电容C1。取样电路320B包括：缓冲电路321E～321H、多个开关F1、多个开关F4、多个开关F5与多个电容C2。取样电路320C包括：缓冲电路321I～321L、多个开关F1、多个开关F6、多个开关F7与多个电容C3。于第二实施例中，取样电路320A～320C的架构相同或相似于第一实施例中的取样电路120A与120B，故其细节在此省略。
现请同时参考图3与图4，以说明本发明第二实施例的操作原理。操作时脉3＊CLK会输入至模拟数字转换电路300内的所有缓冲电路321A～321L、输出电路130的操作放大器131与模拟数字转换核心50。图4中的控制信号S F1、SF2、SF3、SF4、SF5、SF6、SF7与SFZ分别控制开关F1、F2、F3、F4、F5、F6、F7与FZ。
在取样(sample)的时期内(图4标示为S)，开关F1为导通，使得缓冲于缓冲电路321A、321C、321E、321G、321I与321K内的3组模拟输入信号分别充电至电容C1、电容C2与电容C3；此时，开关FZ也是导通，使得操作放大器的两输出端电压(Voutp与Voutn)彼此相等。
在第一数据保持时期内(图4标示为H1)，开关F1与FZ皆为不导通，但开关F2为导通，使得储存于电容C1内的数据(亦即第1组模拟输入信号Vinp1与Vinn1)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第1通道的数字输出信号DOUT1。另外，此时，开关F5与F7须为导通，使得储存于电容C2与电容C3内的数据(亦即第2组模拟输入信号Vinp2与Vinn2，以及第3组模拟输入信号Vinp3与Vinn3)不会受影响。也就是说，于第一数据保持时期后，模拟数字转换电路会将第1组模拟输入信号Vinp1与Vinn1转换成数字输出信号DOUT1。
在第二数据保持时期内(图4标示为H2)，开关F1与FZ皆为不导通，但开关F4为导通，使得储存于电容C2内的数据(亦即第2组模拟输入信号Vinp2与Vinn2)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第2通道的数字输出信号DOUT2。另外，此时，开关F3须为导通，使得共同电压Vcom能耦合至电容C1内；而且，开关F7须为导通，使得储存于电容C3内的数据(亦即第3组模拟输入信号Vinp3与Vinn3)不会受影响。也就是说，于第二数据保持时期后，模拟数字转换电路会将第2组模拟输入信号Vinp2与Vinn2转换成数字输出信号DOUT2。
在第三数据保持时期内(图4标示为H3)，开关F1与FZ皆为不导通，但开关F6为导通，使得储存于电容C3内的数据(亦即第3组模拟输入信号Vinp3与Vinn3)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第3通道的数字输出信号DOUT3。另外，此时，开关F3与F5须为导通，使得共同电压Vcom能耦合至电容C1与电容C2内。也就是说，于第三数据保持时期后，模拟数字转换电路会将第3组模拟输入信号Vinp3与Vinn3转换成数字输出信号DOUT3。
重复上述操作(S～H3)，以将模拟输入信号依序送往模拟数字转换核心50，转换成数字输出信号后，依序输出。
第三实施例：4个通道
图5显示根据本发明第三实施例的模拟数字转换电路的架构图。图6显示根据本发明第三实施例的模拟数字转换电路的操作波形图。本发明第三实施例的模拟数字转换电路可应用于4个通道，亦即，本发明第二实施例的模拟数字转换电路可接收4组模拟输入信号，并将其转换成4组数字输出信号。
如图5所示，根据本发明第三实施例的模拟数字转换电路500包括：取样/保持电路510与模拟数字转换核心50。取样/保持电路510包括多个取样电路520A、520B、520C与520D、以及输出电路130。
取样电路520A包括：缓冲电路521A～521D、多个开关F1、多个开关F2、多个开关F3与多个电容C1。取样电路520B包括：缓冲电路521E～521H、多个开关F1、多个开关F4、多个开关F5与多个电容C2。取样电路520C包括：缓冲电路521I～521L、多个开关F1、多个开关F6、多个开关F7与多个电容C3。取样电路520D包括：缓冲电路521M～521P、多个开关F1、多个开关F8、多个开关F9与多个电容C4。于第三实施例中，取样电路520A～520D的架构相同或相似于第一实施例中的取样电路120A～120B，故其细节在此省略。
现请同时参考图5与图6，以说明本发明第三实施例的操作原理。操作时脉4＊CLK会输入至模拟数字转换电路500内的所有缓冲电路521A～521P、输出电路130的操作放大器131与模拟数字转换核心50。图6中的控制信号SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9与SFZ分别控制开关F1、F2、F3、F4、F5、F6、F7、F8、F9与FZ。
在取样的时期内(图6标示为S)，开关F1为导通，使得缓冲于缓冲电路521A、521C、521E、521G、521I、521K、521M与521O内的4组模拟输入信号分别充电至电容C1、电容C2、电容C3与电容C4；此时，开关FZ也是导通，使得操作放大器的两输出端电压(Voutp与Voutn)彼此相等。
在第一数据保持时期内(图6标示为H1)，开关F1与FZ皆为不导通，但开关F2为导通，使得储存于电容C1内的数据(亦即第1组模拟输入信号Vin p1与Vinn1)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第1通道的数字输出信号DOUT1。另外，此时，开关F5、F7与F9须为导通，使得储存于电容C2、电容C3与电容C4内的数据(亦即第2组模拟输入信号Vinp2与Vinn2、第3组模拟输入信号Vinp3与Vinn3，以及第4组模拟输入信号Vinp4与Vinn4)不会受影响。也就是说，于第一数据保持时期后，模拟数字转换电路会将第1组模拟输入信号Vinp1与Vinn1转换成数字输出信号DOUT1。
在第二数据保持时期内(图6标示为H2)，开关F1与FZ皆为不导通，但开关F4为导通，使得储存于电容C2内的数据(亦即第2组模拟输入信号Vinp2与Vinn2)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第2通道的数字输出信号DOUT2。另外，此时，开关F3须为导通，使得共同电压Vcom能耦合至电容C1内；而且，开关F7与F9须为导通，使得储存于电容C3与电容C4内的数据(亦即第3组模拟输入信号Vinp3与Vinn3，以及第4组模拟输入信号Vinp4与Vinn4)不会受影响。也就是说，于第二数据保持时期后，模拟数字转换电路会将第2组模拟输入信号Vinp2与Vinn2转换成数字输出信号DOUT2。
在第三数据保持时期内(图6标示为H3)，开关F1与FZ皆为不导通，但开关F6为导通，使得储存于电容C3内的数据(亦即第3组模拟输入信号Vinp3与Vinn3)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第3通道的数字输出信号DOUT3。另外，此时，开关F3与F5须为导通，使得共同电压Vcom能耦合至电容C1与电容C2内；而且，开关F9须为导通，使得储存于电容C4内的数据(亦即第4组模拟输入信号Vinp4与Vinn4)不会受影响。也就是说，于第三数据保持时期后，模拟数字转换电路会将第3组模拟输入信号Vinp3与Vinn3转换成数字输出信号DOUT3。
在第四数据保持时期内(图6标示为H4)，开关F1与FZ皆为不导通，但开关F8为导通，使得储存于电容C4内的数据(亦即第4组模拟输入信号Vinp4与Vinn4)通过电容CF而输出至操作放大器131的两输出端，以送往后端的模拟数字转换核心50；而且，此时模拟数字转换核心50后端的开关会切换以送出第4通道的数字输出信号DOUT4。另外，此时，开关F3、F5与F7须为导通，使得共同电压Vcom能耦合至电容C1、电容C2与电容C3。也就是说，于第四数据保持时期后，模拟数字转换电路会将第4组模拟输入信号Vinp4与Vinn4转换成数字输出信号DOUT4。
重复上述操作(S～H4)，以将模拟输入信号依序送往模拟数字转换核心50，转换成数字输出信号后，依序输出。
本领域技术人员根据以上说明当可知本发明还可应用于更多通道的其它可能实施例，此皆在本发明精神范围内。比如，当操作时脉的速度愈快时，根据本发明上述或其它实施例的模拟数字转换电路可应用于更多通道。
因此于本发明实施例中，当应用于多通道时，由于后端的输出电路与模拟数字转换核心能被共享，故而，本发明实施例的电路面积较小，使得电路成本节省，产品更具竞争力。比如，当应用于N通道时，根据本发明上述或其它实施例的模拟数字转换电路的电路面积可能只有习知模拟数字转换电路的电路面积的1/N。
而且，只要操作时脉N＊CLK的速度够快，根据本发明上述或其它实施例的模拟数字转换电路可具有高分辨率，低边际效应(side effect)。
综上所述，虽然本发明已以实施例揭露如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作出各种等同的改变或替换。因此，本发明的保护范围当视后附的本申请权利要求所界定的为准。
Claims (6)
1.一种多通道模拟数字转换电路，其特征在于，包括：
多个取样电路，取样并寄存多组模拟输入信号；
单一输出电路，耦接至这些取样电路，由这些取样电路所共享；以及
单一模拟数字转换核心，耦接至该输出电路，由这些取样电路所共享；
其中，这些取样电路至少包括一第一取样电路与一第二取样电路，
该第一取样电路包括一第一输入信号缓冲电路组、一第一共同电压缓冲电路组、一第一开关组与一第一电容组，该第一输入信号缓冲电路组缓冲一第一组模拟输入信号，该第一共同电压缓冲电路组缓冲一共同电压，该第一取样电路取样并寄存该第一组模拟输入信号；以及
该第二取样电路包括一第二输入信号缓冲电路组、一第二共同电压缓冲电路组、一第二开关组与一第二电容组，该第二输入信号缓冲电路组缓冲一第二组模拟输入信号，该第二共同电压缓冲电路组缓冲该共同电压，该第二取样电路取样并寄存该第二组模拟输入信号；以及
该输出电路包括一操作放大器、一输出开关组与一输出电容组；
于一取样时期内，
依据该第一开关组与该第二开关组的一导通/关闭情况，将缓冲于该第一与该第二输入信号缓冲电路组内的该第一组与该第二组模拟输入信号分别储存至该第一与该第二电容组；以及
依据该输出电路的该输出开关组的一导通/关闭情况，使得该操作放大器的两输出端的两输出电压相等；
在一第一数据保持时期内，
将储存于该第一电容组内的该第一组模拟输入信号通过该输出电容组而输出至该操作放大器的该两输出端，以送往该模拟数字转换核心；以及
控制该第二开关组的该导通/关闭情况，使得储存于该第二电容组内的该第二组模拟输入信号不受影响；以及
在一第二数据保持时期内，
将储存于该第二电容组内的该第二组模拟输入信号通过该输出电容组而输出至该操作放大器的该两输出端，以送往该模拟数字转换核心；以及
控制该第一开关组的该导通/关闭情况，使得该共同电压耦合至该第一电容组。
2.根据权利要求1所述的模拟数字转换电路，其特征在于，这些取样电路还包括一第三取样电路，该第三取样电路包括一第三输入信号缓冲电路组、一第三共同电压缓冲电路组、一第三开关组与一第三电容组，该第三输入信号缓冲电路组缓冲一第三组模拟输入信号，该第三共同电压缓冲电路组缓冲该共同电压，该第三取样电路取样并寄存该第三组模拟输入信号。
3.根据权利要求2所述的模拟数字转换电路，其特征在于：
于该取样时期内，
还包括依据该第三开关组的一导通/关闭情况，将缓冲于该第三输入信号缓冲电路组内的该第三组模拟输入信号储存至该第三电容组；以及
在该第一数据保持时期内，
还包括控制该第三开关组的该导通/关闭情况，使得储存于该第三电容组内的该第三组模拟输入信号不受影响；以及
在该第二数据保持时期内，
还包括控制该第三开关组的该导通/关闭情况，使得储存于该第三电容组内的该第三组模拟输入信号不受影响；以及
在一第三数据保持时期内，
将储存于该第三电容组内的该第三组模拟输入信号通过该输出电容组而输出至该操作放大器的该两输出端，以送往该模拟数字转换核心；以及
控制该第一与该第二开关组的该导通/关闭情况，使得该共同电压耦合至该第一与该第二电容组。
4.根据权利要求2所述的模拟数字转换电路，其特征在于，这些取样电路还包括一第四取样电路，该第四取样电路包括一第四输入信号缓冲电路组、一第四共同电压缓冲电路组、一第四开关组与一第四电容组，该第四输入信号缓冲电路组缓冲一第四组模拟输入信号，该第四共同电压缓冲电路组缓冲该共同电压，该第四取样电路取样并寄存该第四组模拟输入信号。
5.根据权利要求4所述的模拟数字转换电路，其特征在于：
于该取样时期内，
还包括依据该第四开关组的一导通/关闭情况，将缓冲于该第四输入信号缓冲电路组内的该第四组模拟输入信号储存至该第四电容组；以及
在该第一数据保持时期内，
还包括控制该第四开关组的该导通/关闭情况，使得储存于该第四电容组内的该第四组模拟输入信号不受影响；以及
在该第二数据保持时期内，
还包括控制该第四开关组的该导通/关闭情况，使得储存于该第四电容组内的该第四组模拟输入信号不受影响；以及
在该第三数据保持时期内，
还包括控制该第四开关组的该导通/关闭情况，使得储存于该第四电容组内的该第四组模拟输入信号不受影响；以及
在一第四数据保持时期内，
将储存于该第四电容组内的该第四组模拟输入信号通过该输出电容组而输出至该操作放大器的该两输出端，以送往该模拟数字转换核心；以及
控制该第一、该第二与该第三开关组的该导通/关闭情况，使得该共同电压耦合至该第一、该第二与该第三电容组。
6.一种模拟数字转换方法，应用于一多通道模拟数字转换电路，其特征在于，该模拟数字转换方法包括：
以多个取样电路同时取样并寄存多组模拟输入信号；
依序对所取样的这些组模拟输入信号进行模拟数字转换，以依序输出多个数字输出信号；
避免影响尚未被转换的个别组模拟输入信号；以及
使得一共同电压耦合至已被转换的个别组模拟输入信号；
其中，这些取样电路至少包括一第一取样电路与一第二取样电路，
该第一取样电路包括一第一输入信号缓冲电路组、一第一共同电压缓冲电路组、一第一开关组与一第一电容组，该第一输入信号缓冲电路组缓冲一第一组模拟输入信号，该第一共同电压缓冲电路组缓冲一共同电压，该第一取样电路取样并寄存第一组模拟输入信号；以及
该第二取样电路包括一第二输入信号缓冲电路组、一第二共同电压缓冲电路组、一第二开关组与一第二电容组，该第二输入信号缓冲电路组缓冲一第二组模拟输入信号，该第二共同电压缓冲电路组缓冲该共同电压，该第二取样电路取样并寄存该第二组模拟输入信号；以及
输出电路包括一操作放大器、一输出开关组与一输出电容组；
于一取样时期内，
依据该第一开关组与该第二开关组的一导通/关闭情况，将缓冲于该第一与该第二输入信号缓冲电路组内的该第一组与该第二组模拟输入信号分别储存至该第一与该第二电容组；以及
依据该输出电路的该输出开关组的一导通/关闭情况，使得该操作放大器的两输出端的两输出电压相等；
在一第一数据保持时期内，
将储存于该第一电容组内的该第一组模拟输入信号通过该输出电容组而输出至该操作放大器的该两输出端，以送往模拟数字转换核心；以及
控制该第二开关组的该导通/关闭情况，使得储存于该第二电容组内的该第二组模拟输入信号不受影响；以及
在一第二数据保持时期内，
将储存于该第二电容组内的该第二组模拟输入信号通过该输出电容组而输出至该操作放大器的该两输出端，以送往该模拟数字转换核心；以及
控制该第一开关组的该导通/关闭情况，使得该共同电压耦合至该第一电容组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010127196.2A CN102170291B (zh) | 2010-02-25 | 2010-02-25 | 多通道模拟数字转换电路与其模拟数字转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010127196.2A CN102170291B (zh) | 2010-02-25 | 2010-02-25 | 多通道模拟数字转换电路与其模拟数字转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102170291A CN102170291A (zh) | 2011-08-31 |
| CN102170291B true CN102170291B (zh) | 2014-11-26 |
Family
ID=44491287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010127196.2A Expired - Fee Related CN102170291B (zh) | 2010-02-25 | 2010-02-25 | 多通道模拟数字转换电路与其模拟数字转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102170291B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107769782A (zh) * | 2017-11-06 | 2018-03-06 | 长沙曙通信息科技有限公司 | 一种新型多路复用模拟数字转换器装置 |
| CN109067398B (zh) * | 2018-07-16 | 2022-04-01 | 珠海一微半导体股份有限公司 | 一种具备多路通道信号的adc电路的控制方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1015494B (zh) * | 1989-07-27 | 1992-02-12 | 浙江大学 | 多通道高速数据采集装置 |
| US7649559B2 (en) * | 2006-08-30 | 2010-01-19 | Aptina Imaging Corporation | Amplifier offset cancellation devices, systems, and methods |
| CN201122977Y (zh) * | 2007-07-03 | 2008-09-24 | 施耐德电器工业公司 | 多通道模拟量输入模块 |
| US7683677B2 (en) * | 2007-08-06 | 2010-03-23 | Mediatek Inc. | Sample-and-hold amplification circuits |
| TW200935751A (en) * | 2008-02-04 | 2009-08-16 | Mediatek Inc | Sample-and-hold amplifiers |
-
2010
- 2010-02-25 CN CN201010127196.2A patent/CN102170291B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102170291A (zh) | 2011-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10110242B2 (en) | Interleaving successive approximation analog-to-digital converter with noise shaping | |
| US9966967B2 (en) | High speed successive approximation analog-to-digital converter of two bits per cycle | |
| CN105897272B (zh) | 逐步逼近式模拟数字转换器及其控制方法 | |
| CN109728818B (zh) | 用于高速和交错的adc的跟踪和保持电路 | |
| CN101783684B (zh) | 管线式模数转换器 | |
| CN104796148B (zh) | 一种高速低功耗逐次逼近型模数转换器 | |
| WO2016061784A1 (en) | Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling | |
| CN103580695A (zh) | 预测性逐渐逼近式模拟数字转换装置及其方法 | |
| TW201517523A (zh) | 類比數位轉換器 | |
| CN1322061A (zh) | 用于模拟－数字变换的积分和折叠电路 | |
| CN109379082B (zh) | 一种逐次逼近模数转换器 | |
| KR101680080B1 (ko) | 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc | |
| TWI395411B (zh) | 多通道類比數位轉換電路與其類比數位轉換方法 | |
| CN105933007A (zh) | 一种逐次逼近型模数转换器及其开关时序 | |
| CN102170291B (zh) | 多通道模拟数字转换电路与其模拟数字转换方法 | |
| CN106059589A (zh) | 一种n位低功耗逐次逼近型模数转换器 | |
| CN107579738A (zh) | 模拟至数字转换装置 | |
| WO2018047457A1 (ja) | アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 | |
| CN107483054B (zh) | 基于电荷再分配的高速逐次逼近型模数转换器 | |
| CN101093997B (zh) | Ad/da变换兼用装置 | |
| CN105071810B (zh) | 基于信号自相关性的逐次逼近型模数转换电路 | |
| US20110122007A1 (en) | Semiconductor storage device and method of manufacturing thereof | |
| US7564393B2 (en) | Digital to analog converter and method for digital to analog conversion | |
| CN103036568B (zh) | 一种逐次逼近型模数转换器 | |
| CN109756228B (zh) | 一种多通道sar-adc电路的通道转换控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141126 Termination date: 20160225 |