CN102170227B - 一种自适应功率管调节电路及方法 - Google Patents

Abstract

本发明公开了一种自适应功率管调节电路及方法。本发明针对现有的脉宽调制模式下开关稳压电源系统功耗过高的问题，提出了一种自适应功率管调节电路，包括驱动及驱动逻辑单元、时间数字转换器和控制逻辑单元，通过时间数字转换器和控制逻辑单元，比较PWM波的脉宽，间接比较了不同功率管控制码下的系统功耗，输出PWM波脉宽最小的功率管控制码，进而找到最佳的功率管导通的数目，在输出功率不变的情况下，减小输入功率，降低系统功耗，提高系统效率。此外，基于自适应功率管调节电路，本发明还提出了一种自适应功率管调节方法。

Description

一种自适应功率管调节电路及方法

技术领域

本发明属于电源技术领域，涉及一种应用于PWM控制模式下的Buck电路。

背景技术

开关稳压电源常采用脉宽调制模式PWM（Pulse Width Modulation），通过负反馈控制环路来使变换器的输出电压保持稳定。PWM具体实现方式是：如果输入电压或负载的变化引起输出电压变化，采样电路对输出电压进行采样，并将其与基准电压进行比较，进而根据变化来决定脉冲的宽度，使得输出电压稳定。当变换器输出电压大于参考电压时，将使脉宽减小；反之，则增大脉宽，由此使得变换器的输出电压稳定。

为了提高开关电源变换器的效率，降低功率管损耗，目前比较先进的功率管驱动技术有运用于大功率系统的谐振电源技术以达到功率管和同步整流管的软开关；谐振驱动技术以达到对功率管驱动能量的反复利用，降低驱动损耗；多相电源，将并联的多路拓扑用于具有不同相位差驱动信号的开关管进行控制，从而提高系统对负载变化的适应能力，降低纹波电流；双频开关电源技术等。在低电压，小功率，高集成度的PIC领域，由于受到系统体积，外围零件数量，应用成本等条件的限制，上述驱动技术已经不适合。而采用数字电路辅助控制的技术具有易于集成和成本代价较低的特点，能够满足以上要求。

发明内容

本发明的目的是为了解决现有的脉宽调制模式下开关稳压电源系统功耗过高的问题，提出了一种自适应功率管调节电路及方法。

本发明详细技术方案：一种自适应功率管调节电路，包括驱动及驱动逻辑单元、时间数字转换器和控制逻辑单元，其中，时间数字转换器的输入端和驱动及驱动逻辑单元的PWM输入端用于输入外部的PWM波，时间数字转换器的输出与控制逻辑单元的输入相连接，控制逻辑单元的输出与驱动及驱动逻辑单元的功率管控制码输入端相连接，驱动及驱动逻辑单元的输出即为自适应功率管调节电路输出用于控制功率管。

其中，所述控制逻辑单元用于输出功率管控制码，所述自适应功率管调节电路复位后，输出功率管控制码的最大值N=Nmax，其中Nmax为控制逻辑单元预设定的值，设定所述时间数字转换器的寄存器初始值为M，输出为K，功率管控制码自减，N=N-1；时间数字转换器用于检测PWM波脉宽，输出K；若K<M，功率管控制码继续自减，N=N-1，M=K，时间数字转换器检测用于PWM波脉宽，输出K并继续判断K值；若K>M，功率管控制码自加，N=N+1，时间数字转换器检测用于PWM波脉宽，输出K并继续判断K值。

进一步的，所述控制逻辑单元通过硬件描述语言用ASIC专用集成电路实现。

进一步的，所述驱动及驱动逻辑单元包括驱动单元和驱动逻辑单元，其中，驱动逻辑单元包括解码器和P个与非门，其中，P为功率管个数，P不超过2^Nmax，解码器的输出端分别与P个与非门的一个输入端相连，P个与非门的另一个输入端作为驱动及驱动逻辑单元的PWM输入端。

基于上述自适应功率管调节电路的自适应功率管调节方法，包括如下步骤：

步骤1.自适应功率管调节电路复位后，控制逻辑单元输出功率管控制码的最大值N=Nmax，其中Nmax为控制逻辑单元内部预设定的值，设定时间数字转换器的寄存器初始值为M，输出为K，功率管控制码自减，N=N-1；

步骤2.时间数字转换器检测PWM波脉宽，输出K；

步骤3.若K<M，功率管控制码继续自减，N=N-1，M=K，返回步骤2；若K>M，功率管控制码自加，N=N+1，返回步骤2。

本发明的有益效果：本发明提供一种用于DC-DC变换器的自适应功率管调节电路和方法，通过时间数字转换器和控制逻辑单元，比较PWM波的脉宽，间接比较了不同功率管控制码下的系统功耗，输出PWM波脉宽最小的功率管控制码，进而找到最佳的功率管导通的数目，在输出功率不变的情况下，减小输入功率，降低系统功耗，提高系统效率，并且本发明中的电路均为数字电路，自身功耗低，占用芯片面积小。

附图说明：

图1是本发明的自适应功率管调节电路结构示意图。

图2是本发明实施例的时间数字转换器结构示意图。

图3是本发明实施例的驱动及其逻辑模块结构示意。

图4是本发明自适应功率管调节方法流程示意图。

图5是本发明实施例的输出稳定时电感电流和功率管电流波形示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

如图1所示，一种自适应功率管调节电路，包括驱动及驱动逻辑单元、时间数字转换器和控制逻辑单元，其中，时间数字转换器的输入端和驱动及驱动逻辑单元的PWM输入端用于输入外部的PWM波，时间数字转换器的输出与控制逻辑单元的输入相连接，控制逻辑单元的输出与驱动及驱动逻辑单元的功率管控制码输入端相连接，驱动及驱动逻辑单元的输出即为自适应功率管调节电路输出用于控制功率管。

其中，所述控制逻辑单元用于输出功率管控制码，所述自适应功率管调节电路复位后，输出功率管控制码的最大值N=Nmax，其中Nmax为控制逻辑单元预设定的值，设定所述时间数字转换器的寄存器初始值为M，输出为K，功率管控制码自减，N=N-1；时间数字转换器用于检测PWM波脉宽，输出K；若K<M，功率管控制码继续自减，N=N-1，M=K，时间数字转换器检测用于PWM波脉宽，输出K并继续判断K值；若K>M，功率管控制码自加，N=N+1，时间数字转换器用于检测PWM波脉宽，输出K并继续判断K值。这里功率管控制码N决定了功率管导通的数目。

这里，控制逻辑单元可以通过硬件描述语言用ASIC（Application Specific IntegratedCircuit）专用集成电路实现。

在图1中，VIN是Buck电路的输入电压，连接到P型功率管PMOS的源极，而PMOS和二极管DIODE、电感L、电容C一起构成了简单的Buck电路。Buck电路的输出电压VO通过补偿及PWM生成单元产生相应的PWM波。驱动及驱动逻辑单元输入PWM波和控制逻辑单元输出的功率管控制码，输出对应的驱动信号，导通相应的功率管数目，同时时间数字转换器检测PWM波，检测功率管在一个开关周期内的导通时间，在本周期的功率管关断时期，将时间数字转换器的输出值送给控制逻辑单元。

时间数字转换器TDC结构示意图如图2所示，W（奇数）个反向器前后连接形成环形振荡器，ph1至phW分别是W个反向器的输出时钟。Two bit counters是W-1两位计数器，输入时钟ph1至phW-1在PWM波为高时高进行计数。Counter是一个W位计数器，输入时钟phW在PWM波为高进行计数，将所有Two bit counters输出与Counter输出的低两位做比较，得到比较值，再将所有比较值相加得到Y。将Counter输出值乘以W得到Z。最后将Y与Z相加的得到K。

这里，驱动及驱动逻辑单元包括驱动单元和驱动逻辑单元，其中，驱动逻辑单元包括解码器和P个与非门，其中，P为功率管个数，P不超过2^Nmax，解码器的输出端分别与P个与非门的一个输入端相连，P个与非门的另一个输入端作为驱动及驱动逻辑单元的PWM输入端。

以三个功率管控制码为例进行说明驱动及驱动逻辑单元结构，如图3所示。解码器收到控制逻辑模块输出的功率管控制码S2，S1，S0，经过解码器的输出各自与PWM波经过一个与非门接在一个驱动电路，驱动一个功率管。总共有1个解码器，7个与非门，7个驱动电路和7个功率管。

基于上述自适应功率管调节电路的自适应功率管调节方法，包括如下步骤：

图4为自适应功率管调节电路的自适应功率管调节方法的流程示意图。具体展开如下：

步骤1.自适应功率管调节电路复位后，控制逻辑单元输出功率管控制码的最大值N=Nmax，其中Nmax为控制逻辑单元预设定的值，设定时间数字转换器的寄存器初始值为M，输出为K，功率管控制码自减，N=N-1；

步骤2.时间数字转换器检测PWM波脉宽，输出K；

步骤3.若K<M，功率管控制码继续自减，N=N-1，M=K，返回步骤2；若K>M，功率管控制码自加，N=N+1，返回步骤2。

图5为输出稳定时电感电流和功率管电流波形示意图。T为开关周期，d为占空比。t₀为一个开关周期的起始点，此时功率管电流和电感电流为i₀。在t₀到t₀+dT这段时间内，功率管导通，电感电流和功率管电流都按斜率上升。在t₀+dT到t₀+T这段时间，功率管关断，电感电流按斜率

下降，功率管电流为0。

下面结合图5介绍本发明的具体工作原理。自适应功率管调节电路稳定时，电路输出功率恒定，若功率管导通时间减小，则输入功率减小，电路效率提高。t₀时刻，功率管开始导通，功率管电流等于电感电流i₀，电流按斜率

上升，其中L为电感L的电感值，占空比为d，开关周期为T。在t₀+dT时刻，电感电流和功率管电流均为i₁=i₀+m₁dT，此时环路稳定，当负载不变的情况下，设每个开关周期的输出能量恒定为E_o，每个开关周期内的输入能量为：

$E_i=\underset{t_0}{\overset{t_0+\mathrm{dT}}{\&Integral;}}{V}_{\mathrm{in}}\mathrm{idt}=\underset{t_0}{\overset{t_0+\mathrm{dT}}{\&Integral;}}{V}_{\mathrm{in}}[i_0+m_1(t-t_0)]\mathrm{dt}=\frac{1}{2}{m}_1{d}^2{T}^2+m_1{t}_0\mathrm{dT}+i_0\mathrm{dT}$

可以看出，随着占空比d减小，输入能量E_i减小，效率

增大。本发明就是在稳定情况下，通过检测导通不同功率管数时的导通时间，即占空比，选择对应占空比最小的功率管数进行导通。

功率管的损耗来自两个部分：导通损耗和开关损耗。当导通功率管最多时，开关损耗最大，导通损耗最小；当导通功率管最少是，开关损耗最小，导通损耗最大。在两者之间，存在一个功率管导通数，使开关损耗和导通损耗之和最小。可通过图1提出的结构，检测占空比，得到最优值。

检测占空比是通过时间数字转换器实现的。W（奇数）个反向器前后连接形成环形振荡器，ph1至phW分别是W个反向器的输出时钟。Two bit counters是W-1两位计数器，输入时钟ph1至phW-1在PWM波为高时高进行计数，Counter是一个W位计数器，输入时钟phW在PWM波为高进行计数。将所有Two bit counters输出与Counter输出的低两位做比较，得到比较值，再将所有比较值相加得到Y，将Counter输出值乘以W得到Z，最后将Y与Z相加的得到K，即为PWM波脉宽。

时间数字转换器检测结束后，将输出值与时间数字转换器的寄存器值，即当前最小值进行比较，决定下一功率管控制码。

功率管控制码送到驱动及驱动逻辑单元，通过解码器，输出分别与PWM波接在一个与非门后通过一个驱动单元驱动一个功率管。由于功率管为PMOS，这样只有当PWM波为高的时候，功率管才可能导通。

可以看出，本发明的自适应功率管调节电路和方法，通过比较PWM波的脉宽，间接比较了不同功率管控制码下的系统功耗，输出PWM波脉宽最小的功率管控制码，找到最佳的功率管导通的数目，在输出功率不变的情况下，减小输入功率，降低系统功耗，提高系统效率，并且本发明中的电路均为数字电路，自身功耗低，占用芯片面积小。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为发明的保护范围并不局限于这样的特别陈述和实施例。凡是根据上述描述做出各种可能的等同替换或改变，均被认为属于本发明的权利要求的保护范围。

Claims (5)

1.一种自适应功率管调节电路，其特征在于，包括驱动及驱动逻辑单元、时间数字转换器和控制逻辑单元，其中，时间数字转换器的输入端和驱动及驱动逻辑单元的PWM输入端用于输入外部的PWM波，时间数字转换器的输出与控制逻辑单元的输入相连接，控制逻辑单元的输出与驱动及驱动逻辑单元的功率管控制码输入端相连接，驱动及驱动逻辑单元的输出即为自适应功率管调节电路输出用于控制功率管；

所述控制逻辑单元用于输出功率管控制码，所述自适应功率管调节电路复位后，输出功率管控制码的最大值N=Nmax，其中Nmax为控制逻辑单元预设定的值，设定所述时间数字转换器的寄存器初始值为M，输出为K，功率管控制码自减，N=N-1；时间数字转换器用于检测PWM波脉宽，输出K；若K<M，功率管控制码继续自减，N=N-1，M=K，时间数字转换器用于检测PWM波脉宽，输出K并继续判断K值；若K>M，功率管控制码自加，N=N+1，时间数字转换器用于检测PWM波脉宽，输出K并继续判断K值。

2.根据权利要求1所述的自适应功率管调节电路，其特征在于，所述控制逻辑单元通过硬件描述语言用ASIC专用集成电路实现。

3.根据权利要求1或2所述的自适应功率管调节电路，其特征在于，所述驱动及驱动逻辑单元包括驱动单元和驱动逻辑单元，其中，驱动逻辑单元包括解码器和P个与非门，其中，P为功率管个数，P不超过2^Nmax，解码器的输出端分别与P个与非门的一个输入端相连，P个与非门的另一个输入端作为驱动及驱动逻辑单元的PWM输入端。

4.一种自适应功率管调节方法，包括如下步骤：

步骤1.自适应功率管调节电路复位后，控制逻辑单元输出功率管控制码的最大值N=Nmax，其中Nmax为控制逻辑单元预设定的值，设定时间数字转换器的寄存器初始值为M，输出为K，功率管控制码自减，N=N-1；

步骤2.时间数字转换器检测PWM波脉宽，输出K；

步骤3.若K<M，功率管控制码继续自减，N=N-1，M=K，返回步骤2；若K>M，功率管控制码自加，N=N+1，返回步骤2。

5.根据权利要求4所述的自适应功率管调节方法，其特征在于，所述控制逻辑单元通过硬件描述语言用ASIC专用集成电路实现。

Images