CN102103836A

CN102103836A - 可调变充放电时间的液晶显示装置及相关驱动方法

Info

Publication number: CN102103836A
Application number: CN2009102606829A
Authority: CN
Inventors: 李菱; 邱显钧; 陈盈惠; 莫启能
Original assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Priority date: 2009-12-18
Filing date: 2009-12-18
Publication date: 2011-06-22

Abstract

液晶显示装置包含复数条栅极线、复数条数据线、一像素阵列、一栅极驱动电路、一时序控制器，以及一最佳化电路。像素阵列中每一像素单元依据一相对应栅极线传来的栅极驱动信号和一相对应数据线传来的数据驱动信号来显示画面。时序控制器依据一最佳化参考值来提供一输出致能信号，栅极驱动电路再依据输出致能信号来输出栅极驱动信号。最佳化电路接收对应于一列像素单元在一第一驱动周期时欲显示影像的第一灰阶数据以及在一第二驱动周期时欲显示影像的第二灰阶数据，并依据第一和第二灰阶数据的大小关系来提供最佳化参考值。

Description

可调变充放电时间的液晶显示装置及相关驱动方法

技术领域

本发明相关于一种液晶显示装置及相关驱动方法，尤指一种提供最佳化充电时间的液晶显示装置及相关驱动方法。

背景技术

液晶显示器(liquid crystal display，LCD)具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管(cathode ray tube，CRT)显示器，进而被广泛地应用在笔记型计算机、个人数字助理(personal digitalassistant，PDA)、平面电视，或行动电话等信息产品上。液晶显示器的驱动方式是利用源极驱动电路(source driver)和栅极驱动电路(gate driver)来驱动面板上的像素以显示影像。液晶显示面板的像素结构依据驱动模式的不同，主要可区分为单栅型(single-gate)像素结构与双栅型(double-gate)像素结构两种。在相同的分辨率下，相较于具有单栅型像素结构的液晶显示面板，具有双栅型像素结构的液晶显示面板的栅极线数目增加为两倍，而数据线数目则缩减为二分之一，因此具有双栅型像素结构的液晶显示面板使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极驱动芯片的成本与耗电量均较源极驱动芯片为低，因此采用双闸型像素结构设计可降低生产成本及耗电量。

请参考图1，图1为先前技术中一液晶显示装置100的示意图。液晶显示装置100包含一液晶显示面板110、一源极驱动电路120、一栅极驱动电路130，以及一时序控制器(timing controller)140。液晶显示面板110上设有复数条数据线DL₁～DL_m、复数条栅极线GL₁～GL_n，以及一像素矩阵。像素矩阵包含复数个像素单元P₁₁～P_mn(m和n为正整数)，每一像素单元包含一薄膜晶体管(thin film transistor，TFT)开关TFT、一液晶电容C_LC和一储存电容C_ST，分别耦接于相对应的数据线、相对应的栅极线，以及一共同电压V_COM。在液晶显示装置100中，每一像素单元P₁₁～P_mn系接收其左侧的数据线传来的数据信号。时序控制器140可产生源极驱动电路120和栅极驱动电路130运作所需的控制信号，例如起始脉冲信号VST、水平同步信号HSYNC和垂直同步信号VSYNC等。栅极驱动电路130可依据起始脉冲信号VST和垂直同步信号VSYNC等分别输出栅极驱动信号S_G1～S_Gn至栅极线GL₁～GL_n，进而开启相对应的列像素单元内的薄膜晶体管开关TFT。源极驱动电路120可依据水平同步信号 HSYNC等分别输出对应于影像灰阶值的数据驱动信号SD₁～SD_m至数据线DL₁～DL_m，进而充电相对应的行像素单元内的液晶电容C_LC和储存电容C_ST。在液晶显示装置100中，每一像素单元的种类和极性由图1中的”R”(红色像素)、”G”(绿色像素)、”B”(蓝色像素)、”+”(正极性)和”-”(负极性)来表示。如图1所示，在以点反转(dot inversion)方式来驱动液晶显示装置100时，输出至每一像素单元的数据驱动信号极性皆需反转，因此会消耗较多能量。

请参考图2，图2为先前技术中的液晶显示装置100运作时的时序图。在图2中，SG代表栅极驱动信号的波形，SD代表数据驱动信号的波形，V_PIXEL代表像素单元内存电荷的波形。像素单元欲显示影像的灰阶值由数据驱动信号SD的电位和共同电压V_COM之间的差值来决定。在充电周期T_C时栅极驱动信号具高电位，此时相对应像素单元内的薄膜晶体管开关TFT会被导通，数据驱动信号SD即可写入像素单元内的液晶电容C_LC和储存电容C_ST，像素单元的电位V_PIXEL也会随的改变。在高分辨率的应用中，液晶显示装置100需使用更多栅极线，如此每一像素单元的充电周期T_C也会缩短，使得像素单元无法充电到预定准位V_GH或V_GL。

请参考图3，图3为先前技术中另一液晶显示装置200的示意图。液晶显示装置200包含一液晶显示面板210、一源极驱动电路220、一栅极驱动电路230，以及一时序控制器240。液晶显示面板210上设有复数条数据线DL₁～DL_m+1、复数条栅极线GL₁～GL_n，以及一像素矩阵。像素矩阵包含复数个像素单元P₁₁～P_mn(m和n为正整数)，每一像素单元包含一薄膜晶体管开关TFT、一液晶电容C_LC和一储存电容C_ST，分别耦接于相对应的数据线、相对应的栅极线，以及一共同电压V_COM。在液晶显示装置200中，像素矩阵采用Z字型布局，亦即奇数列像素单元P₁₁～P_m1、P₁₃～P_m3、...、P_1(n-1)～P_m(n-1)接收其左侧的数据线传来的数据信号，而偶数列像素单元P₁₂～P_m2、P₁₄～P_m4、...、P_1n～P_mn则接收其右侧的数据线传来的数据信号(假设n为偶数)。时序控制器240可产生源极驱动电路220和栅极驱动电路230运作所需的控制信号，例如起始脉冲信号VST、水平同步信号HSYNC和垂直同步信号VSYNC等。栅极驱动电路230可依据起始脉冲信号VST和垂直同步信号VSYNC等分别输出栅极驱动信号S_G1～S_Gn至栅极线GL₁～GL_n，进而开启相对应的列像素单元内的薄膜晶体管开关TFT。源极驱动电路220可依据水平同步信号HSYNC等分别输出对应于影像灰阶值的数据驱动信号SD₁～SD_m+1至数据线DL₁～DL_m+1，进而充电相对应的行像素单元内的液晶电容C_LC和储存电容C_ST。在液晶显示装置200中，每一像素单元的种类和极性由图3中的”R”(红色像素)、”G”(绿色像素)、”B”(蓝色像素)、”+”(正极性)和”-”(负极性)来表示。如图3所示，液晶显示装置200仅需以行反转(column inversion)方式即能达到点反转的效果，亦即同一行像素单元的数据驱动信号在下一个画面极性才需要反转，因此能减少能量消耗。

请参考图4，图4为先前技术中的液晶显示装置200运作时的时序图。在图4中，SG代表栅极驱动信号的波形，SD代表数据驱动信号的波形，V_PIXEL代表像素单元内存电荷的波形。像素单元欲显示影像的灰阶值由数据驱动信号SD的电位和共同电压V_COM之间的差值来决定。在驱动液晶显示装置200时，栅极驱动信号SD具高电位的期间包含充电周期T_C和预充电周期T_P，此时相对应像素单元内的薄膜晶体管开关TFT会被导通，数据驱动信号SD即可写入像素单元内的液晶电容C_LC和储存电容C_ST，像素单元的电位V_PIXEL也会随之改变。

先前技术中的液晶显示装置200能利用预充电周期T_P来增加像素单元内的薄膜晶体管开关TFT的开启时间，让像素单元有足够时间到达到预定准位VGH或V_GL。然而，预充电可能会造成像素单元电压过充，进而影响整体画面。举例来说，若液晶显示装置200使用NW(normally white)液晶，亦即在呈现透光的亮画面(白画面)时系施加较小压差V_W或不加电压，而在呈现不透光的暗画面(黑画面)时系施加较大压差V_B，此时电压过充会发生在红色像素单元的黑画面驱动成绿色像素单元的白画面时，以及发生在绿色像素单元的黑画面驱动成蓝色像素单元的白画面时。由于压差V_B大于V_W，当显示黑画面的像素单元驱动显示白画面的像素单元时，此时液晶需要进行放电，在蓝色和绿色像素单元上形成的压差往往无法达到对应至欲显示白画面的理想值，因此蓝色和绿色像素单元会有偏暗情形，导致整体画面会有偏红的现象。同理，若液晶显示装置200使用NB(normally black)液晶，亦即在呈现透光的亮画面(白画面)时系施加较大压差V_W，而在呈现不透光的暗画面(黑画面)时系施加较小压差V_B，此时电压过充会发生在红色像素单元的白画面驱动成绿色像素单元的黑画面时，以及发生在绿色像素单元的白画面驱动成蓝色像素单元的黑画面时。由于压差V_W大于V_B，当显示白画面的像素单元驱动显示黑画面的像素单元时，此时液晶需要进行放电，在蓝色和绿色像素单元上形成的压差往往无法达到对应至欲显示黑画面的理想值，因此蓝色和绿色像素单元会有偏暗情形，导致整体画面会有偏红的现象。

发明内容

本发明提供一种可调变充电时间的液晶显示装置，其包含复数条栅极线，分别用来传送复数笔栅极驱动信号；复数条数据线，垂直于该复数条栅极线，分别用来传送复数笔数据驱动信号；一像素阵列，其包含复数个像素单元，分别设置于该复数条栅极线和该复数条数据线的交会处，每一像素单元依据一相对应栅极线传来的栅极驱动信号和一相对应数据线传来的数据驱动信号来显示画面；一栅极驱动电路，用来依据一输出致能信号来输出该复数笔栅极驱动信号；一时序控制器，用来依据一最佳化参考值来提供该输出致能信号；以及一最佳化电路，用来接收对应于该像素阵列中一列像素单元在一第一驱动周期时欲显示影像的第一灰阶数据、接收对应于该列像素单元在一第二驱动周期时欲显示影像的第二灰阶数据，并依据该第一和第二灰阶数据的大小关系来提供对应于该列像素单元于该第二驱动周期时的该最佳化输出致能参考值，其中该第二驱动周期系接续该第一驱动周期。

本发明还提供一种液晶显示装置的驱动方法，其包含接收对应于一像素单元在一第一驱动周期时欲显示影像的第一灰阶值；接收对应于该像素单元在一第二驱动周期时欲显示影像的第二灰阶值，其中该第二驱动周期系接续该第一驱动周期；依据该第一和第二灰阶值的间的大小关系来调整该像素单元在该第二驱动周期时的充电时间。

附图说明

图1为先前技术中一液晶显示装置的示意图。

图2为图1的液晶显示装置运作时的时序图。

图3为先前技术中另一液晶显示装置的示意图。

图4为图3的液晶显示装置运作时的时序图。

图5为本发明第一实施例中一液晶显示装置的示意图。

图6为本发明第二实施例中一液晶显示装置的示意图。

图7为本发明实施例的液晶显示装置运作时的时序图。

图8为本发明一实施例中缓存器内存的查找表的示意图。

图9为本发明另一实施例中缓存器内存的查找表的示意图。

图10为本发明另一实施例中缓存器内存的查找表的示意图。

具体实施方式

请参考图5和图6，图5为本发明第一实施例中一液晶显示装置300的示意图，而图6为本发明第二实施例中一液晶显示装置400的示意图。液晶显示装置300和400皆包含一源极驱动电路320、一栅极驱动电路330、一时序控制器340，以及一最佳化电路350。在本发明第一实施例的液晶显示装置300中，液晶显示面板310上设有复数条数据线DL₁～DL_m、复数条栅极线GL₁～GL_n，以及一像素矩阵。像素矩阵包含复数个像素单元P₁₁～P_mn，每一像素单元系接收其左侧的数据线传来的数据信号，且各包含一薄膜晶体管开关TFT、一液晶电容C_LC和一储存电容C_ST，分别耦接于相对应的数据线、相对应的栅极线，以及一共同电压V_COM。在本发明第二实施例的液晶显示装置400中，液晶显示面板410上设有复数条数据线DL₁～DL_m+1、复数条栅极线GL₁～GL_n，以及一像素矩阵。像素矩阵包含复数个像素单元P₁₁～P_mn，每一像素单元包含一薄膜晶体管开关TFT、一液晶电容C_LC和一储存电容C_ST，分别耦接于相对应的数据线、相对应的栅极线，以及一共同电压V_COM。在液晶显示装置400中，像素矩阵采用Z字型布局，亦即奇数列像素单元P₁₁～P_m1、P₁₃～P_m3、...、P_1(n-1)～P_m(n-1)接收其左侧的数据线传来的数据信号，而偶数列像素单元P₁₂～P_m2、P₁₄～P_m4、...、P_1n～P_mn则接收其右侧的数据线传来的数据信号(假设n为偶数)。在液晶显示装置300和400中，每一像素单元的种类和极性由图5和图6中的”R”(红色像素)、”G”(绿色像素)、”B”(蓝色像素)、”+”(正极性)和”-”(负极性)来表示。

时序控制器340可产生源极驱动电路320和栅极驱动电路330运作所需的控制信号，例如输出致能信号OE、起始脉冲信号VST、水平同步信号HSYNC和垂直同步信号VSYNC等。栅极驱动电路330可依据输出致能信号OE、起始脉冲信号VST的和垂直同步信号VSYNC等分别输出栅极驱动信号S_G1～S_Gn至栅极线GL₁～GL_n，进而开启相对应的列像素单元内的薄膜晶体管开关TFT。源极驱动电路320可依据水平同步信号HSYNC等分别输出对应于显示影像的数据驱动信号SD₁～SD_m+1至数据线DL₁～DL_m+1，进而充电相对应的行像素单元内的液晶电容C_LC和储存电容C_ST。

另一方面，本发明的液晶显示装置300和400利用最佳化电路350来求出对应于每一列像素单元的最佳化充电时间的输出致能参考值OE_AV，时序控制器340再依据参考值OE_AV来产生输出致能信号OE。最佳化电路350包含两线缓冲器(line buffer)31和32、一内存控制器36，以及一判断电路40。内存控制器36用来控制线缓冲器31、32和判断电路40之间的数据传输：像素单元的灰阶数据首先存入第一线缓冲器31，当第一线缓冲器31接收到下一驱动周期的灰阶数据后，会将前一周期的原始灰阶数据转存至第二线缓冲器32。以耦接至栅极线GL₁的列像素单元P₁₁～P_1m为例，第一线缓冲器31内储存的是充电周期时像素单元P₁₁～P_1m的目标灰阶值N1～Nm，而第二线缓冲器32内储存的是预充电周期时像素单元P₁₁～P_1m的先前灰阶值N1’～Nm’。

判断电路40包含一比较器42、一缓存器44，以及一计算器46。比较器42可接收第一线缓冲器31传来的目标灰阶值N1～Nm和第二线缓冲器32传来的先前灰阶值N1’～Nm’，并求出目标灰阶值N1～Nm和先前灰阶值N1’～Nm’之间的差值ΔN1～ΔNm。缓存器44内存有一查找表(lookup table，LUT)，可依据比较器42传来的差值ΔN1～ΔNm传送相对应的参考值OE1～OEm至计算器46。计算器46再依据每一像素单元的参考值OE1～OEm来进行运算，以求得对应于像素单元P₁₁～P_1m的最佳化充电时间的输出致能参考值OE_AV，使得时序控制器340能依据最佳化输出致能参考值OE_AV来产生最佳输出致能信号OE。换而言之，本发明依据单一像素单元于两相邻周期内的先前灰阶值和目标灰阶值，求出单一像素单元的输出致能参考值OE_AV。在得到单一栅极线上所有像素单元的输出致能参考值OE_AV后，再求其平均值，如此即能得到此栅极线的最佳输出致能信号OE。

请参考图7，图7为本发明中液晶显示装置300运作时的时序图。在图7中，SG代表栅极驱动信号的波形，SD代表数据驱动信号的波形，V_PIXEL代表像素单元内存电荷的波形，而OE代表输出致能信号的波形。本发明能以S组输出致能信号OE来驱动液晶显示装置300，其中栅极驱动信号SD具高电位的期间包含预充电周期T_P和充电周期T_C，输出致能信号OE具高电位的期间由tOE1～tOES来表示，本发明的栅极驱动电路330在输出致能信号OE具低电位时才会输出栅极驱动信号至相对应的栅极线，因此像素单元中薄膜晶体管开关TFT的实际开启的时间长度t_ON1～t_ONS取决于输出致能信号OE具高电位的时间长度t_OE1～t_OES，亦即t_ON1＝(T_P+T_C-t_OE1)、t_ON2＝(T_P+T_C-t_OE2)、...、t_POS＝(T_P+T_C-t_OES)。本发明的最佳化电路350依据一整列像素单元目标灰阶值N1～Nm和先前灰阶值N1’～Nm’之间的差值ΔN1～ΔNm，来决定输出致能信号OE具高电位的时间长短，使得每一列像素单元皆能以最佳化的输出致能信号OE来驱动。

请参考图8，图8为本发明实施例中缓存器44内存的查找表的示意图。在图8的实施例中，假设影像灰阶值的范围为0～255，并以16阶作为区隔，亦即图8中横向显示的先前灰阶值以16个区间来判断，而纵向显示的目标灰阶值亦以16个区间来判断。同时，缓存器44内查找表提供3种参考值，其相对应的输出致能信号具高电位的时间分别为0.5us、1us和2us。以第一列像素单元P₁₁～P_1m中的像素单元P₁₁来做说明，若像素单元P₁₁的目标灰阶值N1的座落区间大于先前灰阶值N1’的座落区间，此时需要以较大液晶转动角度和较高的数据驱动信号压差来进行充放电，像素单元P₁₁内薄膜晶体管开关TFT需要最大开启时间，因此缓存器44会输出对应于0.5us的参考值OE1；若像素单元P₁₁的目标灰阶值N1和先前灰阶值N1’的座落区间相同，此时不需要额外的充放电，像素单元P₁₁内薄膜晶体管开关TFT需要的开启时间最短，因此缓存器44会输出对应于2us的参考值OE1；若像素单元P₁₁的目标灰阶值N1的座落区间小于先前灰阶值N1’的座落区间，此时需要进行充放电，像素单元P₁₁内薄膜晶体管开关TFT所需的开启时间长于灰阶值不变动状态，因此缓存器44会输出对应于1us的参考值OE1。如前所述，第一列像素单元P₁₁～P_1m中的所有像素单元皆能以相同判断方式求出相对应的参考值OE1～OEm，再利用计算器46进行运算以求得对应于像素单元P₁₁～P_1m的最佳化充电时间的输出致能参考值OE_AV(例如参考值OE1～OEm的平均值)，使得时序控制器340能依据输出致能参考值OE_AV来产生最佳输出致能信号OE。图8中查找表的数值仅为本发明的实施例，并不限定本发明的范畴。

请参考图9，图9为本发明另一实施例中缓存器44内存的查找表的示意图。在图9的实施例中，假设影像灰阶值的范围为0～255，并以单一灰阶作为区隔，亦即图9中横向显示的先前灰阶值以256个区间来判断，而纵向显示的目标灰阶值亦以256个区间来判断。同时，缓存器44内查找表提供3种参考值，其相对应的输出致能信号具高电位的时间分别为0.5us、1us和2us。以第一列像素单元P₁₁～P_1m中的像素单元P₁₁来做说明，若像素单元P₁₁的目标灰阶值N1大于先前灰阶值N1’，此时需要以较大液晶转动角度和较高的数据驱动信号压差来进行充放电，像素单元P₁₁内薄膜晶体管开关TFT需要最大开启时间，因此缓存器44会输出对应于0.5us的参考值OE1；若像素单元P₁₁的目标灰阶值N1和先前灰阶值N1’相同，此时不需要额外的充放电，像素单元P₁₁内薄膜晶体管开关TFT需要的开启时间最短，因此缓存器44会输出对应于2us的参考值OE1；若像素单元P₁₁的目标灰阶值N1小于先前灰阶值N1’，此时需要进行充放电，像素单元P₁₁内薄膜晶体管开关TFT所需的开启时间长于灰阶值不变动状态，因此缓存器44会输出对应于1us的参考值OE1。如前所述，第一列像素单元P₁₁～P_1m中的所有像素单元皆能以相同判断方式求出相对应的参考值OE1～OEm，再利用计算器46进行运算以求得对应于像素单元P₁₁～P_1m的最佳化充电时间的参考值OE_AV(例如参考值OE1～OEm的平均值)，使得时序控制器340能依据输出致能参考值OE_AV来产生最佳输出致能信号OE。图9中查找表的数值仅为本发明的实施例，并不限定本发明的范畴。

请参考图10，图10为本发明另一实施例中缓存器44内存的查找表的示意图。在图10的实施例中，假设影像灰阶值的范围为0～255，而缓存器44内查找表提供257种参考值，其相对应的输出致能信号具高电位的时间分别为T_MAX和T₀～T₂₅₅，其中T_MAX＞T₀＞T₁＞...＞T₂₅₅。以第一列像素单元P₁₁～P_1m中的像素单元P11来做说明，假设像素单元P₁₁的目标灰阶值N1大于先前灰阶值N1’，当目标灰阶值N1和先前灰阶值N1’之间的差值为1～255时，缓存器44会分别输出对应于T₁～T₂₅₅的参考值OE1。由于T₁＞T₂＞...＞T₂₅₅，因此目标灰阶值N1和先前灰阶值N1’之间的差值越大，像素单元P₁₁能以较大液晶转动角度和较高的数据驱动信号压差来进行充放电；若像素单元P₁₁的目标灰阶值N1和先前灰阶值N1’相同，此时不需要额外的充放电，像素单元P₁₁内薄膜晶体管开关TFT需要的开启时间最短，因此缓存器44会输出对应于T_MAX的参考值OE1；若像素单元P₁₁的目标灰阶值N1小于先前灰阶值N1’，此时需要进行充放电，像素单元P₁₁内薄膜晶体管开关TFT所需的开启时间长于灰阶值不变动状态，因此缓存器44会输出对应于T₀的参考值OE1。如前所述，第一列像素单元P₁₁～P_1m中的所有像素单元皆能以相同判断方式求出相对应的参考值OE1～OEm，再利用计算器46进行运算以求得对应于像素单元P₁₁～P_1m的最佳化充电时间的输出致能参考值OE_AV(例如参考值OE1～OEm的平均值)，使得时序控制器340能依据输出致能参考值OE_AV来产生最佳输出致能信号OE

本发明的最佳化电路350依据每一列像素单元目标灰阶值和先前灰阶值之间的差值来决定输出致能信号OE具高电位的时间长短，使得每一列像素单元皆能以最佳化的输出致能信号OE来驱动，因此能提升显示质量。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种可调变充电时间的液晶显示装置，其特征在于，包含：

复数条栅极线，分别用来传送复数笔栅极驱动信号；

复数条数据线，垂直于该复数条栅极线，分别用来传送复数笔数据驱动信号；

一像素阵列，其包含复数个像素单元，分别设置于该复数条栅极线和该复数条数据线的交会处，每一像素单元依据一相对应栅极线传来的栅极驱动信号和一相对应数据线传来的数据驱动信号来显示画面；

一栅极驱动电路，用来依据一输出致能信号来输出该复数笔栅极驱动信号；

一时序控制器，用来依据一最佳化输出致能参考值来提供该输出致能信号；以及

一最佳化电路，用来接收对应于该像素阵列中一列像素单元在一第一驱动周期时欲显示影像的第一灰阶数据、接收对应于该列像素单元在一第二驱动周期时欲显示影像的第二灰阶数据，并依据该第一和第二灰阶数据的大小关系来提供对应于该列像素单元于该第二驱动周期时的该最佳化输出致能参考值，其中该第二驱动周期接续该第一驱动周期。

2.如权利要求1所述的液晶显示装置，其特征在于，该最佳化电路包含：

一第一缓冲器，用来储存该第一灰阶数据；以及

一第二缓冲器，用来储存该第二灰阶数据。

3.如权利要求1所述的液晶显示装置，其特征在于，该最佳化电路包含：

一比较器，用来计算该第一和第二灰阶数据之间的差值；

一缓存器，其内存有一查找表，用来依据该第一和第二灰阶数据之间的差值提供相对应的复数个参考值，其中该复数个参考值系分别对应于该列像素单元中每一像素单元的充电时间；以及

一计算器，用来依据该复数个参考值提供该最佳化输出致能参考值。

4.如权利要求1所述的液晶显示装置，其特征在于，该最佳化电路包含：

一第一缓冲器，用来储存该第一灰阶数据；

一第二缓冲器，用来储存该第二灰阶数据；

一比较器，用来计算该第一和第二灰阶数据之间的差值；

一缓存器，其内存有一查找表，用来依据该第一和第二灰阶数据之间的差值提供相对应的复数个参考值，其中该复数个参考值分别对应于该列像素单元中每一像素单元的充放电时间；以及

5.如权利要求4所述的液晶显示装置，其特征在于，该最佳化电路另包含：

一内存控制器，用来控制该第一缓冲器、该第二缓冲器和该比较器之间的数据传输。

6.如权利要求1所述的液晶显示装置，其特征在于，该像素阵列中奇数列像素单元接收其第一侧数据线传来的数据驱动信号，而该像素阵列中偶数列像素单元接收其第二侧数据线传来的数据驱动信号。

7.如权利要求1所述的液晶显示装置，其特征在于，每一像素单元包含：

一薄膜晶体管开关，其包含：

一控制端，耦接于该相对应的栅极线；

一第一端，耦接于该相对应的数据线；以及

一第二端；

一液晶电容，耦接于该薄膜晶体管开关的第二端和一共同电压之间；以及

一储存电容，耦接于该薄膜晶体管开关的第二端和该共同电压之间。

8.一种液晶显示装置的驱动方法，其特征在于，包含：

接收对应于一像素单元在一第一驱动周期时欲显示影像的第一灰阶值；

接收对应于该像素单元在一第二驱动周期时欲显示影像的第二灰阶值，其中该第二驱动周期系接续该第一驱动周期；以及

依据该第一和第二灰阶值之间的大小关系来调整该像素单元在该第二驱动周期时的充放电时间。

9.如权利要求8所述的驱动方法，其特征在于，还包含：

当该第一灰阶值大于该第二灰阶值时，缩短该像素单元在该第二驱动周期时的充放电时间；以及

当该第一灰阶值小于该第二灰阶值时，增加该像素单元在该第二驱动周期时的充放电时间。

10.如权利要求8所述的驱动方法，其特征在于，还包含：

当该第一灰阶值的座落区间大于该第二灰阶值的座落区间时，缩短该像素单元在该第二驱动周期时的充放电时间；以及

当该第一灰阶值的座落区间小于该第二灰阶值的座落区间时，增加该像素单元在该第二驱动周期时的充放电时间。

11.如权利要求8所述的驱动方法，其特征在于，还包含：

接收对应于一列像素单元在一第一驱动周期时欲显示影像的复数个第一灰阶值；

接收对应于该列像素单元在一第二驱动周期时欲显示影像的复数个第二灰阶值；以及

依据该复数个第一灰阶值和相对应复数个第二灰阶值之间的大小关系来调整该像素单元在该第二驱动周期时的充放电时间。

12.如权利要求11所述的驱动方法，其特征在于，还包含：

计算该复数个第一灰阶值和相对应复数个第二灰阶值之间的复数个差值；

计算该复数个差值的平均值；以及

依据该平均值来调整该像素单元在该第二驱动周期时的充放电时间。