[go: up one dir, main page]

CN102081966B - 灵敏放大器装置及其输出控制方法 - Google Patents

灵敏放大器装置及其输出控制方法 Download PDF

Info

Publication number
CN102081966B
CN102081966B CN 200910199652 CN200910199652A CN102081966B CN 102081966 B CN102081966 B CN 102081966B CN 200910199652 CN200910199652 CN 200910199652 CN 200910199652 A CN200910199652 A CN 200910199652A CN 102081966 B CN102081966 B CN 102081966B
Authority
CN
China
Prior art keywords
inverter
output
stage
sense amplifier
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910199652
Other languages
English (en)
Other versions
CN102081966A (zh
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN 200910199652 priority Critical patent/CN102081966B/zh
Publication of CN102081966A publication Critical patent/CN102081966A/zh
Application granted granted Critical
Publication of CN102081966B publication Critical patent/CN102081966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种灵敏放大器装置及其输出控制方法,所述灵敏放大器装置包括第一倒相器和第二倒相器;其中,所述第一倒相器连接灵敏放大器的输出端,所述第二倒相器的输入端连接第一倒相器的输出端,而第二倒相器的输出端连接第一倒相器的输入端。上述输出控制方法包括:将所述第一倒相器的输出信号反馈到其输入端,第一倒相器的传输曲线分为至少两个阶段,即第一阶段和第二阶段;其中,所述第一阶段为正常感应阶段,所述第二阶段的传输曲线为磁滞曲线,其等效斜率小于正常感应阶段。上述灵敏放大器装置及其输出控制方法,既能够避免电源噪声和地噪声超出噪声容限又可以兼顾提高灵敏放大器的速度。

Description

灵敏放大器装置及其输出控制方法
技术领域
本发明涉及半导体存储技术领域,特别涉及一种灵敏放大器装置及其输出控制方法。
背景技术
随着手机、掌上电脑、GPS等便携式电子设备的广泛应用,半导体存储器技术快速发展。近年来,由于DRAM、EEPROM、FLASH等先进存储器具有高密度、低功耗和低价格的优点,已经成为了计算机、移动通信终端中普遍采用存储装置。
灵敏放大器用来检测半导体存储器中存储单元的信息。由于灵敏放大器的读取速度决定了存储器的访问速度,所以通常希望其设计的越快越好。
专利号为200610011812.1的中国专利提出了适用于低电源电压下快闪存储器中读取操作的灵敏放大器电路,其通过双相位预充电路产生两条预充路径对位线进行预充,使得该电路具有更快的预充速度。另外还通过一个正反馈的自调节负载将位线电流转换为电压,通过两级稳压电路对位线电压进行箝位,使该灵敏放大器电路能够降低电源电压缩小的限制,并提高了系统的噪声免疫能力。
由于灵敏放大器的反馈系统增益很大,因此,通常灵敏放大器对电源和地的噪声都很敏感。
图1为传统技术中的一种灵敏放大器的输出电路。倒相器1用来检测IREF和ICELL的比较结果;锁存器2的SO_LAT信号是用来锁存倒相器1的输出结果,当其为低相位的时候,数据可以传进来,而当其为高相位的时候,则将数据锁存住;输出控制器3的OE信号则用来控制数据是否应该被送出。
图2为图1中倒相器的传输曲线示意图。其中,横坐标表示输入电压(input),纵坐标表示输出电压(output)。通常,为了得到很高的读取速度,灵敏放大器输出电路中倒相器1输入/输出曲线非常陡(即斜率较大,参见图2),相应地,高电平和低电平的噪声容限(即MG0和MG1)就很小。电源噪声(VDD noise)和地噪声(GND noise)能够很容易地吃掉这些噪声容限(即超过所述噪声容限的范围),从而造成存储器功能错误。
然而问题在于,如果采取降低传输曲线的斜率以避免上述功能错误的方法,则会损失灵敏放大器的读取速度。
可见,由于传统技术中存在的以上问题,在灵敏放大器电路设计时不仅需要避免电源噪声和地噪声超出噪声容限的影响,而且也不能够以损失读取速度为代价。
发明内容
本发明解决的目的是提供一种灵敏放大器装置及其输出控制方法,既能够避免电源噪声和地噪声超出噪声容限又可以兼顾提高灵敏放大器的速度。
为此本发明提供一种灵敏放大器装置,包括:第一倒相器和第二倒相器;其中,
所述第一倒相器连接灵敏放大器的输出端,
所述第二倒相器的输入端连接第一倒相器的输出端,而第二倒相器的输出端连接第一倒相器的输入端。
所述的灵敏放大器装置,还包括:锁存模块,其中,所述锁存模块连接第一倒相器的输出端,用于锁存或传输第一倒相器的输出数据。
所述锁存模块在SO_LAT信号的控制下,当所述SO_LAT信号为低相位的时候,第一倒相器的输出数据由锁存模块传进,而当所述SO_LAT信号为高相位时,则锁存模块将第一倒相器的输出数据锁存住。
所述第二倒相器受所述SO_LAT信号控制。
所述的灵敏放大器装置还包括:输出控制模块,其输入端连接所述锁存模块的输出端,用于控制数据是否应该被送出。
所述输出控制模块受OE信号控制。
相应的,还提供一种灵敏放大器装置的输出控制方法,所述灵敏放大器装置包括连接灵敏放大器的输出端的第一倒相器,上述控制方法包括:
将所述第一倒相器的输出信号反馈到其输入端,
第一倒相器的传输曲线分为至少两个阶段,即第一阶段和第二阶段;
其中,所述第一阶段为正常感应阶段,所述第二阶段的传输曲线的等效斜率小于正常感应阶段。
所述第二阶段的传输曲线为磁滞曲线。
所述将第一倒相器的输出信号反馈到其输入端由SO_LAT信号控制,当所述SO_LAT信号为低相位时,第一倒相器的传输曲线由第一阶段转为第二阶段,传输曲线打开为磁滞曲线。
所述的灵敏放大器装置的输出控制方法,还包括以下步骤:锁存或传输第一倒相器的输出数据。
与现有技术相比,上述技术方案具有以下优点:
所述灵敏放大器装置及其输出控制方法中,由于第二倒相器将信号反馈给第一倒相器的输入端,使得其传输曲线分为两个阶段:在正常感应比较的第一阶段,传输曲线斜率很陡,从而得到很高的速度,而当SO_LAT信号变成有效去锁数据的时候,滞后翻转曲线就会打开,形成磁滞曲线的第二阶段,而第二阶段的传输曲线的等效斜率整体上来说小于正常感应阶段,因此,高电平噪声容限MG1和低电平噪声容限MG0均能够极大的提高,使得其中的电源噪声(VDD noise)和地噪声(GND noise)均小于噪声容限,从整体上来看,不影响灵敏放大器装置的读取速度。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为传统技术中一种灵敏放大器的输出电路示意图;
图2为图1中倒相器的传输曲线示意图;
图3为本发明实施例中灵敏放大器装置的输出控制方法的流程图;
图4为本发明实施例中第一倒相器的传输曲线的示意图;
图5为本发明实施例中灵敏放大器装置的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示装置结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为突出本发明的特点,附图中没有给出与本发明的发明点必然直接相关的部分。
在设计存储系统的灵敏放大器的电路时,本领域技术人员通常要为了得到很高的速度,将灵敏放大器输出电路的倒相器传输曲线设计较大斜率,即传输曲线非常陡,相应地,高电平和低电平的噪声容限(MG0和MG1)就很小,这样,电源噪声和地噪声能够很容易地吃掉上述噪声容限,从而造成功能错误。
可见,设计电路时需要兼顾噪声容限和灵敏放大器的读取速度两个方面。基于此,发明人研究后提出了一种灵敏放大器装置及其输出控制方法,相对于传统技术,通过磁滞曲线的模式,使得高电平和低电平的噪声容限能够极大的提高,而且不影响读取速度。
下面结合附图详细说明本发明灵敏放大器装置的输出控制方法的一个具体的实施例。
图3为本实施例中所述灵敏放大器装置的输出控制方法的流程图。其中灵敏放大器装置包括连接灵敏放大器的输出端的第一倒相器。
如图所示,所述输出控制方法具体包括以下步骤:
步骤S1:将所述第一倒相器的输出信号反馈到其输入端。
步骤S2:将所述第一倒相器的传输曲线分为至少两个阶段,即第一阶段和第二阶段。
图4为第一倒相器的传输曲线的示意图。其中,横坐标表示输入电压(input),纵坐标表示输出电压(output),横坐标方向的MG1和MG0分别表示高电平和低电平的噪声容限。
所述第一阶段为正常感应阶段(Sensing phase),为了得到很高的读取速度,在该正常感应阶段中传输曲线仍然非常陡,即保持传统技术中的传输曲线的较大斜率。所述第二阶段的传输曲线为磁滞曲线,低电平被拉得很低,而高电平被拉得很高,但本质上还是一条曲线,而且该第二阶段的传输曲线的等效斜率整体上来说小于正常感应阶段。
所述步骤S1中,将第一倒相器的输出信号反馈到其输入端由SO_LAT信号控制,当所述SO_LAT信号为低相位时,第一倒相器的传输曲线由第一阶段转为第二阶段,此时,传输曲线打开为磁滞曲线。
所述输出控制方法还包括:锁存或传输第一倒相器的输出数据。具体的,在SO_LAT信号的控制下,当所述SO_LAT信号为低相位的时候,第一倒相器的输出数据由锁存模块传进,而当所述SO_LAT信号为高相位时,则锁存模块将第一倒相器的输出数据锁存住。
如图4所示,由于传输曲线在第二阶段打开为磁滞曲线的模式,因此,其中的电源噪声(VDD noise)和地噪声(GND noise)均小于噪声容限。
在正常感应比较的第一阶段,传输曲线斜率很陡,从而得到很高的速度,而当SO_LAT变成有效去锁数据的时候,滞后翻转曲线就会打开,由于这种磁滞曲线的模式,高电平噪声容限MG1和低电平噪声容限MG0均能够极大的提高,而从整体上来看,不影响灵敏放大器装置的读取速度。
下面结合附图详细说明所述灵敏放大器装置的一个具体的实施例。通过本实施例中的灵敏放大器装置可以实现上述输出控制方法。
图5为本发明实施例中所述灵敏放大器装置的示意图,如图所示,
所述灵敏放大器装置包括:第一倒相器10和第二倒相器20;其中,所述第一倒相器10连接灵敏放大器的输出端,所述第二倒相器20的输入端连接第一倒相器10的输出端,而第二倒相器20的输出端连接第一倒相器10的输入端,以将输出信号反馈给第一倒相器10。
所述第一倒相器10具有两个MOS晶体管,它们的栅极连接在一起。该第一倒相器10用来检测IREF和ICELL的比较结果。第二倒相器20的电路组成与所述第一倒相器10相同或者类似。
另外,所示灵敏放大器装置还包括:锁存模块30,其中,所述锁存模块30连接第一倒相器10的输出端,用于锁存或传输第一倒相器10的输出数据。
所述锁存模块30在SO_LAT信号的控制下,当所述SO_LAT信号为低相位的时候,第一倒相器的输出数据由锁存模块30传进,而当所述SO_LAT信号为高相位时,则锁存模块30将第一倒相器的输出数据锁存住。
而所述第二倒相器20也同时受所述SO_LAT信号控制,该第二倒相器20将第一倒相器10的输出信号反馈到其输入端。当所述SO_LAT信号为低相位时,如图4所示,将第一倒相器10的传输曲线由第一阶段转为第二阶段,此时,其传输曲线打开为磁滞曲线。
所述的灵敏放大器装置还包括:输出控制模块40,其输入端连接所述锁存模块30的输出端,用于控制数据是否应该被送出。该输出控制模块40由OE信号控制。
上述灵敏放大器装置中,由于第二倒相器20将信号反馈给第一倒相器10的输入端,使得其传输曲线分为两个阶段:在正常感应比较的第一阶段,传输曲线斜率很陡,从而得到很高的速度,而当SO_LAT信号变成有效去锁数据的时候,滞后翻转曲线就会打开,形成磁滞曲线的第二阶段,而第二阶段的传输曲线的等效斜率整体上来说小于正常感应阶段,因此,高电平噪声容限MG1和低电平噪声容限MG0均能够极大的提高,使得其中的电源噪声(VDD noise)和地噪声(GND noise)均小于噪声容限,从整体上来看,不影响灵敏放大器装置的读取速度。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (2)

1.一种灵敏放大器装置的输出控制方法,所述灵敏放大器装置包括连接灵敏放大器的输出端的第一倒相器,其特征在于,包括:
将所述第一倒相器的输出信号反馈到其输入端,
第一倒相器的传输曲线分为至少两个阶段,即第一阶段和第二阶段;
其中,所述第一阶段为正常感应阶段,所述第二阶段的传输曲线的等效斜率小于正常感应阶段;所述第二阶段的传输曲线为磁滞曲线;
所述将第一倒相器的输出信号反馈到其输入端由SO_LAT信号控制,所述SO_LAT信号为锁存或传输第一倒相器输出数据的控制信号;当所述SO_LAT信号为低相位时,第一倒相器的传输曲线由第一阶段转为第二阶段,传输曲线打开为磁滞曲线。
2.根据权利要求1所述的灵敏放大器装置的输出控制方法,其特征在于,还包括以下步骤:锁存或传输第一倒相器的输出数据。
CN 200910199652 2009-11-26 2009-11-26 灵敏放大器装置及其输出控制方法 Active CN102081966B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910199652 CN102081966B (zh) 2009-11-26 2009-11-26 灵敏放大器装置及其输出控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910199652 CN102081966B (zh) 2009-11-26 2009-11-26 灵敏放大器装置及其输出控制方法

Publications (2)

Publication Number Publication Date
CN102081966A CN102081966A (zh) 2011-06-01
CN102081966B true CN102081966B (zh) 2013-05-01

Family

ID=44087870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910199652 Active CN102081966B (zh) 2009-11-26 2009-11-26 灵敏放大器装置及其输出控制方法

Country Status (1)

Country Link
CN (1) CN102081966B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102163523B1 (ko) * 2014-03-05 2020-10-08 에스케이하이닉스 주식회사 증폭기 회로 및 이를 포함하는 반도체 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器
CN1767064A (zh) * 2004-09-09 2006-05-03 三星电子株式会社 具有低共模差分输入信号的读出放大器
CN1875428A (zh) * 2003-10-27 2006-12-06 日本电气株式会社 半导体存储装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875428A (zh) * 2003-10-27 2006-12-06 日本电气株式会社 半导体存储装置
CN1767064A (zh) * 2004-09-09 2006-05-03 三星电子株式会社 具有低共模差分输入信号的读出放大器
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器

Also Published As

Publication number Publication date
CN102081966A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
KR102234600B1 (ko) 트랜지스터들 간의 미스매치를 보상할 수 있는 비트라인 센스 증폭기 및 이를 포함하는 반도체 메모리 장치
US7027343B2 (en) Method and apparatus for controlling refresh operations in a dynamic memory device
Sohn et al. A 1.2 V 30 nm 3.2 Gb/s/pin 4 Gb DDR4 SDRAM with dual-error detection and PVT-tolerant data-fetch scheme
KR101470415B1 (ko) 래칭 회로
US7272065B2 (en) Compensated refresh oscillator
Conte et al. A high-performance very low-voltage current sense amplifier for nonvolatile memories
CN113793628A (zh) 电平移位器
US6498759B2 (en) System for automatic generation of suitable voltage source on motherboard
CN101814320B (zh) 存储器电路、系统以及操作方法
US9337840B2 (en) Voltage level shifter and systems implementing the same
JP2007052903A (ja) 半導体メモリデバイス
US9142286B2 (en) Integrated circuit memory device with read-disturb control
US8432188B2 (en) Latch circuit, flip-flop having the same and data latching method
CN102081966B (zh) 灵敏放大器装置及其输出控制方法
US9076510B2 (en) Power mixing circuit and semiconductor memory device including the same
JP2013524728A (ja) シグナリングシステム、前置増幅器、メモリデバイスおよび方法。
CN115457997B (zh) 一种感测放大器及其控制方法、存储器
US9046551B2 (en) Voltage detection circuit and internal voltage generator using the same
US11804841B2 (en) Interface circuit and operating method thereof to compensate for supply voltage variations
US6704242B2 (en) Semiconductor integrated circuit
CN110164495B (zh) 减小深度休眠模式下lpdram的静态功耗电路
US7006389B2 (en) Voltage translator for multiple voltage operations
Licciardo et al. Design of an offset‐tolerant voltage sense amplifier bit‐line sensing circuit for SRAM memories
US8634256B2 (en) Multi-mode interface circuit
US9874892B2 (en) Internal voltage generation device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20131127

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131127

Address after: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai