[go: up one dir, main page]

CN102074538A - 半导体装置及其引线框 - Google Patents

半导体装置及其引线框 Download PDF

Info

Publication number
CN102074538A
CN102074538A CN2010105454816A CN201010545481A CN102074538A CN 102074538 A CN102074538 A CN 102074538A CN 2010105454816 A CN2010105454816 A CN 2010105454816A CN 201010545481 A CN201010545481 A CN 201010545481A CN 102074538 A CN102074538 A CN 102074538A
Authority
CN
China
Prior art keywords
lead
terminal
wire
semiconductor device
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105454816A
Other languages
English (en)
Inventor
藤原诚司
孙卓彦
渡边厚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102074538A publication Critical patent/CN102074538A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/127
    • H10W70/481
    • H10W72/075
    • H10W72/07552
    • H10W72/527
    • H10W72/5363
    • H10W72/5449
    • H10W72/5475
    • H10W72/5522
    • H10W72/5524
    • H10W72/59
    • H10W72/926
    • H10W72/952
    • H10W74/111
    • H10W90/756
    • H10W90/811

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体装置及其引线框,其可满足耐受电压所需的空间距离,而能够实现可流动大电流且小型的半导体装置。半导体装置具有半导体元件(102)与引线框(101)。引线框(101)具有互相并行配置的第一引线(121)、第二引线(122)、第三引线(123)、第四引线(124)及第五引线(125)。第一引线与第二引线互相相邻配置,而构成第一引线组(127),第三引线与所述第四引线互相相邻配置,而构成第二引线组(128)。第一引线组与第五引线的间隔、第二引线组与第五引线的间隔及第一引线组与第二引线组的间隔均比第一引线与第二引线的间隔及第三引线与第四引线的间隔大。

Description

半导体装置及其引线框
技术领域
本发明涉及半导体装置及引线框,尤其是涉及能够双向开关的半导体装置及其引线框。
背景技术
作为将由氮化物半导体等构成的电力用的半导体元件安装在封装体上的情况,已知有图11所示那样的结构(例如,专利文献1)。如图11所示,半导体装置300具有引线框。引线框具有与头部303一体的芯片焊盘(die pad)304。并且,具有从半导体装置300的同一缘越过保护壳体305的周边而延伸的引线端子310、引线端子311、引线端子312、引线端子313及引线端子314。引线端子312与芯片焊盘304形成一体。保护壳体305覆盖引线框的上表面及底面的部分。
半导体装置300具有搭载在芯片焊盘304上的半导体元件301。半导体元件301为具有第一电力端子325、第二电力端子326、第一控制端子322及第二控制端子324的、由氮化物半导体构成的双向开关设备,且具有细长的平面形状。第一电力端子325通过多条连接线220和与引线端子310形成一体的焊盘310a连接。第二电力端子326通过多条连接线222和与引线端子314形成一体的焊盘314a连接。第一控制端子322通过连接线224和与引线端子311形成一体的焊盘311a连接。第二控制端子324通过连接线226和与引线端子313形成一体的焊盘313a连接。
焊盘310a及焊盘314a与半导体元件301的第一电力端子325及第二电力端子326平行地延伸。由此,多条连接线220能够互相大致平行且大致为相同的长度。对于多条连接线222也同样。
多条连接线220及连接线222各自长度大致相同,因此,各自的连接线的阻抗大致相同,而能够均等地流过电流。另外,通过沿着第一电力端子325及第二电力端子326细长地配置焊盘310a及焊盘314a,能够缩短连接线220及连接线222的长度。由此,能够降低封装体组装要素的电阻及电感。另外,成本也能够削减。
专利文献1:日本特表2008-541435号公报
然而,所述现有的半导体装置需要使用多条连接线。尤其是,在需要大电流的情况下,需要增多连接线条数以能够经受溶断电流。由此,需要增大连接连接线的焊盘,从而难以缩小半导体装置。
半导体装置的耐受电压(絶縁耐圧)由各引线端子的位置关系来决定。在现有的半导体装置中,引线端子彼此的间隔存在限制,故难以提高耐受电压。
发明内容
本发明是解决上述问题而作出的,其目的在于,能够实现满足耐受电压所需空间距离,可流动大电流且小型的半导体装置。
为了实现上述目的,在本发明中,使半导体装置实现引线端子的位置关系满足耐受电压所需的结构。
具体而言,在本发明所涉及到的半导体装置中,具有半导体元件和引线框,该半导体元件具有形成在端子形成面上的第一端子、第二端子、第三端子、第四端子及形成在与端子形成面相反的一侧的面上的背面端子,该引线框具有在元件搭载面上搭载了半导体元件的芯片焊盘、互相并行配置的第一引线、第二引线、第三引线、第四引线及第五引线,第一引线与第一端子连接,第二引线与第二端子连接,第三引线与第三端子连接,第四引线与第四端子连接,第五引线经由芯片焊盘与背面端子连接,第一引线与第二引线彼此相邻配置,构成第一引线组,第三引线与第四引线彼此相邻配置,构成第二引线组,第一引线组与第五引线的间隔、第二引线组与第五引线的间隔及第一引线组与第二引线组的间隔均大于第一引线与第二引线的间隔及第三引线与第四引线的间隔。
在本发明的半导体装置中,第一引线组与第五引线的间隔、第二引线组与第五引线的间隔及第一引线组与第二引线组的间隔均大于第一引线与第二引线的间隔及第三引线与第四引线的间隔。因此,能够增大第五引线与第一引线组及第二引线组之间的空间最短距离。由此,能够实现小型且耐受电压高的半导体装置。
在本发明的半导体装置中,还具有覆盖半导体元件的绝缘密封部,引线框具有:分别设置在第一引线、第二引线、第三引线及第四引线的芯片焊盘侧的端部上的第一引线端子、第二引线端子、第三引线端子及第四引线端子;将第五引线与芯片焊盘连接的引线连接部,第一引线端子、第二引线端子、第三引线端子、第四引线端子及引线连接部被绝缘密封部覆盖,第一引线端子、第二引线端子、第三引线端子及第四引线端子中的最靠近引线连接部的引线端子与引线连接部的间隔b及第一引线端子、第二引线端子、第三引线端子及第四引线端子中的最靠近芯片焊盘的引线端子与芯片焊盘的间隔g和第一引线、第二引线、第三引线及第四引线中的最靠近第五引线的引线与第五引线的间隔B满足以下的公式(1)的关系,
b≥B/(S2/S1)且g≥B/(S2/S1)……(1)
其中,S1为空气的耐受电压,S2为绝缘密封部的耐受电压。
在这种情况下,间隔b可以为第一引线端子、第二引线端子、第三引线端子及第四引线端子的厚度的十分之七以上。另外,间隔g也可以为第一引线端子、第二引线端子、第三引线端子及第四引线端子的厚度的十分之七以上。
在本发明的半导体装置中,可以构成为,第一引线端子、第二引线端子、第三引线端子及第四引线端子与芯片焊盘的相对于元件搭载面垂直的方向上的间隔大于第一引线端子、第二引线端子、第三引线端子及第四引线端子与芯片焊盘的相对于元件搭载面水平的方向上的间隔。
在本发明的半导体装置中,第二引线组以夹着第一引线组的方式配置在与第五引线的相反的一侧,第一引线端子及第二引线端子、第三引线端子及第四引线端子的间隔中的最窄间隔c和第一引线组与第二引线组的间隔C满足以下的公式(2)的关系,
c≥C/(S2/S1)……(2)
其中,S1为空气的耐受电压,S2为绝缘密封部的耐受电压。
在本发明的半导体装置中,也可以构成为,半导体元件呈具有互相对置的第一边及第二边的俯视方形状,第一端子及第二端子沿着第一边形成,第三端子及第四端子沿着第二边形成。
另外,也可以构成为,半导体元件呈具有互相对置的第一边及第二边的俯视方形状,第一端子沿着第一边形成,第三端子沿着第二边形成,第二端子及第四端子在第一端子与第三端子之间互相隔有间隔形成,第二端子与第四端子的间隔为将第二端子与第二引线端子连接的连接线及将第四端子与第四引线端子连接的连接线的直径的2倍以上,第二端子及第四端子配置在第二端子与第二引线端子的距离及第四端子与第四引线端子的距离为连接线的直径的14倍以上的位置。
在本发明的半导体装置中,也可以构成为,第一引线组及第二引线组夹着第五引线配置在互相相反侧,半导体元件以第一边及第二边延伸的方向与从第一引线到第五引线所延伸的方向并行的方式被搭载在芯片焊盘上,第一边配置在第一引线组一侧,第二边配置在第二引线组一侧。
在本发明的半导体装置中,也可以构成为,第二引线配置成比第一引线靠第五引线侧,第四引线配置成比第三引线靠第五引线侧。
在本发明的半导体装置中,也可以构成为,连接第一端子与第一引线的连接线的长度与连接第三端子与第三引线的连接线的长度相等,连接第二端子与第二引线的连接线的长度与连接第四端子与第四引线的连接线的长度相等。
在本发明的半导体装置中,也可以构成为,半导体元件为双向开关,第一端子为双向开关的第一电力端子,第二端子为双向开关的第一控制端子,第三端子为双向开关的第二电力端子,第四端子为双向开关的第二控制端子。
在本发明的半导体装置中,也可以构成为,双向开关包括第一场效应晶体管及第二场效应晶体管,第一场效应晶体管及第二场效应晶体管具有:在基板之上形成的第一半导体层及与第一半导体层相比能带隙大的第二半导体层;在第二半导体层之上形成的第一源电极、第一栅电极及第一漏电极以及第二源电极、第二栅电极及第二漏电极,第一源电极及第二源电极与背面端子连接,第一漏电极与第一电力端子连接,第一栅电极与第一控制端子连接,第二漏电极与第二电力端子连接,第二栅电极与第二控制端子连接。
在本发明的半导体装置中,也可以构成为,还具有覆盖第一引线、第二引线、第三引线及第四引线的一部分和半导体元件的绝缘密封部,芯片焊盘的与元件搭载面相反一侧的面的至少一部分未被绝缘密封部覆盖。
在本发明的半导体装置中,优选芯片焊盘作为散热板而发挥功能。
在本发明的半导体装置中,也可以构成为,半导体元件经由钎焊材料固定在芯片焊盘上。
在本发明的半导体装置中,也可以构成为,还具有覆盖第一引线、第二引线、第三引线及第四引线的一部分和半导体元件的绝缘密封部,芯片焊盘具有围绕搭载了半导体元件的区域的槽部。
在本发明的半导体装置中,也可以构成为,还具有覆盖第一引线、第二引线、第三引线及第四引线的一部分和半导体元件的绝缘密封部,芯片焊盘具有形成在元件搭载面上的槽部,槽部在芯片焊盘的被绝缘密封部覆盖的区域,和被绝缘密封部覆盖的区域与未被覆盖的区域的边界线并行形成。
本发明所涉及到的引线框以用于制造本发明所涉及到的半导体装置的引线框作为对象,其具有将第一引线、第二引线、第三引线、第四引线及第五引线连接的连接杆。
在本发明的引线框中,也可以构成为,连接杆在与第五引线连接的位置和与第二引线及第四引线连接的位置错位。
发明效果
根据本发明所涉及到的半导体装置及引线框,能够实现满足耐受电压所需的空间距离,可流动大电流且小型的半导体装置。
附图说明
图1是表示一实施方式所涉及到的半导体装置的俯视图。
图2是表示半导体元件的结构的剖视图。
图3是表示半导体元件的结构的俯视图。
图4是放大表示引线端子部分的剖视图。
图5是放大表示引线端子部分的剖视图。
图6是表示引线的配置的变形例的俯视图。
图7是表示半导体元件的结构的变形例的俯视图。
图8是表示引线端子与连接线的连接例的俯视图。
图9是表示用于一实施方式所涉及到的半导体装置的引线框的俯视图。
图10是表示用于一实施方式所涉及到的半导体装置的引线框的变形例的俯视图。
图11是表示现有的半导体装置的俯视图。
符号说明
101   引线框
102   半导体元件
107   绝缘密封部
111   芯片焊盘
111a  槽部
112   散热板
121   第一引线
122   第二引线
123   第三引线
124   第四引线
125   第五引线
127   第一引线组
128   第二引线组
131   第一引线端子
132   第二引线端子
133   第三引线端子
134   第四引线端子
137   引线连接部
141   第一连接线
142   第二连接线
143   第三连接线
144   第四连接线
151   第一端子
152   第二端子
153    第三端子
154    第四端子
181    连接杆
181A   连接杆
501    基板
502    第一氮化物半导体层
503    第二氮化物半导体层
511    第一漏电极
512    第一栅电极
513    第一源电极
521    第二漏电极
522    第二栅电极
523    第二源电极
具体实施方式
图1示出一实施方式所涉及到的半导体装置的俯视结构。如图1所示,在引线框101上搭载有半导体元件102,且通过由树脂构成的绝缘密封部107密封。并且,在图1中仅示出了绝缘密封部107的位置。
半导体元件102例如为电力用的开关元件等。若举出具体的例子,则为如图2所示那样在基板之上一体形成的、由氮化物半导体构成的两个场效应晶体管(FET)。在基板501之上依次形成有作为沟道层的第一氮化物半导体层502和作为电子供给层的第二氮化物半导体层503。第一氮化物半导体层502例如可以为氮化镓(GaN),第二氮化物半导体层503例如可以为比GaN能带隙大的铝镓氮(AlGaN)。在第二氮化物半导体层503之上形成有第一漏电极511、第一栅电极512及第一源电极513、第二漏电极521、第二栅电极522及第二源电极523。第一源电极513与第二源电极523形成为通用。并且,也可以是未形成有第一源电极513及第二源电极523的结构。
如图3所示,在半导体元件102的端子形成面形成有:与第一漏电极连接的第一端子151、与第一栅电极连接的第二端子152、与第二漏电极连接的第三端子153、与第二栅电极连接的第四端子154。在半导体元件的与端子形成面相反的一侧的面(背面)设有背面端子505,背面端子505与第一源电极及第二源电极连接。设有开关控制部,若向第二端子152及第四端子154以背面端子505的电位为基准施加偏电压,则能够对在第一端子151与第三端子153之间流动的电流在双向上进行开关(switching)。因而,第一端子151及第三端子153为双向开关的电力端子,第二端子152及第四端子154为双向开关的控制端子。
第一端子151与第二端子152沿着半导体元件102的端子形成面的第一边形成一列。第三端子153与第四端子154沿着与第一边相对的第二边形成为一列。也就是说,第一端子151及第二端子152与第三端子153及第四端子154以夹着半导体元件的端子形成面的中心线而呈左右对称的方式形成在端子形成面的两端部。第一端子151及第三端子153的尺寸由所连接的连接线的粗细及条数等来决定即可。在本实施方式中,约为0.6mm×1.0mm。
引线框101具有在元件搭载面上搭载了半导体元件102的芯片焊盘111、第一引线121、第二引线122、第三引线123、第四引线124及第五引线125。芯片焊盘111由与散热板112一体的、厚度约为1.4mm的铜或钨等容易散热的金属构成,并施加有厚度约为2μm的半光亮镀镍。在本实施方式中,芯片焊盘111具有以围绕半导体元件102的搭载区域的方式形成且深度约为0.1mm的槽部111a。通过形成槽部111a,绝缘密封部107与芯片焊盘111的接触面积增大。由此,获得绝缘密封部107与芯片焊盘111的密接性提高且不易产生绝缘密封部107的剥离的效果。槽部111a无需围绕半导体元件102的搭载区域,也可以在被绝缘密封部107覆盖的区域中,和被绝缘密封部107覆盖的区域与未被覆盖的区域的边界线并行形成。另外,也可以并行形成多个槽部。不过,也可以不形成槽部111a。芯片焊盘111通过锡合金钎焊材料等与半导体元件102的背面端子505连接。
第一引线121~第五引线125分别由宽度约为0.7mm厚度约为0.6mm的铜合金构成,并由未使用铅的焊料覆盖。在第一引线121的芯片焊盘111侧的端部形成有作为焊盘的第一引线端子131,第一引线端子131通过第一连接线141与第一端子151连接。在第二引线122的芯片焊盘111侧的端部形成有第二引线端子132,第二引线端子132通过第二连接线142与第二端子152连接。在第三引线123的芯片焊盘111侧的端部形成有第三引线端子133,第三引线端子133通过第三连接线143与第三端子153连接。在第四引线124的芯片焊盘111侧的端部形成有第四引线端子134,第四引线端子134通过第四连接线144与第四端子154连接。第五引线125经由引线连接部137与芯片焊盘111一体形成,并经由芯片焊盘111与半导体元件102的背面端子505连接。
半导体装置的耐受电压由引线彼此的距离及引线端子彼此的距离来决定。因而,第一引线121~第五引线125及第一引线端子131~第四引线端子134的位置关系及尺寸很重要。在图1中,由第一引线121及第二引线122构成的第一引线组127与由第三引线123及第四引线124构成的第二引线组128夹着第五引线125呈左右对称地配置。第一引线组127与第五引线125的间隔B1及第二引线组128与第五引线125的间隔B2比第一引线121与第二引线122的间隔A1及第三引线123与第四引线124的间隔A2大。并且,在图1中,间隔B 1与间隔B2相等,间隔A1与间隔A2相等。另外,间隔B1为第一引线121及第二引线122之中的靠近第五引线125一侧的引线与第五引线125的间隔,间隔B2为第三引线123及第四引线124之中的靠近第五引线125一侧的引线与第五引线125的间隔。
具体而言,第一引线121与第二引线122的间隔及第三引线123与第四引线124的间隔设为1.27mm间距、第一引线组127与第五引线125的间隔及第二引线组128与第五引线的间隔设为2.54mm间距即可。例如,在第二引线122配置为比第一引线121靠第五引线125侧、第四引线124配置为比第三引线123靠第五引线125侧的情况下,第五引线与第二引线122及第四引线124的间隔设为2.54mm间距。另外,第五引线与第一引线121及第三引线123的间隔设为3.81mm间距。这样,能够使第二引线122及第四引线124与第五引线125的空间最短距离为1.7mm左右,能够使第一引线121及第三引线123与第五引线125的空间最短距离为2.97mm左右。
优选还尽量较大地确保第一引线端子131、第二引线端子132、第三引线端子133及第四引线端子134各自与芯片焊盘111的间隔g。若欲要增大第一引线端子131~第四引线端子134与芯片焊盘111的相对于元件搭载面平行的方向(水平方向)的间隔,则半导体装置变大。由此,如图4所示,优选的是,将引线与芯片焊盘111配置在不同的平面上,且第一引线端子131与芯片焊盘111的相对于元件搭载面垂直方向的间隔h1比第一引线端子131与芯片焊盘111的相对于元件搭载面水平方向的间隔d1大。在这种情况下,第一引线端子131与芯片焊盘111的间隔g1为
Figure BSA00000347642700101
Figure BSA00000347642700102
对于第二引线端子132~第四引线端子134也同样。第一引线端子131与芯片焊盘111的水平方向的间隔d1优选大于0。对于第二引线端子132~第四引线端子134也同样。这样,容易将进行连接线焊接时的夹具设置在引线端子之下。间隔d1也可大致为0,但在形成引线框的工序方面,d1变为0以下,形成引线端子与芯片焊盘的水平方向的位置重叠的状态难以实现。
不仅是引线端子与芯片焊盘111的间隔,对于与芯片焊盘111连接的第五引线125和引线端子的间隔也尤为重要。在将引线与芯片焊盘111配置在不同的平面上时,如图5所示,将第五引线125经由引线连接部137与芯片焊盘111连接。在图1所示的配置的情况下,从耐压的观点来看,优选的是,尽量较大地确保引线连接部137与第二引线端子132的间隔b1及引线连接部137与第四引线端子134的间隔b2。
半导体装置的综合性的耐压由引线的间隔、引线端子与芯片焊盘的间隔、引线端子与引线连接部的间隔来决定。引线端子的部分被密封树脂覆盖,因此与露出在空气中的引线部分相比更容易确保耐压。因而,各间隔如下设定即可。
在第一引线端子131~第四引线端子134与芯片焊盘的间隔g比最靠近引线连接部137的引线端子与引线连接部137的间隔b大的情况下,满足以下公式(1)即可。
b≥B/(S2/S1)……(1)
其中,B是最靠近第五引线125的引线与第五引线的间隔,S1是空气的耐受电压,S2是绝缘密封部的耐受电压。在图1中,间隔b是第二引线端子132与引线连接部137的间隔b1,间隔B是第二引线122与第五引线125的间隔B1。
另外,在第一引线端子131~第四引线端子134与芯片焊盘的间隔g比最靠近引线连接部137的引线端子与引线连接部137的间隔b小的情况下,满足以下公式(2)即可。
g≥B/(S2/S1)……(2)
第一引线端子131、第二引线端子132、第三引线端子及第四引线端子与芯片焊盘111的间隔通常相互相等。不过,在由于特殊设计等使任一个引线端子与芯片焊盘111的间隔变窄的情况下,间隔最窄的引线端子与芯片焊盘111的间隔满足公式(2)即可。
也就是说,使第一引线端子131~第四引线端子134与芯片焊盘111的间隔g及最靠近引线连接部137的引线端子与引线连接部137的间隔b这两者大于B/(S2/S1)即可。并且,不仅在第一引线端子131~第四引线端子134与芯片焊盘111的间隔中,相对于元件搭载面垂直方向的间隔h比相对于元件搭载面水平方向的间隔d大的情况下如此,在垂直方向的间隔h比水平方向的间隔d小的情况也同样。
空气的耐受电压S1因湿度等而变动,但通常为1kV/mm左右。另一方面,用于绝缘密封部107的无卤树脂的耐受电压S2为10kV/mm左右~20kV/mm左右。例如,在S2/S1为15且间隔B1为1.7mm的情况下,优选间隔b及间隔g至少在0.12mm以上。不过,若间隔b过窄,则形成绝缘密封部107的树脂的充填变得困难。因此,优选间隔b在引线端子的厚度t的十分之七以上。另外,对于间隔g,也可以在引线端子的厚度t的十分之七以上,对于间隔b与间隔g的两者,也可以在引线端子的厚度t的十分之七以上。
例如,在引线端子的厚度t为0.6mm的情况下,优选和引线连接部137相邻的引线端子与引线连接部137的间隔及引线端子与芯片焊盘111的间隔在0.3mm以上。通过如此设置引线端子、引线连接部137及芯片焊盘111的配置,能够容易地确保约6.0kV以上的耐受电压。
图1示出了第一引线组127及第二引线组128夹着第五引线125左右对称配置的情况。这样,通过左右对称配置,容易实现将半导体元件102与引线端子连接的配线的设计。不过,第五引线125并非必须配置在封装体的中央部。例如,也可以如图6所示,将第五引线125配置在封装体的端部,从第五引线侧依次配置第二引线122、第一引线121、第四引线124及第三引线123。
在这种情况下,也使间隔b及间隔g满足公式(1)及公式(2)即可。在图6的情况下,最靠近引线连接部137的引线端子与引线连接部137的间隔b为引线连接部137与第二引线122的间隔b1,最靠近第五引线125的引线与第五引线的间隔B为第五引线125与第二引线122的间隔B1。
如图6所示,在第一引线组127与第二引线组128相邻配置的情况下,第一引线组127与第二引线组128的间隔C及所对应的引线端子彼此的间隔c也尤为重要。间隔C比第一引线121与第二引线122的间隔及第三引线123与第四引线124的间隔大。尤其是,优选满足以下的公式(3)。
c≥C/(S2/S1)……(3)
并且,在图6中,间隔C为第一引线121与第四引线124的间隔,间隔c为第一引线端子131与第四引线端子134的间隔。不过,在更换第一引线121与第二引线122的位置的情况下,间隔C为第二引线122与第四引线124的间隔,间隔c为第二引线端子132与第四引线端子134的间隔。同样地,在更换第三引线123与第四引线124的位置的情况下,间隔C为第一引线121与第三引线123的间隔,间隔c为第一引线端子131与第三引线端子133的间隔。另外,也可以将第一引线121与第二引线122的位置及第三引线123与第四引线124的位置这两者都更换。此外,也可以将第二引线组128配置成比第一引线组127靠第五引线125侧。在这种情况下,也使同样的关系成立即可。
第一连接线141及第三连接线143的条数及粗细基于所需的容许电流而适当变更即可。例如,可采用两条直径约为350μm的金属粗线。第二连接线142及第四连接线144的直径基于容许电流而在25μm~200μm左右的范围内适当选择即可。第一连接线141及第三连接线143根据容许电流的关系通常使用铝粗线。铝粗线具有刚性,故通过采用铝粗线,不仅能够减少连接线的条数,而且对于由树脂密封引起的连接偏移方面也有利。若第二连接线142及第四连接线144与第一连接线141及第三连接线143为相同的材质,则能够统一工艺。在第二连接线142及第四连接线144为金线的情况下,优选在引线及引线端子的表面实施厚度约为2μm的镀银。
为了进行连接线焊接,需要一定程度的间隔。由此,优选的是,第一连接线141及第三连接线143的长度约为3.5mm以上,第二连接线142及第四连接线144的长度约为2mm以上。因此,优选调整供半导体元件102搭载到芯片焊盘111的区域及第一端子151、第二端子152、第三端子153及第四端子154的配置。为了尽量较大搭载半导体元件102且使第一连接线141~第四连接线144为能够稳定配线的长度,优选第一引线端子131~第四引线端子134配置在不达到芯片焊盘111的搭载有半导体元件102的面的上方的位置。这样,能够将用于连接线接合所需的夹具配置在第一引线端子131~第四引线端子134之下,故能够实现稳定的接合。
虽基于半导体元件102的尺寸来确定,但优选第一端子151及第二端子152和第三端子153及第四端子154分别配置在半导体元件102的端子形成面的两端部。通常,优选端子的宽度为所连接的连接线的直径的至少1.5倍~2倍,优选端子的长度为所连接的连接线的直径的至少2.5倍~3倍。因此,在第一连接线141及第三连接线143为直径350μm左右的连接线的情况下,第一端子及第三端子的宽度为至少0.6mm左右,长度为至少1.0mm左右即可。
优选的是,第一端子151及第二端子152沿着半导体元件102的第一边配置成纵向一列,第三端子153及第四端子154沿着与第一边对置的第二边配置成纵向一列。另外,优选第二端子152及第四端子154分别形成在端子形成面中的第二引线端子132及第四引线端子134侧的角部。若这样配置各端子,则能够使第一连接线141与第三连接线143的长度大致相同,并能够使第二连接线142与第四连接线144的长度大致相同。由此,能够使进行双向开关时的动作稳定。另外,与现有相比,能够实现纵横比小的半导体元件,也可预料使制造工艺稳定的效果。
不过,第一端子151与第二端子152及第三端子153与第四端子154未必要呈纵向一列配置。例如,也可以如图7所示,使第一端子151沿着第一边形成,使第三端子153沿着第二边形成,第二端子152及第四端子154在第一端子151与第三端子153之间彼此隔有间隔地形成。通过这样配置,容易使第二端子152及第四端子154与第二引线端子132及第四引线端子134的间隔比图3所示的配置的情况大。因此,在连接第二端子152与第二引线端子132的第二连接线142及连接第四端子154与第四引线端子134的第四连接线144采用直径100μm以上的粗铝线等的情况下尤为有用。
在图7所示的配置的情况下,将第二端子152与第四端子154的间隔P设为第二连接线142及第四连接线144的直径的2倍以上。第二端子152及第四端子154与引线端子侧的第三边的间隔如何设定均可。不过,优选将第二端子152及第四端子154配置在使第二端子152与第二引线端子132的间隔及第四端子154与第四引线端子134的间隔为第二连接线142及第四连接线144的直径的14倍以上的位置。不过,在第二连接线142及第四连接线144采用直径25μm~50μm左右的细金线的情况下,优选确保2mm左右的间隔。这样,能够使第二连接线142及第四连接线144形成容易配线的长度。
第五引线125的电位与作为开关节点电压的半导体元件102的背面端子的电位相等。因此,为了有效活用之前所述的密封树脂内的结构,使用于作为双向开关发挥功能的各引线端子的配置与半导体元件的端子的配置均等且满足耐受电压所需的引线端子间隔,优选将第五引线125配置在封装体的中央。另外,若将其它引线以第五引线125为中心配置为左右对称且确保绝缘距离,则能够缩短连接线连接且实现等间隔,从而能够实现效率好且小型的封装体。
不仅是半导体元件102的端子,优选对于所对应的引线端子也确保最佳的尺寸。一般而言,引线端子的宽度在连接线是一条时为连接线的直径的2倍左右,在连接线是两条时为连接线的直径的3倍左右。因此,如图8所示,在第一连接线141及第三连接线143为两条金属线的情况下,第一引线端子131的宽度W1及第三引线端子133的宽度W3分别为金属线的直径X的3倍左右即可。另外,在第二连接线142及第四连接线144为一条金属线的情况下,第二引线端子132的宽度W2及第四引线端子的宽度W4为金属线的直径Y的2倍左右即可。第二连接线142及第四连接线144可采用比第一连接线141及第三连接线143细的金属线,因此,能够使第二引线端子132的宽度W2及第四引线端子134的宽度W4比第一引线端子131的宽度W1及第三引线端子133的宽度W3小。
绝缘密封部107采用环氧树脂等的具有10kV/mm左右~20kV/mm左右的耐受电压的树脂即可。另外,不局限于树脂,只要是绝缘性的材料即可。绝缘密封部107至少覆盖半导体元件102、连接线、引线端子即可。因此,可以覆盖芯片焊盘111的两面,也可以露出与芯片焊盘111的搭载有半导体元件102的面(表面)相反的一侧的面(背面)。另外,芯片焊盘111的表面的一部分露出也可以。在芯片焊盘111的表面的一部分露出的情况下,优选在芯片焊盘111的表面形成槽部。通过形成槽部,槽部与绝缘密封部的接合面积增加,能够抑制芯片焊盘与绝缘密封部的剥离,能够构成可靠性高的封装体。
接着,对在形成半导体装置时使用的引线框的结构进行说明。在形成绝缘密封部107之前,如图9所示,需要第一引线121、第二引线122、第三引线123、第四引线124及第五引线125相互连接。在从引线框101中的被绝缘密封部107覆盖的区域的边界向第一引线121~第五引线125的前端方向离开约0.7mm的位置形成有连接杆181。连接杆181宽度约为0.6mm,并向分别与第一引线121~第五引线125交叉的方向延伸,而使第一引线121~第五引线125互相连接。在进行绝缘密封之后,通过切断连接杆181而将其除去,能够使第一引线121~第五引线125互相电独立。
在切断连接杆181时,若连接杆181残存,则引线间的最短距离变短。在间距间为2.54mm的情况下,若根据通常的精度将连接杆181切断除去,则空间最短距离为1.7mm左右。在空间最短距离为1.7mm的情况下,根据国际标准(IEC 60664-1Ed1.0-1992-10)中记载的满足相对于绝缘调整的最小空间距离的配置的报告,耐受电压为2.5kV以上。在需要2.5kV以上的耐受电压的情况下,形成是图10所示那样的形状的连接杆181A即可。如图10所示,连接杆181A在与第五引线125连接的位置和与第二引线122、第四引线124连接的位置错位。连接杆181A与第五引线125在从引线框101中的被密封树脂覆盖的区域的边界I向第五引线125的前端方向离开约0.7mm的位置J1连接。连接杆181A与第二引线122、第四引线124在从引线框101中的被密封树脂覆盖的区域的边界I向第二引线122、第四引线124的前端方向离开约1.3mm的位置J2连接。若位置J1与位置J2的间隔比连接杆181A的宽度K大,则连接杆181A的截断面彼此不对置,因此,与图9所示的直线性延伸的连接杆的情况相比,不易受切断精度的影响,从而能够抑制间隔的减少。
本实施方式以TO-220型的封装体为例进行了说明。不过,在单列直插式封装体等中通过同样的结构,也可获得同样的效果。
在半导体元件102为在基板之上形成有沟道层及与沟道层相比能带隙大的间隙层,且具有电子沿与基板的主面平行的方向行走的沟道区域的横型的氮化物半导体的情况下,优选在基板与沟道层之间形成与沟道层相比能带隙大的半导体层。这样,在基板的背面设有与源极(source)连接的背面端子的情况下,也能够提高半导体元件的耐受电压。
工业方面可利用性
本发明所涉及到的半导体装置及其引线框能够实现满足耐受电压所需的空间距离,可流动大电流且小型的半导体装置,尤其是,作为能够双向开关的半导体装置及其引线框等有用。

Claims (20)

1.一种半导体装置,其中,
具有半导体元件和引线框,
该半导体元件具有形成在端子形成面上的第一端子、第二端子、第三端子、第四端子及形成在与所述端子形成面相反的一侧的面上的背面端子,
该引线框具有在元件搭载面上搭载了所述半导体元件的芯片焊盘、互相并行配置的第一引线、第二引线、第三引线、第四引线及第五引线,
所述第一引线与所述第一端子连接,
所述第二引线与所述第二端子连接,
所述第三引线与所述第三端子连接,
所述第四引线与所述第四端子连接,
所述第五引线经由所述芯片焊盘与所述背面端子连接,
所述第一引线与所述第二引线彼此相邻配置,构成第一引线组,
所述第三引线与所述第四引线彼此相邻配置,构成第二引线组,
所述第一引线组与所述第五引线的间隔、所述第二引线组与所述第五引线的间隔及所述第一引线组与所述第二引线组的间隔均大于所述第一引线与所述第二引线的间隔及所述第三引线与所述第四引线的间隔。
2.如权利要求1所述的半导体装置,其中,
还具有覆盖所述半导体元件的绝缘密封部,
所述引线框具有:分别设置在所述第一引线、第二引线、第三引线及第四引线的所述芯片焊盘侧的端部上的第一引线端子、第二引线端子、第三引线端子及第四引线端子;将所述第五引线与所述芯片焊盘连接的引线连接部,
所述第一引线端子、第二引线端子、第三引线端子、第四引线端子及所述引线连接部被所述绝缘密封部覆盖,
所述第一引线端子、第二引线端子、第三引线端子及第四引线端子中的最靠近所述引线连接部的引线端子与所述引线连接部的间隔b及所述第一引线端子、第二引线端子、第三引线端子及第四引线端子中的最靠近所述芯片焊盘的引线端子与所述芯片焊盘的间隔g和所述第一引线、第二引线、第三引线及第四引线中的最靠近所述第五引线的引线与所述第五引线的间隔B满足以下的公式(1)的关系,
b≥B/(S2/S1)且g≥B/(S2/S1)……(1)
其中,S1为空气的耐受电压,S2为所述绝缘密封部的耐受电压。
3.如权利要求2所述的半导体装置,其中,
所述间隔b为所述第一引线端子、第二引线端子、第三引线端子及第四引线端子的厚度的十分之七以上。
4.如权利要求2所述的半导体装置,其中,
所述间隔g为所述第一引线端子、第二引线端子、第三引线端子及第四引线端子的厚度的十分之七以上。
5.如权利要求2所述的半导体装置,其中,
所述第一引线端子、第二引线端子、第三引线端子及第四引线端子与所述芯片焊盘的相对于所述元件搭载面垂直的方向上的间隔大于所述第一引线端子、第二引线端子、第三引线端子及第四引线端子与所述芯片焊盘的相对于所述元件搭载面水平的方向上的间隔。
6.如权利要求2所述的半导体装置,其中,
所述第二引线组以夹着所述第一引线组的方式配置在与所述第五引线相反的一侧,
所述第一引线端子及第二引线端子、所述第三引线端子及第四引线端子的间隔中的最窄间隔c和所述第一引线组与所述第二引线组的间隔C满足以下的公式(2)的关系,
c≥C/(S2/S1)……(2)
其中,S1为空气的耐受电压,S2为所述绝缘密封部的耐受电压。
7.如权利要求1所述的半导体装置,其中,
所述半导体元件呈具有互相对置的第一边及第二边的俯视方形状,
所述第一端子及第二端子沿着所述第一边形成,所述第三端子及第四端子沿着所述第二边形成。
8.如权利要求2所述的半导体装置,其中,
所述半导体元件呈具有互相对置的第一边及第二边的俯视方形状,
所述第一端子沿着所述第一边形成,所述第三端子沿着所述第二边形成,
所述第二端子及第四端子在所述第一端子与所述第三端子之间互相隔有间隔形成,
所述第二端子与所述第四端子的间隔为将所述第二端子与所述第二引线端子连接的连接线及将所述第四端子与所述第四引线端子连接的连接线的直径的2倍以上,
所述第二端子及第四端子配置在所述第二端子与所述第二引线端子的距离及第四端子与所述第四引线端子的距离为所述连接线的直径的14倍以上的位置。
9.如权利要求7所述的半导体装置,其中,
所述第一引线组及第二引线组夹着所述第五引线配置在互相相反侧,
所述半导体元件以所述第一边及第二边延伸的方向与从所述第一引线到所述第五引线所延伸的方向并行的方式被搭载在所述芯片焊盘上,
所述第一边配置在所述第一引线组一侧,
所述第二边配置在所述第二引线组一侧。
10.如权利要求9所述的半导体装置,其中,
所述第二引线配置成比所述第一引线靠所述第五引线侧,
所述第四引线配置成比所述第三引线靠所述第五引线侧。
11.如权利要求7所述的半导体装置,其中,
连接所述第一端子与所述第一引线的连接线的长度与连接所述第三端子与所述第三引线的连接线的长度相等,
连接所述第二端子与所述第二引线的连接线的长度与连接所述第四端子与所述第四引线的连接线的长度相等。
12.如权利要求1所述的半导体装置,其中,
所述半导体元件为双向开关,
所述第一端子为所述双向开关的第一电力端子,
所述第二端子为所述双向开关的第一控制端子,
所述第三端子为所述双向开关的第二电力端子,
所述第四端子为所述双向开关的第二控制端子。
13.如权利要求12所述的半导体装置,其中,
所述双向开关包括第一场效应晶体管及第二场效应晶体管,
所述第一场效应晶体管及第二场效应晶体管具有:在基板之上形成的第一半导体层及与所述第一半导体层相比能带隙大的第二半导体层;在所述第二半导体层之上形成的第一源电极、第一栅电极及第一漏电极以及第二源电极、第二栅电极及第二漏电极,
所述第一源电极及第二源电极与所述背面端子连接,
所述第一漏电极与所述第一电力端子连接,
所述第一栅电极与所述第一控制端子连接,
所述第二漏电极与所述第二电力端子连接,
所述第二栅电极与所述第二控制端子连接。
14.如权利要求1所述的半导体装置,其中,
还具有覆盖所述第一引线、第二引线、第三引线及第四引线的一部分和所述半导体元件的绝缘密封部,
所述芯片焊盘的与所述元件搭载面相反一侧的面的至少一部分未被所述绝缘密封部覆盖。
15.如权利要求14所述的半导体装置,其中,
所述芯片焊盘作为散热板而发挥功能。
16.如权利要求15所述的半导体装置,其中,
所述半导体元件经由钎焊材料固定在所述芯片焊盘上。
17.如权利要求1所述的半导体装置,其中,
还具有覆盖所述第一引线、第二引线、第三引线及第四引线的一部分和所述半导体元件的绝缘密封部,
所述芯片焊盘具有围绕搭载了所述半导体元件的区域的槽部。
18.如权利要求1所述的半导体装置,其中,
还具有覆盖所述第一引线、第二引线、第三引线及第四引线的一部分和所述半导体元件的绝缘密封部,
所述芯片焊盘具有形成在所述元件搭载面上的槽部,
所述槽部在所述芯片焊盘的被所述绝缘密封部覆盖的区域,和被所述绝缘密封部覆盖的区域与未被覆盖的区域的边界线并行形成。
19.一种引线框,其用于制造权利要求1~17中任一项所述的半导体装置,其中
该引线框具有将所述第一引线、第二引线、第三引线、第四引线及第五引线连接的连接杆。
20.如权利要求19所述的引线框,其中,
所述连接杆在与所述第五引线连接的位置和与第二引线及第四引线连接的位置错位。
CN2010105454816A 2009-11-20 2010-11-09 半导体装置及其引线框 Pending CN102074538A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009265351 2009-11-20
JP2009-265351 2009-11-20
JP2010207902A JP2011129875A (ja) 2009-11-20 2010-09-16 半導体装置及びそのリードフレーム
JP2010-207902 2010-09-16

Publications (1)

Publication Number Publication Date
CN102074538A true CN102074538A (zh) 2011-05-25

Family

ID=44033016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105454816A Pending CN102074538A (zh) 2009-11-20 2010-11-09 半导体装置及其引线框

Country Status (3)

Country Link
US (1) US8575744B2 (zh)
JP (1) JP2011129875A (zh)
CN (1) CN102074538A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891126A (zh) * 2011-07-19 2013-01-23 三垦电气株式会社 氮化物半导体装置
CN104051397A (zh) * 2013-03-12 2014-09-17 英飞凌科技奥地利有限公司 包括非整数引线间距的封装器件及其制造方法
CN109326588A (zh) * 2018-08-21 2019-02-12 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件及其封装方法
CN109643733A (zh) * 2016-08-19 2019-04-16 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN111326492A (zh) * 2018-12-13 2020-06-23 三菱电机株式会社 半导体装置
CN115516623A (zh) * 2020-05-08 2022-12-23 青井电子株式会社 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190936A (ja) * 2011-03-09 2012-10-04 Sharp Corp 半導体装置のデバイス実装構造
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
JP6408038B2 (ja) * 2017-01-10 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7225722B2 (ja) 2018-11-16 2023-02-21 富士電機株式会社 リードフレーム、半導体装置及び半導体装置の製造方法
CN112935452A (zh) * 2021-02-03 2021-06-11 航天科工空间工程发展有限公司 一种珠状热敏电阻器与导线焊接装置及焊接方法
KR102653926B1 (ko) * 2023-10-30 2024-04-02 에스피반도체통신 주식회사 휘스커 방지형 파워모듈 패키지용 도금방법 및 그 파워모듈 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029638A1 (en) * 2000-04-27 2005-02-10 Ahn Byung Hoon Leadframe and semiconductor package made using the leadframe
US20060261473A1 (en) * 2005-04-25 2006-11-23 International Rectifier Corporation Semiconductor device packages with substrates for redistributing semiconductor device electrodes
US20090209363A1 (en) * 2003-09-26 2009-08-20 Johnson Lanny L Vertically curved face putter with multiple horizontal contact facets

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
US7095099B2 (en) * 2003-11-12 2006-08-22 International Rectifier Corporation Low profile package having multiple die
JP2005159235A (ja) * 2003-11-28 2005-06-16 Seiko Epson Corp 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
US7375424B2 (en) 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
JP4471967B2 (ja) 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
US7768104B2 (en) * 2008-03-18 2010-08-03 Vishay General Semiconductor, Inc. Apparatus and method for series connection of two die or chips in single electronics package
CN102612753A (zh) * 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
WO2012011210A1 (ja) * 2010-07-22 2012-01-26 パナソニック株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029638A1 (en) * 2000-04-27 2005-02-10 Ahn Byung Hoon Leadframe and semiconductor package made using the leadframe
US20090209363A1 (en) * 2003-09-26 2009-08-20 Johnson Lanny L Vertically curved face putter with multiple horizontal contact facets
US20060261473A1 (en) * 2005-04-25 2006-11-23 International Rectifier Corporation Semiconductor device packages with substrates for redistributing semiconductor device electrodes

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891126A (zh) * 2011-07-19 2013-01-23 三垦电气株式会社 氮化物半导体装置
CN104051397A (zh) * 2013-03-12 2014-09-17 英飞凌科技奥地利有限公司 包括非整数引线间距的封装器件及其制造方法
CN104051397B (zh) * 2013-03-12 2017-09-29 英飞凌科技奥地利有限公司 包括非整数引线间距的封装器件及其制造方法
CN109643733A (zh) * 2016-08-19 2019-04-16 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN109643733B (zh) * 2016-08-19 2022-04-15 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN109326588A (zh) * 2018-08-21 2019-02-12 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件及其封装方法
CN109326588B (zh) * 2018-08-21 2024-04-05 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件及其封装方法
CN111326492A (zh) * 2018-12-13 2020-06-23 三菱电机株式会社 半导体装置
CN111326492B (zh) * 2018-12-13 2023-08-29 三菱电机株式会社 半导体装置
CN115516623A (zh) * 2020-05-08 2022-12-23 青井电子株式会社 半导体装置

Also Published As

Publication number Publication date
JP2011129875A (ja) 2011-06-30
US20110121440A1 (en) 2011-05-26
US8575744B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
CN102074538A (zh) 半导体装置及其引线框
US9196577B2 (en) Semiconductor packaging arrangement
US11955411B2 (en) Semiconductor device
US9433075B2 (en) Electric power semiconductor device
US12476161B2 (en) Semiconductor package with lead frame
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
US9373566B2 (en) High power electronic component with multiple leadframes
US20140374926A1 (en) Semiconductor device
US20220301966A1 (en) Semiconductor device
JP5098630B2 (ja) 半導体装置及びその製造方法
JP7545845B2 (ja) 半導体装置
WO2021002225A1 (ja) 半導体装置
US20240170375A1 (en) Semiconductor device
JP7670703B2 (ja) 半導体モジュールの実装構造
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
US20230136604A1 (en) Semiconductor device
JP5151537B2 (ja) パワー半導体素子
US20250226295A1 (en) Multi-die semiconductor package
US20250079383A1 (en) Semiconductor device
US20250226351A1 (en) Semiconductor package with heat flow restricting connector
US20250391805A1 (en) Semiconductor device
US20240258186A1 (en) Semiconductor device
US20240063097A1 (en) Semiconductor device
US20240047315A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110525