[go: up one dir, main page]

CN102064133B - 一种制造半导体器件的方法 - Google Patents

一种制造半导体器件的方法 Download PDF

Info

Publication number
CN102064133B
CN102064133B CN200910237545.3A CN200910237545A CN102064133B CN 102064133 B CN102064133 B CN 102064133B CN 200910237545 A CN200910237545 A CN 200910237545A CN 102064133 B CN102064133 B CN 102064133B
Authority
CN
China
Prior art keywords
layer
gate dielectric
gate
oxygen
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910237545.3A
Other languages
English (en)
Other versions
CN102064133A (zh
Inventor
王文武
陈世杰
王晓磊
韩锴
陈大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN200910237545.3A priority Critical patent/CN102064133B/zh
Priority to PCT/CN2010/074382 priority patent/WO2011057494A1/zh
Priority to US13/061,879 priority patent/US8563415B2/en
Publication of CN102064133A publication Critical patent/CN102064133A/zh
Application granted granted Critical
Publication of CN102064133B publication Critical patent/CN102064133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种制造半导体器件的方法。在金属栅电极材料沉积后，淀积一层对氧分子具有催化功能的氧分子催化层，之后采取低温PMA退火工艺将退火氛围中的氧分子分解为更具活性的氧原子。这些氧原子透过金属栅扩散进高k栅介质薄膜中，并补偿高k薄膜中的氧空位，从而达到降低高k薄膜中的氧空位，提高高k薄膜质量的目的。本发明不仅可以实现高k栅介质薄膜的氧空位减少及缺陷降低，而且还可以避免传统PDA高温工艺导致的低介电常数SiOx界面层的生长，从而可以有效地控制整个栅介质层的EOT，并满足MOS器件继续按比例缩小的目的。同时，本发明还提供一种根据所述方法获得的半导体器件。

Description

一种制造半导体器件的方法
技术领域
本发明通常涉及一种制造半导体器件的方法，具体来说，涉及一种降低高k栅介质层中氧空位的方法。
背景技术
随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。32/22纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k/金属栅”技术为核心的CMOS器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。
对于具有高k/金属栅结构的MOS器件，高k栅介质薄膜的质量是保障整个器件性能不断提高的关键，尤其是高k栅介质薄膜的氧空位和缺陷密度。目前，铪(Hf)基高k栅介质薄膜已成为最有潜力的工业化候选材料，并被成功应用到Intel公司的45nm工艺中，并有望被用到下一个技术节点中。但对于Hf基高k栅介质薄膜来说，一个很严重的问题是由薄膜中氧空位引起的一系列问题，如对阈值电压和沟道载流子迁移率的退化，可靠性降低等。如何降低高k栅介质薄膜中的氧空位及缺陷密度已成为一个关键性的研发课题。另一方面，等效氧化层厚度(Equivalent OxideThickness/EOT)是MOS器件的另一个很重要的参数，足够小的EOT是保障MOS器件微缩及性能提高的必要条件。为满足32/22纳米技术MOS器件尺寸按比例缩小的要求，我们希望通过工艺改进不断提高高k栅介质材料的薄膜质量，并降低低介电常数的SiOx界面层的厚度。
在现有的高k栅金属结构MOS器件制造工艺中，用化学方法(原子层沉积或者金属氧化物化学气相沉积)生长的高k薄膜层一般缺陷和电荷陷阱较多，高k薄膜不够致密。为使高k薄膜更加致密，同时减少氧空位和缺陷陷阱，一般需要在400-1100℃的温度下进行一次PDA退火处理。但在此过程中，退火环境中的氧会在高温下由于扩散作用进入具有高k金属栅结构的MOS器件中，并穿过介质层最终到达SiO2/Si界面处，与硅衬底反应生成SiO2，从而使SiO2界面层变厚。这一问题将导致整个栅结构EOT的增加，并最终影响到MOS器件的整体性能。另一方面，也可以通过在沉积完双金属栅之后，对MOS器件进行PMA处理，以提高高k栅介质薄膜的质量，但通过该方法只能允许少量的氧扩散进高k栅介质薄膜中，这样产生的效果是，高k栅介质薄膜中的氧空位和缺陷陷阱只能部分被补偿掉，薄膜中仍有大量的氧空位缺陷。
因此，需要提出一种制造半导体器件的方法能够降低高k栅介质薄膜中的氧空位缺陷。
发明内容
鉴于上述问题，本发明提供一种制造半导体器件的方法，所述方法包括：提供具有第一区域和第二区域的半导体衬底。在所述半导体衬底上形成界面层。在所述界面层上形成栅极介质层。在所述栅极介质层上分别形成属于第一区域的第一功函数金属栅层和属于第二区域的第二功函数金属栅层。在所述第一、第二功函数金属栅层上形成氧分子催化层。对所述器件进行退火，以便将退火环境中的氧分子分解成氧原子，从而扩散进所述栅极电介质中以补偿氧空位和缺陷。在所述氧分子催化层上形成多晶硅层。对所述器件进行加工，以分别形成属于第一区域的第一栅极和属于第二区域的第二栅极。其中退火为低温PMA退火，退火温度为大约100℃-600℃。所述氧分子催化层采用包含Pt的材料形成。所述栅极介质层从包含下列元素的组中选择元素来形成：HfSiO、HfSiON、HfTaO、HfTiO、HfZrO及其组合。
本发明还提供了一种通过上述方法形成的半导体器件，包括：具有第一区域和第二区域的半导体衬底，其中所述第一区域具有与所述第二区域不同的掺杂类型；形成于所述第一区域上的第一栅极结构和形成于所述第二区域上的第二栅极结构，其中，所述第一栅极结构包括：在所述半导体衬底上的界面层、在所述界面层上的栅极介质层、在所述栅极介质层上属于第一区域的第一功函数金属栅层、在所述第一功函数金属栅层上的氧分子催化层和在所述氧分子催化层上的多晶硅层；所述第二栅极结构包括：在所述半导体衬底上的界面层、在所述界面层上的栅极介质层、在所述栅极介质层上属于第二区域的第二功函数金属栅层、在所述第二功函数金属栅层上的氧分子催化层和在所述氧分子催化层上的多晶硅层。
通过采取该工艺，不仅可以借助催化层在低温下对氧分子的催化分解功能实现高k栅介质薄膜的氧空位减少及缺陷降低，而且还可以避免传统PDA高温工艺导致的低介电常数SiOx界面层的生长，从而可以有效地控制整个栅介质层的EOT，并满足MOS器件继续按比例缩小的目的。
附图说明
图1示出了根据本发明的实施例的半导体器件的制造方法的流程图；
图2-9示出了根据本发明的不同方面的半导体器件的结构图。
具体实施方式
本发明通常涉及一种制造半导体器件的方法，尤其涉及一种降低高k栅介质层中氧空位的方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
参考图1，图1示出了根据本发明实施例的半导体器件的制造方法的流程图。该方法可能包含在集成电路的形成过程或其部分中，可能包括静态随机存取存储器(SRAM)和/或者其它逻辑电路，无源元件例如电阻、电容器和电感，和有源元件例如P沟道场效应晶体管(PFET)，N沟道场效应晶体管(NFET)，金属氧化物半导体场效应晶体管(MOSFET)，互补金属氧化物半导体(CMOS)晶体管，双极晶体管，高压晶体管，高频晶体管，其它记忆单元，其组合和/或者其它半导体器件。
在步骤101，首先提供具有第一区域204和第二区域206的半导体衬底202(例如，晶片)。参考图2。在实施例中，衬底202包括晶体结构中的硅衬底。如本领域所知晓的，根据设计要求衬底可包括各种不同的掺杂配置(例如，p型衬底或者n型衬底)，其中所述第一区域204具有与所述第二区域206不同的掺杂类型。衬底的其它例子包括其它元素半导体，例如锗和金刚石。或者，衬底可包括化合物半导体，例如，碳化硅，砷化镓，砷化铟，或者磷化铟。进一步，为了提高性能，衬底可选择性地包括一个外延层(epi层)，和/或者硅绝缘体(SOI)结构。更进一步，衬底可包括形成在其上的多种特征，包括有源区域，有源区域中的源极和漏极区域，隔离区域(例如，浅沟槽隔离(STI)特征)，和/或者本领域已知的其它特征，所述半导体衬底可以是经过前期工艺处理而提供的，例如经过清洗工艺，清洗药液包括H2SO4酸、HCl酸、H2O2、NH4OH、HF酸等。参考图2的例子，提供了一个包含第一区域204和第二区域206的半导体衬底202。
在步骤102，在所述衬底202形成界面层208，如图2所示。界面层208可直接形成在衬底202上。在本实施例中，界面层208为SiO2。界面层208的厚度为大约0.2-1nm，优选为0.2-0.8nm，最优为0.2-0.7nm。也可以使用其他材料来形成界面层，例如氮化硅或者氮氧化硅材料。界面层208可使用原子层沉积、化学气相沉积(CVD)、高密度等离子体CVD、溅射或其他合适的方法。以上仅仅是作为示例，不局限于此。
然后进行到步骤103，在所述界面层208上形成栅极介质层210，如图3所示。栅极介质层210可包括高-k材料(例如，和氧化硅相比，具有高介电常数的材料)。高-k电介质的例子包括例如铪基材料，如氧化铪(HfO2)，氧化铪硅(HfSiO)，氮氧化铪硅(HfSiON)，氧化铪钽(HfTaO)，氧化铪钛(HfTiO)，氧化铪锆(HfZrO)，其组合和/或者其它适当的材料。栅极电介质层210的形成可包括多个层，包括那些在形成nMOS晶体管栅极结构和/或者pMOS晶体管栅极结构中使用到的层。栅极电介质层可通过热氧化、化学气相沉积、原子层沉积(ALD)形成。实施例中，栅极介质层的厚度为大约2-10nm，优选为2-5nm。这仅是示例，不局限于此。在本实施例中，高-k介质层(例如，HfO2)大约为2-3nm(例如，在22nm技术节点中)。
然后方法进行到步骤104，如图4、5所示，在第一区域形成用于功函数控制的功函数金属栅层212并且在第二区域形成用于功函数控制的功函数金属栅层214。如图4所示，在形成栅极介质层210之后可以在其上沉积属于第一区域的功函数金属栅层212。功函数金属栅层212可以包括在大约2nm到大约50nm范围之间的厚度。用于功函数金属栅层的材料可以包括TaC，HfC，TiC，TiN，TaN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax、多晶硅和金属硅化物，及其它们的组合。如图5所示，在栅极介质层210之上沉积属于第二区域的功函数金属栅层214。功函数金属栅层可以包括在大约2nm到大约50nm范围之间的厚度。用于功函数金属栅层的材料可以包括TaCx，TiN，TaN，MoNx，TiSiN，TiCN，TaAlC，TiAlN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx、多晶硅和金属硅化物，及其它们的组合。
在步骤105，如图6所示，在所述第一、第二功函数金属栅层上形成用于氧分子催化的氧分子催化层216。在本实施例中，所述氧分子催化层216为铂(Pt)层，也可以采用其他的氧分子催化材料，例如：Co、Zn、Pd、PtBix、PtNix等，厚度大约为1-100nm，优选为2-50nm，最优选为5-20nm。所述铂层可以采用例如，原子层沉积(ALD)、溅射沉积、电子束沉积等方式形成。所述氧分子催化层也可以不是一层，例如，可以是多层。催化层可以不是一“层”，而是一个较小的面积，以减小氧分子催化层对功函数金属层的影响。这仅是示例，不局限于此。
在步骤106，如图7所示，在沉积氧分子催化金属层216后，将样品在大气或者低压含氧氛围下进行退火，以便将退火环境中的氧分子分解成氧原子，从而扩散进所述栅极电介质中以补偿氧空位和缺陷。在本实施例中，采用的退火为快速热退火RTA(rapid thermal annealing)，退火温度小于600℃，可以为大约100-600℃，优选为200-500℃，最优选为300-400℃。在低温退火过程中，退火环境中的氧分子会被分解成更具活性的氧原子，这些氧原子能够扩散进高k栅介质薄膜中，并补偿氧空位和缺陷。当然，也可以采用其他的退火方式，例如，等离子体辅助热处理。
而后方法进行到步骤107，如图8所示，为了提高器件的加工控制性，低温退火后，在金属栅极上淀积一层多晶硅层218。当然，也可以使用其它的材料来进行沉积，例如非晶硅层、多晶锗层、非晶锗层等。这些均不脱离本发明的保护范围。最后在步骤108，如图9所示，进行器件加工，以形成半导体器件。
本发明是在金属栅电极材料沉积后，淀积一层对氧分子具有催化功能的氧分子催化层，之后采取低温PMA退火工艺将退火氛围中的氧分子分解为更具活性的氧原子。这些氧原子透过金属栅扩散进高k栅介质薄膜中，并补偿高k薄膜中的氧空位，从而达到降低高k薄膜中的氧空位，提高高k薄膜质量的目的。通过氧分子催化层的引入，可以极大的降低高k栅介质淀积后的热退火温度。在现有的包含高k栅介质/金属栅结构的半导体器件加工工艺中，为了提高高k栅介质层的致密度和降低杂质含量，一般在高k栅介质层淀积后，还要对该高k栅介质层进行一定温度下的退火(PDA)，退火温度一般在700-900℃。在这样的温度下，由于在高k栅介质和半导体衬底(如Si)间氧化层的再生长会造成器件SiO2界面层的增大，进而增加了器件的等效氧化层厚度(EOT)。而通过本发明，由于可以实现低温PDA热处理，其热处理温度可以降低到100-600℃。所以可以有效的防止高k栅介质和Si衬底间的氧化层在高温下的再生长。通过氧分子催化层引入处理，高k栅介质和Si衬底间的氧化层厚度可以降低到0.5nm以下，这一数值和不用氧分子催化层时的0.8nm左右界面层相比是个很大的提高。因此，通过采取该工艺，不仅可以借助催化层在低温下对氧分子的催化分解功能实现高k栅介质薄膜的氧空位减少及缺陷降低，而且还可以避免传统PDA高温工艺导致的低介电常数SiOx界面层的生长，从而可以有效地控制整个栅介质层的EOT，并满足MOS器件继续按比例缩小的目的。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (26)

1.一种制造半导体器件的方法，所述方法包括：
提供具有第一区域和第二区域的半导体衬底，其中所述第一区域具有与所述第二区域不同的掺杂类型；
在所述半导体衬底上形成界面层；
在所述界面层上形成栅极介质层；
在所述栅极介质层上分别形成属于第一区域的第一功函数金属栅层和属于第二区域的第二功函数金属栅层；
在所述第一、第二功函数金属栅层上形成氧分子催化层，所述氧分子催化层从包含下列元素的组中选择元素来形成：Pt、Co、Zn、Pd、PtBix、PtNix及其组合；
对所述器件进行退火，以便将退火环境中的氧分子分解成氧原子，从而扩散进所述栅极电介质中以补偿氧空位和缺陷；
在所述氧分子催化层上形成多晶硅层；
对所述器件进行加工，以分别形成属于第一区域的第一栅极和属于第二区域的第二栅极。
2.根据权利要求1所述的方法，其中在对所述器件进行退火的步骤中，所述退火温度为100℃-600℃。
3.根据权利要求1或2所述的方法，其中在对所述器件进行退火的步骤中，所述退火为PMA退火。
4.根据权利要求1所述的方法，其中所述退火温度为200℃-500℃。
5.根据权利要求1所述的方法，其中所述退火温度为300℃-400℃。
6.根据权利要求1所述的方法，其中所述氧分子催化层的厚度为：1-100nm。
7.根据权利要求1所述的方法，其中所述氧分子催化层的厚度为：2-50nm。
8.根据权利要求1所述的方法，其中所述氧分子催化层的厚度为：5-20nm。
9.根据权利要求1所述的方法，其中所述栅极介质层从包含下列元素的组中选择元素来形成：HfO2、La2O3、Y2O3、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、HfLaO、HfAlO、HfAlON、HfLaON、LaAlO及其组合。
10.根据权利要求9所述的方法，其中所述栅极介质层的厚度为2-10nm。
11.根据权利要求9所述的方法，其中所述栅极介质层的厚度为2-5nm。
12.根据权利要求9所述的方法，其中所述栅极介质层的厚度为2-3nm。
13.根据权利要求1所述的方法，其中所述第一功函数金属栅层从包含下列元素的组中选择元素来形成：TaC，HfC，TiC，TiN，TaN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax、多晶硅和金属硅化物，及其它们的组合。
14.根据权利要求1所述的方法，其中所述第二功函数金属栅层从包含下列元素的组中选择元素来形成：TaCx，TiN，TaN，MoNx，TiSiN，TiCN，TaAlC，TiAlN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx、多晶硅和金属硅化物，及其它们的组合。
15.根据权利要求1所述的方法，其中所述第一、第二功函数金属栅层的厚度为：2-50nm。
16.一种半导体器件，包括：
具有第一区域和第二区域的半导体衬底，其中所述第一区域具有与所述第二区域不同的掺杂类型；
形成于所述第一区域上的第一栅极结构和形成于所述第二区域上的第二栅极结构，
其中，所述第一栅极结构包括：在所述半导体衬底上的界面层、在所述界面层上的栅极介质层、在所述栅极介质层上属于第一区域的第一功函数金属栅层、在所述第一功函数金属栅层上的氧分子催化层和在所述氧分子催化层上的多晶硅层；
所述第二栅极结构包括：在所述半导体衬底上的界面层、在所述界面层上的栅极介质层、在所述栅极介质层上属于第二区域的第二功函数金属栅层、在所述第二功函数金属栅层上的氧分子催化层和在所述氧分子催化层上的多晶硅层；
其中所述氧分子催化层从包含下列元素的组中选择元素来形成：Pt、Co、Zn、Pd、PtBix、PtNix及其组合。
17.根据权利要求16所述的器件，其中所述氧分子催化层的厚度为：1-100nm。
18.根据权利要求16所述的器件，其中所述氧分子催化层的厚度为：2-50nm。
19.根据权利要求16所述的器件，其中所述氧分子催化层的厚度为：5-20nm。
20.根据权利要求16所述的器件，其中所述栅极介质层从包含下列元素的组中选择元素来形成：HfO2、La2O3、Y2O3、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、HfLaO、HfAlO、HfAlON、HfLaON、LaAlO及其组合。
21.根据权利要求20所述的器件，其中所述栅极介质层的厚度为2-10nm。
22.根据权利要求20所述的器件，其中所述栅极介质层的厚度为2-5nm。
23.根据权利要求20所述的器件，其中所述栅极介质层的厚度为2-3nm。
24.根据权利要求16所述的器件，其中所述第一功函数金属栅层从包含下列元素的组中选择元素来形成：TaC，HfC，TiC，TiN，TaN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax、多晶硅和金属硅化物，及其它们的组合。
25.根据权利要求16所述的器件，其中所述第二功函数金属栅层从包含下列元素的组中选择元素来形成：TaCx，TiN，TaN，MoNx，TiSiN，TiCN，TaAlC，TiAlN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx、多晶硅和金属硅化物，及其它们的组合。
26.根据权利要求16所述的器件，其中所述第一、第二功函数金属栅层的厚度为：2-50nm。
CN200910237545.3A 2009-11-11 2009-11-11 一种制造半导体器件的方法 Active CN102064133B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200910237545.3A CN102064133B (zh) 2009-11-11 2009-11-11 一种制造半导体器件的方法
PCT/CN2010/074382 WO2011057494A1 (zh) 2009-11-11 2010-06-24 一种制造半导体器件的方法及半导体器件
US13/061,879 US8563415B2 (en) 2009-11-11 2010-06-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910237545.3A CN102064133B (zh) 2009-11-11 2009-11-11 一种制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN102064133A CN102064133A (zh) 2011-05-18
CN102064133B true CN102064133B (zh) 2013-03-27

Family

ID=43991190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910237545.3A Active CN102064133B (zh) 2009-11-11 2009-11-11 一种制造半导体器件的方法

Country Status (3)

Country Link
US (1) US8563415B2 (zh)
CN (1) CN102064133B (zh)
WO (1) WO2011057494A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455960B2 (en) * 2011-07-18 2013-06-04 Globalfoundries Inc. High performance HKMG stack for gate first integration
US8987096B2 (en) * 2012-02-07 2015-03-24 United Microelectronics Corp. Semiconductor process
US9190409B2 (en) 2013-02-25 2015-11-17 Renesas Electronics Corporation Replacement metal gate transistor with controlled threshold voltage
EP3767672A1 (en) * 2013-09-27 2021-01-20 Intel Corporation Low leakage non-planar access transistor for embedded dynamic random access memeory (edram)
US9553160B2 (en) * 2013-10-09 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for monitoring impurity in high-K dielectric film
CN104637797A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种后栅工艺中ild层的处理方法
US9349823B2 (en) * 2013-11-14 2016-05-24 GlobalFoundries, Inc. Methods of scaling thickness of a gate dielectric structure, methods of forming an integrated circuit, and integrated circuits
KR102333699B1 (ko) * 2014-12-19 2021-12-02 에스케이하이닉스 주식회사 고유전 금속 게이트스택의 에칭 방법
CN106601619B (zh) * 2015-10-16 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106653605B (zh) * 2015-11-04 2020-04-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575988B (zh) * 2015-12-28 2019-07-19 上海集成电路研发中心有限公司 一种防止高k材料氧扩散的方法
US10211064B2 (en) * 2016-06-08 2019-02-19 International Business Machines Corporation Multi time programmable memories using local implantation in high-K/ metal gate technologies
JP6548622B2 (ja) * 2016-09-21 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
KR102410935B1 (ko) * 2017-12-18 2022-06-21 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN111769043B (zh) * 2019-04-02 2023-02-17 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法、半导体结构及其形成方法
CN113394075A (zh) * 2021-05-10 2021-09-14 上海华力集成电路制造有限公司 高k介质层修复方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325203A (zh) * 2007-06-14 2008-12-17 国际商业机器公司 半导体结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326988B2 (en) * 2002-07-02 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7183596B2 (en) * 2005-06-22 2007-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Composite gate structure in an integrated circuit
US7768072B2 (en) * 2007-03-27 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Silicided metal gate for multi-threshold voltage configuration
KR101442238B1 (ko) * 2007-07-26 2014-09-23 주식회사 풍산마이크로텍 고압 산소 열처리를 통한 반도체 소자의 제조방법
EP2061076A1 (en) * 2007-11-13 2009-05-20 Interuniversitair Micro-Elektronica Centrum Vzw Dual work function device with stressor layer and method for manufacturing the same
US8198685B2 (en) * 2008-12-23 2012-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Transistors with metal gate and methods for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325203A (zh) * 2007-06-14 2008-12-17 国际商业机器公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN102064133A (zh) 2011-05-18
US20110260255A1 (en) 2011-10-27
WO2011057494A1 (zh) 2011-05-19
US8563415B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
CN102064133B (zh) 一种制造半导体器件的方法
US9685441B2 (en) Semiconductor device with tunable work function
TWI846875B (zh) 電晶體的積體偶極流
Wu et al. High-κ dielectrics and advanced channel concepts for Si MOSFET
US8222099B2 (en) Semiconductor device and method of manufacturing the same
CN102064176B (zh) 一种半导体器件及其制造方法
US20230253466A1 (en) P-type dipole for p-fet
CN102237398A (zh) 半导体结构及其形成方法
CN102222616B (zh) 一种半导体器件的制造方法
CN102299061A (zh) 一种半导体器件的制造方法
CN102299155A (zh) 一种半导体器件及其制造方法
CN102044442B (zh) 一种改善高介电常数栅介质界面特性的方法
CN102299077B (zh) 一种半导体器件及其制造方法
Claeys Technological challenges of advanced CMOS processing and their impact on design aspects
TW202429549A (zh) 金屬閘極堆疊的自由基處理
US20090101984A1 (en) Semiconductor device having gate electrode including metal layer and method of manufacturing the same
CN109817585A (zh) 金属氧化物半导体器件及其制造方法
US12112951B2 (en) Integrated dipole region for transistor
US20230377879A1 (en) Barrier layer for preventing aluminum diffusion
US20240222195A1 (en) Dipole formation processes
US10615041B2 (en) Methods and materials for modifying the threshold voltage of metal oxide stacks
Iwai Direction of silicon technology from past to future

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant