CN102055447B - 负载驱动装置 - Google Patents

Abstract

本发明提供一种负载驱动装置。根据本发明的示例性方面的负载驱动装置包括：输出晶体管，该输出晶体管被耦合在第一电源线和输出端子之间，该输出端子被构造为与负载相耦合；保护晶体管，该保护晶体管被提供在输出晶体管的栅极和第二电源线之间，并且当被耦合在第一电源线和第二电源线之间的电源的极性被倒置时使输出晶体管进入导通状态；以及背栅控制电路，当电源的极性正常时，在待机模式下，该背栅控制电路控制第二电源线和保护晶体管的背栅进入导通状态。

Description

负载驱动装置

通过引用并入

本申请基于并且要求2009年11月5日提交的日本专利申请No.2009-254361的优先权，其内容在此通过引用整体并入。

技术领域

本发明涉及负载驱动装置，并且更加具体地涉及包括控制到负载的电力供给的输出晶体管的负载驱动装置。

背景技术

已经广泛地采用用于电力供给的半导体作为将来自于电源的电力提供给负载的负载驱动装置。在一个应用领域中，半导体被用于驱动车辆的灯或者致动器。

在使用这样的负载驱动装置用于车辆等等的情况下，当负载驱动装置处于待机状态下时，存在防止出现微安数量级的待机电流的浪费的消耗电流的需求。在错误地反向连接电源的情况下，存在防止负载驱动装置被损坏的需求。如果电源被反向连接，那么期待的是，使功率器件(例如，输出晶体管)进入导通状态，从而抑制在功率器件中产生热并且防止负载驱动装置的损坏。

日本未经审查的专利申请公开No.2009-165114公布用于这些需求的解决方案。图14示出在日本未经审查的专利申请公开No.2009-165114中公开的负载驱动装置。参考图14描述当电源被正常地连接时的负载驱动装置的操作和当电源被反向连接时的负载驱动装置的操作。

当电源被正常地连接时，电源10的正极性侧电压VB被提供到电源端子PWR。此外，电源10的负极性侧电压VSS被提供到接地端子GND。

当输出晶体管T1是导通的时，晶体管MN2是非导通的。具体地，驱动器电路12输出H电平的信号S1和L电平的信号S2。这时，被提供在背栅控制电路16中的晶体管MN6和MN7是导通的。这是因为当晶体管T1变成导通时，输出端子OUT的电势显示H电平，并且晶体管MN6和MN7中的每一个的栅极电势变为高于接地端子GND的电势。此外，被提供在背栅控制电路16中的晶体管MN4和MN5变成非导通。这是因为晶体管MN4和MN5中的每一个的栅极电势等于接地端子GND的电势。

因此，接地端子GND的电势被施加到为了反向连接保护而提供的保护晶体管MN3的背栅。然后，保护晶体管MN3变成非导通。结果，不存在用于放电晶体管T1的栅极电荷的路径，并且因此通过信号S1使晶体管T1更加导通。

当输出晶体管T1非导通时，晶体管MN2导通。具体地，驱动器电路12输出L电平的信号S1和H电平的信号S2。这时，晶体管MN2放电晶体管T1的栅极电荷，从而使晶体管T1进入非导通状态。

在这样的情况下，被提供在背栅控制电路16中的晶体管MN6和MN7导通同时输出端子OUT的电势为高。然而，当输出端子OUT的电势朝着接地端子GND的电势移动时，晶体管MN6和MN7变成非导通。同样，被提供在背栅控制电路16中的晶体管MN4和MN5变成非导通。简言之，晶体管MN4至MN7中的每一个变成非导通。然而，由于输出端子OUT和接地端子GND中的每一个的电势等于接地端子GND的电势，所以保护晶体管MN3的背栅示出接地端子GND的电势。因此，保护晶体管MN3变成非导通。

当电源被反向连接时，电源10的正极性侧电压VB被提供到接地端子GND。此外，负极性侧电压VSS被提供到电源端子PWR。当电源被反向连接时，驱动器电路12和晶体管MN2不能正常地操作。这是因为由于电源10的反向连接导致每个晶体管的漏极和背栅之间的寄生二极管被正向偏置，这使得每个晶体管能够正常地操作。

输出端子OUT的电势首先示出输出晶体管T1的寄生二极管的正向电压。当被提供在反向连接保护电路15中的保护晶体管MN3开始将电荷提供到输出晶体管T1的栅极时，晶体管T1变成导通。结果，输出端子OUT的电势接近电源端子PWR的电势(即，由输出晶体管T1的导通电阻和负载电流引起的压降的值)。此外，二极管D10的阳极电势示出二极管D10的正向电压。

被提供在背栅控制电路16中的晶体管MN7的背栅没有被耦合到GND端子。因此，晶体管MN7作为反向偏置二极管(防止回流二极管)操作。

二极管D10的阳极电势和输出端子OUT的电势首先示出二极管的正向电压(例如，大约0.6V)。因此，低电势被施加给保护晶体管MN3的背栅，并且保护晶体管MN3变成导通。结果，电荷通过保护晶体管MN3从GND端子被提供到晶体管T1的栅极。然后，晶体管T1的栅极电压增加，并且晶体管T1变成导通。当晶体管T1变成导通时，输出端子OUT的电势从二极管的正向电压下降到大约电源端子PWR的电势(根据负极性侧电压VSS的电势)。同样在这样的情况下，保护晶体管MN3的背栅被保持在低电势，并且因此保护晶体管MN3保持导通状态。因此，晶体管T1保持导通状态。这样，根据现有技术的负载驱动装置能够抑制在晶体管T1中产生热，从而防止负载驱动装置的损坏。

发明内容

本发明人已经发现在现有技术中在特定条件下可能存在损耗。具体地，在图14中所示的现有技术的负载驱动装置被集成在半导体衬底上的情况下，当在操作条件内的高压操作负载驱动装置时，出现下述损耗，其中形成到晶体管MN3、MN5、以及MN7的垂直寄生双极晶体管Q4至Q7变成导通，从而产生消耗电流。下面描述消耗电流的产生。

在现有技术的负载驱动装置处于待机状态的情况下，晶体管MN3、MN5、以及MN7中的每一个的P阱(寄生双极晶体管Q4至Q7中的每一个的基极)没有被电气地连接到晶体管MN3、MN5、以及MN7中的每一个的漏极/源极(寄生双极晶体管Q4至Q7中的每一个的发射极)。结果，每个寄生双极晶体管的基极变成断开。在这里，能够通过当基极被断开时的发射极和集电极之间的击穿电压BVceo表示每个寄生双极晶体管的击穿电压。

图13是示出双极晶体管的击穿电压特性的图。如通常已知的，当基极被断开时的双极晶体管的击穿电压BVceo和当电势被施加给基极时的双极晶体管的击穿电压BVcbo与电流放大系数hFE具有通过下面的表达式所表达的关系。

$\mathrm{BVceo}=\mathrm{BVcbo}/\sqrt[4]{\mathrm{hFE}}---\left(1\right)$

在器件的开发中，在器件尺寸和击穿电压之间存在折衷关系。在这样的情况下，击穿电压BVcbo被设计为具有最优值。例如，当要求40V的击穿电压时，通常将器件设计为具有大约60V的击穿电压BVcbo。

例如，图14中所示的寄生双极晶体管Q4至Q7中的每一个的电流放大系数hFE是大约100。即，如表达式(1)中所示，击穿电压BVceo是击穿电压BVcbo的大约三分之一。

因此，在现有技术的负载驱动装置处于待机状态的情况下，当高于击穿电压BVceo的电压被施加给寄生双极晶体管Q4至Q7中的每一个时，寄生双极晶体管Q4至Q7被击穿，结果电流流过寄生双极晶体管。这导致现有技术的负载驱动装置的消耗电流的增加。

因此，在现有技术的负载驱动装置中，当负载驱动装置处于待机状态时，被提供在背栅控制电路16中的每个晶体管的背栅和被提供在反向连接保护电路15中的每个晶体管的背栅变成断开(高阻抗)。这引起电流流过寄生双极晶体管并且消耗电流增加的问题。

本发明的第一示例性方面是负载驱动装置，包括：输出晶体管，该输出晶体管被耦合在第一电源线和输出端子之间，该输出端子被构造为与负载相耦合；保护晶体管，该保护晶体管被提供在输出晶体管的栅极和第二电源线之间，并且当被耦合在第一电源线和第二电源线之间的电源的极性被倒置时使输出晶体管进入导通状态；以及背栅控制电路，当电源的极性正常时，在待机模式下，该背栅控制电路控制第二电源线和保护晶体管的背栅以使其进入导通状态。

如上所述的电路构造使得能够抑制当电源被反向连接时在输出晶体管中产生热并且防止负载驱动装置的损坏。此外，在当电源被正常地连接时的待机状态下，能够抑制消耗电流的增加。

根据本发明的示例性方面，能够提供一种负载驱动装置，其能够抑制当电源被反向连接时在输出晶体管中产生热并且防止负载驱动装置的损坏，并且还能够在当电源被正常地连接时的待机状态下抑制消耗电流的增加。

附图说明

结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点和特征将更加明显，其中：

图1是根据本发明的第一示例性实施例的负载驱动装置的电路图；

图2是示出形成在根据本发明的第一示例性实施例的负载驱动装置中的寄生元件的半导体器件的截面图；

图3是示出在根据本发明的第一示例性实施例的负载驱动装置中电源被反向连接的情况的电路图；

图4是示出形成在根据本发明的第一示例性实施例的负载驱动装置中的寄生元件的半导体器件的截面图；

图5是根据本发明的第二示例性实施例的负载驱动装置的电路图；

图6是示出形成在根据本发明的第二示例性实施例的负载驱动装置中的寄生元件的半导体器件的截面图；

图7是示出在根据本发明的第二示例性实施例的负载驱动装置中电源被反向连接的情况的电路图；

图8是示出形成在根据本发明的第二示例性实施例的负载驱动装置中的寄生元件的半导体器件的截面图；

图9是根据本发明的第三示例性实施例的负载驱动装置的电路图；

图10是示出形成在根据本发明的第三示例性实施例的负载驱动装置中的寄生元件的半导体器件的截面图；

图11是示出在根据本发明的第三示例性实施例的负载驱动装置中电源被反向连接的情况的电路图；

图12是示出形成在根据本发明的第三示例性实施例的负载驱动装置中的寄生元件的半导体器件的截面图；

图13是示出双极晶体管的击穿电压特性的图；以及

图14是根据现有技术的负载驱动装置的电路图。

具体实施方式

下面将会参考附图详细地描述本发明的示例性实施例。适当地省略重复的描述以阐明解释。

[第一示例性实施例]

图1示出根据本发明的第一示例性实施例的负载驱动装置2的电路图。如图1中所示，负载驱动装置2包括电源10、负载11、驱动器电路12、栅极放电电路14、反向连接保护电路15、背栅控制电路17、输出晶体管T1、箝位二极管(保护二极管)D10、限流电阻器R10、电源端子PWR、接地端子GND、以及输出端子OUT。在第一示例性实施例中，通过电源端子PWR耦合电源10和输出晶体管T1的电源线被称为第一电源线；并且通过接地端子GND耦合电源10的电源线被称为第二电源线。

电源10被耦合在电源端子PWR与接地端子GND之间。在正常连接时，电源10将正极性侧电压VB提供给电源端子PWR，并且将负极性侧电压VSS提供给接地端子GND。负载11被耦合在输出端子OUT和接地端子GND之间。例如，负载11是制动器或者灯，并且是负载驱动装置2中的电力供给目的地。

驱动器电路12是负载驱动装置2的控制装置。驱动器电路12将控制信号S1提供给输出晶体管T1的栅极，并且还将控制信号S2提供给栅极放电电路14。在第一示例性实施例中，假定控制信号S1和S2是具有相反相位的信号。驱动器电路12根据控制信号S1和S2控制输出晶体管T1的导通状态。

输出晶体管T1具有被耦合到电源端子PWR的漏极，和被耦合到输出端子OUT的源极。控制信号S1被提供到输出晶体管T1的栅极。当控制信号S1处于高电平时，输出晶体管T1是导通的。当控制信号S1处于低电平时，输出晶体管T1是非导通的。当控制信号S2处于高电平时，栅极放电电路14引出来自于输出晶体管T1的栅极的电荷。同时，当控制信号S2处于低电平时，栅极放电电路14是非导通的，并且没有引出来自于输出晶体管T1的栅极的任何电荷。

更加具体地，栅极放电电路14包括放电晶体管MN2和电阻器(第二电阻器，例如，扩散电阻器)R2。放电晶体管MN2是形成在N型半导体衬底上的N型MOS晶体管。放电晶体管MN2具有被耦合到输出晶体管T1的栅极的漏极、被提供有控制信号S2的栅极、以及被耦合到输出端子OUT的源极。使用P型扩散区域在N型半导体衬底上形成电阻器R2。例如，在电阻器R2中，使用具有高杂质浓度的P⁺扩散区域在电阻器R2的两端处形成电阻器连接端子。此外，使用连接连接端子的具有低杂质浓度的P^-扩散区域形成电阻器部分。电阻器R2的一个端子被耦合到放电晶体管MN2的背栅，并且电阻器R2的另一个端子被耦合到输出端子OUT。

反向连接保护电路15被耦合在输出晶体管T1的栅极和接地端子GND之间。反向连接保护电路15包括保护晶体管MN3。保护晶体管MN3的源极/漏极中的一个被耦合到输出晶体管T1的栅极，并且其栅极和源极/漏极中的另一个被共同地耦合到接地端子GND。保护晶体管MN3的背栅被耦合到背栅控制电路17。当电源10被反向连接时，保护晶体管MN3的漏极被耦合到接地端子GND，并且其源极被耦合到输出晶体管T1的栅极。

寄生双极晶体管Q5和Q6作为寄生元件形成到反向连接保护电路15。更加具体地，寄生双极晶体管Q5具有被连接到保护晶体管MN8的背栅的基极、被连接到保护晶体管MN3中形成在接地端子GND侧上的源极/漏极扩散区域的发射极、以及被耦合到电源端子PWR的集电极。寄生双极晶体管Q6具有被连接到保护晶体管MN3的背栅的基极、被连接到保护晶体管MN3中形成在输出晶体管T1的栅极侧上的源极/漏极扩散区域的发射极、以及被耦合到电源端子PWR的集电极。

背栅控制电路17被耦合在保护晶体管MN3的背栅和接地端子GND之间。在电源10被正常地连接的状态下，背栅控制电路17将根据接地端子GND的电压的电压提供到保护晶体管MN3的背栅。同时，在电源10被反向连接的状态下，背栅控制电路17将根据电源端子PWR的电压的电压提供到保护晶体管MN3的背栅。

更加具体地，背栅控制电路17包括第一N型MOS晶体管(第一晶体管)MN8。第一N型MOS晶体管MN8具有被耦合到保护晶体管MN3的背栅的源极、通过限流电阻器R10被耦合到接地端子GND的漏极、以及被耦合到电源端子PWR的栅极。在电源10被正常地连接的状态下，第一N型MOS晶体管MN8是导通的。因此，电源10的负极性侧电压VSS被施加给保护晶体管MN3的背栅。在第一示例性实施例中，第一N型MOS晶体管MN8通过限流电阻器R10被耦合到接地端子GND。然而，当电源10被正常地连接时，流过保护晶体管MN3的背栅的电流的量是可忽略的。因此，从接地端子GND到保护晶体管MN3的背栅的路径中的电压波动小到可忽略的程度。

寄生双极晶体管Q4作为寄生元件形成到背栅控制电路17。更加具体地，寄生双极晶体管Q4具有被连接到第一N型MOS晶体管MN8的背栅的基极、被连接到第一N型MOS晶体管MN8中形成在接地端子GND侧上的源极/漏极扩散区域的发射极、以及被耦合到电源端子PWR的集电极。

限流电阻器R10和箝位二极管D10被串联地连接在接地端子GND和电源端子PWR之间。箝位二极管D10具有被耦合到限流电阻器R10的阳极，和被耦合到电源端子PWR的阴极。

接下来，将会描述当电源10被正常地连接时的负载驱动装置2的操作。当控制信号S1处于高电平并且控制信号S2处于低电平时，放电晶体管MN2是非导通的并且输出晶体管T1是导通的。因此，通过电源10输出的正极性侧电压VB被提供给负载11作为电力。

同时，当控制信号S1处于低电平并且控制信号S2处于高电平时，放电晶体管MN2是导通的，从而将电荷从输出晶体管T1的栅极引出到输出端子OUT。结果，通过放电晶体管MN2短路输出晶体管T1的栅极和源极。这使输出晶体管T1进入非导通状态。因此，没有电力从电源10提供到负载11，并且输出端子OUT的电压基本上为0V。在负载驱动装置2的正常操作期间，几乎没有电流流过放电晶体管MN2的背栅。为此，基本上等于输出端子OUT的电压的电压被施加给放电晶体管MN2的背栅。

在电源10被正常地连接的状态中，第一N型MOS晶体管MN8是导通的，因此负极性侧电压VSS通过限流电阻器R10被施加给保护晶体管MN3的背栅。换言之，被耦合在接地端子GND和输出晶体管T1的栅极之间的保护晶体管MN3没有变成导通，结果保护晶体管MN3被去激活。

为了更加详细地解释寄生元件，图2给出示出栅极放电电路14、反向连接保护电路15、背栅控制电路17、以及输出晶体管T1的截面图。图2的截面图示出栅极放电电路14、反向连接保护电路15、背栅控制电路17、以及输出晶体管T1形成在单个N型半导体衬底上的示例。

如图2中所示，使用P型扩散区域在N型半导体衬底上形成电阻器R2。在图2中所示的示例中，使用具有高杂质浓度的P⁺扩散区域在电阻器R2的两端处形成电阻器连接端子。此外，使用连接连接端子的具有低杂质浓度的P^-扩散区域形成电阻器部分。

栅极放电电路14的放电晶体管MN2具有由P型半导体制成并且形成在N型半导体衬底上的P阱(在下文中，如有必要，称为“放电晶体管MN2的背栅”)。在P阱中，形成P⁺扩散区域和N⁺扩散区域。P⁺扩散区域用作用于将电势作为放电晶体管MN2的背栅电压提供给P阱的电势提供端子。N⁺扩散区域形成放电晶体管MN2的源极和漏极区域。在形成漏极的N⁺扩散区域的外围上，形成具有低杂质浓度的N^-扩散区域。N^-扩散区域提供放电晶体管MN2的漏极和背栅之间的高击穿电压。此外，在N型半导体衬底的上层上方，在两个N⁺扩散区域上延伸的区域中，经由栅极氧化膜形成栅电极。

反向连接保护电路15的保护晶体管MN3和背栅控制电路17的第一N型MOS晶体管MN8由具有与放电晶体管MN2基本上相同的构造的元件组成。保护晶体管MN3具有N^-扩散区域形成在形成源极和漏极的N⁺扩散区域中的每一个的外围上的构造，并且具有漏极和背栅之间以及源极和背栅之间的高击穿电压。

输出晶体管T1具有由P型半导体制成并且形成在N型半导体衬底上的P体(body)区域(在下文中，如有必要，称为“输出晶体管T1的背栅”)。此外，输出晶体管T1具有形成在每个P体区域中的N⁺扩散区域和P⁺扩散区域。N⁺扩散区域用作输出晶体管T1的源极。P体区域被划分为两个区域。在形成在P体区域中的两个N⁺扩散区域上延伸的区域中，经由栅极氧化膜形成栅电极。输出晶体管T1使用N型半导体衬底作为其漏极。形成在每个P体区域中的P⁺扩散区域将背栅电压提供到P体区域。

寄生双极晶体管Q4具有用作第一N型MOS晶体管MN8的背栅的基极、用作第一N型MOS晶体管MN8中被耦合到电阻器R10的N⁺扩散区域的发射极、以及用作N型半导体衬底的集电极。寄生双极晶体管Q5具有用作保护晶体管MN3的背栅的基极、用作保护晶体管MN3中被耦合到接地端子GND的N⁺扩散区域的发射极、以及用作N型半导体衬底的集电极。寄生双极晶体管Q6具有用作保护晶体管MN3的背栅的基极、用作被耦合到输出晶体管T1的栅极的N⁺扩散区域的发射极、以及用作N型半导体衬底的集电极。

在典型的NPN双极晶体管中，当NPN双极晶体管的基极被提供有固定电势时的NPN双极晶体管的集电极和发射极之间的击穿电压高于当基极断开时的击穿电压。在现有技术中，寄生双极晶体管的基极可以被断开。因此，在现有技术中，可能的是，寄生双极晶体管的发射极和集电极之间的击穿电压BVceo下降到电源10的最大施加电压或者更低。

在第一示例性实施例中，固定电势被施加给寄生双极晶体管Q4、Q5、以及Q6中的每一个的基极。结果，寄生双极晶体管Q4、Q5、以及Q6具有集电极和发射极之间的高击穿电压。事先将器件设计为这时每个寄生双极晶体管的集电极和发射极之间的击穿电压变为高于电源10的最大施加电压。因此，寄生双极晶体管Q4、Q5、以及Q6保持非导通状态直到达到电源10的最大施加电压。

如图1和图2中所示，寄生双极晶体管Q4、Q5、以及Q6的基极均被耦合到保护晶体管MN3的背栅的布线。此外，当负载驱动装置2处于待机状态(没有电力从输出晶体管T1提供到负载11的待机状态)时，第一N型MOS晶体管MN8是导通的。这时，负极性侧电压VSS通过接地端子GND被提供给寄生双极晶体管Q4、Q5、以及Q6的基极。这允许寄生双极晶体管Q4、Q5、以及Q6保持非导通状态直到达到最大施加电压。即，由于没有电流流过寄生双极晶体管，所以负载驱动装置2能够抑制消耗电流的增加。

接下来，将会描述当电源10被反向连接时的负载驱动装置2的操作。当电源10被反向连接时，寄生元件形成到组成栅极放电电路14、反向连接保护电路15、以及背栅控制电路17的元件。然而，根据第一示例性实施例的负载驱动装置2能够使这些寄生元件进入非导通状态。因此，根据第一示例性实施例的负载驱动装置2能够将输出晶体管T1控制为导通并且保护输出晶体管T1，而没有受到寄生元件的影响。图3示出当电源10被反向连接时的负载驱动装置的电路图。

如图3中所示，当电源10被反向连接时，电源10的正极性侧电压VB被施加给接地端子GND并且电源10的负极性侧电压VSS被施加给电源端子PWR。这时，寄生二极管D2、D2a、以及D2b和寄生双极晶体管Q2作为寄生元件形成到栅极放电电路14。此外，寄生双极晶体管Q3作为寄生元件形成到反向连接保护电路15。此外，寄生二极管D8和D8a作为寄生元件形成到背栅控制电路17。

寄生二极管D2具有用作放电晶体管MN2的背栅的阳极，和用作放电晶体管MN2中被耦合到输出晶体管T1的栅极的N⁺扩散区域的阴极。即，寄生二极管D2具有被连接到放电晶体管MN2的背栅的阳极，和被耦合到输出晶体管T1的栅极的阴极。

寄生二极管D2a具有被耦合到电阻器R2的输出端子OUT侧上的端子的阳极，和被耦合到电源端子PWR的阴极。寄生二极管D2b具有被耦合到放电晶体管MN2的背栅侧上的电阻器R2的端子的阳极，和被耦合到电源端子PWR的阴极。寄生双极晶体管Q2具有被连接到放电晶体管MN2的漏极的集电极、被连接到放电晶体管MN2的背栅的基极、以及被耦合到电源端子PWR的发射极。

寄生双极晶体管Q3具有被耦合到输出晶体管T1的栅极的集电极、被连接到保护晶体管MN3的背栅的基极、以及被耦合到电源端子PWR的发射极。

寄生二极管D8具有被连接到第一N型MOS晶体管MN8的背栅的阳极，和被连接到第一N型MOS晶体管MN8的漏极的阴极。寄生二极管D8a具有被连接到第一N型MOS晶体管MN8的背栅的阳极，和被耦合到电源端子PWR的阴极。

为了更加详细地解释寄生元件，图4给出示出栅极放电电路14、反向连接保护电路15、背栅控制电路17、以及输出晶体管T1的截面图。图4的截面图示出栅极放电电路14、反向连接保护电路15、背栅控制电路17、以及输出晶体管T1形成在单个N型半导体衬底上的示例。

如图4中所示，电阻器R2、放电晶体管MN2、保护晶体管MN3、第一N型MOS晶体管MN8、以及输出晶体管T1具有与图2中所示的负载驱动装置2基本上相同的构造。

寄生双极晶体管Q2具有用作放电晶体管MN2的背栅的基极、用作N型半导体衬底的发射极、以及用作放电晶体管MN2中被耦合到输出晶体管T1的栅极的N⁺扩散区域的集电极。

寄生双极晶体管Q3具有用作保护晶体管MN3的背栅的基极、用作N型半导体衬底的发射极、以及用作保护晶体管MN3中被耦合到输出晶体管T1的栅极的N⁺扩散区域的集电极。

寄生二极管D2具有用作放电晶体管MN2的背栅的阳极，和用作放电晶体管MN2中被耦合到输出晶体管T1的栅极的N⁺扩散区域的阴极。寄生二极管D2a具有用作电阻器R2中被耦合到输出端子OUT的P⁺扩散区域的阳极，和用作N型半导体衬底的阴极。寄生二极管D2b具有用作电阻器R2中被耦合到放电晶体管MN2的背栅的P⁺扩散区域的阳极，和用作N型半导体衬底的阴极。

寄生二极管D8具有用作第一N型MOS晶体管MN8的背栅的阳极，和用作第一N型MOS晶体管MN8中被耦合到电阻器R10的N⁺扩散区域的阴极。寄生二极管D8a具有用作第一N型MOS晶体管MN8的背栅的阳极，和用作N型半导体衬底的阴极。

在这里，描述当电源10被反向连接时的负载驱动装置2的操作。当电源10被反向连接时，正极性侧电压VB被施加给保护晶体管MN3的栅极。这使保护晶体管MN3进入导通状态。然而，在输出晶体管T1变成导通之前存在过渡时段。在此过渡时段期间，输出端子OUT处的电压等于形成在输出晶体管T1中的寄生二极管的正向电压(大约0.7V)。这是因为输出晶体管T1的寄生二极管被暂时地正向偏置。然后，输出晶体管T1变成导通，并且输出端子OUT处的电压变成大约0V((输出晶体管T1的导通电阻)×(电池的反向连接时的负载电流))。

当电源10被反向连接时，输出晶体管T1的源极侧上的电荷通过电阻器R2和寄生二极管D2暂时地流过输出晶体管T1的栅极直到保护晶体管MN3变成导通。下面更加详细地描述这时的操作。

参考图3，Nc表示寄生二极管D2a的阳极侧上的节点，并且Nd表示寄生二极管D2b的阳极侧上的节点。寄生双极晶体管Q2的基极被连接到节点Nd。寄生二极管D2a和D2b的阴极均被连接到与寄生双极晶体管Q2的发射极共同的区域。因此，在寄生二极管D2b的阳极和阴极之间产生的电压等于在寄生双极晶体管Q2的基极和发射极之间的电压。

如图3中所示，当电源10被反向地连接时，电流通过寄生二极管D2a从输出端子OUT流到电源端子PWR。另外，电流通过电阻器R2和寄生二极管D2b从输出端子OUT流到电源端子PWR。结果，节点Nd的电压低于通过电阻器R2的电阻值和流过电阻器R2的电流确定的节点NC的电压。具体地，节点Nc的电压变成大约0.7V，同时由于电阻器R2的压降使得节点Nd的电压变成大约0.5V。在这样的情况下，寄生双极晶体管Q2的阈值电压高于0.5V。这表示，当节点Nd的电压是大约0.5V时，寄生双极晶体管Q2的基极和发射极之间的电压没有超过阈值电压。为此，在第一示例性实施例中，没有形成通过寄生双极晶体管Q2耦合输出晶体管T1的栅极和电源端子PWR的电流路径。

因此，寄生双极晶体管Q2没有引出通过保护晶体管MN3流到输出晶体管T1的栅极的电荷。因此，根据第一示例性实施例的负载驱动装置能够通过保护晶体管MN3将电荷提供到输出晶体管T1的栅极而没有受到寄生双极晶体管Q2的影响。这使输出晶体管T1变成导通。

同时，在第一示例性实施例中，由于箝位二极管D10被正向偏置，所以电流通过限流电阻器R10和箝位二极管D10从接地端子GND流到电源端子PWR。具体地，在限流电阻器R10和箝位二极管D10之间的节点处产生箝位二极管D10的正向电压(例如，大约0.7V)。

负极性侧电压VSS被提供给第一N型MOS晶体管MN8的栅极。此外，保护晶体管MN3的背栅被耦合到第一N型MOS晶体管MN8的背栅。由于在这样的情况下寄生二极管D8被反向偏置，所以没有电流通过寄生二极管D8从电阻器R10流到保护晶体管MN3的背栅。相反地，负极性侧电压VSS通过寄生二极管D8a被提供到保护晶体管MN3的背栅。结果，第一N型MOS晶体管MN8保持非导通状态，并且保护晶体管MN3变成导通。

这样，当电源10被反向连接时，第一N型MOS晶体管MN8没有变成导通直到输出晶体管T1变成导通。这防止寄生双极晶体管Q3引出通过保护晶体管MN3流到输出晶体管T1的栅极的电荷。

当电源10被反向地连接时，高于输出晶体管T1的栅极电压的电压被施加到接地端子GND，从而使保护晶体管MN3进入正常导通状态。因此，通过从电源10的正极性侧电压VB减去保护晶体管MN3的导通电压获得的电压被施加给输出晶体管T1的栅极。这使输出晶体管T1进入导通状态。然后，输出晶体管T1保持导通状态。

当输出晶体管T1是导通的时，基本上等于0V的电压被提供到输出端子OUT。因此，节点Nd处的电压基本上等于0V。因此，寄生双极晶体管Q2保持非导通状态。这防止在寄生双极晶体管Q2的影响下输出晶体管T1变成非导通。耦合保护晶体管MN3的背栅和晶体管MN8的背栅和源极的信号线上的电压基本上等于0V，因此寄生双极晶体管Q3保持非导通状态。这防止在寄生双极晶体管Q3的影响下输出晶体管T1变成非导通。

如上所述，根据第一示例性实施例的负载驱动装置2使第一N型MOS晶体管MN8在当电源10被正常地连接时的待机状态下变成导通。因此，根据第一示例性实施例的负载驱动装置2将来自于接地端子GND的固定电势提供到保护晶体管MN3的背栅。因此，寄生双极晶体管Q4至Q6中的每一个的集电极和发射极之间的击穿电压被保持在电源10的最大施加电压或者更高。换言之，即使当电源10施加高压时，根据第一示例性实施例的负载驱动装置2也将寄生双极晶体管Q4至Q6保持在非导通状态。因此，负载驱动装置2能够抑制消耗电流的增加。

此外，根据第一示例性实施例的负载驱动装置2包括输出晶体管T1的栅极和输出端子OUT之间的栅极放电电路14。这使得即使在负载11的接地电压和负载驱动装置2的接地端子处的电压之间存在电势差，负载驱动装置2也能够在正常操作期间可靠地控制输出晶体管T1的非导通状态。简言之，不管负载11的连接状态如何，负载驱动装置2都能够在正常操作期间可靠地控制输出晶体管T1的非导通状态。

此外，根据第一示例性实施例的负载驱动装置2包括放电晶体管MN2和电阻器R2。这使得当电源10被反向连接时，负载驱动装置2能够保持寄生双极晶体管Q2的非导通状态。因此，负载驱动装置2允许保护晶体管MN3当电源10被反向连接时可靠地进行操作。具体地，当电源10被反向连接时，负载驱动装置2通过使用保护晶体管MN3高度精确地使输出晶体管T1进入导通状态。因此，负载驱动装置2能够抑制在晶体管T1中产生热，从而防止负载驱动装置2的损坏。

[第二示例性实施例]

将会参考附图描述根据本发明的第二示例性实施例的负载驱动装置3。负载驱动装置3包括是根据第一示例性实施例的背栅控制电路17的修改示例的背栅控制电路17b。负载驱动装置3还包括是根据第一示例性实施例的反向连接保护电路15的修改示例的反向连接保护电路15b。通过相同的附图标记来表示与负载驱动装置2的组件相类似的负载驱动装置3的组件，并且省略其描述。

与负载驱动装置2的背栅控制单元17相比较，当电源10被反向连接时，负载驱动装置3的背栅控制电路17b使保护晶体管MN3的背栅以低阻抗被短路到输出端子OUT的电势，从而获得更加稳定的操作。

图5示出当电源被正常地连接时的负载驱动装置3的电路图。反向连接保护电路15b被耦合在输出晶体管T1的栅极和接地端子GND之间。反向连接保护电路15b包括保护晶体管MN3和电阻器(第一电阻器，例如，扩散电阻器)R3。保护晶体管MN3的源极/漏极中的一个被耦合到输出晶体管T1的栅极，并且其源极/漏极中的另一个和栅极被共同地耦合到接地端子GND。保护晶体管MN3的背栅通过电阻器R3被耦合到背栅控制电路17b。当电源10反向连接时，保护晶体管MN3的漏极被耦合到接地端子GND，并且其源极被耦合到输出晶体管T1的栅极。电阻器R3具有与上述电阻器R2相同的构造。电阻器R3具有被耦合到保护晶体管MN3的背栅的一个端子，和被耦合到背栅控制电路17b的另一端子。

背栅控制电路17b被提供在电阻器R3的另一端子、输出端子OUT、以及接地端子GND之间。在电源10被正常地连接的状态下，背栅控制电路17b将根据接地端子GND的电压的电压提供到保护晶体管MN3的背栅。同时，在电源10被反向连接的状态下，背栅控制电路17b将根据输出端子OUT的电压的电压提供到保护晶体管MN3的背栅。

背栅控制电路17b包括第一N型MOS晶体管MN8和第二N型MOS晶体管(第二晶体管)MN9。在电源10被正常地连接的状态下，第一N型MOS晶体管MN8是导通的。因此，第一N型MOS晶体管MN8将电源10的负极性侧电压VSS提供到保护晶体管MN3的背栅。这时，第二N型MOS晶体管MN9变成非导通。在第二示例性实施例中，第一N型MOS晶体管MN8通过限流电阻器R10被耦合到接地端子GND。然而，当电源10被正常地连接时，流过保护电阻器MN3的电流的量是可忽略的。因此，从接地端子GND到保护晶体管MN3的背栅的路径中的电压波动小到可以忽略的程度。

更加具体地，第一N型MOS晶体管MN8具有被耦合到电阻器R3的另一端子的源极、通过限流电阻器R10被耦合到接地端子GND的漏极、以及被耦合到电源端子PWR的栅极。第二N型MOS晶体管MN9具有被耦合到输出端子OUT的漏极、被耦合到电阻器R3的另一端子的源极、以及被耦合到限流电阻器R10和接地端子GND之间的节点的栅极。

为了更加详细地解释寄生元件，图6给出示出栅极放电电路14、反向连接保护电路15b、背栅控制电路17b、以及输出晶体管T1的截面图。通过与负载驱动装置2的附图标记相同的附图标记来表示与在图2的截面图中示出的负载驱动装置2的组件相类似的组件，并且省略其描述。

如图6中所示，使用P型扩散区域在N型半导体衬底上形成电阻器R3。在图6中所示的示例中，在电阻器R3的两端处，使用具有高杂质浓度的P⁺扩散区域形成电阻器连接端子。此外，使用连接连接端子的具有低杂质浓度的P^-扩散区域形成电阻器部分。

背栅控制电路17b的第二N型MOS晶体管MN9由具有与第一N型MOS晶体管MN8基本上相同的构造的元件组成。

此外，形成寄生双极晶体管Q7。寄生双极晶体管Q7具有用作第二N型MOS晶体管MN9的背栅的基极、用作第二N型MOS晶体管MN9中被耦合到电阻器R3的另一端子的N⁺扩散区域的发射极、以及用作N型半导体衬底的集电极。

接下来，将会描述当电源10被正常地连接时的负载驱动装置3的操作。在电源10被正常地连接的状态中，第一N型MOS晶体管MN8是导通的，并且第二N型MOS晶体管MN9是非导通的。结果，负极性侧电压VSS通过电阻器R3和限流电阻器R10被施加给保护晶体管MN3的背栅。在这样的情况下，被耦合在接地端子GND和输出晶体管T1的栅极之间的保护晶体管MN3没有变成导通。换言之，保护晶体管MN3被去激活。

这样，在负载驱动装置3中，负极性侧电压VSS被从接地端子GND提供到保护晶体管MN3的背栅，与利用第一示例性实施例的负载驱动装置2的情况一样。这允许寄生双极晶体管Q4至Q7保持非导通状态直到达到最大施加电压。简言之，由于没有电流流过寄生双极晶体管Q4至Q7，所以负载驱动装置3能够抑制消耗电流的增加。

接下来，将会描述当电源10被反向连接时的负载驱动装置3的操作。当电源10被反向连接时，寄生元件形成到组成栅极放电电路14、反向连接保护电路15b、以及背栅控制电路17b的元件。负载驱动装置3使这些寄生元件进入非导通状态，从而允许电流通过反向连接保护电路15b流到输出晶体管T1的栅极。图7示出当电源10被反向连接时的负载驱动装置的电路图。

如图7中所示，当电源10被反向连接时，电源10的正极性侧电压VB被施加给接地端子GND，并且电源10的负极性侧电压VSS被施加给电源端子PWR。这时，寄生二极管D3、D3a、以及D3b和寄生双极晶体管Q3作为寄生元件形成到反向连接保护电路15b。除了寄生二极管D8和D8a之外，寄生双极晶体管D9和D9a形成到背栅控制电路17b。形成到栅极放电电路14的寄生元件与图3中所示的电路的寄生元件相类似，因此省略其描述。

为了更加详细地解释这些寄生元件，图8给出示出栅极放电电路14、反向连接保护电路15b、背栅控制电路17b、以及输出晶体管T1的截面图。图8的截面图示出栅极放电电路14、反向连接保护电路15b、背栅控制电路17b、以及输出晶体管T1形成在单个N型半导体衬底上的示例。

如图8中所示，电阻器R2、电阻器R3、放电晶体管MN2、保护晶体管MN3、第一N型MOS晶体管MN8、第二N型MOS晶体管MN9、以及输出晶体管T1具有与图6中所示的负载驱动装置3的元件基本上相同的构造。

寄生二极管D3具有用作保护晶体管MN3的背栅的阳极，和用作保护晶体管MN3中耦合到输出晶体管T1的栅极的N⁺扩散区域的阴极。即，寄生二极管D3具有被连接到保护晶体管MN3的背栅的阳极，和被耦接到输出晶体管T1的栅极的阴极。

寄生二极管D3a具有被连接到背栅控制电路17b侧上的电阻器R3的端子的阳极，和被耦合到电源端子PWR的阴极。寄生二极管D3b具有被连接到保护晶体管MN3的背栅侧上的电阻器R3的端子的阳极，和被耦合到电源端子PWR的阴极。寄生双极晶体管Q3具有被连接到保护晶体管MN3中的输出晶体管T1的栅极侧上的N⁺扩散区域的集电极、被连接到保护晶体管MN3的背栅的基极、以及被耦合到电源端子PWR的发射极。

寄生二极管D9具有被连接到第二N型MOS晶体管MN9的背栅的阳极，和被连接到第二N型MOS晶体管MN9中被耦合到输出端子OUT的N⁺扩散区域的阴极。寄生二极管D9a具有被连接到第二N型MOS晶体管MN9的背栅的阳极，和被连接到N型半导体衬底的阴极。寄生二极管D8、D8a、D2、D2a、以及D2b和寄生双极晶体管Q2与图4中所示的相类似，因此省略其描述。

在这样的情况下，与利用第一示例性实施例的负载驱动装置2的情况一样，第一N型MOS晶体管MN8保持非导通状态。另一方面，第二N型MOS晶体管MN9保持导通状态。下面描述其理由。正极性侧电压VB被提供到第二N型MOS晶体管MN9的栅极。此外，第二N型MOS晶体管MN9的背栅通过电阻器R3被耦合到保护晶体管MN3的背栅。由于在这样的情况下寄生二极管D9被反向偏置，所以没有电流通过寄生二极管D9从输出端子OUT流到保护晶体管MN3的背栅。相反地，通过寄生二极管D9a提供负极性侧电压VSS。这使第二N型MOS晶体管MN9和保护晶体管MN3进入导通状态。

当电源10被反向连接时，第一N型MOS晶体管MN8没有变成导通直到输出晶体管T1变成导通。这防止寄生双极晶体管Q3引出通过保护晶体管MN3流到输出晶体管T1的栅极的电荷。

然而，当电源10被反向连接时，在输出晶体管T1导通之前，存在第二N型MOS晶体管MN9示出导通状态的时段。这时，形成从输出端子OUT到保护晶体管MN3的背栅的电流路径。

在这样的情况下，寄生二极管D3a的正向电压被保持在高电平(例如，大约0.7V)。然而，由于通过电阻器R3限制流过寄生二极管D3b的电流，所以正向电压被保持在低电平(例如，大约0.5V或者更低)。这防止寄生双极晶体管Q3在寄生二极管D3a和D3b的影响下变成导通。因此，防止寄生双极晶体管Q3引出通过保护晶体管MN3流到输出晶体管T1的栅极的电荷。

当电源10被反向连接时，高于输出晶体管T1的栅极电压的电压被施加给接地端子GND，从而使保护晶体管MN3进入正常导通状态。因此，通过从电源10的正极性侧电压VB减去保护晶体管MN3的导通电压获得的电压被施加给输出晶体管T1的栅极。这使输出晶体管T1进入导通状态。然后，输出晶体管T1保持导通状态。这样，在第二示例性实施例的负载驱动装置3中也能够获得与第一示例性实施例相同的效果。

[第三示例性实施例]

图9示出根据本发明的第三示例性实施例的负载驱动装置4的电路图。图10示出组成根据第三示例性实施例的负载驱动装置4的器件的截面图。图11示出在电源的反向连接时的负载驱动装置4的电路图。图12示出在电源的反向连接时的组成负载驱动装置4的器件的截面图。

负载驱动装置4是负载驱动装置2的修改示例，其中第一N型MOS晶体管MN8被替换为扩散电阻器(第一电阻器)R4。能够使用比负载驱动装置2更少数量的组件来实施负载驱动装置4的功能。

负载驱动装置4的背栅控制电路17c包括电阻器R4。更加具体地，电阻器R4具有被耦合到二极管D10的阳极的一个端子，和被耦合到保护晶体管MN3的背栅的另一个端子。寄生二极管D4a和D4b作为寄生元件形成到电阻器R4。其它的寄生元件与图1中所示的相类似，因此省略其描述。

更加具体地，寄生二极管D4a具有被连接到二极管D10的阳极侧上的电阻器R4的端子的阳极，和被连接到电源端子PWR的阴极。寄生二极管D4b具有被连接到保护晶体管MN3的背栅侧上的电阻器R4的端子的阳极，和被耦合到电源端子PWR的阴极。

接下来，将会描述负载驱动装置4的操作。在这样的情况下，保护晶体管MN3的背栅通过电阻器R4和电阻器R10被耦合到接地端子GND。因此，当电源10被正常地连接时，保护晶体管MN3示出非导通状态。此外，接地端子GND的电压(电源10的负极性侧电压)通过电阻器R4和电阻器R10被提供到寄生双极晶体管Q5和Q6的基极。因此，同样在电源10处于高压的状态下，寄生双极晶体管Q5和Q6示出非导通状态。此外，由于寄生二极管D4a和D4b被反向地偏置，所以寄生二极管D4a和D4b展示非导通状态。简言之，在当电源10被正常地连接时的待机状态下，没有电流流过寄生双极晶体管Q3。因此，负载驱动装置4能够抑制消耗电流的增加。

当电源10被反向地连接时，形成通过电阻器R10从接地端子GND到二极管D10的电流路径。同样，形成通过电阻器R10从接地端子GND到寄生二极管D4a的电流路径。在这样的情况下，二极管D10的阳极处的电压是正向电压(例如，0.7V)。类似地，还形成通过电阻器R10和电阻器R4从接地端子GND到寄生二极管D4b的电流路径。然而，在这样的情况下，通过电阻器R4来限制流过寄生二极管D4b的电流。因此，流过寄生二极管D4a的电流量小于流过寄生二极管D4b的电流量。具体地，寄生二极管D4b的正向电压(例如，0.5V)小于0.7V。因此，低电势被施加给保护晶体管MN3的背栅。结果，保护晶体管MN3变成导通。换言之，由于来自于接地端子GND的电荷通过保护晶体管MN3被提供到输出晶体管T1的栅极，所以输出晶体管T1变成导通。同时，寄生二极管D4b的正向电压是大约0.5V，因此寄生双极晶体管Q3变成非导通。这防止寄生双极晶体管Q3引出来自于输出晶体管T1的栅极的电荷，从而保持输出晶体管T1的导通状态。这样，在根据第三示例性实施例的负载驱动装置4中也能够获得与第一示例性实施例相同的效果。

如上所述，当电源10被反向连接时，根据本发明的示例性实施例的负载驱动装置使输出晶体管T1进入导通状态，从而抑制在输出晶体管中产生热并且防止负载驱动装置的损坏。此外，在当电源10被正常地连接时的待机状态下，即使当动力驱动装置以最大容许电源电压进行操作时，根据本发明的示例性实施例的负载驱动装置也能够保持寄生双极晶体管的非导通状态并且抑制消耗电流的增加。

本发明不限于上述示例性实施例，而是能够在不脱离本发明的范围的情况下以各种方式进行修改。虽然上述示例性实施例示出栅极放电电路、反向连接保护电路、背栅控制电路、以及输出晶体管被形成在单个半导体衬底上的示例，但是本发明不限于此。换言之，本发明不限于栅极放电电路、反向连接保护电路、背栅控制电路、以及输出晶体管被形成在单个半导体衬底上的构造。

本领域的技术人员能够根据需要组合第一、第二以及第三示例性实施例。

虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以在权利要求的精神和范围内以各种修改来实践，并且本发明并不限于上述示例。

此外，权利要求的范围不受到上述示例性实施例的限制。

此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中进行了修改亦是如此。

Claims (12)

1.一种负载驱动装置，包括：

输出晶体管，所述输出晶体管被耦合在第一电源线和输出端子之间，所述输出端子被构造为与负载相耦合；

保护晶体管，所述保护晶体管被提供在所述输出晶体管的栅极和第二电源线之间，并且当被耦合在所述第一电源线和所述第二电源线之间的电源的极性被倒置时使所述输出晶体管进入导通状态；以及

背栅控制电路，当所述电源的极性正常时，在待机模式下，所述背栅控制电路控制所述第二电源线和所述保护晶体管的背栅进入导通状态，当所述电源的极性被倒置时，所述背栅控制电路将根据所述第一电源线的电压的电压提供到所述保护晶体管的背栅，

其中所述背栅控制电路包括第一晶体管，所述第一晶体管根据所述第一电源线的电压控制所述第二电源线和所述保护晶体管的背栅之间的导通/非导通。

2.根据权利要求1所述的负载驱动装置，其中所述第一晶体管包括每一个均被耦合到所述保护晶体管的背栅的第一端子和背栅、被耦合到所述第一电源线的栅极、以及被耦合到所述第二电源线的第二端子。

3.根据权利要求1所述的负载驱动装置，其中所述输出晶体管、所述保护晶体管、以及所述背栅控制电路形成在N型半导体衬底上。

4.根据权利要求1所述的负载驱动装置，其中所述背栅控制电路进一步包括第二晶体管，所述第二晶体管根据所述第二电源线的电压控制所述输出端子和所述保护晶体管的背栅之间的导通/非导通。

5.根据权利要求2所述的负载驱动装置，其中所述背栅控制电路进一步包括第二晶体管，所述第二晶体管包括被耦合到所述输出端子的第一端子、被耦合到所述第一晶体管的背栅和第一端子的第二端子和背栅、以及被耦合到所述第二电源线的栅极。

6.根据权利要求1所述的负载驱动装置，进一步包括第一电阻器，所述第一电阻器被提供在所述背栅控制电路和所述保护晶体管的背栅之间。

7.根据权利要求6所述的负载驱动装置，其中所述第一电阻器用作扩散电阻器。

8.根据权利要求6所述的负载驱动装置，其中所述输出晶体管、所述保护晶体管、所述第一电阻器、以及所述背栅控制电路形成在N型半导体衬底上。

9.根据权利要求1所述的负载驱动装置，进一步包括：

限流电阻器，所述限流电阻器被提供在所述背栅控制电路和所述第二电源线之间；和

保护二极管，所述保护二极管具有被耦合到所述背栅控制电路和所述限流电阻器之间的连接节点的阳极，和被耦合到所述第一电源线的阴极。

10.根据权利要求2所述的负载驱动装置，进一步包括：

限流电阻器，所述限流电阻器被提供在所述背栅控制电路和所述第二电源线之间；和

保护二极管，所述保护二极管具有被耦合到所述背栅控制电路和所述限流电阻器之间的连接节点的阳极，和被耦合到所述第一电源线的阴极，

其中所述背栅控制电路的第一晶体管的第二端子被耦合到所述保护二极管和所述限流电阻器之间的连接节点。

11.根据权利要求1所述的负载驱动装置，进一步包括：

放电晶体管，所述放电晶体管被耦合在所述输出晶体管的栅极和源极之间，并且当所述输出晶体管进入非导通状态时使所述输出晶体管的栅极和源极进入导通状态。

12.根据权利要求11所述的负载驱动装置，进一步包括：

第二电阻器，所述第二电阻器被耦合在所述放电晶体管的背栅和所述输出晶体管的源极之间。