CN102054873B - 显示器及其薄膜晶体管阵列基板与薄膜晶体管 - Google Patents

Abstract

本发明是有关于一种显示器及其薄膜晶体管阵列基板与薄膜晶体管。该显示器，包括薄膜晶体管阵列基板、透光电极基板及配置于两者之间的显示介质层。薄膜晶体管阵列基板包括多个具有氧化物半导体层的薄膜晶体管，其中薄膜晶体管的栅极与栅绝缘层分别配置于基板上，且栅绝缘层覆盖住栅极。氧化物半导体层共形地覆盖于栅绝缘层上，并具有位在栅极上方的通道区。薄膜晶体管的源极与漏极分别配置于氧化物半导体层上，并位于通道区的两侧。由于氧化物半导体层的材质为可透光材质，因此在此显示器的制造工艺中，可省略氧化物半导体层的图案化制造工艺，以节省制造工艺成本并缩短制造工艺时间。

Description

显示器及其薄膜晶体管阵列基板与薄膜晶体管

技术领域

本发明涉及一种显示装置,特别是涉及一种具有不会因照光而产生漏电流之薄膜晶体管的显示器及其薄膜晶体管阵列基板与薄膜晶体管。

背景技术

反射式显示器是利用经过反射的入射光线做为显示器显示画面的光源。由于反射式显示器不需要配置背光光源，使得元件的耗电量(powerconsumpt ion)降低，且整个显示器在设计上可以较为轻薄，因此近年来已在显示器产业中受到高度重视。

另一方面，目前的显示器大多可依其驱动元件而分为有源与无源。一般有源显示器大多是以薄膜晶体管作为驱动元件，且由于非晶硅薄膜晶体管(amorphous silicon thin film transistor,a-Si TFT)的制造工艺简单，价格低廉，因此目前多以非晶硅薄膜晶体管作为有源显示器的驱动元件。

图1为公知有源显示器之单一像素中薄膜晶体管阵列基板的剖面示意图。请参照图1，在薄膜晶体管阵列基板100的制造工艺中，系先在基板102上形成栅极104，接着再形成覆盖住栅极104的栅绝缘层106。之后，在栅绝缘层106上形成非晶硅半导体层(图未示)。由于非晶硅半导体层不透光，为了增加此像素的开口率(aperture rat io)，接着必须移除部分的非晶硅半导体层，仅留下位于栅极104上方的部分作为通道层108。

之后，于栅绝缘层106上形成源极110与漏极112，以覆盖住部分的通道层108。此时，即大致完成薄膜晶体管101的制作。然后，在基板102上形成具有开口116的保护层114，以暴露出部分的漏极112。并且，在保护层114上形成像素电极118，且像素电极118系填入开口116内而与漏极112电性连接。

然而，由于非晶硅材料具有光电特性，因此若在反射式显示器中使用薄膜晶体管阵列100，则当环境光从薄膜晶体管101上方入射至通道层108时，会于通道层108内产生漏电流，使得薄膜晶体管阵列100发生不正常作动，导致显示器发生显示异常的问题。

为解决上述问题，公知系在通道层108上方形成金属遮光层(图未示)，以避免环境光照射到通道层108而产生漏电流。但是以此种方式避免薄膜晶体管101产生漏电流，必须在反射式显示器的制造工艺中多加一道光罩，并因此增加反射式显示器的制造工艺成本。

由此可见，上述现有的显示器及其薄膜晶体管阵列基板与薄膜晶体管在产品结构、制造方法(加工方法)与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的显示器及其薄膜晶体管阵列基板与薄膜晶体管,实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的薄膜晶体管存在的缺陷，而提供一种新的薄膜晶体管，所要解决的技术问题是使其源极与漏极之间的通道层(channel layer)不具光电特性，因而可避免在受光线照射时产生漏电流，非常适于实用。

本发明的另一目的在于，克服现有的薄膜晶体管阵列基板存在的缺陷，而提供一种新的薄膜晶体管阵列基板，所要解决的技术问题是使其可以利用光罩少且成本低的制造工艺制作而成，并具有不因受光照射而产生漏电流的薄膜晶体管，从而更加适于实用。

本发明的再一目的在于，克服现有的显示器存在的缺陷，而提供一种新的显示器，所要解决的技术问题是使其薄膜晶体管不会在受光照后产生漏电流，因而可改善其显示效能，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管，其包括栅极、栅绝缘层、源极、漏极及氧化物半导体层。栅极与栅绝缘层分别配置于第一基板上，且栅绝缘层覆盖住栅极。源极与漏极分别配置于栅绝缘层上方。氧化物半导体层共形地配置于源极及漏极上并完全覆盖源极及漏极。氧化物半导体层具有一通道区，通道区位于源极与漏极之间。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种薄膜晶体管阵列基板，包括第一基板、多条资料线、多条扫描线、多个上述的薄膜晶体管、保护层与多个像素电极。扫描线与资料线大致上垂直于彼此，而在第一基板上定义出多个像素区域。各薄膜晶体管配置在对应的像素区域内，并且与对应的资料线与扫描线电性连接。保护层覆盖在第一基板上，并且具有暴露出各薄膜晶体管的部分漏极的接触窗开口。这些像素电极分别配置在对应的像素区域内，并填入对应的接触窗开口而与对应的漏极电性连接。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种显示器，包括上述的薄膜晶体管阵列基板、透光电极基板以及配置在透光电极基板与薄膜晶体管阵列基板之间的显示介质层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

在本发明的一实施例中，上述的薄膜晶体管还包括第一欧姆接触层与第二欧姆接触层，其中第一欧姆接触层配置于源极与氧化物半导体层之间，第二欧姆接触层则是配置于漏极与氧化物半导体层之间。

借由上述技术方案，本发明显示器及其薄膜晶体管阵列基板与薄膜晶体管至少具有下列优点及有益效果：本发明是以氧化物半导体材料作为显示器的薄膜晶体管的通道层，而由于氧化物半导体不具光电特性，因此可避免薄膜晶体管在照光后产生漏电流的问题。此外，由于氧化物半导体层的材质为可透光材质，因此在本发明的显示器的制造工艺中，可省略氧化物半导体层的图案化制造工艺，以节省制造工艺成本并缩短制造工艺时间。

综上所述，本发明是有关于一种显示器及其薄膜晶体管阵列基板与薄膜晶体管。该显示器，包括薄膜晶体管阵列基板、透光电极基板及配置于两者之间的显示介质层。薄膜晶体管阵列基板包括多个具有氧化物半导体层的薄膜晶体管，其中薄膜晶体管的栅极与栅绝缘层分别配置于基板上，且栅绝缘层覆盖住栅极。氧化物半导体层共形地覆盖于栅绝缘层上，并具有位在栅极上方的通道区。薄膜晶体管的源极与漏极分别配置于氧化物半导体层上，并位于通道区的两侧。由于氧化物半导体层的材质为可透光材质，因此在此显示器的制造工艺中，可省略氧化物半导体层的图案化制造工艺，以节省制造工艺成本并缩短制造工艺时间。本发明在技术上有显著的进步，并具有明显的积极效果,诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1为公知有源显示器的单一像素中薄膜晶体管阵列基板的剖面示意图。

图2为本发明的一实施例中显示器的剖面示意图。

图3为本发明的另一实施例中显示器的剖面示意图。

图4为本发明的一实施例中薄膜晶体管阵列基板的示意图。

图5为图4的薄膜晶体管阵列基板在一实施例中的局部剖面示意图。

图6为图4的薄膜晶体管阵列基板在另一实施例中的局部剖面示意图。

图7为图4的薄膜晶体管阵列基板在另一实施例中的局部剖面示意图。

100、210：薄膜晶体管阵列基板

101、300：薄膜晶体管

102：基板

104、310：栅极

106、320：栅绝缘层

108：通道层

110、340：源极

112、350：漏极

114、214：保护层

116、217：开口

118、215：像素电极

200、201：显示器

211：第一基板

212：资料线

213：扫描线

216：像素区域

220：显示介质层

230：透光电极基板

232：第二基板

234：透明电极

236：彩色滤光膜

330：氧化物半导体层

332：通道区

370、380：欧姆接触层

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的显示器及其薄膜晶体管阵列基板与薄膜晶体管的具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

图2为本发明的一实施例中显示器的剖面示意图。请参照图2，显示器200包括薄膜晶体管阵列基板210、显示介质层220及透光电极基板230，其中透光电极基板230是位于薄膜晶体管阵列基板210上方，显示介质层220则是配置于透光电极基板230与薄膜晶体管阵列基板210之间。

透光电极基板230包括第二基板232与透明电极234。透明电极234配置于第二基板232上，并位于第二基板232与显示介质层220之间。而且，第二基板232的材质可以是玻璃或塑胶。在本实施例中，第二基板232的材质例如是聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene Naphthalate，PEN)或聚甲基丙烯酸甲酯(Polymethacrylate，PMMA)。

另一方面，显示介质层220可以是微胶囊电泳层(microcapsuleelectrophoretic layer)、微杯电泳层(microcup electrophoretic layer)、胆固醇型液晶层(cholesteric liquid crystal layer)、电湿润层(electro-wetting layer)或粉体移动层(quick response-liquid powderlayer)。

特别的是，在另一实施例中，透光电极基板230还可以包括彩色滤光膜(color filter film)236，其是配置于透明电极234与第二基板232之间，如图3所示。也就是说，图3所绘示之显示器201为彩色显示器。

图4为本发明的一实施例中薄膜晶体管阵列基板的示意图。请参照图4，薄膜晶体管阵列基板210包括第一基板211、多条资料线212、多条扫描线213、多个薄膜晶体管300、保护层214与多个像素电极215。其中，第一基板211的材质可以是玻璃或塑胶。在本实施例中，第一基板211的材质例如是与第二基板232的材质相同，如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二酯或聚甲基丙烯酸甲酯。换言之，图2所绘示的显示器200可以是可挠式显示器。

这些资料线212是相互平行地配置于第一基板211上，扫描线213则是大致与资料线212垂直地配置在第一基板211上，而与资料线212在第一基板211上定义出多个像素区域216。这些薄膜晶体管300是分别配置在对应的像素区域216内，并与对应的扫描线213及资料线212电性连接。以下将详述本实施例的薄膜晶体管300的结构。

图5为图4的薄膜晶体管阵列基板的局部剖面示意图。请参照图5，薄膜晶体管300包括栅极310、栅绝缘层320、氧化物半导体层330、源极340及漏极350。其中，栅极310与栅绝缘层320分别配置于第一基板211上，且栅绝缘层320覆盖住栅极310。氧化物半导体层330共形地覆盖于栅绝缘层320上，且其具有位在栅极310上方的通道区332。源极340与漏极350分别配置于氧化物半导体330上，并位于通道区332的两侧。请同时参照图4及图5，源极340电性连接至其所对应的资料线212，漏极350则是与配置在像素区域216内的像素电极215(见图4)电性连接。

栅极310的材质为金属材料或透明导电材料。以本实施例来说，栅极310的材质例如是钼或铬，且其厚度例如是2000埃(angstrom)。栅绝缘层320的材质例如是氧化硅，且其厚度例如是2000埃。氧化物半导体层330的材质例如是铟镓锌氧化物(IGZO)或铟锌氧化物(IZO)，且其厚度例如是900埃。源极340与漏极350的材质则可以与栅极310相同或不同，以本实施例来说，源极340与漏极350的材质可以是钼或铬，且其厚度例如是2000埃。

值得一提的是，为了降低源极340/漏极350与氧化物半导体层330之间的阻抗，在另一实施例中，薄膜晶体管300还可以包括欧姆接触层370与欧姆接触层380，其分别配置于源极340与氧化物半导体层330之间以及漏极350与氧化物半导体层330之间，如图6所示。特别的是，欧姆接触层370与欧姆接触层380的材质可以是导电性高于氧化物半导体层330的铟镓锌氧化物(IGZO)或铟锌氧化物(IZO)。详细来说，在薄膜晶体管300的制造工艺(即制程，以下均称为制造工艺)中，其例如是在单次镀膜制造工艺中，以不同通氧量来同时制成氧化物半导体层330、欧姆接触层370与欧姆接触层380。

需要注意的是，本发明并不将氧化物半导体层330的位置限定在栅绝缘层320与源极340/漏极350之间，在另一实施例中，源极340与漏极350是配置于栅绝缘层320上，而氧化物半导体层330则是共形地覆盖于源极340与漏极350上，并使其通道区332位在源极340与漏极350之间，如图7所示。由于此实施例先在栅绝缘层320上形成源极340与漏极350，之后再在源极340与漏极350上形成氧化物半导体层330，因此可避免氧化物半导体层330在源极340与漏极350的图案化制造工艺中因蚀刻不当而受损的问题。

而且，在图7所示的实施例中，薄膜晶体管300同样也可以包括前述实施例所述的欧姆接触层370与欧姆接触层380。

在前述这些实施例中，由于氧化物半导体层330不具光电特性，因此即使环境光从薄膜晶体管300上方入射至氧化物半导体层330，薄膜晶体管300也不会发生漏电流的问题。特别的是，由于构成氧化物半导体层330的材质可透光，因此在本发明的薄膜晶体管阵列基板210的制造工艺中，不需要移除部分的氧化物半导体层330也不会对其所对应的像素区域内的开口率(aperture ratio)造成影响。换言之，本发明的薄膜晶体管阵列基板210的制造工艺与公知的薄膜晶体管阵列基板100的制造工艺相较之下，不但制造工艺简单且生产成本低。

请再次参照图5，薄膜晶体管阵列基板210中的保护层214是配置于第一基板211上，并具有多个开口217(图中仅绘出一个)。这些开口217是分别对应至各像素区域216，以暴露出其所对应的像素区域216内的薄膜晶体管300的漏极350的一部分。值得一提的是，本实施例的保护层214的材质例如是树脂，而其例如是以自旋涂布(spin coating)的方式形成在第一基板211上，因而具有较佳的平坦化效果。另外，保护层214的厚度约为2.5微米。

像素电极215是分别配置在其所对应的像素区域216内，并填入保护层214的开口217内而与漏极350电性连接。在本实施例中，像素电极215的材质例如是铟锌氧化物(ITO)、铟锡氧化物(IZO)或其他的金属导电材料，而其厚度例如是500埃。

综上所述，本发明具有下列优点：

1.本发明是以氧化物半导体材料作为显示器的薄膜晶体管的通道层，而由于氧化物半导体不具光电特性，因此可避免薄膜晶体管在照光后产生漏电流的问题。

2.由于氧化物半导体层可在室温下成膜，因而能够直接在耐热度不佳的塑胶基板上完成制造工艺。换言之，在具可挠性的显示器的制造工艺中，以具有氧化物半导体层的薄膜晶体管作为驱动元件可简化制造工艺并降低成本。

3.由于氧化物半导体层的材质为可透光材质，因此在本发明的显示器的制造工艺中，可省略氧化物半导体层的图案化制造工艺，以节省制造工艺成本并缩短制造工艺时间。

4.本发明可利用树脂来作为薄膜晶体管阵列基板上的保护层，因而可获得良好的平坦化效果。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (6)

1.一种薄膜晶体管，其特征在于包括：

一栅极，配置于一第一基板上；

一栅绝缘层，配置于该第一基板上并覆盖该栅极；

一源极，配置于该栅绝缘层上方；

一漏极，配置于该栅绝缘层上方；以及

一氧化物半导体层，共形地配置于该源极及该漏极上，该氧化物半导体层具有一通道区，该通道区位于该源极与该漏极之间；

其中，该源极与该漏极都具有面向该氧化物半导体层的顶面、面向该栅绝缘层的底面以及连接于该顶面与该底面且远离该通道区的侧面，而该氧化物半导体层更覆盖该源极与该漏极的所述侧面。

2.如权利要求1所述的薄膜晶体管，其特征在于还包括：

一第一欧姆接触层，配置于该源极与该氧化物半导体层之间；以及

一第二欧姆接触层，配置于该漏极与该氧化物半导体层之间。

3.一种薄膜晶体管阵列基板，其特征在于包括：

一第一基板；

多条资料线，彼此平行地配置于该第一基板上；

多条扫描线，配置于该第一基板上，且该些扫描线彼此平行且垂直该些资料线，而在该第一基板上定义出多个像素区域；

多个薄膜晶体管，分别配置于对应的该些像素区域其中之一内，并与对应的该些资料线其中之一及对应的该些扫描线其中之一电性连接，各该薄膜晶体管包括一栅极、一栅绝缘层、一氧化物半导体层、一源极及一漏极；该栅极配置于该第一基板上；该栅绝缘层配置于该第一基板上并覆盖该栅极；该氧化物半导体层共形地配置于该源极及该漏极上，且该氧化物半导体层具有一通道区，位于该栅极上方；该源极配置于该栅绝缘层上方，并位于该通道区的一侧；该漏极配置于该栅绝缘层上方，并位于该通道区的另一侧；该源极与该漏极都具有面向该氧化物半导体层的顶面、面向该栅绝缘层的底面以及连接于该顶面与该底面且远离该通道区的侧面，而该氧化物半导体层更覆盖该源极与该漏极的所述侧面；

一保护层，覆盖于该第一基板上，且该保护层具有分别暴露出该些漏极的部分的多个接触窗开口；以及

多个像素电极，分别配置于对应的该些像素区域其中之一内，且各该像素电极填入对应的该接触窗开口内而与对应的该漏极电性连接。

4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于其中各该薄膜晶体管还包括：

一第一欧姆接触层，配置于该源极与该氧化物半导体层之间；以及

一第二欧姆接触层，配置于该漏极与该氧化物半导体层之间。

5.一种显示器，其特征在于包括：

一薄膜晶体管阵列基板，其包括一第一基板、多条资料线、多条扫描线、多个薄膜晶体管、一保护层以及多个像素电极；该些条资料线彼此平行地配置于该第一基板上；该些扫描线配置于该第一基板上，且该些扫描线彼此平行且垂直该些资料线，而于该第一基板上定义出多个像素区域，该些薄膜晶体管分别配置于对应的该些像素区域其中之一内，并与对应的该些资料线其中之一及对应的该些扫描线其中之一电性连接；各该薄膜晶体管包括一栅极、一栅绝缘层、一氧化物半导体层、一源极以及一漏极；该栅极配置于该第一基板上；该栅绝缘层配置于该第一基板上并覆盖该栅极；该氧化物半导体层共形地配置于该源极及该漏极上，且该氧化物半导体层具有一通道区，位于该栅极上方；该源极配置于该栅绝缘层上方，并位于该通道区的一侧；该漏极配置于该栅绝缘层上方，并位于该通道区的另一侧；该保护层覆盖于该第一基板上，且该保护层具有分别暴露出该些漏极的部分的多个接触窗开口；该些像素电极分别配置于对应的该些像素区域其中之一内，且各该像素电极填入对应的该接触窗开口内，而与对应的该漏极电性连接；该源极与该漏极都具有面向该氧化物半导体层的顶面、面向该栅绝缘层的底面以及连接于该顶面与该底面且远离该通道区的侧面，而该氧化物半导体层更覆盖该源极与该漏极的所述侧面；

一透光电极基板，包括一第二基板以及一透明电极，该第二基板配置于该薄膜晶体管阵列基板上方，该透明电极配置于该第二基板上，并位于该薄膜晶体管阵列基板与该第二基板之间；以及

一显示介质层，配置于该薄膜晶体管阵列基板与该透光电极基板之间。

6.如权利要求5所述的显示器，其特征在于其中各该薄膜晶体管还包括：

一第一欧姆接触层，配置于该源极与该氧化物半导体层之间；以及

一第二欧姆接触层，配置于该漏极与该氧化物半导体层之间。

Images