CN102024809B - 具有电容器结构的集成电路器件及其制作方法 - Google Patents
具有电容器结构的集成电路器件及其制作方法 Download PDFInfo
- Publication number
- CN102024809B CN102024809B CN2009101959683A CN200910195968A CN102024809B CN 102024809 B CN102024809 B CN 102024809B CN 2009101959683 A CN2009101959683 A CN 2009101959683A CN 200910195968 A CN200910195968 A CN 200910195968A CN 102024809 B CN102024809 B CN 102024809B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- tungsten silicide
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 239000003989 dielectric material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 57
- 238000000137 annealing Methods 0.000 claims description 13
- 206010010144 Completed suicide Diseases 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000012212 insulator Substances 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种具有电容器结构的集成电路器件及其制作方法，所述器件具有衬底，例如硅晶片、绝缘物上的硅、外延晶片。该器件具有覆在衬底上的电介质材料层以及覆在电介质材料层上的多晶硅栅层。该器件具有覆在多晶硅栅层上的硅化钨层，作为下电容器极板。该器件具有覆在硅化钨层上的第一氧化物层，氮化物层覆在第一氧化物层上，第二氧化物层覆在氮化物层上以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质。该器件还具有覆在第二氧化物层上的上电容器极板。
Description
技术领域
本发明涉及集成电路以及用于制作半导体器件的加工方法。更具体地说，本发明提供了一种制作用于片上系统集成电路的电容器的方法和得到的结构。虽然本发明是根据一种普通应用来描述的，但是可以存在其它应用(例如，动态随机存取存储器、静态随机存取存储器(SRAM)、专用集成电路器件(SAIC)、微处理器、微控制器以及闪存器件)。
背景技术
集成电路或“IC”已经从在单个硅芯片上制造的少数互连器件发展成为数以百万计的器件。传统IC具有的性能和复杂度已经远远超出了最初的预想。为了在复杂度和电路密度(即，能够封装在给定芯片区域内的器件数目)方面实现改善，最小器件特征尺寸(也被称为器件“几何形状”)随着IC的更新换代而变得更小。现在，半导体器件是以小于1/4微米的特征尺寸而制造的。
不断增长的电路密度已不仅仅提高了IC的复杂度和性能，而且还向消费者提供了较低成本的部件。一套IC制造设备可能要花费数百万甚至数亿美元。每套制造设备有一定的晶片生产量，并且每个晶片将在其上有一定数量的IC。因此，通过使单个IC器件更小，可以在每个晶片上制造更多的器件，进而提高制造设备的产量。将器件做得更小非常具有挑战性，因为在IC制造中采用的每道处理都存在极限。也就是说，给定的工艺通常只能处理到一定的特征尺寸，之后要么需要改变工艺，要么需要改变器件布局。
集成电容器器件有一种局限性的例子。这样的电容器通常因为模拟特征而被传统的芯片产品中的高电压液晶显示(通常称为LCD)控制器系统所需要。这样的电容器器件应当经得起高电压。即，这样的电容器器件的击穿电压通常必须很高。不幸的是，传统的用于集成应用的电容器器件存在局限性。较高的击穿电压通常很难实现。这些以及其它的局限性在本说明书中，尤其在以下的陈述中会被描述。
从上文可以看出，需要一种改进的用于制作半导体器件的技术。
发明内容
根据本发明，提供了一种用于制作半导体器件的技术。更具体地说，本发明提供了一种制作用于片上系统集成电路的电容器的方法和得到的结构。虽然本发明是根据一种普通应用来描述的，但是可以存在其它应用(例如，动态随机存取存储器、静态随机存取存储器(SRAM)、专用集成电路器件(SAIC)、微处理器、微控制器以及闪存器件)。
在一个特定实施例中，本发明提供了一种具有电容器结构的集成电路器件。该器件具有衬底，例如，硅晶片，绝缘体上硅(SOI)，外延晶片(epitaxial wafer)。该器件具有电介质材料层(例如，氧化硅、氮氧化硅、氮化硅)和多晶硅栅层，电介质材料层覆在衬底上，并且多晶硅栅层覆在电介质材料层上。该器件具有硅化钨层和第一氧化物层，硅化钨层覆在多晶硅栅层上，并且第一氧化物层覆在硅化钨层上，氮化物层覆在第一氧化物层上，第二氧化物层覆在氮化物层上，以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质。该器件还具有上电容器极板，上电容器极板覆在第二氧化物层上。
在替代的特定实施例中，本发明提供了一种制作例如高电压芯片、芯片系统之类的集成电路器件的方法。该方法包括提供半导体衬底和在衬底上形成电介质材料层，该方法还包括在电介质材料层上形成多晶硅栅层以及在多晶硅栅层上沉积硅化钨层，该方法包括对硅化钨层进行退火以使得该硅化钨层进一步结晶化，以及图案化硅化钨层和多晶硅栅层以定义电容器结构的下电极(下电容器极板)，该方法对图案化的下电极进行退火以进一步稳定图案化的硅化钨层的一个或多个边缘上的一个或多个晶粒，以及在稳定的硅化钨层上形成电容器电介质。该方法在硅化钨层上形成第一氧化物层，在第一氧化物层上形成氮化物层，以及在600℃到850℃的温度范围内在氮化物层上沉积第二氧化物层，以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质，该温度范围保持图案化的硅化钨层完全不被氧化。该方法然后在第二氧化物层上形成上电容器极板，以形成电容器结构。
在另一个替代实施例中，本发明提供一种制作集成电路器件的方法。该方法包括提供半导体衬底以及在衬底上形成电介质材料层，该方法包括在电介质材料层上形成多晶硅栅层以及在多晶硅栅层上沉积硅化钨层，该方法对硅化钨层进行退火以使得硅化钨层进一步结晶化，以及图案化硅化钨层和多晶硅栅层以定义电容器结构的下电极，图案化的下电极被退火以进一步稳定图案化的硅化钨层的一个或多个边缘上的一个和或多个晶粒，该方法接着在硅化钨层上形成厚度在5至40纳米范围内的第一氧化物层，以及在第一氧化物层上形成厚度在5至40纳米范围内的氮化物层，在600℃至850℃的温度范围内在氮化物层上沉积厚度在5至40纳米范围内的第二氧化物层，以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质，所述温度范围保持图案化的硅化钨层完全不被氧化，在第二氧化物层上形成上电容器极板，从而形成电容器结构。在一个实施例中，上电容器极板具有大于0.6微米的特征长度。该电容器结构特征在于击穿电压大于30伏特。在一些实施例中，该电容器结构被设置在能够承受大于18伏特的电压的高电压设备中。
相对于传统技术，通过本发明实现了许多益处。例如：本技术使得容易使用依赖传统技术的工艺。在一些实施例中，本方法提供了每个晶片上的管芯的更高的器件产率。另外，本方法提供了可与传统制作技术兼容的制作方法，而无需实质上对传统的设备和制作方法进行修改。优选地，本发明能被应用在多种应用中，例如存储器、ASIC、微处理器和其它器件。优选地，本发明提供了一种制作用于高电压应用的改进的集成电容器结构的方法。这样的高电压应用通常要求诸如30伏特或更高的电压。根据实施例，可实现这些益处中的一个或多个。这些以及其它优点将在本说明书，尤其是在以下的陈述中被更详细的描述。
参考以下详细的描述以及附图，可以更加全面地了解本发明的各种其它目的、特征和优点。
附图说明
图1示出根据本发明的一个实施例的利用横截面简图所描述的制作用于集成电路器件的电容器结构的方法；
图2至图3为示出根据本发明的一个实施例的实验结果的简图。
具体实施方式
根据本发明，提供了用于制作半导体器件的技术。更具体地说，本发明提供了一种制作用于片上系统集成电路的电容器结构的方法和得到的结构。虽然本发明是根据一种普通应用来描述的，但是可以存在其它应用(例如，动态随机存取存储器、静态随机存取存储器(SRAM)、专用集成电路器件(SAIC)、微处理器以及微控制器、闪存器件)。
根据本发明的一个实施例的一种制作电容器结构的方法被简述如下：
1.提供衬底，该衬底可以是半导体衬底，例如，硅晶片；
2.在衬底上形成电介质材料层(或其它电介质膜)；
3.在电介质材料层上形成多晶硅栅层；
4.在多晶硅栅层上沉积初始结晶状态的硅化钨层；
5.对硅化钨层进行退火，以使得硅化钨层进一步结晶化；
6.图案化硅化钨层和多晶硅栅层，以定义电容器结构的下电极(下电容器极板)；
7.对图案化的下电极进行退火，以进一步稳定图案化的硅化钨层的一个或多个边缘上的一个或多个晶粒；
8.在硅化钨层上形成一定厚度的第一氧化物层；
9.在第一氧化物层上形成氮化物层；
10.在氮化物层上形成第二氧化物层，以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质；在形成三明治的第一氧化物层-氮化物层-第二氧化物层结构的过程中，保持图案化的硅化钨层的温度以使其完全不被氧化；
11.在第二氧化物层上形成上电容器极板，从而形成电容器结构；
12.按照需要，执行其它步骤。
以上步骤序列提供了一种根据本发明的一个实施例制作电容器结构的方法。如所示的，这些步骤包含对硅化钨层进行处理，以改善电容器结构的性能。贯穿说明书以及具体地根据下面描述的附图可以找到本发明的进一步的细节。
图1示出根据本发明的一个实施例的利用横截面简图所描述的制作用于集成电路器件的电容器结构的方法。这些示图仅仅是示例性的，在这里其不应不适当地限制权利要求的范围。本领域的普通技术人员将会认识到许多其它变形、修改和替代。如所示的，该方法开始于提供半导体衬底100，例如，硅衬底，绝缘体上硅，外延硅晶片。半导体衬底有一上表面，该上表面通常具有电介质材料层101。电介质材料可以为二氧化硅、氮化硅、氮氧化硅，等等，优选的，电介质材料为高质量并且没有针孔的材料，等等。该方法包括在电介质材料层上形成多晶硅栅层103。该多晶硅栅层通常使用化学气相沉积处理沉积而成。该多晶硅栅层还被掺入一定的杂质以降低其电阻率。掺杂可以利用注入、扩散以及原位掺杂(in-situdoping)技术来实现。该多晶硅通常具有磷(P)掺杂物，其掺杂范围为1021原子/cm3到1022原子/cm3。
该方法在多晶硅栅层上沉积硅化钨层105(或类似的硅化物层)。如所示的，硅化钨具有晶体结构111和109，等等。这些晶体中的每一个还可能有导致表面粗糙的突出物113。该方法对硅化钨层进行退火，以使得硅化钨层进一步结晶化。该退火通常使用在700℃至950℃的温度范围内的快速热退火处理来实现。此外，在优选实施例中，该退火处理被执行10秒至200秒。快速热退火处理也可以由诸如炉管之类的其它热处理来代替。硅化钨层的进一步结晶化降低了表面粗糙程度并且还减少了硅化钨层的颗粒状结构(granular structure)。
参考标记箭头200，该方法对结合的硅化钨层和多晶硅栅层进行图案化，以定义电容器结构的下电极。传统的掩模及刻蚀技术被应用于对这些层进行图案化。如所示的，示出了一个图案化的边缘201。对图案化的下电极进行退火205，以进一步稳定图案化的硅化钨层的一个或多个边缘上的一个或多个晶粒。优选地，利用快速热退火。在一个优选实施例中，该退火发生在700℃至950℃的温度范围内，持续时间范围为从10秒至200秒。此热处理使得可能出现在后面阶段中的可能的晶粒成长发生在本阶段，以使得将要沉积于上面的电容器电介质层以稳定的多晶粒(poly-grain)WSi层用做下电极。如所示的，每一个晶体203都已经被稳定。
参考标记箭头300，本方法然后形成作为电容器电介质的组合层。在此，本方法在硅化钨层307上形成厚度在5至40纳米范围内的第一氧化物层301。本方法还在第一氧化物层上形成厚度在5至40纳米范围内的氮化物层303。在600℃至850℃的温度范围内在氮化物层上沉积厚度在5至40纳米范围内的第二氧化物层305。第一氧化物层、氮化物层以及第二氧化物层的组合形成了三明治的第一氧化物层-氮化物层-第二氧化物层结构(ONO)的电容器电介质。优选的，利用传统的氧化处理方法使用含氧气体在600℃至850℃的温度范围内形成第二氧化物层。该第一氧化物层-氮化物层-第二氧化物层结构还覆盖了多晶硅层的边缘。优选的，这些层的处理温度范围保持图案化的硅化钨层完全不被氧化。所述第一氧化物层和第二氧化物层的材料例如是氧化硅，形成所述氧化硅的材料例如是硅烷和氧气。所述氮化物层的材料例如是氮化硅。
现在参考标号400，本方法在三明治结构上形成上电容器层。本实施例中，利用多晶硅层来制备上电容器层，该上电容器层利用化学气相沉积工艺来沉积。所述多晶硅层通常是利用化学气相沉积工艺形成的，所述多晶硅层还可以使用杂质进行掺杂，以降低其电阻率，掺杂可以使用注入、扩散以及原位掺杂技术来实现。多晶硅层通常具有磷(P)掺杂物，其掺杂范围从1021原子/cm3到1022原子/cm3。随后，上电容器层被图案化以形成最终电容器结构403的上电容器极板401。该电容器结构的特征在于在7000μm2的测试面积上具有高于30伏特的击穿电压(breakdownvoltage)。贯穿说明书，尤其是下面的描述，可以找到一些测试结果的进一步的细节。
图2至图3为根据本发明的一个实施例的示出实验结果的简图。这些实验结果是利用根据本发明的电容器结构提供的。这些电容器结构是通过上述方法构造的。通过本发明的电容器结构可以实现改善的结果。如所示的，图2示出对于若干晶片以纵轴的击穿电压相对横轴的晶片编号(晶片ID)而绘制的图。如所示的，击穿电压高于30伏特，并且显示对于一定的样本大小，中心在40伏特。该样本大小为7000μm2的电容器大小。图3示出单位面积的电容(左纵轴)以及漏电电流(右纵轴)相对于横轴上的晶片编号(晶片ID)而绘制的图。如所示的，圆圈符号表示7000μm2的电容为1fF/μm2，而黑方块符号则表示7000um2的电容器在10伏特时漏电电流小于10fA/μm2。这些示图仅作为示例，在这里其不应不适当地限制权利要求的范围。本领域的普通技术人员将会认识到许多变形、修改和替代。
虽然根据特定实施例进行了如上的描述，但是可以有其它的修改、替代和变形。例如，可以使用硼来做杂质，但也可以使用其它的例如砷之类的掺杂物。还应该理解，这里所描述的示例和实施例仅用于说明的目的，而本领域的技术人员根据它们可以想到各种修改或改变，这些修改或改变都被包括在本申请的精神与范围和所附权利要求的范围之内。
Claims (9)
1.一种制作具有电容器结构的集成电路器件的方法，所述方法包括：
提供衬底；
在所述衬底上形成电介质材料层；
在所述电介质材料层上形成多晶硅栅层；
在所述多晶硅栅层上沉积硅化钨层；
对所述硅化钨层进行退火，以使得所述硅化钨层进一步结晶化；
图案化所述硅化钨层和所述多晶硅栅层，以定义电容器结构的下电极；
对图案化的下电极进行退火，以进一步稳固所述图案化的硅化钨层的一个或多个边缘上的一个或多个晶粒；
在所述硅化钨层上形成第一氧化物层；
在所述第一氧化物层上形成氮化物层；
在600℃到850℃的温度范围内在所述氮化物层上沉积第二氧化物层，所述第一氧化物层-氮化物层-第二氧化物层结构构成电容器电介质，所述温度范围保持所述图案化的硅化钨层完全不被氧化；以及
在所述第二氧化物层上形成上电容器极板；
图案化所述第一氧化物层、所述氮化物层、所述第二氧化物层和所述上电容器极板，以形成电容器结构。
2.如权利要求1所述的方法，其中，所述图案化的上电容器极板具有大于0.6微米的特征长度。
3.如权利要求1所述的方法，其中，所述上电容器极板包含多晶硅材料。
4.如权利要求1所述的方法，其中，所述第一氧化物层是在600℃至850℃的温度范围内形成的。
5.如权利要求1所述的方法，其中，所述电容器结构被设置在高电压器件中，所述高电压器件能够承受大于18伏特的电压。
6.如权利要求1所述的方法，其中，对所述硅化钨层进行退火是在快速热退火处理中在700℃至950℃的温度范围内持续10至200秒的时间。
7.如权利要求1所述的方法，其中，对所述图案化的硅化钨层进行退火是在快速热退火处理中在700℃至950℃的温度范围内持续10至200秒的时间。
8.如权利要求1所述的方法，其中，所述电容器的特征在于击穿电压大于30伏特。
9.一种用于制作集成电路器件的方法，所述方法包括：
提供衬底；
在所述衬底上形成电介质材料层；
在所述电介质材料层上形成多晶硅栅层；
在所述多晶硅栅层上沉积初始结晶状态的硅化钨层；
对所述硅化钨层进行退火，以使得所述硅化钨层从所述初始结晶状态进一步结晶化；
图案化所述硅化钨层和所述多晶硅栅层，以定义电容器结构的下电极；
对图案化的下电极进行退火，以进一步稳固所述图案化的硅化钨层的一个或多个边缘上的一个或多个晶粒；
在所述硅化钨层上形成厚度在5至40纳米范围内的第一氧化物层；
在所述第一氧化物层上形成厚度在5至40纳米范围内的氮化物层；
在600℃至850℃的温度范围内、在所述氮化物层上沉积厚度在约5至40纳米范围内的第二氧化物层，以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质，其中，所述温度范围保持所述图案化的硅化钨层完全不被氧化；
在所述第二氧化物层上形成上电容器极板，以形成所述电容器结构；
其中，所述电容器结构的特征在于在7000μm2的测试面积上的击穿电压大于30伏特。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101959683A CN102024809B (zh) | 2009-09-15 | 2009-09-15 | 具有电容器结构的集成电路器件及其制作方法 |
| US12/845,651 US8269311B2 (en) | 2009-09-15 | 2010-07-28 | Multilayer oxide on nitride on oxide structure and method for the manufacture of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101959683A CN102024809B (zh) | 2009-09-15 | 2009-09-15 | 具有电容器结构的集成电路器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102024809A CN102024809A (zh) | 2011-04-20 |
| CN102024809B true CN102024809B (zh) | 2013-05-08 |
Family
ID=43729668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101959683A Expired - Fee Related CN102024809B (zh) | 2009-09-15 | 2009-09-15 | 具有电容器结构的集成电路器件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8269311B2 (zh) |
| CN (1) | CN102024809B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931239B (zh) | 2011-08-10 | 2016-12-21 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5694625B2 (ja) * | 2006-04-13 | 2015-04-01 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体記憶装置 |
| DE102007045074B4 (de) * | 2006-12-27 | 2009-06-18 | Hynix Semiconductor Inc., Ichon | Halbleiterbauelement mit Gatestapelstruktur |
-
2009
- 2009-09-15 CN CN2009101959683A patent/CN102024809B/zh not_active Expired - Fee Related
-
2010
- 2010-07-28 US US12/845,651 patent/US8269311B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8269311B2 (en) | 2012-09-18 |
| CN102024809A (zh) | 2011-04-20 |
| US20110062551A1 (en) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150194480A1 (en) | Compressive Polycrystalline Silicon Film and Method of Manufacture Thereof | |
| KR102314131B1 (ko) | 강유전체 커패시터 소자 및 그 제조 방법 | |
| CN111081767B (zh) | 晶体管及其制造方法 | |
| US8053296B2 (en) | Capacitor formed on a recrystallized polysilicon layer | |
| US8946044B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9379178B2 (en) | Manufacturing method of semiconductor device comprising a capacitor element | |
| TWI569330B (zh) | 用於電晶體裝置之改良應力記憶技術 | |
| US8710626B2 (en) | Semiconductor device having trapezoidal shaped trenches | |
| TWI227362B (en) | Liquid crystal display manufacturing process and polysilicon layer forming process | |
| US20110309417A1 (en) | Method for Reshaping Silicon Surfaces with Shallow Trench Isolation | |
| TW557568B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US8742542B2 (en) | Method and device for a dram capacitor having low depletion ratio | |
| CN102024809B (zh) | 具有电容器结构的集成电路器件及其制作方法 | |
| TW201820427A (zh) | 半導體元件的製造方法 | |
| US20240154035A1 (en) | Semiconductor apparatus and forming method for ferroelectric thin film | |
| Florent et al. | From planar to vertical capacitors: A step towards ferroelectric V-FeFET integration | |
| CN111933612B (zh) | 一种半导体结构的制造方法 | |
| US8748260B2 (en) | Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits | |
| US9391133B2 (en) | Capacitor and preparation method thereof | |
| TW201501209A (zh) | 半導體裝置及其製造方法 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| US20050269598A1 (en) | Silicon barrier capacitor device structure | |
| US8685826B2 (en) | Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits | |
| JP4659772B2 (ja) | 半導体素子の製造方法 | |
| US20190245056A1 (en) | Ferroelectric devices free of extended grain boundaries |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20130121 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130121 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130508 Termination date: 20190915 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |