CN101944386A - 识别闪速存储器中错误数据的控制电路及存储系统与方法 - Google Patents

Abstract

本发明公开了一种识别闪速存储器中错误数据的控制电路及存储系统与方法；闪速存储器控制电路，其包括微处理器单元、用以连接闪速存储器的第一接口单元、用以连接电脑主机的第二接口单元、错误校正单元、存储器管理单元以及标记单元。存储器管理单元会将闪速存储器的每一页面区分为多个数据字节区和对应数据字节区的多个冗余字节区与多个错误校正字节区，其中每一数据字节区具有多个扇区以存储多个扇区数据。此外，标记单元会在冗余字节区中存储对应每一扇区数据的数据正确性标记，以记录每一扇区数据的状态。因此，闪速存储器控制器可通过错误校正码及数据正确性标记来有效地识别闪速存储器中错误数据。

Description

识别闪速存储器中错误数据的控制电路及存储系统与方法

技术领域

本发明涉及一种闪速存储器控制电路，且特别涉及一种能够识别闪速存储器中错误数据的闪速存储器控制器以及其闪速存储器存储系统与识别闪速存储器中错误数据的方法。

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于闪速存储器(Flash Memory)具有数据非易失性、省电、体积小与无机械结构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。固态硬盘就是一种以NAND闪速存储器作为存储媒体的存储装置。

在闪速存储器存储装置的设计上一般都会使用错误校正电路(ErrorCorrecting Circuit)来验证闪速存储器存储系统中所存储的数据是否正确。具体来说，当与闪速存储器存储装置连接的电脑主机传送欲写入的数据至闪速存储器存储装置时，闪速存储器存储装置中的错误校正电路会对应的产生一错误校正码(Error Correcting Code)并且闪速存储器存储装置中的控制电路会将欲写入的数据与所产生的错误校正码写入至闪速存储器存储装置的闪速存储器中。之后，当电脑主机欲从闪速存储器存储装置中读取此数据时，控制电路会从闪速存储器中读取此数据及对应的错误校正码并且由错误校正电路依据此数据及对应的错误校正码执行一错误校正程序以确保数据的正确性。例如，当数据正确时，控制电路会将所读取的数据传送给电脑主机；当数据存有错误字节时，错误校正电路所执行的错误校正程序会尝试进行错误校正，其中若存有的错误字节数在可被校正的范围内时，则错误字节会被校正并且控制电路会将已错误校正的正确数据会被传送给电脑主机，反之，若存有的错误字节数超过可校正的范围时，则控制电路会将告知电脑主机此数据已遗失。

此外，一般来说，闪速存储器存储装置中的闪速存储器会具有多个物理区块，闪速存储器存储装置的闪速存储器控制器会将此些物理区块逻辑地分组为系统区(system area)、数据区(data area)、备用区(spare area)与取代区(replacement area)以进行操作与管理。具体来说，系统区的物理区块是用以存储闪速存储器存储装置的相关重要信息，而取代区的物理区块是用以取代数据区或备用区中已损坏的物理区块损坏，因此在一般存取状态下，主机系统是无法存取系统区与取代区中的物理区块。至于归类为数据区的物理区块中会存储由写入指令所写入的有效数据，而备用区中的物理区块是用以在执行写入指令时替换数据区中的物理区块。具体来说，当闪速存储器存储装置接受到主机系统的写入指令而欲对数据区的物理区块进行写入时，闪速存储器存储装置会从备用区中提取一物理区块并且将在数据区中欲写入的物理区块中的有效旧数据与欲写入的新数据写入至从备用区中提取的物理区块中并且将已写入新数据的物理区块逻辑地关联为数据区，并且将原本数据区的物理区块进行抹除并逻辑地关联为备用区。为了能够让主机系统能够顺利地存取以轮替方式存储数据的物理区块，闪速存储器存储装置会提供逻辑区块给主机系统。也就是说，闪速存储器存储装置会通过在逻辑地址-物理地址映射表(logical address-physical address mapping table)中记录与更新逻辑区块与数据区的物理区块之间的映射关系来反映物理区块的轮替，所以主机系统仅需要针对所提供逻辑区块进行写入而闪速存储器存储装置会依据逻辑地址-物理地址映射表对所对应的物理区块进行读取或写入数据。

在上述操作架构下，在数据从一物理区块复制至另一物理区块的例子中，在读取数据时上述错误校正电路都会进行上述错误校正程序并且在写入数据时上述错误校正电路会依据已错误校正的数据重新产生错误校正码，最后才将已错误校正的数据与新产生的错误校正码写入至另一物理区块中。然而，倘若在执行错误校正程序时，发现无法错误校正的错误字节时，由于重新产生的错误校正码是根据错的数据所产生，因此之后当此数据被电脑主机读取时，错误校正电路会以重新产生的错误校正码来对错的数据进行错误校正程序，而误认此数据为正常无误。在此情况下，电脑主机将接收到错误的数据。特别是，电脑主机会在认为此错误数据为正常的情况下使用此数据。

发明内容

本发明提供一种闪速存储器控制器，其能够有效地识别闪速存储器中错误的数据，以避免传送错误数据给电脑主机。

本发明提供一种闪速存储器存储系统，其能够有效地识别其闪速存储器内错误的数据，以避免传送错误数据给电脑主机。

本发明提供一种识别闪速存储器中错误数据的方法，其能够有效地识别闪速存储器中错误的数据。

本发明实施例提出一种闪速存储器控制电路，其包括微处理器单元、第一接口单元、第二接口单元、错误校正单元、存储器管理单元以及标记单元。第一接口单元是电性连接至微处理器单元，用以连接一闪速存储器，其中闪速存储器具有多个物理区块且每一物理区块具有多个页面。第二接口单元是电性连接至微处理器单元，用以连接一电脑主机。错误校正单元是电性连接至微处理器单元。存储器管理单元是电性连接至微处理单元，并且用以将每一页面区分为至少一数据字节区和对应数据字节区的至少一冗余字节区与至少一错误校正字节区，其中每一数据字节区具有多个扇区以存储多个扇区数据。标记单元是电性连接至微处理器单元，其中当电脑主机写入多个扇区数据至其中一个数据字节区时，错误校正单元会根据所写入的扇区数据产生一错误校正码，存储器管理单元会将此些扇区数据写入至数据字节区中并且将所产生的错误校正码写入至对应的错误校正字节区中，并且标记单元会在对应的冗余字节区中将数据正确性标记记录为一正常状态，其中每一数据正确性标记对应一个扇区数据。

本发明实施例提出一种闪速存储器存储系统，其包括用以连接一电脑主机的连接器、闪速存储器以及闪速存储器控制器。闪速存储器具有多个物理区块且每一物理区块具有多个页面。闪速存储器控制器电性连接至连接器与闪速存储器，用以将每一页面区分为至少一数据字节区和对应数据字节区的至少一冗余字节区与至少一错误校正字节区，其中每一数据字节区具有多个扇区以存储多个扇区数据。当电脑主机写入多个扇区数据至其中一个数据字节区时，闪速存储器控制器会根据所写入的扇区数据产生一错误校正码，将此些扇区数据写入至其中一个数据字节区中，将所产生的错误校正码写入至对应的错误校正字节区中，并且会在对应的冗余字节区中将数据正确性标记记录为一正常状态，其中每一数据正确性标记对应一个扇区数据。

本发明实施例提出一种识别闪速存储器中错误数据的方法，其包括提供一闪速存储器，此闪速存储器具有多个物理区块且每一物理区块具有多个页面。此方法也包括将每一页面区分为至少一数据字节区和对应数据字节区的至少一冗余字节区与至少一错误校正字节区，其中每一数据字节区具有多个扇区。此方法还包括使用一标记单元在每一冗余字节区中配置多个数据正确性标记。在此方法中，当电脑主机写入多个扇区数据至其中一个数据字节区时，在对应的错误校正字节区中写入对应所写入的扇区的一错误校正码以及使用此标记单元在对应的冗余字节区中将数据正确性标记记录为一正常状态，其中每一数据正确性标记对应一个扇区数据。此外，在此方法中，当复制储存在闪速存储器中一个数据字节区中的扇区数据至另一个数据字节区时，根据对应的错误校正字节区中的错误校正码来判断所复制的扇区数据是否存有一无法错误校正的错误字节，其中当所复制的扇区数据存有无法错误校正的错误字节时，则使用上述的标记单元在对应的冗余字节区中将数据正确性标记记录为一错误状态。

本发明实施例提出一种识别闪速存储器中错误数据的方法，其包括提供一闪速存储器，此闪速存储器具有多个物理区块且每一物理区块具有多个页面。此方法也包括将每一页面区分为多个数据字节区和对应数据字节区的多个冗余字节区与多个错误校正字节区，其中每一数据字节区具有一扇区。此方法还包括使用一标记单元在每一冗余字节区中配置一数据正确性标记。在此方法中当电脑主机写入扇区数据至其中一个数据字节区时，在对应的错误校正字节区中写入对应此扇区数据的一错误校正码以及使用此标记单元在对应的冗余字节区中将数据正确性标记记录为一正常状态。在此方法中，当复制储存在闪速存储器中一个数据字节区中的扇区数据至另一个数据字节区时，根据对应的错误校正字节区中的错误校正码来判断所复制的扇区数据是否存有一无法错误校正的错误字节，其中当所复制的扇区数据存有无法错误校正的错误字节时，则使用此标记单元在对应的冗余字节区中将数据正确性标记记录为一错误状态。

基于上述，本发明能够通过错误校正码及数据正确性标记来有效地识别闪速存储器中的错误数据，并避免电脑主机读取到此错误数据。

为让本发明的上述特征和优点能更明显易懂，下面特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明一实施例所绘示的闪速存储器存储系统的概要方块图。

图2A、图2B、图2C(a)、图2C(b)和图2C(c)是根据本发明第一实施例所绘示的闪速存储器的操作示意图。

图3是根据本实施例绘示物理区块的页面的示意图。

图4根据本发明实施例所绘示的写入扇区数据的流程图。

图5A、图5B和图5C是根据本发明实施例所绘示的写入扇区数据的示意图。

图6是根据本发明另一实施例所绘示的闪速存储器控制器的方块图。

图7是根据本发明实施例所绘示的识别闪速存储器中错误数据的流程图。

主要元件符号说明：

闪速存储器存储系统-100；     闪速存储器控制器-130、130’；

闪速存储器-120；             物理区块-120-0、120-1、120-N；

连接器-110；                 微处理器单元-152；

第一接口单元-154；           第一接口控制器单元-154a；

第一接口物理层单元-154b；    第二接口单元-156；

第二接口控制器单元-156a；    第二接口物理层单元-156b；

错误校正单元-158；           存储器管理单元-160；

标记单元-162；               识别单元-164；

电脑主机-200；               总线-300；

系统区-202；                 数据区-204；

备用区-206；                 存储区-210；

取代区-220；                 逻辑区块-250-1～250-M；

数据字节区-D1、D2、D3、D4；       余字节区-S1、S2、S3、S4；

错误校正字节-E1、E2、E3、E4；     扇区数据-DATA1、DATA2；

错误校正码-ECC、ECC’、ECC”；    掩膜型只读存储器-402；

程序随机存取存储器-404；          安全引擎单元-406；

错误校正单元-408；                缓冲存储器-410；

多工器-422：                      第一仲裁器-424；

第二仲裁器-426；

写入扇区数据的步骤-S401、S403、S405；

识别错误数据的步骤-S701、S703、S705、S707、S709。

具体实施方式

本实施例所提出方法是在闪速存储器中记录数据正确性标记以识别闪速存储器中目前所存储的数据是否正确。特别是，数据正确性标记是对应电脑主机所写入的每一扇区(sector)数据，由此通过数据正确性标记可得知每一扇区数据是否正确。在此，扇区数据是表示数据长度为1个扇区的数据，在目前电脑系统中一个扇区为512个字节(byte)。以下将配合附图详细说明本发明的实施例。

图1是根据本发明一实施例所绘示的闪速存储器存储系统的概要方块图。

请参照图1，通常闪速存储器存储系统100会与电脑主机200一起使用，以使电脑主机200可将数据写入至闪速存储器存储系统100或从闪速存储器存储系统100中读取数据。在本实施例中，闪速存储器存储系统100为固态硬盘(Solid State Drive，简称SSD)。但需要说明的是，在本发明另一实施例中闪速存储器存储系统100亦可以是存储卡或随身盘。

闪速存储器存储系统100包括连接器110、闪速存储器120与闪速存储器控制器(亦可称为闪速存储器控制电路)130。

连接器110是电性连接至闪速存储器控制器130并且用以通过总线300连接电脑主机200。在本实施例中，连接器110为SATA连接器。然而，需要说明的是本发明不限于此，连接器110亦可以是USB连接器、IEEE 1394连接器、PCI Express连接器、MS连接器、MMC连接器、SD连接器、CF连接器、IDE连接器或其他适合的连接器。

闪速存储器120是电性连接至闪速存储器控制器130，并且包括多个物理区块120-0～120-N用以在闪速存储器控制器130的操作下存储数据。在本实施中，闪速存储器120为多层存储单元(Multi Level Cell，简称MLC)NAND闪速存储器。然而，需要说明的是，本发明不限于此。在本发明另一实施例中，单层存储单元(Single Level Cell，简称SLC)NAND闪速存储器亦可应用于本发明。

在闪速存储器120中，物理区块为抹除的最小单位。亦即，每一物理区块含有最小数目之一并被抹除的存储单元。每一物理区块通常会分割为数个页面(page)，例如，1个物理区块具有128个页面。由于在本实施例中，闪速存储器120为MLC NAND闪速存储器，因此，页面为程序化(program)的最小单元。换言之，页面为写入数据或读取数据的最小单元。此外，特别说明的是，在其他闪速存储器设计中(例如，SLC NAND闪速存储器)，最小的程序化单位亦可为一个扇区，也就是说，以一个扇区为程序化的最小单元。此外，在本发明另一实施例中，闪速存储器120中的物理区块也可被分组为数个区域(zone)，以每一独立的区域来管理物理区块可增加操作执行的平行程度且简化管理的复杂度。

图2A、图2B、图2C(a)、图2C(b)和图2C是根据本发明第一实施例所绘示的闪速存储器的操作示意图。

需要说明的是，在此描述闪速存储器物理区块的操作时，以“提取”、“搬移”、“交换”、“替换”、“轮替”、“分组”等词来操作闪速存储器120的物理区块是逻辑上的概念。也就是说，闪速存储器的物理区块的实际位置并未更动，而是逻辑上对闪速存储器的物理区块进行操作。需要说明的是，下述的操作是由闪速存储器控制器130所完成。

请参照图2A，存储器管理单元160会将闪速存储器120的物理区块120-0～120-N逻辑地分组为存储区210以及取代区220。

在存储区210中的物理区块120-0～120-P是闪速存储器存储装置100中正常被使用的物理区块。也就是说，存储器管理单元160会将数据写入至属于存储区210的物理区块。

在取代区220中的物理区块120-(P+1)～120-(N)是替代物理区块。例如，闪速存储器120于出厂时会预留4％的物理区块作为更换使用。也就是说，当存储区210中的物理区块损毁时，预留于取代区220中的物理区块可用以取代损坏的物理区块(即，坏的物理区块(bad block))。因此，倘若取代区220中仍存有可用的物理区块时，若发生物理区块损毁，存储器管理单元160会从取代区220中提取可用的物理区块来更换损毁的物理区块。倘若取代区220中无可用的物理区块且发生物理区块损毁时，闪速存储器存储装置100将会被宣告无法再使用。

请参照图2B，闪速存储器控制器130会将存储区210的物理区块逻辑地分组成系统区202、数据区204与备用区206。

系统区202包括物理区块120-(0)～物理区块120-(S)，数据区204包括物理区块120-(S+1)～物理区块120-(S+M)，并且备用区206包括物理区块120-(S+M+1)～物理区块120-(P)。在本实施例中，上述S、M与P为不大于N的正整数，其代表各区配置的物理区块数量，其可由闪速存储器存储装置的制造商依据所使用的闪速存储器模块的容量而设定。

逻辑上属于系统区202中的物理区块是用以记录系统数据，此系统数据包括关于闪速存储器芯片的制造商与型号、每一闪速存储器模块的区域数、每一区域的物理区块数、每一物理区块的页面数等。

逻辑上属于数据区204中的物理区块用以存储使用者的数据，一般来说就是电脑主机200所存取的逻辑区块所对应的物理区块。也就是说，数据区204的物理区块为存储有效数据的区块。

逻辑上属于备用区206中的物理区块是用以轮替数据区204中的物理区块，因此在备用区206中的物理区块为空或可使用的单元，即无记录数据或标记为已没用的无效数据。也就是说，数据区204与备用区206的物理区块会以轮替方式来存储电脑主机200对闪速存储器存储装置100写入的数据。

如前所述，闪速存储器120的物理区块会以轮替方式提供电脑主机200来存储数据，因此逻辑区块250-1～250-M会提供给电脑主机200以进行数据存取，并且通过维护逻辑地址-物理地址映射表表(logicaladdress-physical address mapping table)来记录逻辑区块所对应的物理区块。

请同时参照图2B与图2C，例如，当电脑主机欲写入数据至逻辑区块250-1时，闪速存储器控制器130会通过逻辑地址-物理地址对映表得知逻辑区块250-1目前是对映逻辑上属于数据区204的物理区块120-(S+1)。因此，存储器管理单元160会对物理区块120-(S+1)中的数据进行更新，期间，闪速存储器控制器130会从备用区206中提取物理区块120-(S+M+1)来轮替数据区204的物理区块120-(S+1)。然而，当存储器管理单元160将新数据写入至物理区块120-(S+M+1)的同时，存储器管理单元160不会立刻将物理区块120-(S+1)中的所有有效数据搬移至物理区块120-(S+M+1)而抹除物理区块120-(S+1)。具体来说，闪速存储器控制器130会将物理区块120-(S+1)中欲写入页面的前的有效数据(即，页P0与P1)复制至物理区块120-(S+M+1)(如图2C(a))，并且将新数据(即，物理区块120-(S+M+1)的页P2与P3)写入至物理区块120-(S+M+1)(如图2C(b))。此时，闪速存储器控制器130即完成写入的动作。因为物理区块120-(S+1)中的有效数据有可能在下个操作(例如，写入指令)中变成无效，因此立刻将物理区块120-(S+1)中的所有有效数据搬移至替换物理区块120-(S+M+1)可能会造成无谓的搬移。在此案例中，物理区块120-(S+1)与物理区块120-(S+M+1)的内容整合起来才是所对映逻辑区块250-1的完整内容。此等母子暂态关系(即，物理区块120-(S+1)与物理区块120-(S+M+1))的数目是依据闪速存储器控制器130中缓冲存储器(未绘示)的大小而定，而暂时地维持此种暂态关系的动作一般称为开启(open)母子区块。

之后，当需要将物理区块120-(S+1)与物理区块120-(S+M+1)的内容真正合并时，闪速存储器控制器130才会将物理区块120-(S+1)与物理区块120-(S+M+1)整并为一个物理区块，由此提升区块的使用效率，此合并的动作又可称为关闭(close)母子区块。例如，如图2C(c)所示，当进行关闭母子区块时，闪速存储器控制器130会将物理区块120-(S+1)中剩余的有效数据(即，页P4～PN)复制至替换物理区块120-(S+M+1)，然后将物理区块120-(S+1)抹除并关联为备用区206，同时，将物理区块120-(S+M+1)关联为数据区204，并且在逻辑地址-物理地址映射表中将逻辑区块250-1的对应更改为物理区块120-(S+M+1)，由此完成关闭母子区块的动作。

需要说明的是，在本实施例中，页面包括多个数据字节区、多个冗余字节区与多个错误校正字节区。图3是根据本实施例绘示物理区块的页面的示意图。

请参照图3，在本实施例中，闪速存储器控制器130会将页面区分为4个数据字节区(即，数据字节区D1、D2、D3与D4)、4个冗余字节区(即，冗余字节区S1、S2、S3与S4)和4个错误校正字节区(即，错误校正字节区E1、E2、E3与E4)。数据字节区D1、D2、D3与D4分别可存储2个扇区数据，冗余字节区S1、S2、S3与S4用以分别地存储对应数据字节区D1、D2、D3与D4的系统数据(例如，物理区块的好坏标记等)，而错误校正字节区E1、E2、E3与E4分别地存储对应在数据字节区D1、D2、D3与D4中所存储的所有数据的错误校正码。因此，在本实施例中，1个页面具有8个扇区的容量。一般来说，为了对应电脑主机200的存取单位，1个扇区为512个字节，因此1个页面为4千个字节(kilo byte，简称KB)。

闪速存储器控制器130会执行以硬件形式或韧体形式制作的多个逻辑闸或机械指令以配合连接器110与闪速存储器120来进行数据的写入、读取与抹除等操作。特别是，闪速存储器控制器130会识别从闪速存储器120中所读取的数据是否正确。

闪速存储器控制器130包括微处理器单元152、第一接口单元154、第二接口单元156、错误校正单元158、存储器管理单元160、标记单元162与识别单元164。

微处理器单元152用以控制闪速存储器控制器130的整体操作。也就是说，闪速存储器控制器130内组件的操作可由微处理器单元152直接或间接来控制。

第一接口单元154是电性连接至微处理器单元152且包括第一接口控制器单元154a以及电性连接至第一接口控制器单元154a的第一接口物理层单元154b，其中第一接口物理层单元154b是用以电性连接至闪速存储器120，而第一接口控制器单元154a用以处理传送至闪速存储器120的数据或识别从闪速存储器120所接收的数据。也就是说，欲写入至闪速存储器120的数据会经由第一接口单元154转换为闪速存储器120所能接受的格式。

第二接口单元156是电性连接至微处理器单元152且包括第二接口控制器单元156a以及电性连接至第二接口控制器单元156a的第二接口物理层单元156b，其中第二接口物理层单元156b是用以电性连接至连接器110以连接电脑主机200，而第二接口控制器单元156a用以处理传送至电脑主机200或从电脑主机200所接收的数据。也就是说，电脑主机200所传送的指令与数据会通过第二接口单元156来传送至微处理器单元152。在本实施例中，第二接口单元156是符合为SATA接口标准，以对应连接器110。然而，需要说明的是本发明不限于此，第二接口单元156亦可配合连接器110而以USB接口标准、IEEE 1394接口标准、PCI Express接口标准、MS接口标准、MMC接口标准、SD接口标准、CF接口标准、IDE接口标准或其他适合的数据传输接口标准来实作。

错误校正单元158是电性连接至微处理器单元152且用以执行一错误校正程序。具体来说，当电脑主机200欲写入数据至闪速存储器存储系统100时，错误校正单元158会对应此数据产生一错误校正码，并且此错误校正码亦会与此数据一起存储在闪速存储器120中。之后，当电脑主机200欲从闪速存储器存储系统100读取此数据时，错误校正单元158会根据此数据以及其错误校正码来对所读取的数据进行错误校正以确保数据的正确性。例如，倘若在图3所示的数据字节区D1中存储2个扇区数据时，错误校正单元158会根据所存储的2个扇区数据产生一组错误校正码，并且将此错误校正码存储在错误校正字节区E1中。错误校正单元158的操作方式是此领域技术人员所孰知的技术，在此不详细描述。

存储器管理单元160是电性连接至微处理器单元152且用以操作与管理闪速存储器120。具体来说，存储器管理单元160会维护用于闪速存储器120的逻辑地址-物理地址对映表(logical address-physical addressmapping table)，并且依据逻辑地址-物理地址映射表将电脑主机200欲存取的数据写入至闪速存储器120或从闪速存储器120中读出。例如，存储器管理单元160会执行如图2A、图2B图2C(a)、图2C(b)和图2C(c)所述的操作以及将闪速存储器120中物理区块120-0～120-N的每一页面区分为料字节区、冗余字节区和错误校正字节区(如图3所示)。

标记单元162是电性连接至微处理器单元152且用以在闪速存储器120中记录数据正确性标记以标记在闪速存储器120中所存储的数据是否正确。特别是，在本实施例中，标记单元162会为电脑主机200欲存储的每一扇区数据记录一数据正确性标记。例如，倘若在图3所示的数据字节区D1中存储2个扇区数据时，标记单元162会在冗余字节区S1中以2个字节来分别记录对应所存储的2个扇区数据的数据正确性标记，其中当扇区数据为正确时对应的数据正确性标记会显示“0”来表示正常状态，而当扇区数据为不正确时对应的数据正确性标记会显示“1”来表示异常状态。

一般来说，在电脑主机200传送欲写入的扇区数据至闪速存储器存储系统100，且存储器管理单元160成功将扇区数据写入至页面的数据字节区时，标记单元162会将对应此数据字节区的冗余字节区中所有数据正确性标记皆显示正常状态。

此外，当存储器管理单元160执行如图2C(a)或图2C(c)所示的操作而在页面之间搬移扇区数据(即，从物理区块120-(S+1)的页面P0中复制有效旧数据至物理区块120-(S+M+1)的页面P0)时，错误校正单元158会依据从物理区块120-(S+1)的页面p0中读出的数据及其对应的错误校正码执行错误校正程序，然后再根据已执行错误校正程序的数据产生一组新的错误校正码，最后将已执行错误校正程序的数据及新的错误校正码写入至物理区块120-(S+M+1)的页面P0中。在此例子中，倘若在执行错误校正程序的过程中发现从物理区块120-(S+1)的页面P0中复制的有效旧数据存有无法错误校正的错误字节时，由于所复制的数据已为不可修复的状态，因此写入至物理区块120-(S+M+1)的页面P0的数据是具无法错误校正的错误字节。并且，由于错误校正单元158会为此具无法错误校正的错误字节的数据产生新的错误校正码并存储在物理区块120-(S+M+1)的页面P0中，因此新的错误校正码已无法使错误校正单元158识别出此数据具有无法错误校正的错误字节。在此例子中，标记单元162会将物理区块120-(S+M+1)的页面P0的冗余字节区中的数据正确性标记皆记录为异常状态。

请再参照图1，识别单元164是电性连接至微处理器单元152，并且用以当电脑主机200欲从闪速存储器存储系统100中读取数据时依据错误校正单元158所执行的错误校正结果以及标记单元162所记录的信息(即，数据正确性标记)来判断所读取的数据是否存有错误。例如，当判断所读取的数据存有错误时，则标记单元162会向电脑主机200发送一错误信息，以告知电脑主机200所读取的数据为异常。

例如，在上述从物理区块120-(S+1)的页面P0中复制有效旧数据至物理区块120-(S+M+1)的页面P0的过程中发现无法错误校正的错误字节的例子中，当电脑主机200读取物理区块120-(S+M+1)的页面P0中的数据时，虽然错误校正单元158会以新的错误校正码来对具无法错误校正的错误字节的数据进行错误校正程序而认定所读取的数据为正确，然识别单元164会根据物理区块120-(S+M+1)的页面P0冗余字节区中的数据正确性标记而识别此数据为异常。

也就是说，在上述闪速存储器存储系统100下，当主机电脑200欲从闪速存储器120的数据字节区中读取扇区数据时，存储器管理单元160会将此数据字节区中的所有数据及其对应的错误校正码传送给错误校正单元158执行一错误校正程序，并且识别单元164会根据错误校正结果以及所读取的扇区数据对应的数据正确性标记来判断所读取数据的状态，其中仅在错误校正结果显示正常并且数据正确性标记显示此扇区数据为正常状态下，识别单元164才会判断所读取的扇区数据为正确的数据。

需要说明的是，由于在目前的电脑主机200的操作中重要的数据会以多个备份来存储，因此电脑主机200可通过此备份数据来修复损毁的数据(例如，以备份数据重新覆写存储此扇区中的数据)。因此，倘若电脑主机200从识别单元164中接收到错误信息而得知欲读取的数据为异常状态并且修复此扇区数据时，标记单元162会将对应此扇区的数据正确性标记记录为正常状态。

图4根据本发明实施例所绘示的写入扇区数据的流程图，并且图5是根据本发明实施例所绘示的写入扇区数据的示意图，其中以写入数据至物理区块120-(S+1)以及从物理区块120-(S+1)复制数据至物理区块120-(S+M+1)且发生无法错误校正的错误字节为例。

请参照图4与图5，在步骤S401中，存储器管理单元160会依据逻辑地址与物理地址映射表将欲写入的扇区数据写入至对应的物理区块的页面中的数据字节区中(例如，图5(a)所示将扇区数据DATA1与DATA2写入至物理区块120-(S+1)的页面P0的数据字节区D1)。之后，在步骤403中会将依据欲写入的数据所产生的错误校正码写入至对应的错误校正字节区中(例如，图5(a)所示将错误校正码ECC写入至物理区块120-(S+1)的页面P0的错误校正字节区E1)。接着，在步骤S405中会在对应的冗余字节区中记录对应所写入的扇区数据的数据正确性标记(例如，图5(a)所示在物理区块120-(S+1)的页面P0的冗余字节区S1中记录对应扇区数据DATA1与DATA2的2个数据正确性标记)。

在当所写入的扇区数据是来自于电脑主机200或非闪速存储器存储系统100的例子中，当数据写入成功时，对应的冗余字节区中的数据正确性标记会被记录为正常状态(如图5(a)所示)。

此外，在所写入的扇区数据是来自于其他页面的例子(即，在物理区块之间复制数据)中，则会依据此扇区数据所执行的错误校正结果来记录数据正确性标记，其中倘若错误校正结果显示发生无法错误校正的错误字节时，则对应的冗余字节区中的数据正确性标记会被记录为异常状态(如图5(b)所示)。

再者，在电脑主机200修复特定扇区数据的例子中，则对应特定扇区的数据正确性标记会被记录为正常状态(如图5(c)所示)。需要说明的是，在此例子中，由于物理区块120-(S+M+1)的页面P0中的扇区数据会被更新，因此物理区块120-(S+M+1)中的数据会被搬移至从备用区206中所提取的一个空物理区块(例如，物理区块120-(S+M+2))中。

需要说明的是，如上所述，尽管存储器管理单元160、标记单元162与识别单元164是以一硬件形式制作在闪速存储器控制器130中，然而本发明不限于此。在另一实施例中，存储器管理单元160、标记单元162与识别单元164可以是以一韧体形式制作在闪速存储器控制器130中。例如，将完成存储器管理单元160、标记单元162与识别单元164的功能的多个程序烧录至一程序存储器(例如，只读存储器(Read OnlyMemory，ROM))中并且将此程序存储器嵌入在闪速存储器控制器130中，当闪速存储器存储装置100操作时，此些程序会由微处理器单元152来执行以完成根据本发明实施例的防电脑病毒扩散机制。

在本发明另一实施例中，完成存储器管理单元160、标记单元162与识别单元164的功能的多个程序亦可以软件形式存储于闪速存储器120的特定区域(例如，闪速存储器中专用于存放系统数据的系统区)中。同样的，当闪速存储器存储装置100操作时，此些程序会由微处理器单元152来执行。

此外，在本发明另一实施例中，闪速存储器控制器亦可包括其他电路单元。图6是根据本发明另一实施例所绘示的闪速存储器控制器的方块图。

请参照图6，除了上述微处理器单元152、第一接口单元154、第二接口单元156、存储器管理单元160、标记单元162与识别单元164的外，闪速存储器控制器130’还包括掩膜型只读存储器(Mask ROM)402、程序随机存取存储器(Program Random Access Memory)404、安全引擎(Security Engine)单元406与缓冲存储器410，其中，掩膜型只读存储器402与程序随机存取存储器404是通过多工器(MUX)422电性连接至微处理器单元152，而缓冲存储器410是通过第一仲裁器(Arbiter)424电性连接至微处理器单元152，并且存储器管理单元160、标记单元162与识别单元164是通过第二仲裁器426电性连接至微处理器单元152。

掩膜型只读存储器402是用以存储用于闪速存储器控制器130的信息或程序码，特别是，此些信息或程序码是不允许被更动的。程序随机存取存储器404是用以暂时地存放微处理器单元152所正执行的韧体码。具体来说，由于随机存取存储器的操作速度较快，因此将微处理器单元152所正执行的韧体码先载入至程序随机存取存储器可提升闪速存储器控制器130的操作效率。例如，在以韧体或软件形式制作存储器管理单元160、标记单元162与识别单元164的例子中，在闪速存储器存储系统100初始化时，完成此些单元的功能的程序会被载入至程序随机存取存储器后，再由微处理器单元152来执行。

安全引擎单元406是电性连接至微处理器单元152并且用以加解密写入至闪速存储器120中的数据，以确保数据的可靠性。在本实施例中，安全引擎单元406所使用的加解密技术为高阶加密标准(AdvancedEncryption Standard，简称AES)，然而本发明不限于此，国家标准局数据加密标准(data encryption standard，简称DES)或其他加密技术亦可应用于本发明。

缓冲存储器410用以暂存电脑主机200欲写入至闪速存储器120的数据或电脑主机200欲从读取闪速存储器120中读取的数据。缓冲存储器410为动态随机存取存储器(Dynamic Random Access memory，简称DRAM)。然而，需要说明的是，本发明不限于此，磁阻式存储器(Magnetoresistive Random Access Memory，简称MRAM)、相变化存储器(Phase Change Random Access Memory，简称PCRAM)、SLC NAND闪速存储器或其他适合的存储器亦可应用于本发明。

基于上述架构，根据本实施例的闪速存储器存储系统100能够通过错误校正码及数据正确性标记的双重验证来有效地识别闪速存储器中错误数据。

图7是根据本发明实施例所绘示的识别闪速存储器中错误数据的流程图。

请参照图7，当存储器管理单元160依据电脑主机200的指令执行读取动作时，在步骤S701中会根据所读取数据的错误校正码对所读取的数据执行一错误校正程序。之后，在步骤S703中会判断错误校正结果是否正常。倘若错误校正结果为不正常(即，存有无法错误校正的错误字节)时，在步骤S705中会传送一错误信息给电脑主机200。

倘若错误校正结果为正常时，则在步骤S707中会判断对应的数据正确性标记是否显示异常状态。倘若对应的数据正确性标记显示异常状态时，则执行步骤S705。倘若对应的数据正确性标记显示正常状态时，则在步骤S709中会将所读取的数据传送给电脑主机200。

需要说明的是，在本实施例是以一个数据字节区可存储2个扇区数据为例来进行说明，然而本发明不限于此，在本发明另一实施例中一个数据字节区可存储1个扇区数据或超过2个扇区数据，其中当一个数据字节区可存储1个扇区数据时，对应的冗余字节区仅会记录1个数据正确性标记。另外，在本发明另一实施例中，1个页面中亦可仅配置1个数据字节区与对应的1个数据冗余字节，或者1个页面中亦可仅配置1个数据冗余字节来对应多个数据字节区，并且在此例子中此页面中所配置的所有数据正确性标记皆存储在此数据冗余区中。再者，在本发明另一实施例中，在1个页面具有多个数据冗余字节时，配置在此页面中的所有数据正确性标记亦可都存储于其中一个数据冗余区中

综上所述，本发明使用错误校正码及数据正确性标记的双重确认来验证数据的正确性，由此可确保电脑主机从闪速存储器存储系统中所接收到的数据为正确无误。此外，由于数据正确性标记是对应电脑主机的存取单位的扇区数据来配置，因此在电脑主机对错误的扇区数据进行修复时，闪速存储器存储系统可正确地识别已进行修复的扇区数据。 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (18)

1.一种闪速存储器控制电路，包括：

一微处理器单元；

一第一接口单元，电性连接至该微处理器单元，用以连接一闪速存储器，其中该闪速存储器具有多个物理区块且每一所述多个物理区块具有多个页面；

一第二接口单元，电性连接至该微处理器单元，用以连接一电脑主机；

一错误校正单元，电性连接至该微处理器单元；

一存储器管理单元，电性连接至该微处理单元，用以将每一所述多个页面区分为至少一数据字节区和对应该至少一数据字节区的至少一冗余字节区与至少一错误校正字节区，其中每一所述多个数据字节区具有多个扇区以存储多个扇区数据；以及

一标记单元，电性连接至该微处理器单元，

其中当该电脑主机写入多个扇区数据至其中一个所述多个数据字节区时，该错误校正单元会根据所述多个扇区数据产生一错误校正码，该存储器管理单元会将所述多个扇区数据写入至该闪速存储器中一个数据字节区中并且将所产生的该错误校正码写入至对应的该错误校正字节区中，并且该标记单元会在对应的该冗余字节区中将所述多个数据正确性标记记录为一正常状态，其中每一所述多个数据正确性标记对应一个所述多个扇区数据。

2.根据权利要求1所述的闪速存储器控制电路，其中当该存储器管理单元复制储存在该闪速存储器中一个数据字节区中的所述多个扇区数据至另一个所述多个数据字节区时，该错误校正单元会根据对应的该错误校正字节区中的该错误校正码来判断所复制的所述多个扇区数据是否存有一无法错误校正的错误字节，

其中当所复制的所述多个扇区数据存有该无法错误校正的错误字节时，则该标记单元会在对应的该冗余字节区中将所述多个数据正确性标记记录为一错误状态。

3.根据权利要求2所述的闪速存储器控制电路，还包括一识别单元，电性连接至该微处理器单元，

其中当该电脑主机从该闪速存储器中读取所述多个扇区数据时，该错误校正单元会根据对应所述多个扇区数据的该错误校正码错误校正所述多个扇区数据，并且该识别单元会根据错误校正的结果以及对应所述多个扇区数据的所述多个数据正确性标记来识别所读取的所述多个扇区数据是否正确。

4.根据权利要求3所述的闪速存储器控制电路，其中并且当所读取的所述多个扇区数据为不正确时，该识别单元会发送一错误信息给该电脑主机。

5.根据权利要求4所述的闪速存储器控制电路，其中当该电脑主机接收到该错误信息并且修复所述多个扇区数据的至少其中之一时，该标记单元会将所修复的所述多个扇区数据对应的所述多个数据正确性标记记录为该正常状态。

6.一种闪速存储器存储系统，包括：

一连接器，用以连接一电脑主机；

一闪速存储器，具有多个物理区块且每一所述多个物理区块具有多个页面；以及

一闪速存储器控制器，电性连接至该连接器与该闪速存储器，用以将每一所述多个页面区分为至少一数据字节区和对应该至少一数据字节区的至少一冗余字节区与至少一错误校正字节区，其中每一所述多个数据字节区具有多个扇区以存储多个扇区数据，

其中当该电脑主机写入多个扇区数据至其中一个所述多个数据字节区时，该闪速存储器控制器会根据所述多个扇区数据产生一错误校正码，将所述多个扇区数据写入至该闪速存储器中一个数据字节区中，将所产生的该错误校正码写入至对应的该错误校正字节区中，并且会在对应的该冗余字节区中将所述多个数据正确性标记记录为一正常状态，其中每一所述多个数据正确性标记对应一个所述多个扇区数据。

7.根据权利要求6所述的闪速存储器存储系统，其中当该闪速存储器控制器复制储存在该闪速存储器中一个数据字节区中的所述多个扇区数据至另一个所述多个数据字节区时，该闪速存储器控制器会根据对应的该错误校正字节区中的该错误校正码来判断所复制的所述多个扇区数据是否存有一无法错误校正的错误字节，

其中当所复制的所述多个扇区数据存有该无法错误校正的错误字节时，则该闪速存储器控制器会在对应的该冗余字节区中将所述多个数据正确性标记记录为一错误状态。

8.根据权利要求7所述的闪速存储器存储系统，其中当该电脑主机从该闪速存储器中读取所述多个扇区数据时，该闪速存储器控制器会根据对应所述多个扇区数据的该错误校正码错误校正所述多个扇区数据，根据错误校正的结果以及对应所述多个扇区数据的所述多个数据正确性标记来识别所读取的所述多个扇区数据是否正确。

9.根据权利要求8所述的闪速存储器存储系统，其中当所读取的所述多个扇区数据为不正确时，该闪速存储器控制器会发送一错误信息给该电脑主机。

10.根据权利要求9所述的闪速存储器存储系统，其中当该电脑主机接收到该错误信息并且修复所述多个扇区数据的至少其中之一时，该标记单元会将所修复的所述多个扇区数据对应的所述多个数据正确性标记记录为该正常状态。

11.一种识别闪速存储器中错误数据的方法，包括：

提供一闪速存储器，该闪速存储器具有多个物理区块且每一所述多个物理区块具有多个页面；

将每一所述多个页面区分为至少一数据字节区和对应该至少一数据字节区的至少一冗余字节区与至少一错误校正字节区，其中每一所述多个数据字节区具有多个扇区；

使用一标记单元在每一所述多个冗余字节区中配置多个数据正确性标记；

当一电脑主机写入多个扇区数据至其中一个所述多个数据字节区时，在对应的该错误校正字节区中写入对应所述多个扇区数据的一错误校正码以及使用该标记单元在对应的该冗余字节区中将所述多个数据正确性标记记录为一正常状态，其中每一所述多个数据正确性标记对应一个所述多个扇区数据；以及

当复制储存在该闪速存储器中一个数据字节区中的所述多个扇区数据至另一个所述多个数据字节区时，根据对应的该错误校正字节区中的该错误校正码来判断所复制的所述多个扇区数据是否存有一无法错误校正的错误字节，其中当所复制的所述多个扇区数据存有该无法错误校正的错误字节时，则使用该标记单元在对应的该冗余字节区中将所述多个数据正确性标记记录为一错误状态。

12.根据权利要求11所述的识别闪速存储器中错误数据的方法，还包括当该电脑主机从该闪速存储器中读取所述多个扇区数据时，使用一识别单元根据对应所述多个扇区数据的该错误校正码以及对应所述多个扇区数据的所述多个数据正确性标记来识别所读取的所述多个扇区数据是否正确。

13.根据权利要求12所述的识别闪速存储器中错误数据的方法，还包括当所读取的所述多个扇区数据不正确时，则发送一错误信息给该电脑主机。

14.根据权利要求13所述的识别闪速存储器中错误数据的方法，其中当该电脑主机接收到该错误信息并且修复所述多个扇区数据的至少其中之一时，将所修复的所述多个扇区数据对应的所述多个数据正确性标记记录为该正常状态。

15.一种识别闪速存储器中错误数据的方法，包括：

提供一闪速存储器，该闪速存储器具有多个物理区块且每一所述多个物理区块具有多个页面；

将每一所述多个页面区分为多个数据字节区和对应所述多个数据字节区的多个冗余字节区与多个错误校正字节区，其中每一所述多个数据字节区具有一扇区；

使用一标记单元在每一所述多个冗余字节区中配置一数据正确性标记；

当一电脑主机写入一扇区数据至其中一个所述多个数据字节区时，在对应的该错误校正字节区中写入对应该扇区数据的一错误校正码以及使用该标记单元在对应的该冗余字节区中将该数据正确性标记记录为一正常状态；以及

当复制储存在该闪速存储器中一个数据字节区中的该扇区数据至另一个所述多个数据字节区时，根据对应的该错误校正字节区中的该错误校正码来判断所复制的该扇区数据是否存有一无法错误校正的错误字节，其中当所复制的该扇区数据存有该无法错误校正的错误字节时，则使用该标记单元在对应的该冗余字节区中将该数据正确性标记记录为一错误状态。

16.根据权利要求15所述的识别闪速存储器中错误数据的方法，还包括当该电脑主机从该闪速存储器中读取该扇区数据时，使用一识别单元根据该扇区数据对应的该错误校正码以及对应该扇区数据的该数据正确性标记来识别所读取的该扇区数据是否正确。

17.根据权利要求16所述的识别闪速存储器中错误数据的方法，还包括当所读取的该扇区数据不正确时，则发送一错误信息给该电脑主机。

18.根据权利要求17所述的识别闪速存储器中错误数据的方法，其中当该电脑主机接收到该错误信息并且修复该扇区数据时，将所修复的该扇区数据对应的该数据正确性标记记录为该正常状态。

Images