[go: up one dir, main page]

CN101911505B - 用于在传输系统中使用的编码方法和编码设备 - Google Patents

用于在传输系统中使用的编码方法和编码设备 Download PDF

Info

Publication number
CN101911505B
CN101911505B CN200880122985.8A CN200880122985A CN101911505B CN 101911505 B CN101911505 B CN 101911505B CN 200880122985 A CN200880122985 A CN 200880122985A CN 101911505 B CN101911505 B CN 101911505B
Authority
CN
China
Prior art keywords
code
matrix
parity
bit
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880122985.8A
Other languages
English (en)
Other versions
CN101911505A (zh
Inventor
横川峰志
山本真纪子
冈田谕志
池谷亮志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101911505A publication Critical patent/CN101911505A/zh
Application granted granted Critical
Publication of CN101911505B publication Critical patent/CN101911505B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3488—Multiresolution systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明涉及用于在传输系统中使用的、用于通过低密度奇偶校验码执行编码的编码设备和用于该编码设备的编码方法。该编码方法包括：由该编码设备的处理器通过码长度为64,800位并且编码率为2/3的低密度奇偶校验码来执行编码；所述低密度奇偶校验码的奇偶校验矩阵被配置成使得信息矩阵的值为1的元素在列方向上以每360列为一周期予以排列，所述信息矩阵与所述奇偶校验矩阵的所述码长度和对应于所述编码率的信息长度对应，所述信息矩阵由奇偶校验矩阵初始值表确定，所述奇偶校验矩阵初始值表表示所述信息矩阵的值为1的元素的位置。

Description

用于在传输系统中使用的编码方法和编码设备
技术领域
本发明涉及编码方法，尤其涉及用于在传输系统中使用的可以提高例如容错性的编码方法和对对象数据进行编码的编码设备。
背景技术
LDPC(Low Density Parity Check，低密度奇偶校验)码具有高纠错能力，并且近年来开始广泛应用于传输系统，包括卫星数字广播系统，例如在欧洲使用的DVB(Digital Video Broadcasting，数字视频广播)-S.2系统(参见例如非专利文献1)。此外，还研究将LDPC码应用于下一代陆地数字广播。
最近的研究发现，当码长度与turbo码等类似地增大时，LDPC码提供接近于香农极限的性能。此外，由于LDPC码具有最小距离与码长度成比例增大这一特性，所以它具有优良的块错误概率特征。还有一个优点是：在turbo码等的解码特征中观察到的所谓误码平台现象很少发生。
下面具体描述上述LDPC码。注意，LDPC码是线性码，且尽管它不一定是二维码，但是下面的描述是在它是二维码的假定下给出的。
LDPC码的最显著特征在于定义LDPC码的奇偶校验矩阵是稀疏矩阵。在此，稀疏矩阵是值为“1”的元素数目非常少的矩阵(几乎全部元素都为0的矩阵)。
图1示出LDPC码的奇偶校验矩阵H的例子。
在图1的奇偶校验矩阵H中，每列的权重(列权重)(“1”的数目)(权重)是“3”并且每行的权重(行权重)是“6”。
在利用LDPC码进行编码(LDPC编码)时，例如，基于奇偶校验矩阵H产生生成矩阵G并且用二维信息位乘以该生成矩阵G以产生码字(LDPC码)。
具体来说，执行LDPC编码的编码设备首先计算生成矩阵G，生成矩阵G与奇偶检验矩阵H的转置矩阵HT一起满足表达式GHT＝0。在此，如果生成矩阵G是K×N矩阵，则编码设备用K个信息位的位串(矢量u)乘以生成矩阵G以产生N位的码字c(＝uG)。接收侧通过预定的通信路径接收由编码设备产生的码字(LDPC码)。
可以使用Gallager提出的作为概率解码的算法(即，通过在包括可变节点(也称为消息节点)和校验节点的所谓Tanner图上的置信传播而实现的消息传递算法)来执行LDPC码的解码。在以下说明中，将可变节点和校验节点适当地都简称为节点。
图2示出LDPC码的解码过程。
注意，在以下说明中，其中用对数似然比来代表由接收侧接收到的LDPC码(一个码字)的第n个码位的值中的“0”似然性的实数值被适当称为接收值u0i。此外，用uj代表从校验节点输出的消息，并且用vi代表从可变节点输出的消息。
首先，在LDPC码的解码中，如图2中所示，在步骤S11，接收LDPC码并且将消息(校验节点消息)uj初始化为“0”，另外还将作为重复过程计数器的表现为整数的变量k初始化为“0”，然后处理前进到步骤S12。在步骤S12，基于通过LDPC码的接收获得的接收值u0i执行由表达式(1)代表的数学运算(可变节点数学运算)以确定消息(可变节点消息)vi。还基于消息vi执行由表达式(2)代表的数学运算(校验节点数学运算)以确定消息uj。
[表达式1]
v i = u oi + Σ j = 1 d v - 1 u j - - - ( 1 )
[表达式2]
tanh ( u j 2 ) = Π i = 1 d c - 1 tanh ( v i 2 ) - - - ( 2 )
其中，表达式(1)和表达式(2)中的dv和dc是可任意选择的参数并且代表奇偶校验矩阵H的竖直方向(列)和水平方向(行)中的“1”的数目。例如，在(3，6)码的情况下，dv＝3并且dc＝6。
注意，在表达式(1)的可变节点数学运算和表达式(2)的校验节点数学运算中，数学运算的范围是从1到dv-1或者从1到dc-1，因为从要输出消息的边缘(将可变节点与校验节点互连的线)输入的消息不构成数学运算的对象。另一方面，通过事先产生由针对两个输入v1和v2的一个输出定义的表达式(3)所代表的函数R(v1，v2)的表、并如表达式(4)所示那样连续地(递归地)使用该表来执行表达式(2)的校验节点数学运算。
[表达式3]
x＝2tanh-1{tanh(v1/2)tanh(v2/2)}＝R(v1，v2)   (3)
[表达式4]
u j = R ( v 1 , R ( v 2 , R ( v 3 , . . . R ( v d c - 2 , v d c - 1 ) ) ) ) - - - ( 4 )
在步骤S12，变量k递增“1”，并且处理前进到步骤S13。在步骤S13，判断变量k是否高于预定的重复解码次数C。如果步骤S13判断出变量k不高于C，则处理返回到步骤S12，并且随后重复类似的处理。
另一方面，如果步骤S13判断出变量k高于C，则处理前进到步骤S14，在步骤S14确定并输出通过执行由表达式(5)代表的数学运算而将最终输出的解码结果即消息vi，从而结束LDPC码的解码处理。
[表达式5]
v i = u oi + Σ j = 1 d v u j - - - ( 5 )
在此，使用来自与可变节点相连的所有边缘的消息uj，执行与表达式(1)的可变节点数学运算不同的表达式(5)的数学运算。
图3示出(3，6)LDPC节点的奇偶校验矩阵H的例子(编码率：1/2，码长度：12)。
在图3的奇偶校验矩阵H中，与图1中类似，列的权重是3，行的权重是6。
图4示出图3的奇偶校验矩阵H的Tanner图。
在图4中，由“+”代表校验节点，并且由“＝”代表可变节点。校验节点和可变节点分别对应于奇偶校验矩阵H的行和列。校验节点和可变节点之间的连接是边缘并且对应于该奇偶校验矩阵的元素的“1”。
具体来说，如果该奇偶校验矩阵的第i列的第j行中的元素是1，则从上面起第i个可变节点(“＝”的节点)和从上面起第j个校验节点(“+”的节点)通过边缘连接。该边缘表明对应于可变节点的码位具有对应于校验节点的约束条件。
在作为LDPC码的解码方法的和积算法中，重复执行可变节点数学运算和校验节点数学运算。
图5示出关于可变节点执行的可变节点数学运算。
关于可变节点，通过使用来自连接到可变节点的剩余边缘的消息u1和u2以及接收值uoi的表达式(1)的可变节点数学运算来确定对应于要计算的边缘的消息vi。还类似地确定对应于所有其它边缘的消息。
图6示出在校验节点处执行的校验节点数学运算。
在此，可以通过使用表达式a×b＝exp{In(|a|)+In(|b|)}×sign(a)×sign(b)的关系将表达式(2)重新写为表达式(6)来执行表达式(2)的校验节点数学运算。注意，当x≥0时，sign(x)为1，而当x＜0时，sign(x)为-1。
[表达式6]
u j = 2 tanh - 1 ( Σ i = 1 d c - 1 tanh ( v i 2 ) ) = 2 tanh - 1 [ exp { Σ i = 1 d c - 1 In ( | tanh ( v i 2 ) | ) } × Π i = 1 d c - 1 sign ( tanh ( v i 2 ) ) ] = 2 tanh - 1 [ exp { - ( Σ i = 1 d c - 1 - In ( tanh ( | v i | 2 ) ) ) } ] × Π i = 1 d c - 1 sign ( v i ) - - - ( 6 )
此外，如果在x≥0时，函数被定义为表达式则由于表达式被满足，所以可以将表达式(6)变换为表达式(7)。
[表达式7]
u j = φ - 1 ( Σ i = 1 d c - 1 φ ( | v i | ) ) × Π i = 1 d c - 1 sign ( v i ) - - - ( 7 )
在校验节点处，根据表达式(7)执行表达式(2)的校验节点数学运算。
具体来说，在校验节点处，使用来自连接到校验节点的剩余边缘的消息v1、v2、v3、v4和v5、通过表达式(7)的校验节点数学运算来确定对应于要计算的边缘的消息uj。还以类似的方式确定对应于所有其它边缘的消息。
应注意，还可以将表达式(7)的函数表示为 并且当x＞0时，当将函数和包含在硬件时，尽管有时使用LUT(查找表)包含它们，但这些LUT成为同一LUT。
非专利文献1：DVB-S.2：ETSI EN 302307 V1.1.2(2006-06)
发明内容
技术问题
在作为卫星数字广播标准的DVB-S.2中和作为下一代陆地数字广播标准的DVB-T.2中采用LDPC码。此外，在作为下一代CATV(有线电视)数字广播标准的DVB-C.2中也计划采用LDPC码。
在符合DVB-S.2等DVB标准的数字广播中，将LDPC码变换为(符号化为)正交调制(数字调制)的符号，如QPSK(Quadrature Phase ShiftKeying，正交相移键控)，并且将该符号映射到信号点并发送。
在LDPC码的符号化中，以两个或更多个位为单位执行LDPC码的码位替换，并且将这种替换之后的码位确定为符号的位。
尽管已经提出多种不同方法作为用于LDPC码符号化的码位替换方法，但是仍需要与已经提出的方法相比进一步提高对各种错误的容忍度的方法。
此外，关于LDPC码本身，仍需要提供一种与DVB-S.2标准等DVB标准中规定的LDPC码相比可以提高对错误的容忍度的LDPC码。
本发明是考虑到上述情况做出的并且可以提高容错性。
技术方案
本发明第一方面的数据处理设备或数据处理方法是这样的数据处理设备或数据处理方法：其中具有N位码长度的LDPC(Low Density ParityCheck，低密度奇偶校验)码的码位被写入用于在行方向和列方向上存储所述码位的存储装置的所述列方向上，并且在所述行方向上被读出的LDPC码的码位中的m个位被设置为一个符号，此外，用b代表预定的正整数，该存储装置在行方向上存储mb个位并且在列方向上存储N/(mb)个位，所述LDPC码的码位是在该存储装置的所述列方向上被写入并且在所述行方向上被读出的，该数据处理设备包括替换装置或者该数据处理方法包括替换步骤，用于将在该存储装置的所述行方向上被读出的所述mb个码位设置为b个符号，替换所述mb个码位，使得替换后的码位成为代表所述符号的符号位，所述LDPC码是在DVB-S.2或DVB-T.2标准中规定的、码长度N为64,800位、编码率为2/3的LDPC码，当所述整数b为2时，所述m个位是8个位，所述LDPC码的该8个位作为一个符号被映射到在256QAM中规定的256个信号点中的任意一个，该存储装置具有用于在所述行方向上存储8×2个位并且在所述列方向上存储64,800/(8×2)个位的16个列，该数据处理设备包括替换装置或者该数据处理方法包括替换步骤，当从在该存储装置的所述行方向上被读出的8×2个码位中的最高有效位开始的第i+1位被表示为位bi并且从连续两个符号的8×2个符号位中的最高有效位开始的第i+1位被表示为位yi时，该替换装置或该替换步骤执行以下替换：将位b0分配给位y15，将位b1分配给位y7，将位b2分配给位y1，将位b3分配给位y5，将位b4分配给位y6，将位b5分配给位y13，将位b6分配给位y11，将位b7分配给位y9，将位b8分配给位y8，将位b9分配给位y14，将位b10分配给位y12，将位b11分配给位y3，将位b12分配给位y0，将位b13分配给位y10，将位b14分配给位y4，以及将位b15分配给位y2。
在上述第一方面中，所述LDPC码是在DVB-S.2或DVB-T.2标准中规定的、码长度N为64,800位、编码率为2/3的LDPC码，并且当所述整数b为2时，所述m个位是8个位。所述LDPC码的该8个位作为一个符号被映射到在256QAM中规定的256个信号点中的任意一个。该存储装置具有用于在所述行方向上存储8×2个位并且在列方向上存储64,800/(8×2)个位的16个列。在此情况下，当从在该存储装置的所述行方向上被读出的8×2个码位中的最高有效位开始的第i+1位被表示为位bi并且从连续两个符号的8×2个符号位中的最高有效位开始的第i+1位被表示为位yi时，执行以下替换：将位b0分配给位y15，将位b1分配给位y7，将位b2分配给位y1，将位b3分配给位y5，将位b4分配给位y6，将位b5分配给位y13，将位b6分配给位y11，将位b7分配给位y9，将位b8分配给位y8，将位b9分配给位y14，将位b10分配给位y12，将位b11分配给位y3，将位b12分配给位y0，将位b13分配给位y10，将位b14分配给位y4，以及将位b15分配给位y2。
本发明的第二方面的用于在传输系统中使用的、用于通过低密度奇偶校验码执行编码的编码设备的编码方法包括：由该编码设备的处理器通过码长度为64,800位并且编码率为2/3的低密度奇偶校验码来执行编码；该低密度奇偶校验码的奇偶校验矩阵被配置成使得信息矩阵的值为1的元素在列方向上以每360列为一周期予以排列，该信息矩阵与该奇偶校验矩阵的该码长度和对应于该编码率的信息长度对应，该信息矩阵由奇偶校验矩阵初始值表确定，该奇偶校验矩阵初始值表表示该信息矩阵的值为1的元素的位置，该奇偶校验矩阵初始值表由以下数值构成：
317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 210391958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 2127221379
127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 210022514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 2023620393
1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 2096121335
4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 1906219526 20748
412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 1639216419
4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 1934419938
2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 2061421025
1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 1872920920
856 1690 12787
6532 7357 9151
4210 16615 18152
11494 14036 17470
2474 10291 10323
1778 6973 10739
4347 9570 18748
2189 11942 20666
3868 7526 17706
8780 14796 18268
160 16232 17399
1285 2003 18922
4658 17331 20361
2765 4862 5875
4565 5521 8759
3484 7305 15829
5024 17730 17879
7031 12346 15024
179 6365 11352
2490 3143 5098
2643 3101 21259
4315 4724 13130
594 17365 18322
5983 8597 9627
10837 15102 20876
10448 20418 21478
3848 12029 15228
708 5652 13146
5998 7534 16117
2098 13201 18317
9186 14548 17776
5246 10398 18597
3083 4944 21021
13726 18495 19921
6736 10811 17545
10084 12411 14432
1064 13555 17033
679 9878 13547
3422 9910 20194
3640 3701 10046
5862 10134 11498
5923 9580 15060
1073 3012 16427
5527 20113 20883
7058 12924 15151
9764 12230 17375
772 7711 12723
555 13816 15376
10574 11268 17932
15442 17266 20482
390 3371 8781
10512 12216 17180
4309 14068 15783
3971 11673 20009
9259 14270 17199
2947 5852 20101
3965 9722 15363
1429 5689 16771
6101 6849 12781
3676 9347 18761
350 11659 18342
5961 14803 16123
2113 9163 13443
2155 9808 12885
2861 7988 11031
7309 9220 20745
6834 8742 11977
2133 12908 14704
10170 13809 18153
13464 14787 14975
799 1107 3789
3571 8176 10165
5433 13446 15481
3351 6767 12840
8950 8974 11650
1430 4250 21332
6283 10628 15050
8632 14404 16916
6509 10702 16278
15900 16395 17995
8031 18420 19733
3747 4634 17087
4453 6297 16262
2792 3513 17031
14846 20893 21563
17220 20436 21337
275 4107 10497
3536 7520 10027
14089 14943 19455
1965 3931 21104
2439 11565 17932
154 15279 21414
10017 11269 16546
7169 10161 16928
10284 16791 20655
36 3175 8475
2605 16269 19290
8947 9178 15420
5687 9156 12408
8096 9738 14711
4935 8093 19266
2667 10062 15972
6389 11318 14417
8800 18137 18434
5824 5927 15314
6056 13168 15179
3284 13138 18919
13115 17259 17332。
根据上述第二方面的用于在传输系统中使用的、用于通过低密度奇偶校验码执行编码的编码设备包括：处理器，该处理器被配置成通过具有64,800位的码长度和2/3的编码率的低密度奇偶校验码来执行编码。该低密度奇偶校验码的奇偶校验矩阵被配置使得信息矩阵的值为1的元素在列方向上以每360列为一周期予以排列，该信息矩阵与该奇偶校验矩阵的该码长度和对应于该编码率的信息长度对应，该信息矩阵由奇偶校验矩阵初始值表确定，该奇偶校验矩阵初始值表表示该信息矩阵的值为1的元素的位置。该奇偶校验矩阵初始值表由以下数值构成：
317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 210391958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 2127221379
127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 210022514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 2023620393
1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 2096121335
4257 10449 12406 14561  16049 16522 17214 18029 18033 18802 1906219526 20748
412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 1639216419
4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 1934419938
2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 2061421025
1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 1872920920
856 1690 12787
6532 7357 9151
4210 16615 18152
11494 14036 17470
2474 10291 10323
1778 6973 10739
4347 9570 18748
2189 11942 20666
3868 7526 17706
8780 14796 18268
160 16232 17399
1285 2003 18922
4658 17331 20361
2765 4862 5875
4565 5521 8759
3484 7305 15829
5024 17730 17879
7031 12346 15024
179 6365 11352
2490 3143 5098
2643 3101 21259
4315 4724 13130
594 17365 18322
5983 8597 9627
10837 15102 20876
10448 20418 21478
3848 12029 15228
708 5652 13146
5998 7534 16117
2098 13201 18317
9186 14548 17776
5246 10398 18597
3083 4944 21021
13726 18495 19921
6736 10811 17545
10084 12411 14432
1064 13555 17033
679 9878 13547
3422 9910 20194
3640 3701 10046
5862 10134 11498
5923 9580 15060
1073 3012 16427
5527 20113 20883
7058 12924 15151
9764 12230 17375
772 7711 12723
555 13816 15376
10574 11268 17932
15442 17266 20482
390 3371 8781
10512 12216 17180
4309 14068 15783
3971 11673 20009
9259 14270 17199
2947 5852 20101
3965 9722 15363
1429 5689 16771
6101 6849 12781
3676 9347 18761
350 11659 18342
5961 14803 16123
2113 9163 13443
2155 9808 12885
2861 7988 11031
7309 9220 20745
6834 8742 11977
2133 12908 14704
10170 13809 18153
13464 14787 14975
799 1107 3789
3571 8176 10165
5433 13446 15481
3351 6767 12840
8950 8974 11650
1430 4250 21332
6283 10628 15050
8632 14404 16916
6509 10702 16278
15900 16395 17995
8031 18420 19733
3747 4634 17087
4453 6297 16262
2792 3513 17031
14846 20893 2 1563
17220 20436 21337
275 4107 10497
3536 7520 10027
14089 14943 19455
1965 3931 21104
2439 11565 17932
154 15279 21414
10017 11269 16546
7169 10161 16928
10284 16791 20655
36 3175 8475
2605 16269 19290
8947 9178 15420
5687 9156 12408
8096 9738 14711
4935 8093 19266
2667 10062 15972
6389 11318 14417
8800 18137 18434
5824 5927 15314
6056 13168 15179
3284 13138 18919
13115 17259 17332。
注意，该数据处理设备可以是独立的设备，也可以是构成一个设备的内部块。
有益效果
根据本发明，可以提高对错误的容忍度。
附图说明
图1是示出LDPC码的奇偶校验矩阵H的视图。
图2是示出LDPC码的解码过程的流程图。
图3是示出LDPC码的奇偶校验矩阵的例子的视图。
图4是示出奇偶校验矩阵的Tanner图的视图。
图5是示出可变节点的视图。
图6是示出校验节点的视图。
图7是示出应用本发明的传输系统的一个实施例的配置例子的视图。
图8是示出传输设备11的配置例子的框图。
图9是示出奇偶校验矩阵的视图。
图10是示出奇偶矩阵的视图。
图11是示出在DVB-S.2标准中规定的LDPC码的奇偶校验矩阵和列权重的视图。
图12是示出16QAM的信号点设置的视图。
图13是示出64QAM的信号点设置的视图。
图14是示出64QAM的信号点设置的视图。
图15是示出64QAM的信号点设置的视图。
图16是示出解复用器25的处理的视图。
图17是示出解复用器25的处理的视图。
图18是示出关于LDPC码的解码的Tanner图的视图。
图19是示出具有楼梯结构的奇偶矩阵HT和对应于该奇偶矩阵HT的Tanner图的视图。
图20是示出对应于奇偶交错之后的LDPC码的奇偶校验矩阵H的奇偶矩阵HT的视图。
图21是示出变换奇偶校验矩阵的视图。
图22是示出列扭转交错器24的处理的视图。
图23是示出列扭转交错所需的存储器31的列数和写开始位置的地址的视图。
图24是示出列扭转交错所需的存储器31的列数和写开始位置的地址的视图。
图25是示出传输处理的流程图。
图26是示出在模拟中采用的通信路径的模型的视图。
图27是示出由该模拟获得的错误率和颤振(flutter)的多普勒频率fd之间关系的视图。
图28是示出由该模拟获得的错误率和颤振的多普勒频率fd之间关系的视图。
图29是示出LDPC编码部21的配置例子的框图。
图30是示出LDPC编码部的处理的流程图。
图31是示出编码率为2/3并且码长度为16,200的奇偶校验矩阵初始值表的视图。
图32是示出编码率为2/3并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图33是示出编码率为2/3并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图34是示出编码率为2/3并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图35是示出编码率为3/4并且码长度为16,200的奇偶校验矩阵初始值表的视图。
图36是示出编码率为3/4并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图37是示出编码率为3/4并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图38是示出编码率为3/4并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图39是示出编码率为3/4并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图40是示出编码率为4/5并且码长度为16,200的奇偶校验矩阵初始值表的视图。
图41是示出编码率为4/5并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图42是示出编码率为4/5并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图43是示出编码率为4/5并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图44是示出编码率为4/5并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图45是示出编码率为5/6并且码长度为16,200的奇偶校验矩阵初始值表的视图。
图46是示出编码率为5/6并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图47是示出编码率为5/6并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图48是示出编码率为5/6并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图49是示出编码率为5/6并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图50是示出编码率为8/9并且码长度为16,200的奇偶校验矩阵初始值表的视图。
图51是示出编码率为8/9并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图52是示出编码率为8/9并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图53是示出编码率为8/9并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图54是示出编码率为8/9并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图55是示出编码率为9/10并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图56是示出编码率为9/10并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图57是示出编码率为9/10并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图58是示出编码率为9/10并且码长度为64,800的奇偶校验矩阵初始值表的视图。
图59是示出根据奇偶校验矩阵初始表确定奇偶校验矩阵H的方法的视图。
图60是示出根据现有方法的替换处理的视图。
图61是示出根据现有方法的替换处理的视图。
图62是示出在由256QAM调制码长度为64,800且编码率为2/3的LDPC码并且倍数b为2的情况下的码位组和符号位组的视图。
图63是示出在由256QAM调制码长度为64,800且编码率为2/3的LDPC码并且倍数b为2的情况下的分配规则的视图。
图64是示出根据在由256QAM调制码长度为64,800且编码率为2/3的LDPC码并且倍数b为2的情况下的分配规则的码位替换的视图。
图65是示出在执行新替换方法的替换处理的情况下和在执行现有方法的替换处理的情况下的BER。
图66是示出与标准码相比具有更优的性能阈值Eb/N0的LDPC码的奇偶校验矩阵初始值表的例子的视图。
图67是示出与标准码相比具有更优的性能阈值Eb/N0的LDPC码的奇偶校验矩阵初始值表的例子的视图。
图68是示出与标准码相比具有更优的性能阈值Eb/N0的LDPC码的奇偶校验矩阵初始值表的例子的视图。
图69是示出与标准码和所提出的码有关的Eb/N0和BER的关系的视图。
图70是示出接收设备12的配置例子的框图。
图71是示出接收处理的流程图。
图72是示出LDPC码的奇偶校验矩阵的例子的视图。
图73是示出通过对奇偶校验矩阵施加行替换和列替换获得的矩阵(变换奇偶校验矩阵)的视图。
图74是示出以5×5位为单位划分的变换奇偶校验矩阵的视图。
图75是示出对p个节点一起执行节点数学运算的解码设备的配置例子的框图。
图76是示出LDPC解码部56的配置例子的框图。
图77是示出对其应用本发明的计算机的实施例的配置例子的框图。
图78是示出编码率为2/3且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图79是示出编码率为2/3且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图80是示出编码率为2/3且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图81是示出编码率为2/3且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图82是示出编码率为3/4且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图83是示出编码率为3/4且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图84是示出编码率为3/4且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图85是示出编码率为3/4且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图86是示出编码率为3/4且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图87是示出编码率为4/5且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图88是示出编码率为4/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图89是示出编码率为4/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图90是示出编码率为4/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图91是示出编码率为4/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图92是示出编码率为5/6且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图93是示出编码率为5/6且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图94是示出编码率为5/6且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图95是示出编码率为5/6且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图96是示出编码率为5/6且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图97是示出编码率为8/9且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图98是示出编码率为8/9且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图99是示出编码率为8/9且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图100是示出编码率为8/9且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图101是示出编码率为8/9且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图102是示出编码率为9/10且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图103是示出编码率为9/10且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图104是示出编码率为9/10且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图105是示出编码率为9/10且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图106是示出编码率为1/4且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图107是示出编码率为1/4且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图108是示出编码率为1/3且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图109是示出编码率为1/3且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图110是示出编码率为2/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图111是示出编码率为2/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图112是示出编码率为1/2且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图113是示出编码率为1/2且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图114是示出编码率为1/2且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图115是示出编码率为3/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图116是示出编码率为3/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图117是示出编码率为3/5且码长度为64,800的奇偶校验矩阵初始值表的例子的视图。
图118是示出编码率为1/4且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图119是示出编码率为1/3且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图120是示出编码率为2/5且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图121是示出编码率为1/2且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图122是示出编码率为3/5且码长度为16,200的奇偶校验矩阵初始值表的例子的视图。
图123是示出编码率为3/5且码长度为16,200的奇偶校验矩阵初始值表的另一个例子的视图。
图124是示出根据奇偶校验矩阵初始表确定奇偶校验矩阵H的方法的视图。
图125是示出码位替换的例子的视图。
图126是示出码位替换的另一个例子的视图。
图127是示出码位替换的进一步例子的视图。
图128是示出码位替换的更进一步例子的视图。
图129是示出BER的模拟结果的视图。
图130是示出BER的另一个模拟结果的视图。
图131是示出BER的进一步模拟结果的视图。
图132是示出BER的更进一步模拟结果的视图。
图133是示出码位替换的例子的视图。
图134是示出码位替换的另一个例子的视图。
图135是示出码位替换的进一步例子的视图。
图136是示出码位替换的更进一步例子的视图。
图137是示出码位替换的更进一步例子的视图。
图138是示出码位替换的更进一步例子的视图。
图139是示出码位替换的更进一步例子的视图。
图140是示出码位替换的更进一步例子的视图。
图141是示出码位替换的更进一步例子的视图。
图142是示出码位替换的更进一步例子的视图。
图143是示出码位替换的更进一步例子的视图。
图144是示出码位替换的更进一步例子的视图。
图145是示出构成解交错器53的复用器54的处理的视图。
图146是示出列扭转解交错器55的处理的视图。
图147是示出接收设备12的另一个配置例子的框图。
图148是示出可应用于接收设备12的接收系统的配置的第一例子的框图。
图149是示出可应用于接收设备12的接收系统的配置的第二例子的框图。
图150是示出可应用于接收设备12的接收系统的配置的第三例子的框图。
参考符号的说明
11传输设备，12接收设备，21 LDPC编码部，22位交错器，23奇偶交错器，24列扭转交错器，25解复用器，26映射部，27正交调制部，31存储器，32替换部，51正交解调部，52解映射部，53解交错器，54复用器，55列扭转解交错器，56 LDPC解码部，300边缘输出存储用的存储器，301选择器，302校验节点计算部，303周期性移位电路，304边缘数据存储用的存储器，305选择器，306接收数据用的存储器，307可变节点计算部，308周期性移位电路，309解码字计算部，310接收数据重新排列部，311解码数据重新排列部，601编码处理块，602存储块，611编码率设置部分，612初始值表读出部分，613奇偶校验矩阵产生部分，614信息位读出部分，615编码奇偶数学运算部分，616控制部分，701总线，702 CPU，703 ROM，704 RAM，705硬盘，706输出部，707输入部，708通信部，709驱动器，710输入/输出接口，711可移动记录介质，1001反向替换部，1002存储器，1011奇偶解交错器，1021 LDPC解码部，1101获取部，1101传输线解码处理部，1103信息源解码处理部，1111输出部，1121记录部
具体实施方式
图7示出应用本发明的传输系统的实施例的配置例子(术语体系表示多个设备的逻辑集合而与各个组成设备是否包含在同一个外壳中无关)。
参考图7，该传输系统包括传输设备11和接收设备12。
传输设备11执行例如电视广播节目的传输(广播)(传送)。也就是说，传输设备11例如将作为传输对象的对象数据如图像数据、声音数据等作为电视广播节目编码为LDPC码并通过例如通信路径13如卫星信道、地面波和CATV网络传输作为结果的数据。
接收设备12是用于接收电视广播节目的例如调谐器、电视接收器或STB(Set Top Box，机顶盒)或者用于接收IPTV(Internet ProtocolTelevision，因特网协议电视)的PC(个人计算机)，并且接收从传输设备11通过通信路径13传输来的LDPC码，将该LDPC码解码为对象数据并输出该对象数据。
在此，已知在图7中的传输系统中使用的LDPC码在AWGN(Additive White Gaussian Noise，加性高斯白噪声)通信路径中展示出非常高的能力。
然而，在例如地面波的通信路径13中，有时出现突发错误或擦除。例如，在OFDM(Orthogonal Frequency Division Multiplexing，正交频分复用)系统中，在D/U(Desired to Undesired Ratio，有用/无用比)为0 dB的多路径环境下(无用的功率＝回波等于有用的功率＝主路径)，响应于回波的延迟(主路径以外的路径)特定系统的功率为零(擦除)。
此外，在D/U为0 dB的颤振中(在其中增加了延迟为零并且应用多普勒(dopper)频率的回波的通信路径)，可能出现在特定时间点整个OFDM符号的功率通过多普勒频率减小到零(擦除)的情况。
此外，由于从用于接收来自传输设备11的信号的接收部(未示出)例如天线等到接收设备12的接收设备12一侧上的布线的情况或者由于提供给接收设备12的功率的不稳定，有时可能出现突发错误。
另一方面，在LDPC码的解码中，由于表达式(1)的可变节点数学运算，其中在奇偶校验矩阵H的列中执行上述图5中所示的LDPC码的码位的(接收值uoi的)相加并且因此可变节点对应于LDPC码的码位，如果出现用于可变节点数学运算的码位的错误，则要确定的消息的准确度下降。
然后，在LDPC码的解码中，由于在连接到校验节点的可变节点处确定的消息被用于在校验节点处执行表达式(7)的校验节点数学运算，所以如果校验节点(其中与其连接的多个可变节点(所对应的LDPC码的码位)同时出现错误(包括擦除))的数目变大，则解码的性能恶化。
例如，如果连接到校验节点的两个或更多个可变节点同时遭受擦除，则校验节点将值为0的概率和值为1的概率彼此相等的消息返回到所有可变节点。在此情况下，所述相等概率的消息返回到的那些校验节点对一个周期的解码处理(一组可变节点数学运算和校验节点数学运算)没有贡献，并且作为结果，需要增加解码处理的重复次数。因此，解码性能恶化。此外，执行LDPC码解码的接收设备12的功率消耗增大。
因此，图7中所示的传输系统被配置成使得提高对突发错误或擦除的容忍度，同时保持AWGN通信路径的性能。
图8示出图7的传输设备11的配置例子。
参考图8，传输设备11包括LDPC编码部21、位交错器22、映射部26和正交调制部27。
将对象数据提供给LDPC编码部21。
LDPC编码部21根据奇偶校验矩阵对提供给它的对象数据进行LDPC编码并且输出其中对象数据是信息位的LDPC码，在该奇偶校验矩阵中，作为对应于LDPC码的奇偶位的部分的奇偶矩阵具有楼梯结构。
具体来说，LDPC编码部21执行将对象数据编码为例如DVB-S.2或DVB-T.2标准中规定的LDPC码的LDPC编码，并输出作为LDPC编码的结果获得的LDPC码。
在此，在DVB-T.2标准中，计划采用在DVB-S.2标准中规定的LDPC码。在DVB-S.2标准中规定的LDPC码是IRA(Irregular RepeatAccumulate，不规则重复累积)码，并且在LDPC码的奇偶校验矩阵中的奇偶矩阵具有楼梯结构。下面描述该奇偶矩阵和楼梯结构。此外，例如在2000年9月举行的第二届Turbo码及相关主题国际研讨会的论文集中H.Jin.，A.Khandekar和R.J.McEliece的“无规则重复累积码”中描述了IRA码。
从LDPC编码部21输出的LDPC码被提供给位交错器22。
位交错器22是用于使数据交错的数据处理设备，并且包括奇偶交错器23、列扭转交错器24和解复用器(DEMUX)25。
奇偶交错器23执行将来自LDPC编码部21的LDPC码的奇偶位交错到其它奇偶位的位置的奇偶交错并将奇偶交错后的LDPC码提供给列扭转交错器24。
列扭转交错器24对来自奇偶交错器23的LDPC码执行列扭转交错，并且将列扭转交错后的LDPC码提供给解复用器25。
具体来说，在由下面描述的映射部26将该LDPC码的两个或更多个码位映射到代表正交调制的一个符号的信号点之后发送该LDPC码。
列扭转交错器24执行例如下文中描述的列扭转交错作为重新排列来自奇偶交错器23的LDPC码的码位的重新排列处理，使得在LDPC编码部21中使用的奇偶校验矩阵的任一行中包括的对应于值1的LDPC码的多个码位不包括在一个符号中。
解复用器25执行替换来自列扭转交错器24的LDPC码的两个或更多个码位(它们是一个符号)的位置的替换处理以获得对AWGN的容忍度加强的LDPC码。然后，解复用器25将通过该替换处理获得的LDPC码的两个或更多个码位作为一个符号提供给映射部26。
映射部26将来自解复用器25的符号映射到通过由正交调制部27执行的正交调制(多值调制)的调制方法确定的信号点。
具体来说，映射部26将来自解复用器25的LDPC码映射到由代表与载波同相位的I分量的I轴和代表与载波正交的Q分量的Q轴定义的IQ平面(IQ群集)上的、由调制系统确定的信号点。
在此，作为由正交调制部27执行的正交调制的调制方法，可以利用包括例如在DVB-T标准中定义的调制方法，即例如QPSK(QuadraturePhase Shift Keying，正交移相键控)，16QAM(Quadrature AmplitudeModulation，正交幅度调制)，64QAM，256QAM，1024QAM，4096QAM等的调制方法。例如由操作员根据传输设备11的操作事先设置应该使用什么调制方法来由正交调制部27执行正交调制。注意，正交调制部27可以执行一些其它正交调制，如4PAM(Pulse Amplitude Modulation，脉冲幅度调制)。
由映射部26映射到信号点的符号被提供给正交调制部27。
正交调制部27根据来自映射部26的信号点(映射到该信号点的符号)对载波执行正交调制并通过通信路径13发送由正交调制获得的调制信号(图7)。
图9示出在图8的LDPC编码部21的LDPC编码中使用的奇偶校验矩阵H。
奇偶校验矩阵H具有LDGM(Low-Density Generation Matrix，低密度产生矩阵)结构，并且可根据LDPC码的码位当中对应于信息位的那一部分的信息矩阵HA和LDPC码的码位当中对应于奇偶位的奇偶矩阵HT由表达式H＝[HA|HT](其中信息矩阵HA的元素是左侧元素而奇偶矩阵HT的元素是右侧元素的矩阵)表示。
在此，一个LDPC码(一个码字)的码位当中信息位的位数和奇偶位的位数被分别称为信息长度K和奇偶长度M，并且一个LDPC码的码位的位数被称为码长度N(＝K+M)。
与特定码长度N的LDPC码有关的信息长度K和奇偶长度M取决于编码率。另一方面，奇偶校验矩阵H是行×列为M×N的矩阵。于是，信息矩阵HA是M×K矩阵，奇偶矩阵HT是M×M矩阵。
图10示出在DVB-S.2(和DVB-T.2)标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵HT。
在DVB-S.2标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵HT具有楼梯结构，其中值为1的元素排列成图10中所示的楼梯状。奇偶矩阵HT的行权重关于第一行为1而关于所有剩余行为2。另一方面，列权重关于最后一列为1，而关于所有剩余列为2。
如上所述，其中奇偶矩阵HT具有楼梯结构的奇偶校验矩阵H的LDPC码可以使用奇偶校验矩阵H容易地产生。
具体来说，LDPC码(一个码字)由行矢量c表示，通过转置该行矢量获得的列矢量由cT表示。此外，来自作为LDPC码的行矢量c内的信息位部分由行矢量A表示，奇偶位部分由行矢量T表示。
在此情况下，行矢量c可以根据作为信息位的行矢量A和作为奇偶位的行矢量T由表达式c＝[A|T](其中行矢量A的元素是左侧元素而行矢量T的元素是右侧元素的行矢量)表示。
奇偶校验矩阵H和作为LDPC码的行矢量c＝[A|T]需要满足表达式HeT＝0，并且在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT具有如图10中所示楼梯结构的情况下，可以通过将以表达式HcT＝0中的列矢量HcT的第一行中的元素开始的行中的元素相继地设置为零来依次确定构成满足表达式HcT＝0的行矢量c＝[A|T]的、作为奇偶位的行矢量T。
图11示出在DVB-S.2(和DVB-T.2)标准中定义的LDPC码的奇偶校验矩阵H和列权重。
具体来说，图11A示出在DVB-S.2标准中定义的LDPC码的奇偶校验矩阵H。
对于从奇偶校验矩阵H的第一列开始的KX个列，列权重为X；对于接下来的K3个列，列权重为3；对于接下来的M-1个行，列权重为2；并且对于最后一列，列权重为1。
在此，KX+K3+M-1+1等于码长度N。
在DVB-S.2标准中，以图11b中所示的方式规定列数KX、K3和M(奇偶长度)以及列权重X。
具体来说，图11B示出关于DVB-S.2标准中规定的LDPC码的不同编码率的列数KX、K3和M以及列权重X。
在DVB-S.2标准中，规定了码长度N为64,800位和16,200位的LDPC码。
如图11b中所示，对于码长度N为64,800位的LDPC码，规定11个编码率(标称率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9、9/10，对于码长度N为16,200位的LDPC码，规定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9。
对于LDPC码，已知道，与奇偶校验矩阵H的具有较高列权重的列对应的码位展现出较低的错误率。
在DVB-S.2标准中规定的并且在图11中示出的奇偶校验矩阵H具有离头侧(左侧)越近的列具有越高列权重的趋势。因此，对应于奇偶校验矩阵H的LDPC码具有离头越近的码位对错误的容忍度越高(具有越高的容错性)并且离尾部越近的码位对错误的容忍度越低的趋势。
图12示出在由图8的正交调制部27执行16QAM的情况下的、16个符号(所对应的信号点)在IQ平面上的排列。
具体来说，图12A示出16QAM的符号。
在16QAM中，一个符号代表4个位，并且存在16(＝24)个符号。然后，这16个符号被布置为使得它们以IQ平面的原点为中心在I方向×Q方向上形成4×4个符号的正方形。
现在，如果将从由一个符号代表的位串的最高有效位开始的第i+1位表示为yi，则可以按从该最高有效位开始的顺序将由16QAM的一个符号代表的4个位表示为位y0、y1、y2和y3。在调制方法为16QAM的情况下，LDPC码的4个码位被设置为(符号化为)4个位y0至y3的符号(符号值)。
图12B示出与由16QAM的符号代表的4个位(在下文中也称为符号位)y0至y3有关的位边界。
在此，与符号位yi(在图12中，i＝0、1、2、3)有关的位边界表示其位yi为0的符号和其位yi为1的另一个符号之间的边界。
如图12B中所示，对于从由16QAM的符号代表的4个符号位y0至y3当中的最高有效位y0，IQ平面上的Q轴只有一个位置成为位边界，并且对于第二符号位y1(从最高有效位开始第二位)，IQ平面上的I轴只有一个位置成为位边界。
此外，对于第三符号位y2，从4×4符号的左侧开始的第一和第二列之间以及第三和第四列之间的两个位置中的每一个成为边界。
此外，对于第四符号位y3，4×4符号的第一和第二行之间以及第三和第四行之间的两个位置中的每一个成为边界。
随着与位边界间隔开的符号数的增加，由符号代表的符号位y1有较小可能出错并且错误概率降低，但是随着位置接近位边界的符号位的增加，有较大可能出错并且错误概率变高。
如果将有较小可能出错的位(较高的容错性)称为“强位”而将有较大可能出错的位(较低的容错性)称为“弱位”，则对于由16QAM的符号代表的4个符号位y0至y3，最高有效符号位y0和第二符号位y1是强位并且第三符号位y2和第四符号位y3是弱位。
图13至图15示出在由图8的正交调制部27执行64QAM的情况下的、64个符号(所对应的信号点)在IQ平面上的排列。
在64QAM中，一个符号代表6位，并且存在64(＝26)个符号。然后，这64个符号被布置为使得它们以IQ平面的原点为中心在I方向×Q方向上形成8×8个符号的正方形。
可以按从最高有效位开始的顺序将由64QAM的一个符号代表的符号位表示为位y0、y1、y2、y3、y4、y5。在调制方法为64QAM的情况下，LDPC码的6个码位被设置为(符号化为)6位y0至y5的符号(符号值)。
在此，图13示出与64QAM的符号的符号位y0至y5当中的最高有效符号位y0和第二符号位y1有关的位边界；图14示出与第三符号位y2和第四符号位y3有关的位边界；图15示出与第五符号位y4和第六符号位y5有关的位边界。
如图13中所示，与最高有效符号位y0和第二符号位y1每一个有关的位边界数是一。另一方面，如图14中所示，与第三符号位y2和第四符号位y3每一个有关的位边界数是二，以及如图15中所示，与第五符号位y4和第六符号位y5每一个有关的位边界数是四。
因此，在64QAM的符号的符号位y0至y5当中，最高有效符号位y0和第二符号位y1是最强位，并且第三符号位y2和第四符号位y3是第二强位。然后，第五符号位y4和第六符号位y5是最弱位。
从图12以及进一步地从图13至图15可以看出，对于正交调制的符号的符号位，存在高阶位是强位并且低阶位是弱位的趋势。
在此，如上文中参照图11描述的，从LDPC编码部21输出的LDPC码(图8)包括容错性较高的码位和容错性较低的码位。
另一方面，如上文中参照图12至图15描述的，由正交调制部27执行的正交调制的符号的符号位包括强位和弱位。
因此，如果将LDPC码的容错性低的码位分配给正交调制的符号的弱符号位，则容错性总体下降。
因此，已经提出交错器，其将LDPC码的码位交错，使得将LDPC码的容错性低的码位分配给正交调制的符号的强位(符号位)。
图8的解复用器25执行交错器的处理。
图16是示出图8的解复用器25的处理的视图。
具体来说，图16A示出解复用器25的功能配置的例子。
解复用器25包括存储器31和替换部32。
来自LDPC编码部21的LDPC码被提供给存储器31。
存储器31具有在行(水平)方向上存储mb个位并且在列(竖直)方向上存储N/(mb)个位的存储能力。存储器31将提供给它的LDPC码的码位写入列方向并在行方向上读出码位，然后将读出的码位提供给替换部32。
在此，N(＝信息长度K+奇偶长度M)代表如上文中描述的LDPC码的码长度。
此外，m代表要成为一个符号的LDPC码的码位的位数，b是预定正整数并且是待用于将m与该整数相乘的倍数。复用器25将LDPC码的码位变换(符号化)为如上所述的符号，并且倍数b代表通过复用器25的单次符号化获得的符号数。
图16A示出解复用器25的配置例子，其中调制系统是64QAM，并且因此要成为一个符号的LDPC码的码位的位数m是6位。
此外，在图16A中，倍数b是1，并且因此存储器31在列方向×行方向上具有N/(6×1)×(6×1)个位的存储能力。
在此，在列方向上延伸并且在行方向上包括一位的存储器31的存储区域在下文中适当称为列。在图16A中，存储器31包括六(＝6×1)列。
解复用器25从左侧的列开始朝着右侧的列、在形成存储器31的列的自上向下方向上(在列方向上)写入LDPC码的码位。
然后，如果码位的写入以最右列中的最下位结束，则读出所述码位并从形成存储器31的所有列的第一行开始在行方向上以6位(mb个位)为单位将其提供给替换部32。
替换部32执行用于替换来自存储器31的6位码位的位置的替换处理，并输出通过该替换获得的6位，作为代表64QAM的一个符号的6个符号位y0，y1，y2，y3，y4，y5。
具体来说，当从存储器31行方向上读出mb个码位(在此为6位)时，如果用位bi代表从存储器31读出的mb个码位当中从最高有效位开始的第i位(i＝0，1，...，mb-1)，则可以按从最高有效位开始的顺序将从存储器31行方向上读出的6个码位表示为位b0，b1，b2，b3，b4，b5。
上文中参照图11描述的列权重的关系导致位于位b0方向上的码位是高容错性的码位，而在位b5方向上的码位是低容错性的码位。
替换部32执行用于替换来自存储器31的6个码位b0至b5的位置的替换处理，使得可以将来自存储器31的6个码位b0至b5当中低容错性的码位分配给64QAM的一个符号的符号位y0至y5当中高容忍度的位。
在此，对于用于替换来自存储器31的6个码位b0至b5以便分配给表示64QAM的一个符号的6个符号位y0至y5的替换方法，已提出了各种系统。
图16B示出第一替换方法；图16C示出第二替换方法；图16D示出第三替换方法。
在图16B至图16D中(也类似于下文中描述的图17)，连接位bi和yj的线段表示码位bi被分配给该符号的符号位yj(被替换为符号位yj的位置)。
作为第一替换方法，提出采用图16B中的三种替换方法之一，作为第二替换方法，提出采用土16C中的两种替换方法之一。
作为第三替换方法，提出按顺序选择并使用图16D中的六种替换方法。
图17示出在调制方法是64QAM的情况下解复用器25的配置例子(因此，类似于16中的，映射到一个符号的LDPC码的码位的位数m是6)并且倍数b是2，并且是第四替换方法。
在倍数b是2的情况下，存储器31在列方向×行方向上具有N/(6×2)×(6×2)个位的存储能力并且包括12(＝6×2)列。
图17A示出LDPC码写入存储器31的顺序。
如上文中参照图16所述那样，解复用器25从左侧的列开始朝着右侧的列、在形成存储器31的列的自上向下方向上(在列方向上)写入LDPC码的码位。
然后，如果码位的写入以最右列中的最下位结束，则读出所述码位并从形成存储器31的所有列的第一行开始在行方向上以12个位(mb个位)为单位将其提供给替换部32。
替换部32执行用于根据第四替换方法替换来自存储器31的12个码位的位置的替换处理，并输出通过该替换获得的12个位，具体来说，作为代表64QAM的一个符号的6个符号位y0，y1，y2，y3，y4，y5和代表下一个符号的6个符号位y0，y1，y2，y3，y4，y5。
在此，图17B示出图17A的替换部32的替换处理的第四替换方法。
注意，在倍数b为的情况下(类似地，在倍数b等于或高于3的情况下)，在该替换方法中，将mb个码位分配给b个连续符号的mb个符号位。在以下描述中，包括参照图17给出的描述，为了描述方便，用位(符号位)yi代表b个连续符号的mb个符号位当中从最高有效位开始的第i+1位。
此外，哪个替换方法最佳，也就是说，哪个替换方法在AWGN通信路径中提供改进的错误率，随LDPC码的编码率、码长度和调制方法等而不同。
现在，参照图18至图20描述图8的奇偶交错器23的奇偶交错。
图18示出LDPC码的奇偶校验矩阵的Tanner图(的一部分)。
如图18中所示，如果连接到校验节点的多个可变节点(的对应码位)如两个可变节点同时出错如擦除，则该校验节点将代表值可能为0的概率和值可能为1的概率彼此相等的消息返回给连接到该校验节点的所有可变节点。因此，如果连接到同一校验节点的多个可变节点同时处于擦除状态等，则解码性能恶化。
顺便提及，从图8的LDPC编码部21输出的并且在DVB-S.2标准中规定的LDPC码是IRA码，并且奇偶校验矩阵H的奇偶矩阵HT具有如图10中所示的楼梯结构。
图19示出具有楼梯结构的奇偶矩阵HT和对应于该奇偶矩阵HT的Tanner图。
具体来说，图19A示出具有楼梯结构的奇偶矩阵HT，图19B示出对应于图19A的奇偶矩阵HT的Tanner图。
在奇偶矩阵HT具有楼梯结构的情况下，在奇偶矩阵HT的Tanner图中，对应于奇偶矩阵HT的值为1的元素列的并且使用相邻码位(奇偶位)确定其消息的LDPC码的可变节点连接到同一校验节点。
因此，如果上述相邻的奇偶位通过突发错误、擦除等置于错误状态，则由于连接到已经出错的多个奇偶位的多个可变节点(使用奇偶位确定可变节点的消息)的校验节点将代表值为0的概率和值为1的概率可能彼此相等的相等概率消息返回到连接该校验节点的可变节点，解码性能恶化。然后，在突发长度(通过突发出错的位数)很大的情况下，解码性能进一步恶化。
因此，为了防止上述解码性能恶化，奇偶交错器23(图8)执行交错以将来自LDPC编码部21的LDPC码的奇偶位交错到其它奇偶位的位置。
图20示出对应于在图8的奇偶交错器23执行奇偶交错之后的LDPC码的奇偶校验矩阵H的奇偶矩阵HT。
在此，与DVB-S.2标准中规定的并且从LDPC编码部21输出的LDPC码对应的奇偶校验矩阵H的信息矩阵HA具有周期性结构。
该周期性结构表示其中某一列在周期操作的状态下(旋转)与另一列重合的结构，并且包括例如这样的结构：对于每P个列，该P个列的各行中值为1的位置与该P个列中的第一列在列方向上周期性移动与除以奇偶长度M获得的值q成比例增大的值而到达的位置重合。在下文中，将周期性结构中P列的数目适当称为该周期性结构的单位列数。
作为在DVB-S.2标准中规定的并且从LDPC编码部21输出的LDPC码，有两个LDPC码可以利用，包括上文中参照图11描述的码长度N为64,800位和12,200位的LDPC码。
现在，如果将注意力从码长度N为64,800位和16,200位的两个不同LDPC码转移到码长度N为64,800位的LDPC码，则可以利用11个不同的编码率作为上文中参照图11描述的码长度N为64,800位的LDPC码的编码率。
对于码长度N为64,800位且具有11个不同编码率的LDPC码，在DVB-S.2标准中规定周期性结构的列数P为360，它是奇偶长度M除了1和M之外的约数之一。
此外，对于码长度N为64,800位且具有11个不同编码率的LDPC码，奇偶长度M具有质数以外的值并且由使用随编码率而不同的值q的表达式M＝q×P＝q×360表示。因此，类似于周期性结构的列数P，值q也是奇偶长度M除了1和M之外的约数之一并且通过将奇偶长度M除以周期性结构的列数P而获得(作为奇偶长度M的约数的P与q的乘积是奇偶长度)。
在K表示信息长度，x表示大于0但小于P的整数，y表示大于0但小于q的整数的情况下，奇偶交错器23将来自LDPC编码部21的LDPC码的第K+1位至第K+M位(K+M＝N)的奇偶位当中的第K+qx+y+1码位交错到第K+Py+x+1码位的位置作为奇偶交错。
根据这种奇偶交错，由于连接到同一校验节点的可变节点(对应的奇偶位)被间隔开与周期性结构的列数P对应的距离，在此为360位，所以在突发长度小于360位的情况下，可以防止连接到同一校验节点的多个可变节点同时出现错误的情形。结果，可以改进对突发错误的容忍度。
注意，在将第K+qx+y+1码位交错到第K+py+x+1码位位置的奇偶交错之后的LDPC码与通过将原始奇偶校验矩阵H的第K+qx+y+1列替换为K+py+x+1列的列替换获得的奇偶校验矩阵(在下文中也称为变换奇偶校验矩阵)的LDPC码一致。
此外，在该变换奇偶校验矩阵的奇偶矩阵中，出现如图20中所示的单位为P列的伪周期性结构(在图20中为360列)。
在此，该伪周期性结构表示这样的结构：其一部分除局部以外具有周期性结构。在通过对DVB-S.2标准中规定的LDPC码的奇偶校验矩阵施加对应于奇偶交错的列替换获得的变换奇偶校验列中，处于右角部分的360行×360列的部分(下文中称为移位矩阵)缺少值为1的一个元素(其具有0值)。因此，该变换奇偶校验矩阵不具有(完整的)周期性结构，而是具有伪周期性结构。
注意，除了对应于奇偶交错的列替换以外，图20的变换奇偶校验矩阵还是用于对原始奇偶校验矩阵H施加用于从下文描述的配置矩阵配置该变换奇偶校验矩阵的行的替换(行替换)的矩阵。
现在，参照图21至图24描述由图8的列扭转交错器24进行的列扭转交错，作为重新排列处理。
在图8的传输设备11中，LDPC码的两个或更多个码位作为如上所述的一个符号发送，以提高频率的使用效率。具体来说，例如在使用所述码位的2个位形成一个符号的情况下，例如使用QPSK作为调制方法，但是在使用所述码位的4个位形成一个符号的情况下，例如使用16QAM作为调制方法。
在以这种方式发送两个或更多个码位作为一个符号的情况下，如果某个符号出现擦除等，则该符号的(分配给该符号位的)所有码位都出错(擦除)。
因此，为了降低连接到同一校验节点的多个可变节点(的对应码位)可能同时遭受擦除的可能性以提高解码性能，需要避免对应于一个符号的码位的可变节点连接到同一校验节点。
另一方面，在DVB-S.2标准中规定的并且从LDPC编码部21输出的LDPC码的奇偶校验矩阵H中，信息矩阵具有HA周期性结构并且奇偶矩阵HT具有上文中描述的楼梯结构。然后，在作为奇偶交错之后的LDPC码的奇偶校验矩阵的变换奇偶校验矩阵中，周期性结构(准确地说是上文中描述的伪周期性结构)也出现在图20中描述的奇偶矩阵中。
图21示出变换奇偶校验矩阵。
具体来说，图21A示出码长度N为64,800位并且编码率(r)为3/4的奇偶校验矩阵H的变换奇偶校验矩阵。
在图21A中，在该变换奇偶校验矩阵中值为1的元素的位置用点(·)表示。
在图21B中，由解复用器25(图8)对图21A的变换奇偶校验矩阵的LDPC码，也就是奇偶交错之后的LDPC码执行处理。
在图21B中，使用16QAM作为调制方法将奇偶交错之后的LDPC码的码位在列方向上写入形成解复用器25的存储器31的四列中。
以作为一个符号的4个位为单位在行方向上读出在列方向上写入形成存储器31的四列中的码位。
在此情况下，作为一个符号的4个码位B0，B1，B2，B3有时构成对应于1的码位并且包括在图21A的变换之后的奇偶校验矩阵的一个任意行中，并且在此情况下，对应于码位B0，B1，B2，B3的可变节点连接到同一校验节点。
因此，在一个符号的4个码位B0，B1，B2，B3成为对应于1的码位并且包括在变换奇偶校验矩阵的一个任意行中的情况下，如果该符号出现擦除，则对应于码位B0，B1，B2，B3的可变节点连接到的同一校验节点不能确定适当的消息。结果，解码性能恶化。
对于3/4编码率以外的其它编码率，对应于连接到同一校验节点的多个可变节点的多个码位有时也类似地构成16QAM的一个符号。
因此，列扭转交错器24执行列扭转交错，其中在从奇偶交错器23奇偶交错之后的LDPC码的码位被交错成使得对应于1的并且包括在变换奇偶校验矩阵的一个任意行中的多个码位不包括到一个符号中。
图22是示出列扭转交错的视图。
具体来说，图22示出解复用器25的存储器31(图16和图17)。
存储器31具有在列(竖直)方向上存储mb个位的存储能力并且在行(水平)方向上存储N/(mb)个位，并且包括如图16中所示的mb列。然后，当在行方向上读出码位时，列扭转交错器24将LDPC码的码位在列方向上写入存储器31并控制写入开始位置以执行列扭转交错。
具体来说，列扭转交错器24适于改变在多列中的每一列开始码位写入的写入开始位置，使得在行方向上读出的并且用于构成一个符号的多个码位可以不成为对应于1的并且包括在变换奇偶校验矩阵的一个任意行中的码位(重新排列LDPC码的码位，使得对应于1的并且包括在该奇偶校验矩阵的一个任意行中的多个码位可以不包括在同一符号中)。
在此，图22示出在调制方法为16QAM并且上文中参照图16描述的倍数b为1的情况下存储器31的配置例子。因此，要成为一个符号的LDPC码的码位的位数m为4位，并且存储器31由四(＝mb)列形成。
列扭转交错器24(代替图16中所示的解复用器25)在从上向下的方向上从左侧的列开始朝着右侧的列将LDPC码的码位写入形成存储器31的四列中。
然后，当码位的写入最右列结束时，列扭转交错器24在行方向上从形成存储器31的所有列的第一行开始以4个位(mb个位)为单位读出码位，并将所述码位作为列扭转交错后的LDPC码输出到解复用器25的替换部32(图16和图17)。
然而，如果用0代表每列的头(最上)位置的地址并且用升序的整数代表列方向上位置的地址，则列扭转交错器24将最左列的写入开始位置设置为地址为0的位置；将第二列(从左开始)的写入开始位置设置为地址为2的位置；将第三列的写入开始位置设置为地址为4的位置；并且将第四列的写入开始位置设置为地址为7的位置。
注意，对于写入开始位置是地址为0的位置之外的任何其它位置的列，在将码位向下写入直到最低位置之后，写入位置返回到顶部(地址为0的位置)并执行向下写入直到所述写入开始位置之前的位置。然后，执行(向右)下一列的写入。
通过执行如上所述的列扭转交错，可以防止对于DVB-S.2标准中规定的码长度N为64,800的所有编码率的LDPC码，对应于连接到同一校验节点的多个可变节点的多个码位成为16QAM的一个符号(包括在同一符号中)的情况，结果，可以提高在出现擦除的通信路径中的解码性能。
图23示出对于DVB-S.2标准中规定的码长度N为64,800的11个不同编码率的LDPC码，列扭转交错所需的存储器31的列数和每个调制方法的写入开始位置的地址。
在倍数b为1并且由于例如采用QPSK作为调制方法而一个符号的位数m为2位的情况下，根据图23，存储器31具有两列，用于在行方向上存储2×1(＝mb)个位并且在列方向上存储64,800/(2×1)个位。
然后，将存储器31的两列中的第一列的写入开始位置设置为地址为0的位置，并且将第二列的写入开始位置设置为地址为2的位置。
注意，例如在采用图16的第一至第三替换方法之一作为解复用器25(图8)的替换处理的处理方法等情况下，倍数b为1。
在倍数b为2并且由于例如采用QPSK作为调制方法而一个符号的位数m是2位的情况下，根据图23，存储器31具有四列，用于在行方向上存储2×2个位并且在列方向上存储64,800/(2×2)个位。
然后，将存储器31的四列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为2的位置，将第三列的写入开始位置设置为地址为4的位置，并且将第四列的写入开始位置设置为地址为7的位置。
注意，例如在采用图17的第四替换方法作为解复用器25(图8)的替换处理的替换方法的情况下，倍数b是2。
在倍数b为1并且由于例如采用16QAM作为调制方法而一个符号的位数m为4位的情况下，根据图23，存储器31具有四列，用于在行方向上存储4×1个位并且在列方向上存储64,800/(4×1)个位。
然后，将存储器31的四列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为2的位置，将第三列的写入开始位置设置为地址为4的位置，将第四列的写入开始位置设置为地址为7的位置。
在倍数b为2并且由于例如采用16QAM作为调制方法而一个符号的位数m为4位的情况下，根据图23，存储器31具有八列，用于在行方向上存储4×2个位并且在列方向上存储64,800/(4×2)个位。
然后，将存储器31的八列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为2的位置，将第四列的写入开始位置设置为地址为4的位置，将第五列的写入开始位置设置为地址为4的位置，将第六列的写入开始位置设置为地址为5的位置，将第七列的写入开始位置设置为地址为7的位置，将第八列的写入开始位置设置为地址为7的位置。
在倍数b为1并且由于例如采用64QAM作为调制方法而一个符号的位数m为6位的情况下，根据图23，存储器31具有六列，用于在行方向上存储6×1个位并且在列方向上存储64,800/(6×1)个位。
然后，将存储器31的六列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为2的位置，将第三列的写入开始位置设置为地址为5的位置，将第四列的写入开始位置设置为地址为9的位置，将第五列的写入开始位置设置为地址为10的位置，将第六列的写入开始位置设置为地址为13的位置。
在倍数b为2并且由于例如采用64QAM作为调制方法而一个符号的位数m为6位的情况下，根据图23，存储器31具有十二列，用于在行方向上存储6×2个位并且在列方向上存储64,800/(6×2)个位。
然后，将存储器31的十二列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为2的位置，将第四列的写入开始位置设置为地址为2的位置，将第五列的写入开始位置设置为地址为3的位置，将第六列的写入开始位置设置为地址为4的位置，将第七列的写入开始位置设置为地址为4的位置，将第八列的写入开始位置设置为地址为5的位置，将第九列的写入开始位置设置为地址为5的位置，将第十列的写入开始位置设置为地址为7的位置，将第十一列的写入开始位置设置为地址为8的位置，将第十二列的写入开始位置设置为地址为9的位置。
在倍数b为1并且由于例如采用256QAM作为调制方法而一个符号的位数m为8位的情况下，根据图23，存储器31具有八列，用于在行方向上存储8×1个位并且在列方向上存储64,800/(8×1)个位。
然后，将存储器31的八列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为2的位置，将第四列的写入开始位置设置为地址为4的位置，将第五列的写入开始位置设置为地址为4的位置，将第六列的写入开始位置设置为地址为5的位置，将第七列的写入开始位置设置为地址为7的位置，将第八列的写入开始位置设置为地址为7的位置。
在倍数b为2并且由于例如采用256QAM作为调制方法而一个符号的位数m为8位的情况下，根据图23，存储器31具有十六列，用于在行方向上存储8×2个位并且在列方向上存储64,800/(8×2)个位。
然后，将存储器31的十六列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为2的位置，将第三列的写入开始位置设置为地址为2的位置，将第四列的写入开始位置设置为地址为2的位置，将第五列的写入开始位置设置为地址为2的位置，将第六列的写入开始位置设置为地址为3的位置，将第七列的写入开始位置设置为地址为7的位置，将第八列的写入开始位置设置为地址为15的位置，将第九列的写入开始位置设置为地址为16的位置，将第十列的写入开始位置设置为地址为20的位置，将第十一列的写入开始位置设置为地址为22的位置，将第十二列的写入开始位置设置为地址为22的位置，将第十三列的写入开始位置设置为地址为27的位置，将第十四列的写入开始位置设置为地址为27的位置，将第十五列的写入开始位置设置为地址为28的位置，将第十六列的写入开始位置设置为地址为32的位置。
在倍数b为1并且由于例如采用1024QAM作为调制方法而一个符号的位数m为10位的情况下，根据图23，存储器31具有十列，用于在行方向上存储10×1个位并且在列方向上存储64,800/(10×1)个位。
然后，将存储器31的十列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为3的位置，将第三列的写入开始位置设置为地址为6的位置，将第四列的写入开始位置设置为地址为8的位置，将第五列的写入开始位置设置为地址为11的位置，将第六列的写入开始位置设置为地址为13的位置，将第七列的写入开始位置设置为地址为15的位置，将第八列的写入开始位置设置为地址为17的位置，将第九列的写入开始位置设置为地址为18的位置，将第十列的写入开始位置设置为地址为20的位置。
在倍数b为2并且由于例如采用1024QAM作为调制方法而一个符号的位数m为10位的情况下，根据图23，存储器31具有二十列，用于在行方向上存储10×2个位并且在列方向上存储64,800/(10×2)个位。
然后，将存储器31的二十列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为1的位置，将第三列的写入开始位置设置为地址为3的位置，将第四列的写入开始位置设置为地址为4的位置，将第五列的写入开始位置设置为地址为5的位置，将第六列的写入开始位置设置为地址为6的位置，将第七列的写入开始位置设置为地址为6的位置，将第八列的写入开始位置设置为地址为9的位置，将第九列的写入开始位置设置为地址为13的位置，将第十列的写入开始位置设置为地址为14的位置，将第十一列的写入开始位置设置为地址为14的位置，将第十二列的写入开始位置设置为地址为16的位置，将第十三列的写入开始位置设置为地址为21的位置，将第十四列的写入开始位置设置为地址为21的位置，将第十五列的写入开始位置设置为地址为23的位置，将第十六列的写入开始位置设置为地址为25的位置，将第十七列的写入开始位置设置为地址为25的位置，将第十八列的写入开始位置设置为地址为26的位置，将第十九列的写入开始位置设置为地址为28的位置，将第二十列的写入开始位置设置为地址为30的位置。
在倍数b为1并且由于例如采用4096QAM作为调制方法而一个符号的位数m为12位的情况下，根据图23，存储器31具有十二列，用于在行方向上存储12×1个位并且在列方向上存储64,800/(12×1)个位。
然后，将存储器31的十二列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为2的位置，将第四列的写入开始位置设置为地址为2的位置，将第五列的写入开始位置设置为地址为3的位置，将第六列的写入开始位置设置为地址为4的位置，将第七列的写入开始位置设置为地址为4的位置，将第八列的写入开始位置设置为地址为5的位置，将第九列的写入开始位置设置为地址为5的位置，将第十列的写入开始位置设置为地址为7的位置，将第十一列的写入开始位置设置为地址为8的位置，将第十二列的写入开始位置设置为地址为9的位置。
在倍数b为2并且由于例如采用4096QAM作为调制方法而一个符号的位数m为12位的情况下，根据图23，存储器31具有二十四列，用于在行方向上存储12×2个位并且在列方向上存储64,800/(12×2)个位。
然后，将存储器31的二十四列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为5的位置，将第三列的写入开始位置设置为地址为8的位置，将第四列的写入开始位置设置为地址为8的位置，将第五列的写入开始位置设置为地址为8的位置，将第六列的写入开始位置设置为地址为8的位置，将第七列的写入开始位置设置为地址为10的位置，将第八列的写入开始位置设置为地址为10的位置，将第九列的写入开始位置设置为地址为10的位置，将第十列的写入开始位置设置为地址为12的位置，将第十一列的写入开始位置设置为地址为13的位置，将第十二列的写入开始位置设置为地址为16的位置，将第十三列的写入开始位置设置为地址为17的位置，将第十四列的写入开始位置设置为地址为19的位置，将第十五列的写入开始位置设置为地址为21的位置，将第十六列的写入开始位置设置为地址为22的位置，将第十七列的写入开始位置设置为地址为23的位置，将第十八列的写入开始位置设置为地址为26的位置，将第十九列的写入开始位置设置为地址为37的位置，将第二十列的写入开始位置设置为地址为39的位置，将第二十一列的写入开始位置设置为地址为40的位置，将第二十二列的写入开始位置设置为地址为41的位置，将第二十三列的写入开始位置设置为地址为41的位置，将第二十四列的写入开始位置设置为地址为41的位置。
图24示出对于DVB-S.2标准中规定的码长度N为16,200的10个不同编码率的LDPC码，列扭转交错所需的存储器31的列数和每个调制方法的写入开始位置的地址。
在倍数b为1并且由于例如采用QPSK作为调制方法而一个符号的位数m为2位的情况下，根据图24，存储器31具有两列，用于在行方向上存储2×1个位并且在列方向上存储16,200/(2×1)个位。
然后，将存储器31的两列中的第一列的写入开始位置设置为地址为0的位置，并且将第二列的写入开始位置设置为地址为0的位置。
在倍数b为2并且由于例如采用QPSK作为调制方法而一个符号的位数m是2位的情况下，根据图24，存储器31具有四列，用于在行方向上存储2×2个位并且在列方向上存储16,200/(2×2)个位。
然后，将存储器31的四列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为2的位置，将第三列的写入开始位置设置为地址为3的位置，并且将第四列的写入开始位置设置为地址为3的位置。
在倍数b为1并且由于例如采用16QAM作为调制方法而一个符号的位数m为4位的情况下，根据图24，存储器31具有四列，用于在行方向上存储4×1个位并且在列方向上存储16,200/(4×1)个位。
然后，将存储器31的四列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为2的位置，将第三列的写入开始位置设置为地址为3的位置，将第四列的写入开始位置设置为地址为3的位置。
在倍数b为2并且由于例如采用16QAM作为调制方法而一个符号的位数m为4位的情况下，根据图24，存储器31具有八列，用于在行方向上存储4×2个位并且在列方向上存储16,200/(4×2)个位。
然后，将存储器31的八列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为0的位置，将第四列的写入开始位置设置为地址为1的位置，将第五列的写入开始位置设置为地址为7的位置，将第六列的写入开始位置设置为地址为20的位置，将第七列的写入开始位置设置为地址为20的位置，将第八列的写入开始位置设置为地址为21的位置。
在倍数b为1并且由于例如采用64QAM作为调制方法而一个符号的位数m为6位的情况下，根据图24，存储器31具有六列，用于在行方向上存储6×1个位并且在列方向上存储16,200/(6×1)个位。
然后，将存储器31的六列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为2的位置，将第四列的写入开始位置设置为地址为3的位置，将第五列的写入开始位置设置为地址为7的位置，将第六列的写入开始位置设置为地址为7的位置。
在倍数b为2并且由于例如采用64QAM作为调制方法而一个符号的位数m为6位的情况下，根据图24，存储器31具有十二列，用于在行方向上存储6×2个位并且在列方向上存储16,200/(6×2)个位。
然后，将存储器31的十二列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为0的位置，将第四列的写入开始位置设置为地址为2的位置，将第五列的写入开始位置设置为地址为2的位置，将第六列的写入开始位置设置为地址为2的位置，将第七列的写入开始位置设置为地址为3的位置，将第八列的写入开始位置设置为地址为3的位置，将第九列的写入开始位置设置为地址为3的位置，将第十列的写入开始位置设置为地址为6的位置，将第十一列的写入开始位置设置为地址为7的位置，将第十二列的写入开始位置设置为地址为7的位置。
在倍数b为1并且由于例如采用256QAM作为调制方法而一个符号的位数m为8位的情况下，根据图24，存储器31具有八列，用于在行方向上存储8×1个位并且在列方向上存储16,200/(8×1)个位。
然后，将存储器31的八列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为0的位置，将第四列的写入开始位置设置为地址为1的位置，将第五列的写入开始位置设置为地址为7的位置，将第六列的写入开始位置设置为地址为20的位置，将第七列的写入开始位置设置为地址为20的位置，将第八列的写入开始位置设置为地址为21的位置。
在倍数b为1并且由于例如采用1024QAM作为调制方法而一个符号的位数m为10位的情况下，根据图24，存储器31具有十列，用于在行方向上存储10×1个位并且在列方向上存储16,200/(10×1)个位。
然后，将存储器31的十列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为1的位置，将第三列的写入开始位置设置为地址为2的位置，将第四列的写入开始位置设置为地址为2的位置，将第五列的写入开始位置设置为地址为3的位置，将第六列的写入开始位置设置为地址为3的位置，将第七列的写入开始位置设置为地址为4的位置，将第八列的写入开始位置设置为地址为4的位置，将第九列的写入开始位置设置为地址为5的位置，将第十列的写入开始位置设置为地址为7的位置。
在倍数b为2并且由于例如采用1024QAM作为调制方法而一个符号的位数m为10位的情况下，根据图24，存储器31具有二十列，用于在行方向上存储10×2个位并且在列方向上存储16,200/(10×2)个位。
然后，将存储器31的二十列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为0的位置，将第四列的写入开始位置设置为地址为2的位置，将第五列的写入开始位置设置为地址为2的位置，将第六列的写入开始位置设置为地址为2的位置，将第七列的写入开始位置设置为地址为2的位置，将第八列的写入开始位置设置为地址为2的位置，将第九列的写入开始位置设置为地址为5的位置，将第十列的写入开始位置设置为地址为5的位置，将第十一列的写入开始位置设置为地址为5的位置，将第十二列的写入开始位置设置为地址为5的位置，将第十三列的写入开始位置设置为地址为5的位置，将第十四列的写入开始位置设置为地址为7的位置，将第十五列的写入开始位置设置为地址为7的位置，将第十六列的写入开始位置设置为地址为7的位置，将第十七列的写入开始位置设置为地址为7的位置，将第十八列的写入开始位置设置为地址为8的位置，将第十九列的写入开始位置设置为地址为8的位置，将第二十列的写入开始位置设置为地址为10的位置。
在倍数b为1并且由于例如采用4096QAM作为调制方法而一个符号的位数m为12位的情况下，根据图24，存储器31具有十二列，用于在行方向上存储12×1个位并且在列方向上存储16,200/(12×1)个位。
然后，将存储器31的十二列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为0的位置，将第四列的写入开始位置设置为地址为2的位置，将第五列的写入开始位置设置为地址为2的位置，将第六列的写入开始位置设置为地址为2的位置，将第七列的写入开始位置设置为地址为3的位置，将第八列的写入开始位置设置为地址为3的位置，将第九列的写入开始位置设置为地址为3的位置，将第十列的写入开始位置设置为地址为6的位置，将第十一列的写入开始位置设置为地址为7的位置，将第十二列的写入开始位置设置为地址为7的位置。
在倍数b为2并且由于例如采用4096QAM作为调制方法而一个符号的位数m为12位的情况下，根据图24，存储器31具有二十四列，用于在行方向上存储12×2个位并且在列方向上存储16,200/(12×2)个位。
然后，将存储器31的二十四列中的第一列的写入开始位置设置为地址为0的位置，将第二列的写入开始位置设置为地址为0的位置，将第三列的写入开始位置设置为地址为0的位置，将第四列的写入开始位置设置为地址为0的位置，将第五列的写入开始位置设置为地址为0的位置，将第六列的写入开始位置设置为地址为0的位置，将第七列的写入开始位置设置为地址为0的位置，将第八列的写入开始位置设置为地址为1的位置，将第九列的写入开始位置设置为地址为1的位置，将第十列的写入开始位置设置为地址为1的位置，将第十一列的写入开始位置设置为地址为2的位置，将第十二列的写入开始位置设置为地址为2的位置，将第十三列的写入开始位置设置为地址为2的位置，将第十四列的写入开始位置设置为地址为3的位置，将第十五列的写入开始位置设置为地址为7的位置，将第十六列的写入开始位置设置为地址为9的位置，将第十七列的写入开始位置设置为地址为9的位置，将第十八列的写入开始位置设置为地址为9的位置，将第十九列的写入开始位置设置为地址为10的位置，将第二十列的写入开始位置设置为地址为10的位置，将第二十一列的写入开始位置设置为地址为10的位置，将第二十二列的写入开始位置设置为地址为10的位置，将第二十三列的写入开始位置设置为地址为10的位置，将第二十四列的写入开始位置设置为地址为11的位置。
现在，参照图25的流程图描述由图8的传输设备11执行的传输处理。
LDPC编码部21等待向它提供对象数据，并且在步骤S101，将该对象数据编码为LDPC码并将该LDPC码提供给交错器22。然后，处理前进到步骤S102。
在步骤S102，位交错器22对来自LDPC编码部21的LDPC码执行位交错，并向映射部26提供该交错之后的LDPC码符号化成符号。然后，处理前进到步骤S103。
具体来说，在步骤S102，位交错器22中的奇偶交错器23对来自LDPC编码部21的LDPC码执行奇偶交错并将奇偶交错之后的LDPC码提供给列扭转交错器24。
列扭转交错器24对来自奇偶交错器23的LDPC码执行列扭转交错并将列扭转交错的结果提供给解复用器25。
解复用器25执行替换处理，用于替换列扭转交错器24的列扭转交错之后的LDPC码的码位并将替换之后的码位转换为符号的符号位(表示符号的位)。
在此，可以根据上文中参照图16和图17描述的第一至第四替换方法执行解复用器25的替换处理，并且可以根据分配规则执行。分配规则是用于将LDPC码的码位分配给代表符号的符号位的规则，下面描述分配规则的细节。
将通过解复用器25的替换处理获得的符号从解复用器25提供给映射部26。
在步骤S103，映射部26将来自解复用器25的符号映射到通过由正交调制部27执行的正交调制的调制方法定义的信号点，并将映射后的符号提供给正交调制部27。然后，处理前进到步骤S104。
在步骤S104，正交调制部27根据来自映射部26的信号点对载波执行正交调制。然后，处理前进到步骤S105，在该步骤发送作为正交调制结果获得的调制信号。然后该处理结束。
注意，通过流水线重复执行图25的发送处理。
通过执行上述奇偶交错和列扭转交错，可以提高LDPC码的多个码位作为一个符号发送的情况下对擦除或突发错误的容忍度。
在此，尽管在图8中为了描述方便将作为执行奇偶交错的块的奇偶交错器23和作为执行列扭转交错的块的列扭转交错器24配置成彼此分开，但是也可以将奇偶交错器23和列扭转交错器24配置成彼此成为一体。
具体来说，奇偶交错和列扭转交错二者可以通过将码位写入存储器并从存储器读出码位来执行，并且可以由用于将要将码位写入其中的地址(写地址)转换为要从其中读出码位的地址(读地址)的矩阵来代表。
因此，如果事先确定通过将代表奇偶交错的矩阵和代表列扭转交错的矩阵相乘获得的矩阵，那么如果将该矩阵用于转换码位，则可以获得执行奇偶交错并且将奇偶交错后的LDPC码列扭转交错时的结果。
此外，除了奇偶交错器23和列扭转交错器24以外，还可以将解复用器25配置成一体。
特别地，由解复用器25执行的替换处理也可以由用于将存储LDPC码的存储器31的写地址转换为读地址的矩阵来代表。
因此，如果事先确定通过代表奇偶交错的矩阵、代表列扭转交错的另一矩阵和代表替换处理的另一矩阵的相乘获得的矩阵，则可以由所确定的矩阵集中执行奇偶交错、列扭转交错和替换处理。
注意，可以只执行奇偶交错和列扭转交错中的一个或者都不执行。
现在，参照图26至图28描述关于图8的传输设备11执行的用于测量错误率(位错误率)的模拟。
采用具有D/U为0的颤振的通信路径执行该模拟。
图26示出在该模拟中采用的通信路径的模型。
具体来说，图26A示出在该模拟中采用的颤振的模型。
另一方面，图26B示出具有由图26A的模型代表的颤振的通信路径的模型。
注意，在图26B中，H代表土26A的颤振模型。此外，在图26B中，N代表ICI(Inter Carrier Interference，载波间干扰)，并且在该模拟中，用AWGN近似功率的预期值E[N2]。
图27和图28示出通过该模拟获得的错误率和该颤振的多普勒频率fd之间的关系。
注意，图27示出在调制方法是16QAM，编码率(r)为(3/4)并且替换方法是第一替换方法情况下的错误率和多普勒频率fd之间的关系。另一方面，图28示出在调制方法是64QAM，编码率(r)为(5/6)并且替换方法是第一替换方法情况下的错误率和多普勒频率fd之间的关系。
此外，在图27和图28中，粗线曲线表示在奇偶交错、列扭转交错和替换处理都被执行的情况下错误率和多普勒率fd之间的关系，细线曲线表示在奇偶交错、列扭转交错和替换处理中只有替换处理被执行的情况下错误率和多普勒率fd之间的关系。
在图27和图28二者中，可以认识到，在奇偶交错、列扭转交错和替换处理都被执行的情况下比执行替换处理的情况下错误率改进(降低)更多。
现在，进一步描述图8的LDPC编码部21。
正如参考图11描述的，在DVB-S.2标准中，规定了64,800位和16,200位两个不同码长度N的LDPC编码。
并且，对于码长度N为64,800位的LDPC码，规定了11个编码率1/4，1/3，2/5，1/2，3/5，2/3，3/4，4/5，5/6，8/9和9/10，而对于码长度N为16,200位的LDPC码，规定了10个编码率1/4，1/3，2/5，1/2，3/5，2/3，3/4，4/5，5/6和8/9(见图11B)。
LDPC编码部21根据为每个码长度N和每个编码率准备的奇偶校验矩阵H执行码长度N为64,800位或16,200位的不同编码率的LDPC码的编码(纠错编码)。
图29示出图8的LDPC编码部21的配置例子。
LDPC编码部21包括编码处理块601和存储块602。
编码处理块601包括编码率设置部分611、初始值表读出部分612、奇偶校验矩阵产生部分613、信息位读出部分614、编码奇偶数学运算部分615和控制部分616，并且对提供给LDPC编码部21的对象数据执行LDPC编码并将作为LDPC编码结果获得的LDPC码提供给位交错器22(图8)。
具体来说，编码率设置部分611例如响应于操作员的操作LDPC码的码长度N和编码率。
初始值表读出部分612从存储块602中读出下文中描述的与由编码率设置部分611设置的码长度N和编码率对应的奇偶校验矩阵初始值表。
奇偶校验矩阵产生部分613基于由初始值表读出部分612读出的奇偶校验矩阵初始值表、在列方向上以360列为一周期(周期性结构的单位列数P)放置由编码率设置部611设置的码长度N和编码率所对应的信息长度K(＝码长度N-奇偶长度M)所对应的信息矩阵HA的值为1的元素以产生奇偶校验矩阵H，并将该奇偶校验矩阵H存储在存储块602中。
信息位读出部分614从提供给LDPC编码部分21的对象数据中读出(提取)信息长度K的信息位。
编码奇偶数学运算部分615从存储块602中读出由奇偶校验矩阵产生部分613产生的奇偶校验矩阵H，并根据预定的表达式计算与由信息位读出部分614读出的信息位对应的奇偶位以产生码字(LDPC码)。
控制部分616控制构成编码处理块601的各块。
在存储块602中，存储了针对64,800位和16,200位两个码长度N中每一个的分别对应于图11中所示的多个编码率的多个奇偶校验矩阵初始值表等。此外，存储块602临时存储编码处理块601的处理所需的数据。
图30是示出由图29的接收设备12执行的接收处理的流程图。
在步骤S201，编码率设置部分611确定(设置)用于执行LDPC编码的码长度N和编码率r。
在步骤S202，初始值表读出部分612从存储块602中读出与由编码率设置部分611确定的编码率r和码长度N对应的预定奇偶校验矩阵初始值表。
在步骤S203，奇偶校验矩阵产生部分613使用由初始值表读出部分612从存储块602中读出的奇偶校验矩阵初始值表来确定(产生)具有由编码率设置部分611确定的码长度N和编码率r的LDPC码的奇偶校验矩阵H，并将该奇偶校验矩阵H提供给存储块602以便被存储。
在步骤S204，信息位读出部分614从提供给LDPC编码部21的对象数据中读出与由编码率设置部分611确定的码长度N和编码率r对应的信息长度K(＝N×r)的信息位，从存储块602中读出由奇偶校验矩阵产生部分613确定的奇偶校验矩阵H，并将该信息位和奇偶校验矩阵H提供给编码奇偶数学运算部分615。
在步骤S205，编码奇偶数学运算部分615连续地数学运算满足表达式(8)的码字c的奇偶位。
HcT＝0    (8)
在表达式(8)中，c表示作为码字(LDPC码)的行矢量，cT表示行矢量c的转置。
在此，如上所述，在作为LDPC码(一个码字)的行矢量c内，对应于信息位的部分由行矢量A代表，对应于奇偶位的部分由行矢量T代表，在此情况下，可以由作为信息位的行矢量A和作为奇偶位的行矢量T的表达式c＝[A|T]代表行矢量c。
奇偶校验矩阵H和作为LDPC码的行矢量c＝[A|T]需要满足表达式HcT＝0，并且在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT具有图10中所示的楼梯结构的情况下，可以通过从表达式HcT＝0中的列矢量HcT的第一行中的元素开始按顺序将每行的元素设置为零依次确定配置满足表达式HcT＝0的矢量c＝[A|T]的作为奇偶位的行矢量T。
如果编码奇偶数学运算部分615确定信息位A的奇偶位T，则它输出由信息位A和奇偶位T代表的码字c＝[A|T]作为信息位A的LDPC编码结果。
注意，码字c具有64,800位或16,200位。
然后，在步骤S206，控制部分616判断是否应该结束LDPC编码。如果在步骤S206判断出不该结束LDPC编码，也就是说，例如，还有对象数据要被LDPC编码，则处理返回到步骤S201，并且随后重复步骤S201至S206的处理。
另一方面，如果在步骤S206判断出应该结束LDPC编码，也就是说，例如，如果没有对象数据要被LDPC编码，则LDPC编码部21结束该处理。
如上所述，准备与码长度N和编码率r对应的奇偶校验矩阵初始值表，并且LDPC编码部21使用根据对应于预定码长度N和预定编码率r的奇偶校验矩阵初始值表产生的奇偶校验矩阵H来执行针对该预定码长度N和预定编码率r的LDPC编码。
每个奇偶校验矩阵初始值表是这样的表：其表示对于每360行(周期性结构的单位列数P)而言奇偶校验矩阵H的LDPC码(由奇偶校验矩阵H定义的LDPC码)的码长度N和编码率r所对应的信息长度K所对应的信息矩阵HA的值为1的元素的位置，并且事先针对每个码长度N和每个编码率r的奇偶校验矩阵H来产生。
图31至图58示出DVB-S.2标准中规定的一些奇偶校验矩阵初始值表。
具体来说，图31示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为2/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图32至图34示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为2/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图33是接着图32的视图，图34是接着图33的视图。
图35示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为3/4的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图36至图39示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为3/4的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图37是接着图36的视图，图38是接着图37的视图。此外，图39是接着图38的视图。
图40示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为4/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图41至图44示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为4/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图42是接着图41的视图，图43是接着图42的视图。此外，图44是接着图43的视图。
图45示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为5/6的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图46至图49示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为5/6的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图47是接着图46的视图，图48是接着图47的视图。此外，图49是接着图48的视图。
图50示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为8/9的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图51至图54示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为8/9的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图52是接着图51的视图，图53是接着图52的视图。此外，图54是接着图53的视图。
图55至图58示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为9/10的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图56是接着图55的视图，图57是接着图56的视图。此外，图58是接着图57的视图。
奇偶校验矩阵产生部分613(图29)使用奇偶校验矩阵初始值表以如下方式确定奇偶校验矩阵H。
具体来说，图59示出根据奇偶校验矩阵初始值表来确定奇偶校验矩阵H的方法。
注意，图59的奇偶校验矩阵初始值表表示图31中示出的DVB-S.2标准中规定的码长度N为16,200位并且编码率r为2/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
如上所述，奇偶校验矩阵初始值表是这样的表：其表示对于每360列(周期性结构的每单位列数P)而言LDPC码的码长度N和编码率r所对应的信息长度K所对应的信息矩阵HA(图9)的值为1的元素的位置；并且在奇偶校验矩阵初始值表的第一行中，奇偶校验矩阵H的第1+360×(i-1)列中值为1的元素的行号数(其中奇偶校验矩阵H的第一行的行号为0的行数)等于第1+360×(i-1)列具有的列权重的数目。
在此，由于根据该奇偶校验矩阵初始值表如图19中所示确定了奇偶校验矩阵H的对应于奇偶长度M的奇偶矩阵HT(图9)，所以奇偶校验矩阵H的对应于信息长度K的信息矩阵HA(图9)被确定。
奇偶校验矩阵初始值表的行数k+1随信息长度K而不同。
信息长度K和奇偶校验矩阵初始值表的行数k+1满足由表达式(9)给出的关系。
K＝(k+1)×360   (9)
其中，表达式(9)中的360是参照图20描述的周期性结构的单位列数P。
在图59的奇偶校验矩阵初始值表中，在第一至第三行中列出13个数值，并且在第四至第k+1(图59中第30)行中列出三个数值。
因此，根据图59的奇偶校验矩阵初始值表确定的奇偶校验矩阵H中列权重的数值在第一至第1+360×(3-1)-1行中为13，而在第1+360×(3-1)至第K行中为3。
图59的奇偶校验矩阵初始值表的第一行包括0，2084，1613，1548，1286，1460，3196，4297，2481，3369，3451，4620和2622，并且这表示在该奇偶校验矩阵H的第一列中，行号为0，2084，1613，1548，1286，1460，3196，4297，2481，3369，3451，4620，2622的行中元素值为1(并且其它元素值为0)。
另一方面，在图59的奇偶校验矩阵初始值表的第二行包括1，122，1516，3448，2880，1407，1847，3799，3529，373，971，4358，3108，并且这表示在该奇偶校验矩阵H的第361(＝1+360×(2-1))列中，行号为1，122，1546，3448，2880，1407，1847，3799，3529，373，971，4358，3108的行中元素值为1。
如上所述，该奇偶校验矩阵初始值表代表每360列该奇偶校验矩阵H的信息矩阵HA的值为1的元素的位置。
该奇偶校验矩阵H的第1+360×(i-1)列以外的每一列，即从第2+360×(i-1)列至第360×i列的每一列，包括通过根据奇偶长度M在向下方向上(该列的向下方向)周期地周期性移位据取决于该奇偶校验矩阵初始值表的第1+360×(i-1)列的值为1的元素获得的值为1的元素。
具体来说，例如，第2+360×(i-1)列是通过在向下的方向上将第1+360×(i-1)列周期性移位M/360(＝q)获得的列，并且接下来的第3+360×(i-1)列是通过在向下的方向上将第1+360×(i-1)列周期性移位2×M/360(＝2×q)，然后在向下的方向上将周期性移位后的列(第2+360×(i-1)列)周期性移位M/360(＝q)获得的列。
现在，如果假定该奇偶校验矩阵初始值表的第i行(从上数第i行)中的第j列(从左数第j列)中的数值由bi，j代表并且奇偶校验矩阵H的第w列中值为1的第j元素的行号由Hw-j代表，则可以根据表达式(10)确定作为奇偶校验矩阵H的第1+360×(i-1)列之外的列的第w列中值为1的元素的行号Hw-j。
Hw-j＝mod{hi，j+mod((w-1)，P)×q,M}...(10)
其中，mod(x,y)表示x除以y的余数。
另一方面，P是上述周期性结构的单位列数，并且例如在DVB-S.2标准中，如上所述，P为360。此外，q是奇偶长度M除以周期性结构的单位列数P(＝360)获得的值M/360。
奇偶校验矩阵产生部分613(图29)根据奇偶校验矩阵初始值表指定奇偶校验矩阵H的第1+360×(i-1)列中值为1的元素的行号。
此外，奇偶校验矩阵产生部分613(图29)根据表达式(10)确定作为奇偶校验矩阵H的第1+360×(i-1)列之外的列的第w列中值为1的元素的行号Hw-j，并产生通过上述获得的行号的元素具有值1的奇偶校验矩阵H。
顺便提及，已知在DVB-S.2标准中规定的编码率为2/3的LDPC码与其它编码率的LDPC码相比较其错误平台较差(较高)。
在此，随着S/N(Es/N0)变高错误率(BER)的下降变缓并且错误率停止其下降的现象(错误平台现象)出现，并且下降停止时的错误率是错误平台。
如果错误平台变高，则通常通信路径13(图7)中的容错性下降，并且因此希望采取对策来提高容错性。
作为用于提高容错性的对策，例如，可以利用由解复用器25(图8)执行的替换处理。
在该替换处理中，作为用于替换LDPC码的码位的替换方法，例如，可以利用上文中描述的第四替换方法。然而，需要提出一种与包括第一至第四替换方法的已经提出的方法相比具有进一步提高的容错性的方法。
因此，解复用器25(图8)被配置成使得它可以根据上文中参照图25描述的分配规则执行替换处理。
下面，在描述根据分配规则的替换处理之前，先描述已经提出的替换方法(下文中称为现有方法)的替换处理。
参照图60和图61描述替换处理，假定该替换处理由解复用器25根据现有方法执行。
图60示出现有方法的替换处理的例子，其中LDPC码是码长度N为64,800位并且编码率为3/5的LDPC码。
特别地，图60A示出LDPC码是码长度N为64,800位，编码率为3/5并且调制方法为16QAM，倍数b为2的LDPC码的现有方法的替换方法的例子。
在调制方法是16QAM的情况下，码位当中的4(＝m)个位作为一个符号被映射到由16QAM规定的16个信号点中的一些。
此外，在码长度N为64,800位并且倍数b为2的情况下，解复用器25的存储器31(图16和图17)具有八列，用于在行方向上存储4×2(＝mb)个位并且在列方向上存储64,800/(4×2)个位。
在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且64,800码位(一个码字)的写入结束时，在行方向上以4×2(＝mb)个位为单位读出在存储器31中写入的码位并将所述码位提供给替换部32(图16和图17)。
替换部32替换例如从存储器31读出的4×2(＝mb)个码位b0，b1，b2，b3，b4，b5，b6，b7，使得如图60A中所示，4×2(＝mb)个码位b0至b7被分配给连续两个(＝b)符号的4×2(＝mb)个符号位y0，y1，y2，y3，y4，y5，y6，y7。
具体来说，替换部32执行替换，用于
将码位b0分配给符号位y7，
将码位b1分配给符号位y1，
将码位b2分配给符号位y4，
将码位b3分配给符号位y2，
将码位b4分配给符号位y5，
将码位b5分配给符号位y3，
将码位b6分配给符号位y6，
将码位b7分配给符号位y0。
特别地，图60B示出LDPC码是码长度N为64,800位，编码率为3/5并且调制方法为64QAM，倍数b为2的LDPC码的现有方法的替换方法的例子。
在调制方法是64QAM的情况下，码位当中的6(＝m)个位作为一个符号被映射到由64QAM规定的64个信号点中的一些。
此外，在码长度N为64,800位并且倍数b为2的情况下，解复用器25的存储器31(图16和图17)具有12列，用于在行方向上存储6×2(＝mb)个位并且在列方向上存储64,800/(6×2)个位。
在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且64,800码位(一个码字)的写入结束时，在行方向上以6×2(＝mb)个位为单位读出在存储器31中写入的码位并将所述码位提供给替换部32(图16和图17)。
替换部32替换例如从存储器31读出的6×2(＝mb)个码位b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10，b11，使得如图60B中所示，6×2(＝mb)个码位b0至b11被分配给连续两个(＝b)符号的6×2(＝mb)个符号位y0，y1，y2，y3，y4，y5，y6，y7，y8，y9，y10，y11。
具体来说，替换部32执行替换，用于
将码位b0分配给符号位y11，
将码位b1分配给符号位y7，
将码位b2分配给符号位y3，
将码位b3分配给符号位y10，
将码位b4分配给符号位y6，
将码位b5分配给符号位y2，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y1，
将码位b9分配给符号位y8，
将码位b10分配给符号位y4，
将码位b11分配给符号位y0。
特别地，图60C示出LDPC码是码长度N为64,800位，编码率为3/5并且调制方法为256QAM，倍数b为2的LDPC码的现有方法的替换方法的例子。
在调制方法是256QAM的情况下，码位当中的8(＝m)个位作为一个符号被映射到由256QAM规定的256个信号点中的一些。
此外，在码长度N为64,800位并且倍数b为2的情况下，解复用器25的存储器31(图16和图17)具有16个列，用于在行方向上存储8×2(＝mb)个位并且在列方向上存储64,800/(8×2)个位。
在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且64,800码位(一个码字)的写入结束时，在行方向上以8×2(＝mb)个位为单位读出在存储器31中写入的码位并将所述码位提供给替换部32(图16和图17)。
替换部32替换例如从存储器31读出的8×2(＝mb)个码位b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10，b11，b12，b13，b14，b15，使得如图60C中所示，8×2(＝mb)个码位b0至b15被分配给连续两个(＝b)符号的8×2(＝mb)个符号位y0，y1，y2，y3，y4，y5，y6，y7，y8，y9，y10，y11，y12，y13，y14，y15。
具体来说，替换部32执行替换，用于
将码位b0分配给符号位y15，
将码位b1分配给符号位y1，
将码位b2分配给符号位y13，
将码位b3分配给符号位y3，
将码位b4分配给符号位y8，
将码位b5分配给符号位y11，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y10，
将码位b9分配给符号位y6，
将码位b10分配给符号位y4，
将码位b11分配给符号位y7，
将码位b12分配给符号位y12，
将码位b13分配给符号位y2，
将码位b14分配给符号位y14，
将码位b15分配给符号位y0。
图61示出LDPC码是码长度N为16,200位并且编码率为3/5的LDPC码的现有方法的替换处理的例子。
特别地，图61A示出LDPC码是码长度N为16,200位，编码率为3/5并且调制方法为16QAM，倍数b为2的LDPC码的现有方法的替换方法的例子。
在调制方法是16QAM的情况下，码位当中的4(＝m)个位作为一个符号被映射到由16QAM规定的16个信号点中的一些。
此外，在码长度N为16,200位并且倍数b为2的情况下，解复用器25的存储器31(图16和图17)具有8列，用于在行方向上存储4×2(＝mb)个位并且在列方向上存储16,200/(4×2)个位。
在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且16,200码位(一个码字)的写入结束时，在行方向上以4×2(＝mb)个位为单位读出在存储器31中写入的码位并将所述码位提供给替换部32(图16和图17)。
替换部32替换例如从存储器31读出的4×2(＝mb)个码位b0，b1，b2，b3，b4，b5，b6，b7，使得如图61A中所示，4×2(＝mb)个码位b0至b7被分配给连续两个(＝b)符号的4×2(＝mb)个符号位y0，y1，y2，y3，y4，y5，y6，y7。
具体来说，替换部32执行替换，用于如上文描述的图60A的情况，将码位b0至b7分配给符号位y0至y7。
特别地，图61B示出LDPC码是码长度N为16,200位，编码率为3/5并且调制方法为64QAM，倍数b为2的LDPC码的现有方法的替换方法的例子。
在调制方法是64QAM的情况下，码位当中的6(＝m)个位作为一个符号被映射到由64QAM规定的64个信号点中的一些。
此外，在码长度N为16,200位并且倍数b为2的情况下，解复用器25的存储器31(图16和图17)具有12列，用于在行方向上存储6×2(＝mb)个位并且在列方向上存储16,200/(6×2)个位。
在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且16,200码位(一个码字)的写入结束时，在行方向上以6×2(＝mb)个位为单位读出在存储器31中写入的码位并将所述码位提供给替换部32(图16和图17)。
替换部32替换例如从存储器31读出的6×2(＝mb)个码位b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10，b11，使得如图61B中所示，6×2(＝mb)个码位b0至b11被分配给连续两个(＝b)符号的6×2(＝mb)个符号位y0，y1，y2，y3，y4，y5，y6，y7，y8，y9，y10，y11。
具体来说，替换部32执行替换，用于如上述图60B的情况那样，将码位b0至b11分配给符号位y0至y11。
特别地，图61C示出LDPC码是码长度N为16,200位，编码率为3/5并且调制方法为256QAM，倍数b为1的LDPC码的现有方法的替换方法的例子。
在调制方法是256QAM的情况下，码位当中的8(＝m)个位作为一个符号被映射到由256QAM规定的256个信号点中的一些。
此外，在码长度N为16,200位并且倍数b为1的情况下，解复用器25的存储器31(图16和图17)具有8列，用于在行方向上存储8×1(＝mb)个位并且在列方向上存储16,200/(8×1)个位。
在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且16,200码位(一个码字)的写入结束时，在行方向上以8×1(＝mb)个位为单位读出在存储器31中写入的码位并将所述码位提供给替换部32(图16和图17)。
替换部32替换例如从存储器31读出的8×1(＝mb)个码位b0，b1，b2，b3，b4，b5，b6，b7，使得如图61C中所示，8×1(＝mb)个码位b0至b7被分配给连续的一个(＝b)符号的8×1(＝mb)个符号位y0，y1，y2，y3，y4，y5，y6，y7。
具体来说，替换部32执行替换，用于
将码位b0分配给符号位y7，
将码位b1分配给符号位y3，
将码位b2分配给符号位y1，
将码位b3分配给符号位y5，
将码位b4分配给符号位y2，
将码位b5分配给符号位y6，
将码位b6分配给符号位y4，
将码位b7分配给符号位y0。
现在描述根据分配规则的替换处理(在下文中也称为根据新替换方法的替换处理)。
图62至图64是示出该新替换方法的视图。
在该新替换方法中，解复用器25的替换部32根据事先确定的分配规则执行mb个码位的替换。
该分配规则是用于将LDPC码的码位分配给符号位的规则。在该分配规则中，规定作为码位的码位群和所述码位群的码位被分配给的符号位的符号位群的组合的群集以及该群集的码位群和符号位群的码位和符号位的位数(在下文中也称为群位数)。
其中，如上所述，码位存在错误概率差异并且符号位也存在错误概率差异。码位群是根据错误概率将码位分组而成的群，符号位群是根据错误概率将符号位分组而成的群。
图62示出在LDPC码是码长度N为64,800位，编码率为2/3并且调制方法是256QAM，倍数b是2的LDPC码情况下的码位群和符号位群。
在此情况下，如图62A中所示，根据错误概率的差别，可以将从存储器31读出的8×2(＝mb)个码位b0至b15分组成五个码位群Gb1，Gb2，Gb3，Gb4，Gb5。
其中，码位群Gbi是当其下标i具有较低的值时属于码位群Gbi的码位具有较好的(较低的)错误概率的群。
在图62A中，码位b0属于码位群Gb1；码位b1属于码位群Gb2；码位b2至b9属于码位群Gb3；码位b10属于码位群Gb4；码位b11至b15属于码位群Gb5。
在调制方法是256QAM并且倍数b是2的情况下，如图62B中所示，根据错误概率的差别，可以将8×2(＝mb)个符号位y0至y15分组成四个符号位群Gy1，Gy2，Gy3，Gy4。
其中，与码位群类似，符号位群Gyi是当其下标i具有较低的值时属于符号位群Gyi的符号位具有较好的错误概率的群。
在图62B中，符号位y0，y1，y8，y9属于符号位群Gy1；符号位y2，y3，y10，y11属于符号位群Gy2；符号位y4，y5，y12，y13属于符号位群Gy3；符号位y6，y7，y14，y15属于符号位群Gy4。
图63示出在LDPC码是码长度N为64,800位，编码率为2/3并且调制方法为256QAM，倍数b为2的LDPC码情况下的分配规则。
在图63的分配规则中，图63的左侧第一列定义码位群Gb1和符号位群Gy4的组合作为一个群集。此外，将该群集的群位数规定为1位。
在以下描述中，将群集和该群集的群位数统称为群集信息。例如，将码位群Gb1和符号位群Gy4的群集以及作为该群集的群位数的1位描述为群集信息(Gb1，Gy4，1)。
在图63的分配规则中，除了群集信息(Gb1，Gy4，1)以外，还规定了群集信息(Gb2，Gy4，1)，(Gb3，Gy1，3)，(Gb3，Gy2，1)，(Gb3，Gy3，2)，(Gb3，Gy4，2)，(Gb4，Gy3，1)，(Gb5，Gy1，1)，(Gb5，Gy2，3)，(Gb5，Gy3，1)。
例如，群集信息(Gb1，Gy4，1)表示将属于码位群Gb1的一个码位分配给属于符号位群Gy4的一个符号位。
因此，按照图63的分配规则，规定
根据群集信息(Gb1，Gy4，1)，将错误概率最佳的码位群Gb1的一个码位分配给错误概率第四佳的符号位群Gy4的一个符号位，
根据群集信息(Gb2，Gy4，1)，将错误概率第二佳的码位群Gb2的一个码位分配给错误概率第四佳的符号位群Gy4的一个符号位，
根据群集信息(Gb3，Gy1，3)，将错误概率第三佳的码位群Gb3的三个码位分配给错误概率最佳的符号位群Gy1的三个符号位，
根据群集信息(Gb3，Gy2，1)，将错误概率第三佳的码位群Gb3的一个码位分配给错误概率第二佳的符号位群Gy2的一个符号位，
根据群集信息(Gb3，Gy3，2)，将错误概率第三佳的码位群Gb3的二个码位分配给错误概率第三佳的符号位群Gy3的二个符号位，
根据群集信息(Gb3，Gy4，2)，将错误概率第三佳的码位群Gb3的二个码位分配给错误概率第四佳的符号位群Gy4的二个符号位，
根据群集信息(Gb4，Gy3，1)，将错误概率第四佳的码位群Gb4的一个码位分配给错误概率第三佳的符号位群Gy3的一个符号位，
根据群集信息(Gb5，Gy1，1)，将错误概率第五佳的码位群Gb5的一个码位分配给错误概率最佳的符号位群Gy1的一个符号位，
根据群集信息(Gb5，Gy2，3)，将错误概率第五佳的码位群Gb5的三个码位分配给错误概率第二佳的符号位群Gy2的三个符号位，
根据群集信息(Gb5，Gy3，1)，将错误概率第五佳的码位群Gb5的一个码位分配给错误概率第三佳的符号位群Gy3的一个符号位。
如上所述，码位群是根据错误概率将码位分组而成的群，并且符号位群是根据错误概率将符号位分组而成的群。因此，还可以认为分配规则规定码位的错误概率和所述码位被分配给的符号位的错误概率的组合。
这样，规定码位的错误概率和所述码位被分配给的符号位的错误概率的组合的分配规则被确定为使得例如通过测量BER等模拟使容错性(噪声容忍度)更好。
注意，即使某个码位群的码位的分配目的地在同一符号位群的位当中变化，容错性也(几乎)不受影响。
因此，为了提高容错性，使包括错误平台的BER(位错误率)较低的群集信息，即，码位的码位群和所述码位群的码位被分配给的符号位的符号位群的组合(群集)以及该群集的码位群的码位和符号位群的符号位的位数(群位数)，应该被定义为分配规则，并且码位的替换应该被执行为使得根据该分配规则将码位分配给符号位。
然而，需要事先在传输设备11和接收设备12(图7)之间确定关于应该根据该分配规则将每个码位分配给哪个符号的具体分配方法。
图64示出根据图63的分配规则的码位替换的例子。
具体来说，图64A示出根据图63的分配规则的码位替换的第一例子，其中LDPC码是码长度N为64,800位，编码率为2/3并且调制方法为256QAM，倍数b为2的LDPC码。
在LDPC码是码长度N为64,800位，编码率为2/3并且调制方法为256QAM，倍数b为2的LDPC码的情况下，在解复用器25中，在行方向上一8×2(＝mb)个位为单位读出存储器31中以列方向×行方向为(64,800/(8×2))×(8×2)个位写入的码位，并将所述码位提供给替换部32(图16和图17)。
替换部32根据图63的替换规则替换从存储器31读出的8×2(＝mb)个码位b0至b15，使得8×2(＝mb)个码位b0至b15被分配给例如图64A中所示的两个(＝b)连续符号的8×2(＝mb)符号位y0至y15。
具体来说，替换部32执行替换，用于
将码位b0分配给符号位y15，
将码位b1分配给符号位y7，
将码位b2分配给符号位y1，
将码位b3分配给符号位y5，
将码位b4分配给符号位y6，
将码位b5分配给符号位y13，
将码位b6分配给符号位y11，
将码位b7分配给符号位y9，
将码位b8分配给符号位y8，
将码位b9分配给符号位y14，
将码位b10分配给符号位y12，
将码位b11分配给符号位y3，
将码位b12分配给符号位y0，
将码位b13分配给符号位y10，
将码位b14分配给符号位y4，
将码位b15分配给符号位y2。
图64B示出根据图63的分配规则的码位替换的第二例子，其中LDPC码是码长度N为64,800位，编码率为2/3并且调制方法为256QAM，倍数b为2的LDPC码。
根据图64B，替换部32执行替换，用于以如下方式根据图63的分配规则分配从存储器31读出的8×2(＝mb)个码位b0至b015：
将码位b0分配给符号位y15，
将码位b1分配给符号位y14，
将码位b2分配给符号位y8，
将码位b3分配给符号位y5，
将码位b4分配给符号位y6，
将码位b5分配给符号位y4，
将码位b6分配给符号位y2，
将码位b7分配给符号位y1，
将码位b8分配给符号位y9，
将码位b9分配给符号位y7，
将码位b10分配给符号位y12，
将码位b11分配给符号位y3，
将码位b12分配给符号位y13，
将码位b13分配给符号位y10，
将码位b14分配给符号位y0，
将码位b15分配给符号位y11。
其中，图64A和图64B中所示的码位bi到符号位yi的分配方法遵守图63的分配规则(遵循分配规则)。
图65示出在执行上面参照图62至图64描述的新替换系统的替换处理的情况下和在执行上面参照图60C描述的现有方法的替换处理的另一情况下的BER(Bit Error Rate，位错误率)模拟结果。
具体来说，图65示出在将DVB-S.2中规定的码长度N为64,800，编码率为2/3的LDPC码确定为对象并采用256QAM作为调制方法，在用2为倍数b的情况下的BER。
注意，在图65中，横坐标轴表示Es/N0，纵坐标轴表示BER。此外，圆形标记代表执行新替换方法的替换处理情况下的BER，星号(星形标记)代表执行现有方法的替换处理情况下的BER。
从图65可以看出，根据新替换方法的替换处理，与现有方法的替换处理相比，错误平台显著下降，并且容错性被提高。
注意，尽管在本实施例中，为了描述方便，解复用器25中的替换部32针对从存储器31读出的码位执行替换处理，但是也可以通过控制从存储器31读出码位或者将码位写入存储器31来执行替换处理。
具体来说，例如可以通过控制读出码位的地址(读地址)使得以替换之后的码位顺序执行从存储器31读出码位来执行替换处理。
现在，作为用于提高容错性的对策，除了采用降低错误平台的替换方法的替换处理的方法以外，还可以利用采用降低错误平台的LDPC码的方法。
因此，LDPC编码部21(图8)可以通过采用不同于DVB-S.2标准中规定的奇偶校验矩阵初始值表的并且从其确定适当的奇偶校验矩阵H的奇偶校验矩阵初始值表，并使用根据该奇偶校验矩阵初始值表确定的奇偶校验矩阵，执行将码长度N为64,800位并且编码率r为2/3的LDPC码编码为高性能的LDPC码。
其中，所述适当的奇偶校验矩阵H是满足预定条件的奇偶校验矩阵，该预定条件用于当以低Es/N0(每一个符号的信号功率与噪声功率的比率)或Eb/N0(每一位的信号功率与噪声功率的比率)发送从奇偶校验矩阵获得的LDPC码的调制信号时使BER(位错误率)较低。此外，所述高性能LDPC码是从适当的奇偶校验矩阵获得的LDPC码。
例如可以通过在以低Es/N0发送从满足预定条件的各种奇偶校验矩阵获得的LDPC码的调制信号时执行BER的模拟来确定所述适当的奇偶校验矩阵H。
该适当的奇偶校验矩阵H应该满足的预定条件例如是通过称为密度演化的码的性能的分析方法获得的分析结果是好的，奇偶校验矩阵H不包括称为周期4的值1的元素的周期，奇偶校验矩阵H不包括周期6，等等。
例如。在S.Y.Chung，G.D.Forney,T.J.Richardson and R.Urbanke，“On the Design of Low-Density Parity-Check Codes within 0.0045 dB ofthe Shannon Limit，”IEEE Communications Leggers，VOL.5，NO.2，Feb.2001中公开了密度演化及其实施。
例如，如果在AWGN信道上噪声的变化值从零逐渐增大，则尽管LDPC码的错误概率的预期值开始为零，但是当噪声的变化值高于某一阈值(阈值)时，该预期值变得不为零。
根据密度演化，该LDPC码的错误概率的预期值变得不为零。通过比较噪声的变化值的阈值(在下文中称为性能阈值)，可以确定LDPC码的性能(奇偶校验矩阵的适当性)是否是好的。在此采用BER开始下降(减小)时的Eb/N0作为性能阈值。
如果用V代表通过密度演化的分析获得的，关于DVB-S.2标准中定义的码长度N为64,800，编码率r为2/3的LDPC码(在下文中这种LDPC码也被称为标准码)的性能阈值，则在该模拟中，选择码长度N为64,800，编码率r为2/3并且展现出低于通过将预定余量Δ与V相加获得的V+Δ的性能阈值的LDPC码(奇偶校验矩阵)作为具有良好性能的LDPC码。
图66至图68示出具有低于V+Δ的性能阈值Eb/N0的LDPC码之一(码长度N为64,800并且编码率r为2/3的LDPC码)的奇偶校验矩阵初始值表。
注意，图67是图66的继续，图68是图67的继续。
在从图66至图67的奇偶校验矩阵初始值表确定的奇偶校验矩阵H中，周期4和周期6都不存在。
图69示出关于根据图66至图68的奇偶校验矩阵初始值表确定的奇偶校验矩阵H的LDPC码(这种LDPC码在下文中也被称为提议码)的BER的模拟结果。
具体来说，图69示出在调制方法是256QAM的情况下，关于标准码的Es/N0的BER(图中用圆形标记表示该BER)和提议码的Es/N0的BER(图中用方形标记表示该BER)。
从图69可以看出，提议码在性能上优于标准码并且特别是错误平台被显著提高。
注意，可以从LDPC码的解码性能的增强、LDPC码的解码处理的便利性(简单性)等的观点适当确定所述适当的奇偶校验矩阵H应该满足的预定条件。
图70是示出图7的接收设备12的配置例子的框图。
参照图70，接收设备12是用于接收来自传输设备11(图7)的调制信号的数据处理设备并且包括正交解调部51、解映射部52、解交错器53和LDPC解码部56。
正交解调部51接收来自传输设备11的调制信号并且执行正交调制，然后将作为正交解调的结果获得的符号(I和Q轴上的值)提供给解映射部52。
解映射部52执行用于将来自正交解调部51的信号点转换为要被符号化为符号的LDPC码的码位的解映射并将所述码位提供给解交错器53。
解交错器53包括复用器(MUX)54和列扭转解交错器55并对来自解映射部52的符号位的符号执行解交错。
具体来说，复用器54对来自解映射部52的符号位的符号执行与图8的解复用器25执行的替换处理对应的反替换处理(替换处理的反处理)，即，将通过替换处理替换的LDPC码的码位(符号位)的位置返回到原始位置的反替换处理。然后，复用器54将作为该反替换处理的结果获得的LDPC码提供给列扭转解交错器55。
列扭转解交错器55对来自复用器54的LDPC码执行与作为由图8的列扭转交错器24执行的重新排列处理的列扭转交错对应的列扭转解交错(列扭转交错的反处理)，即，例如，作为将具有通过作为重新排列处理的列扭转交错改变的排列的LDPC码的码位的排列返回到原始排列的反重新排列处理的列扭转解交错。
具体来说，列扭转解交错器55通过将LDPC码的码位写入用于解交错的存储器并从该存储器中读出写入的码位来执行列扭转解交错，该存储器的配置类似于图22等中示出的存储器31。
注意，在列扭转解交错器55中，使用在从存储器31读出码时的读地址作为写地址在用于解交错的该存储器的行方向上执行码位的写入。另一方面，使用在将码位写入存储器31时的写地址作为读地址在用于解交错的该存储器的列方向上执行码位的读出。
从列解交错器55将作为列扭转交错的结果获得的LDPC码提供给LDPC解码部56。
在此，尽管已经通过以该顺序执行的奇偶交错、列扭转交错和替换处理获得从解映射部52提供给解交错器53的LDPC码，但是解交错器53只执行对应于替换处理的反替换处理和对应于列扭转交错的列扭转解交错。因此，不执行对应于奇偶交错的奇偶解交错(与奇偶交错相反的处理)，即，将其排列已经通过奇偶交错改变的LDPC码的码位的排列返回到原始排列的奇偶解交错。
因此，已经对其执行反替换处理和列扭转解交错而没有执行奇偶解交错的LDPC码被从解交错器53(的列扭转解交错器55)被提供给LDPC解码部56。
LDPC解码部56使用通过对图8的LDPC编码部21用来LDPC编码的奇偶校验矩阵H至少执行对应于奇偶交错的列替换获得的变换奇偶校验矩阵，对来自解交错器53的LDPC码执行LDPC解码，并输出作为LDPC解码的结果获得的数据，作为对象数据的解码结果。
图71是示出由图70的接收设备12执行的接收处理。
在步骤S111，正交解调部51接收来自传输设备11的调制信号。然后处理前进到步骤S112，在步骤S112，正交解调部51对该调制信号执行正交解调。正交解调部51将作为正交解调结果获得的信号点提供给解映射部52，然后该处理从步骤S112前进到步骤S113。
在步骤S113，解映射部52执行用于将来自正交解调部51的信号点转换为符号的解映射并将所述码位提供给解交错器53，然后该处理前进到步骤S114。
在步骤S114，解交错器53对来自解映射部52的符号位的符号执行解交错，然后该处理前进到步骤S115。
具体来说，在步骤S114，解交错器53中的复用器54对来自解映射部52的符号位的符号执行反替换处理，并将作为该反替换处理的结果获得的LDPC码提供给列扭转解交错器55。
列扭转解交错器55对来自复用器54的LDPC码执行列扭转解交错，并将作为该列扭转解交错的结果获得的LDPC码提供给LDPC解码部56。
在步骤S115，LDPC解码部56使用通过对图8的LDPC编码部21用来LDPC编码的奇偶校验矩阵H至少执行对应于奇偶交错的列替换获得的变换奇偶校验矩阵，对LDPC码执行LDPC解码，并输出利用LDPC解码获得的数据，作为对象数据的解码结果。然后，该处理结束。
注意，重复执行图71的接收处理。
在图70中，与图8的情况类似，为了描述的方便，也将用于执行反替换处理的解复用器54和用于执行列扭转解交错的列扭转解交错器55配置成相互分开。然而，也可以将复用器54和列扭转解交错器55配置成彼此一体。
此外，在图8的传输设备11不执行列扭转交错的情况下，不需要在图70的接收设备12中提供列扭转解交错器55。
现在进一步描述图70的LDPC解码部56执行的LDPC解码。
图70的LDPC解码部56使用通过对图8的LDPC编码部21用来LDPC编码的奇偶校验矩阵H至少执行对应于奇偶交错的列替换获得的变换奇偶校验矩阵，对来自上述列扭转解交错器55的对其执行了反替换处理和列扭转解交错而没有执行奇偶解交错的LDPC码执行LDPC解码。
在此，可以通过使用变换奇偶校验矩阵执行LDPC解码来抑制充分可行范围内的操作频率同时抑制电路规模的LDPC解码以前已经被提出(参见例如日本专利申请公报2004-343170号)。
因此，首先参照图72至图75描述以前提出的使用变换奇偶校验矩阵的LDPC解码。
图72示出码长度N为90并且编码率为2/3的LDPC码的奇偶校验矩阵H的例子。
注意，在图72中，用句号(.)代表0(这同样适用于下文描述的图73和图74)。
在图72的奇偶校验矩阵H中，奇偶矩阵具有楼梯结构。
图73示出通过对图72的奇偶校验矩阵H施加表达式(11)的行替换和表达式(12)的列替换获得的奇偶校验矩阵H’。
行替换：第6s+t+1行→第5t+s+1行...(11)
列替换：第6x+y+61列→第5y+x+61列...(12)
然而，在表达式(11)和(12)中，s、t、x、y分别是范围0≤s＜5，0≤t＜6，0≤x＜5，0≤t＜6内的整数。
根据表达式(11)的行替换，以行号除以6余数为1的第1、第7、第13、第19、第25行替换为第1、第2、第3、第4、第5行并且行号除以6余数为2的第2、第8、第14、第20、第26行替换为第6、第7、第8、第9、第10行的方式执行替换。
另一方面，根据表达式(12)的列替换，对第61列和随后的列(奇偶矩阵)执行替换，使得将列号除以6余数为1的第61、第67、第73、第79、第85列替换为第61、第62、第63、第64、第65列并且将列号除以6余数为2的第62、第68、第74、第80、第86列替换为第66、第67、第68、第69、第70列。
通过对图72的奇偶校验矩阵H执行行和列替换获得的矩阵是图73的奇偶校验矩阵H’。
在此，即使执行奇偶校验矩阵H的行替换，也不会对LDPC码的码位排列有影响。
另一方面，表达式(12)的列替换对应于当将第K+qx+y+1码位交错到第K+Py+x+1码位的位置的奇偶交错中的信息长度K、周期性结构的单位列数P和奇偶长度M(此处为30)的约数q(M/P)分别设置为60、5、6时的奇偶交错。
如果图73的奇偶校验矩阵H’(在下文中适当称为替换奇偶校验矩阵)乘以图72的奇偶校验矩阵H(在下文中适当称为原始奇偶校验矩阵)的LDPC码的与表达式(12)相同的替换结果，则输出0矢量。具体来说，在用c’代表对作为原始奇偶校验矩阵H的LDPC码(一个码字)的行矢量c施加表达式(12)的列替换获得的行矢量的情况下，由于基于奇偶校验矩阵的性质HcT成为0矢量，所以H’c’T自然也成为0矢量。
从上述可知，图73的变换奇偶校验矩阵H’成为通过对原始奇偶校验矩阵H的LDPC码执行表达式(12)的列替换获得的LDPC码c’的奇偶校验矩阵。
因此，通过对原始奇偶校验矩阵H的LDPC码c执行表达式(12)的列替换，使用图73的奇偶校验矩阵H’解码(LDPC解码)该列替换后的LDPC码c’，并且然后对解码结果执行表达式(12)的列替换的反替换，可以获得在使用奇偶校验矩阵H解码原始奇偶校验矩阵H的LDPC码的情况下获得的解码结果类似的解码结果。
图74示出在5×5的矩阵单元之间提供间隔的情况下图73的变换奇偶校验矩阵H’。
在图74中，变换奇偶校验矩阵H’由5×5个元素的单位矩阵、对应于1元素改变为0元素的该单位矩阵的另一矩阵(在下文中适当称为准单位矩阵)、对应于周期性移位(周期性移位)后的该单位矩阵或准单位矩阵的另一矩阵(在下文中适当称为移位矩阵)、两个或更多个该单位矩阵、准单位矩阵和移位矩阵的另一矩阵(在下文中适当称为和矩阵)以及5×5个元素的0矩阵的组合代表。
可以认为图74的变换奇偶校验矩阵H’由5×5个元素的单位矩阵、准单位矩阵、移位矩阵、和矩阵以及0矩阵构成。因此，在下文中将构成该变换奇偶校验矩阵H’的5×5个元素的矩阵称为构成矩阵。
对于由P×P个构成矩阵代表的奇偶校验矩阵代表的LDPC码的解码，可以使用对P个校验节点和P个可变节点同时执行校验节点数学运算和可变节点数学运算的架构。
图75是示出执行上述解码的解码设备的配置例子的框图。
具体来说，图75示出使用通过至少执行表达式(12)的列替换获得的图74的变换奇偶校验矩阵H’执行图72的原始奇偶校验矩阵H的LDPC码的解码的解码设备的配置例子。
图75的解码设备包括：包括6个FIFO 3001至3006的边缘数据存储器300、用于选择FIFO 3001至3006的选择器301、校验节点计算部302、2个周期性移位电路303和308、包括18个FIFO 3041至30418的边缘数据存储器304、用于选择FIFO 3041至30418的选择器305、用于存储接收信息的接收数据存储器306、可变节点计算部307、解码字计算部309、接收数据重新排列部310和解码数据重新排列部311。
首先，描述将数据存储到边缘数据存储器300和304的方法。
边缘数据存储器300包括6个FIFO 3001至3006，其数目等于当图74的变换奇偶校验矩阵H’的行数30除以构成矩阵的行数5时的商。每个FIFO 300y(y＝1，2，...，6)具有多级存储区，使得可以同时从每一级的存储区读出或写入与数目等于构成矩阵的行数和列数的5个边缘对应的消息。此外，每个FIFO 300y的存储区的级数是9，它是图74的变换奇偶校验矩阵的行方向上的1的最大个数(Hamming weight，汉明权重)。
在FIFO 3001中，对应于图74的变换奇偶校验矩阵H’的第一至第五行中值为1的位置的数据(来自可变节点的消息vi)在水平方向上以闭合的形式(以忽略0的形式)存储在各行中。具体来说，如果将第i列的第j行中的元素表示为(j，i)，则FIFO 3001的第一级的存储区中存储对应于来自变换奇偶校验矩阵H’的(1，1)至(5，5)的5×5个元素的单位矩阵的值为1的位置的数据。第二级的存储区中存储对应于来自变换奇偶校验矩阵H’的(1，21)至(5，25)的移位矩阵的值为1的位置的数据(通过将5×5个元素的单位矩阵在向右的方向上周期性地移位3次获得该移位矩阵)。在第三至第八级的存储区中也与变换奇偶校验矩阵H’相关联地存储数据。然后，在第九级的存储区中存储对应于变换奇偶校验矩阵H’的(1，86)至(5，90)的移位矩阵的值的位置的数据(通过用值0替换5×5元素的单位矩阵的第一行中的值1并且然后在向左的方向上将替换后的单位矩阵周期性地移位一次获得该移位矩阵)。
在FIFO 3002中存储对应于图74的变换奇偶校验矩阵H’的第六至第十行的值为1的位置的数据。具体来说，在FIFO 3002的第一级的存储区中存储对应于形成变换奇偶校验矩阵H’的从(6，1)至(10,5)的和矩阵的第一移位矩阵的值为1的位置的数据(该和矩阵是通过在向右方向上将5×5个元素的单位矩阵周期性移位一次获得的第一移位矩阵和通过在向右方向上将5×5个元素的单位矩阵周期性移位两次获得的第二移位矩阵的和)。此外，在第二级的存储区中存储对应于形成变换奇偶校验矩阵H’的从(6，1)至(10,5)的和矩阵的第二移位矩阵的值为1的位置的数据。
具体来说，对于其权重为2或以上的构成矩阵，在以权重为1的P×P个元素的单位矩阵、对应于其具有值1的一个或多个元素用0替换的单位矩阵的准单位矩阵、和通过周期性移位该单位矩阵或准单位矩阵获得的移位矩阵当中的多个的和的形式代表该构成矩阵的情况下，对应于其权重为1的该单位矩阵、准单位矩阵或移位矩阵的值为1的位置的数据(对应于属于该单位矩阵、准单位矩阵或移位矩阵的边缘的消息)被存储在同一地址(FIFO 3001至3006当中的同一FIFO)。
在第三至第九级的存储区中也与变换奇偶校验矩阵H’相关联地存储数据。
FIFO 3003至3006也与变换奇偶校验矩阵H’相关联地存储数据。
边缘数据存储器304包括18个FIFO 3041至30418，其数目等于变换奇偶校验矩阵H’的列数90除以构成矩阵的列数5时的商。每个边缘数据存储器304x(x＝1，2，...，18)包括多级存储区，并且可以同时从每一级的存储区读出或写入对应于数目等于变换奇偶校验矩阵H’的行数和列数的5个边缘的消息。
在FIFO 3041中，对应于图74的变换奇偶校验矩阵H’的第一至第五列中值为1的位置的数据(来自校验节点的消息uj)在竖直方向上以闭合的形式(以忽略0的形式)存储在各列中。具体来说，在FIFO 3041的第一级的存储区中存储对应于来自变换奇偶校验矩阵H’的(1，1)至(5，5)的5×5个元素的单位矩阵的值为1的位置的数据。在第二级的存储区中存储对应于形成竖直奇偶校验矩阵H’的(6，1)至(10,5)的和矩阵的第一移位矩阵的值的位置的数据(该和矩阵是通过将5×5个元素的单位矩阵向右周期性移位一次获得的第一移位矩阵和通过将5×5个元素的单位矩阵向右周期性移位二次获得的第二移位矩阵的和)。此外，在第三级的存储区中存储对应于形成竖直奇偶校验矩阵H’的(6，1)至(10,5)的和矩阵的第二移位矩阵的值为1的位置的数据。
具体来说，对于其权重为2或以上的构成矩阵，在以权重为1的P×P个元素的单位矩阵、对应于其具有值1的一个或多个元素用0替换的单位矩阵的准单位矩阵、和通过周期性移位该单位矩阵或准单位矩阵获得的移位矩阵当中的多个的和的形式代表该构成矩阵的情况下，对应于其权重为1的该单位矩阵、准单位矩阵或移位矩阵的值为1的位置的数据(对应于属于该单位矩阵、准单位矩阵或移位矩阵的边缘的消息)被存储在同一地址(FIFO 3041至30418当中的同一FIFO)。
对于第四和第五级的存储区，也与变换奇偶校验矩阵H’相关联地存储数据。FIFO 3041的存储区的级数是5，它是变换奇偶校验矩阵H’的行方向上的第一至第五列中1的最大个数(Hamming weight，汉明权重)。
FIFO 3042和3043也类似地与变换奇偶校验矩阵H’相关联地存储数据，并且FIFO 3042和3043的每个长度(级数)是5。FIFO 3044至30412也类似地与变换奇偶校验矩阵H’相关联地存储数据，并且FIFO 3044至30412的每个长度是3。FIFO 30413至30418也类似地与变换奇偶校验矩阵H’相关联地存储数据，并且FIFO 30413至30418的每个长度是2。
现在描述图75的解码设备的操作。
边缘数据存储器300包括6个FIFO 3001至3006,并且根据表示在前一级从周期性移位电路308提供的5个消息D311属于变换奇偶校验矩阵H’的哪一行的信息(矩阵数据)D312，从FIFO 3001至3006中选择要在其中存储数据的FIFO。然后，将这5个消息D311集中并按顺序存储在所选择的FIFO中。此外，当读出数据时，边缘数据存储器300从FIFO 3001按顺序读出5个消息D3001，并在下一级将这5个消息D3001提供给选择器301。在结束从FIFO 3001读出消息之后，边缘数据存储器300还从FIFO3002至3006中按顺序读出消息，并将读出的消息提供给选择器301。
选择器301根据选择信号D301从FIFO 3001至3006当中当前从其数据的那一个FIFO选择这5个消息，并将这5个消息作为消息D302提供给校验节点计算部302。
校验节点计算部302包括5个校验节点计算器3021至3025，并根据表达式(7)使用通过选择器301提供给它的消息D302(D3021至D3025)(表达式(7)的消息vi)执行校验节点数学运算。然后，校验节点数学运算部302将作为该校验节点数学运算结果获得的5个消息D303(D3031至D3035)(表达式(7)的消息uj)提供给周期性移位电路303。
周期性移位电路303基于与对应边缘在变换奇偶校验矩阵H’中周期性移动的原始单元矩阵数目有关的信息(矩阵数据)D305周期性移位由校验节点计算部302确定的5个消息D3031至D3035，并将周期性移位的结果作为消息D304提供给边缘数据存储器304。
边缘数据存储器304包括18个FIFO 3041至30418。根据关于在前一级从周期性移位电路303提供的5个消息D304属于变换奇偶校验矩阵H’的哪一行的信息(矩阵数据)D305，从FIFO 3041至30418中选择要在其中存储数据的FIFO，并将这5个消息D304集中地按顺序存储在所选择的FIFO中。另一方面，当读出数据时，边缘数据存储器304从FIFO 3041按顺序读出5个消息D3061，并在下一级将消息D3061提供给选择器305。在结束从FIFO 3041读出数据之后，边缘数据存储器304还从FIFO 3042至30418中按顺序读出消息，并将该消息提供给选择器305。
选择器305根据选择信号D307从FIFO 3041至30418当中当前从其读出数据的那一个FIFO选择这5个消息，并将所选择的5个消息作为消息D308提供给可变节点计算部307和解码字计算部309。
另一方面，接收数据重新排列部310执行表达式(12)的列替换，以重新排列通过通信路径接收到的LDPC码D313，并将重新排列后的LDPC码D313作为接收数据D314提供给接收数据存储器306。接收数据存储器306根据从接收数据重新排列部310提供给它的接收数据D314计算并存储接收LLR(logarithmic likelihood ratio，对数似然比)，并且将接收LLR每5个一批作为接收值D309提供给可变节点计算部307和解码字计算部309。
可变节点计算部307包括5个可变节点计算器3071至3075并且根据表达式(1)使用通过选择器305提供给它的消息D308(3081至3085)(表达式(1)的消息uj)和从接收数据存储器306提供给它的5个接收值D309(表达式(1)的接收值uOi)执行可变节点数学运算。然后，可变节点计算部307将作为该数学运算的结果获得的消息D310(D3011至D3015)提供给周期性移位电路308。
周期性移位电路308基于与对应边缘在变换奇偶校验矩阵H’中周期性移动的原始单元矩阵数目有关的信息周期性移位由可变节点计算部307计算出消息D3101至D3105，并将周期性移位的结果作为消息D311提供给边缘数据存储器300。
通过执行上述操作序列，可以执行LDPC码的一个周期的解码。在图75的解码设备中，在将LDPC码解码预定次数之后，通过解码字计算部309和解码数据重新排列部311确定最终解码结果并且随后输出该最终解码结果。
具体来说，解码字计算部309包括5个解码字计算器3091至3095并且作为多个解码周期中的最后一级根据表达式(5)使用从选择器305输出的5个消息D308(D3081至D3085)(表达式(5)的消息uj)和从接收数据存储器306输出的5个接收值D309(表达式(5)的接收值uOi)计算解码结果(解码字)。然后，解码字计算部309将作为计算结果获得的解码数据D315提供给解码数据重新排列部311。
解码数据重新排列部311对从解码字计算部309提供给它的解码数据D315执行表达式(12)的列替换的反替换以重新排列解码数据D315的顺序并输出重新排列后的解码数据D315作为解码结果D316。
如上所述，通过对奇偶校验矩阵(原始奇偶校验矩阵)施加行替换和列替换之一或二者以将该奇偶校验矩阵变换为可以由如上所述的P×P个元素的单位矩阵、对应于其1元素改变为0元素的该单位矩阵的准单位矩阵、对应于周期性移位后的该单位矩阵或准单位矩阵的移位矩阵、两个或更多个单位矩阵、准单位矩阵和移位矩阵的和矩阵以及P×P个元素的0矩阵的组合代表的奇偶校验矩阵(变换奇偶校验矩阵)，可以针对LDPC码解码采用对P个校验节点和P个可变节点同时执行校验节点数学运算和可变节点数学运算的架构。因此，通过对P个节点同时执行节点数学运算，可以抑制可行范围内的操作频率以执行LDPC解码。
组成图70的接收设备12的LDPC解码部56对P个校验节点和P个可变节点同时执行校验节点数学运算和可变节点数学运算，以类似于图75的解码设备执行LDPC解码。
特别地，为了描述简单，现在假定从组成图8的传输设备11的LDPC编码部21输出的LDPC码的奇偶校验矩阵例如是奇偶校验矩阵H，其中该奇偶矩阵具有图72中所示的楼梯结构。在此情况下，传输设备11的奇偶交错器23执行用于将第K+qx+y+1码位交错到第K+Py+x+1码位的位置的奇偶交错，其中将信息长度K设置为60，将周期性结构的单位列数P设置为5，将奇偶长度M的约数q(＝M/P)设置为6。
由于该奇偶交错对应于表达式(12)的列替换，所以LDPC解码部56不需要执行表达式(12)的列替换。
因此，在图70的接收设备12中，如上所述，没有对其执行奇偶交错的LDPC码，即处于执行了表达式(12)的列替换的状态的LDPC码，被从列扭转解交错器55提供给LDPC解码部56。除了不执行表达式(12)的列扭转之外，LDPC解码部56执行与图75的解码设备类似的处理。
特别地，图76示出图70的LDPC解码部56的配置例子。
参照图76，LDPC解码部56除了不提供图75的接收数据重新排列部310以外，与图75的解码设备的配置类似，并且除了不执行表达式(12)的列替换以外，执行与图75的解码设备类似的处理。因此，在此省略对LDPC解码部56的描述。
由于如上所述LDPC解码部56可以配置成不包括接收数据重新排列部310，所以与图75的解码设备相比，在尺度上它可以减小。
注意，尽管为了简化描述，在图72至图76中，假定LDPC码的码长度N是90；信息长度K是60；周期性结构的单位列数P(构成矩阵的行数和列数)是5；奇偶长度M的约数q(＝M/P)是6，但是码长度N、信息长度K、周期性结构的单位列数P和约数q(＝M/P)不分别局限于上述特定值。
特别地，尽管图8的传输设备11中的LDPC编码部21输出LDPC码，其中例如码长度N是64,800或16,200，信息长度K是N-Pq(＝N-M)，周期性结构的单位列数P是360，约数q是M/P，但是在关于如上所述的LDPC码通过对P个校验节点和P个可变节点同时执行校验节点数学运算和可变节点数学运算来执行LDPC解码的情况下，也可以应用图76的LDPC解码部56。
尽管可以通过硬件执行上述系列处理，但是也可以通过软件来执行。在通过软件执行该系列处理的情况下，构成该软件的程序安装在通用的计算机等中。
图77示出用于执行上述系列处理的程序安装在其中的计算机实施例的配置例子。
可以事先将该程序记录在作为该计算机内置记录介质的硬盘705或ROM 703中。
或者可以将该程序临时或永久保存(记录)在可移动记录介质711中，如软盘、CD-ROM(压缩盘只读存储器)MO(磁光)盘、DVD(数字通用盘)、磁盘或半导体存储器。可以作为所谓的软件包提供如上所述的可移动记录介质711。
注意，不仅可以将该程序从上述可移动记录介质711安装到计算机中，而且在通过通信部708接收传送来的该程序的情况下，也可以将其安装在该计算机内置的硬盘705中。在此情况下，可以通过用于数字卫星广播的人造卫星将该程序从下载站点通过无线通信传送到该计算机，或者通过LAN(局域网)或因特网等网络将该程序通过有线通信传送到该计算机。
该计算机具有内置的CPU(中央处理单元)702。输入/输出接口7410通过总线701连接到CPU 701，并且如果当用户操作由键盘、鼠标、麦克风等配置成的输入部707时或者在类似情况下，将指令通过输入/输出接口710输入到CPU 702，那么CPU 702执行存储在ROM(只读存储器)703中的该程序。或者CPU 702将存储在硬盘705上的程序、从卫星或网络传送来的由通信部708接收并安装在硬盘705中的程序、或者从加载在驱动709中的可移动记录介质711读出的并安装在硬盘705中的程序加载到RAM(随机访问存储器)704中并执行该程序。从而，CPU 702执行根据上述流程图的处理或者由上述框图的配置执行的处理。然后，CPU702从由LCD(液晶显示器)、扬声器等配置成的输出部706输出处理结果，并通过输入/输出接口710从通信部708发送该处理结果或者根据情况需要将该处理结构记录在硬盘705中。
在本说明中，描述用于使计算机执行各种处理的程序的处理步骤不需要一定以符合流程图所述顺序的时间序列来处理，而是还可以包括并行或单独执行那些处理(例如，并行处理或按对象处理)。
此外，可以由单个计算机处理该程序，也可以由多个计算机通过分布处理来处理该程序。此外，可以将该程序传送到远处的计算机并由该计算机执行该程序。
现在，进一步描述传输设备11的LDPC编码部21的LDPC编码处理。
例如，在DVB-S.2标准中，规定了64,800位和16,200位两个不同码长度N的LDPC编码。
并且对于码长度N是64,800位的LDPC码，规定了11个编码率1/4，1/3，2/5，1/2，3/5，2/3，3/4，4/5，5/6，8/9，9/10，并且对于码长度N是16,200位的LDPC码，规定了10个编码率1/4，1/3，2/5，1/2，3/5，2/3，3/4，4/5，5/6，8/9。
LDPC编码部21根据为每个码长度N和每个编码率准备的奇偶校验矩阵H执行码长度N是64,800位或16,200位的不同编码率的LDPC码的编码(纠错编码)。
具体来说，LDPC编码部21存储下文描述的奇偶校验矩阵初始值表，用于产生每个节点长度N和每个编码率的奇偶校验矩阵H。
如上文中所述，在DVB-S.2标准中，规定了64,800位和16,200位两个不同码位长度N的LDPC码，并且针对码长度N是64,800位的LDPC码规定了11个不同编码率，针对码长度N是16,200位的LDPC码规定了10个不同编码率。
因此，在传输设备11是按照DVB-S.2标准执行处理的设备的情况下，在LDPC编码部21中存储了分别对应于码长度N是64,800位的LDPC码的11个不同编码率的奇偶校验矩阵初始值表和分别对应于码长度N是16,200位的LDPC码的10个不同编码率的奇偶校验矩阵初始值表。
LDPC编码部21例如响应于操作员的操作设置LDPC码的码长度N和编码率r。在下文中将LDPC编码部21设置的码长度N和编码率r适当地分别称为设置码长度N和设置编码率r。
LDPC编码部21基于与设置码长度N和设置编码率r对应的奇偶校验矩阵初始值表、在列方向上以360列为一周期(周期性结构的单位列数P)放置设置码长度N和设置编码率r所对应的信息长度K(＝Nr＝码长度N-奇偶长度M)所对应的信息矩阵HA的值为1的元素，以产生奇偶校验矩阵H。
然后，LDPC编码部21从作为传输对象的对象数据，如从传输设备11提供的图像数据或声音数据，提取信息长度K的信息位。此外，LDPC编码部21基于奇偶校验矩阵H计算对应于该信息位的奇偶位，以产生一个码长度的码字(LDPC码)。
换句话说，LDPC编码部21依次执行满足以下表达式的码字c的奇偶位的数学运算。
HcT＝0
在上面的表达式中，c表示作为码字(LDPC码)的行矢量，cT表示行矢量c的转置。
在作为LDPC码(一个码字)的行矢量c内，对应于信息位的部分由行矢量A代表并且对应于奇偶位的部分由行矢量T代表的情况下，可以由表达式c＝[A|T]代表行矢量c，其中行矢量A作为信息位并且行矢量T作为奇偶位。
另一方面，奇偶校验矩阵H可以根据LDPC码的码位中对应于信息位的那些码位的矩阵HA和LDPC码的码位中对应于奇偶位的那些码位的奇偶矩阵HT、由表达式H＝[HA|HT](其中信息矩阵HA的元素是左侧元素而奇偶矩阵HT的元素是右侧元素的矩阵)表示。
此外，例如，在DVB-S.2标准中，奇偶校验矩阵H＝[HA|HT]的奇偶校验矩阵HT具有楼梯结构。
奇偶校验矩阵H和作为行矢量c＝[A|T]需要满足表达式HcT＝0，并且在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT具有楼梯结构的情况下，可以通过从表达式HcT＝0中的列矢量HcT的第一行中的元素开始顺序将每行的元素设置为零来确定配置满足表达式HcT＝0的行矢量c＝[A|T]的作为奇偶位的行矢量T。
如果LDPC编码部21确定了信息位A的奇偶位T，则它输出由信息位A和奇偶位T表示的码字c＝[A|T]作为信息位A的LDPC编码结果。
如上所述，LDPC编码部21事先在其中存储与码长度N和编码率r对应的奇偶校验矩阵初始值表，并使用根据对应于设置码长度H和设置编码率r的奇偶校验矩阵初始值表产生的奇偶校验矩阵H来对设置码长度N和设置编码率r执行LDPC编码。
每个奇偶校验矩阵初始值表是这样的表：其表示对于每360行(周期性结构的单位列数P)而言奇偶校验矩阵H的LDPC码(由奇偶校验矩阵H定义的LDPC码)的码长度N和编码率r所对应的信息长度K所对应的信息矩阵HA的值为1的元素的位置，并且事先针对每个码长度N和每个编码率r的奇偶校验矩阵H来产生。
图78至图123示出用于产生各种奇偶校验矩阵H的奇偶校验矩阵初始值表，包括DVB-S.2标准中规定的奇偶校验矩阵初始值表。
具体来说，图78示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为2/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图79至图81示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为2/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图80接着图79，图81接着图80。
图82示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为3/4的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图83至图86示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为3/4的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图84接着图83，图85接着图84。此外，图86接着图85。
图87示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为4/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图88至图91示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为4/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图89接着图88，图90接着图89。此外，图91接着图90。
图92示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为5/6的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图93至图96示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为5/6的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图94接着图93，图95接着图94。此外，图96接着图95。
图97示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为8/9的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图98至图101示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为8/9的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图99接着图98，图100接着图99。此外，图101接着图100。
图102至图105示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为9/10的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图103接着图102，图104接着图103。此外，图105接着图104。
图106和图107示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为1/4的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图107接着图106。
图108和图109示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为1/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图109接着图108。
图110和图111示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为2/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图111接着图110。
图112至图114示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为1/2的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图113接着图112并且图114接着图113。
图115至图117示出DVB-S.2标准中规定的并且码长度N为64,800位，编码率r为3/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
注意，图116接着图115并且图117接着图116。
图118示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为1/4的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图119示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为1/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图120示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为2/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图121示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为1/2的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图122示出DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为3/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图123示出可以代替图122的奇偶校验矩阵初始值表使用的码长度N为16,200位并且编码率r为3/5的奇偶校验矩阵H的奇偶校验矩阵初始值表。
传输设备11的LDPC编码部21使用所述奇偶校验矩阵初始值表以如下方式确定奇偶校验矩阵H。
具体来说，图124示出用于根据奇偶校验矩阵初始值表确定奇偶校验矩阵H的方法。
注意，图124的奇偶校验矩阵初始值表表示图178中所示的DVB-S.2标准中规定的并且码长度N为16,200位，编码率r为2/3的奇偶校验矩阵H的奇偶校验矩阵初始值表。
如上所述，奇偶校验矩阵初始值表是这样的表：其表示对于每360列(周期性结构的每单位的列数P)而言LDPC码的码长度N和编码率r所对应的信息长度K所对应的信息矩阵HA的值为1的元素的位置；并且在奇偶校验矩阵初始值表的第一行中，奇偶校验矩阵H的第1+360×(i-1)列中值为1的元素的行号数(奇偶校验矩阵H的第一行的行号为0的情况下的行号)等于第1+360×(i-1)列具有的列权重的数目。
在此，假定奇偶校验矩阵H的对应于奇偶长度M的奇偶矩阵HT具有楼梯结构并且被事先确定。根据奇偶校验矩阵初始值表，确定奇偶校验矩阵H内的对应于信息长度K的信息矩阵HA。
奇偶校验矩阵初始值表的行数k+1随信息长度K而不同。
奇偶校验矩阵初始值表的信息长度K和行数k+1满足由如下表达式给出的关系。
K＝(k+1)×360
其中，上面的表达式中的360是周期性结构的单位列数P。
在图124的奇偶校验矩阵初始值表中，在第一至第三行中列出13个数值，并且在第四至第k+1行(图124中，第30行)中列出三个数值。
因此，根据图124的奇偶校验矩阵初始值表确定的奇偶校验矩阵H中的列权重数在第一至第1+360×(3-1)一1行中是13，而在第1+360×(3-1)至第K行中是3。
图124的奇偶校验矩阵初始值表的第一行包括0，2084，1613，1548，1286，1460，3196，4297，2481，3369，3451，4620，2622，并且这表示在奇偶校验矩阵H的第一列中，行号为0，2084，1613，1548，1286，1460，3196，4297，2481，3369，3451，4620，2622的行中的元素具有值1(并且其它元素具有值0)。
另一方面，图124的奇偶校验矩阵初始值表的第二行包括1，122，1516，3448，2880，1407，1847，3799，3529，373，971，4358，3108，并且这表示在奇偶校验矩阵H的第361(＝1+360×(2-1))列中，行号为1，122，1546，3448，2880，1407，1847，3799，3529，373，971，4358，3108的行中的元素具有值1。
如上面给出的，该奇偶校验矩阵初始值表代表每360列的奇偶校验矩阵H的信息矩阵HA的值1的元素的位置。
奇偶校验矩阵H的除了第1+360×(i-1)列以外的每一列，即从第2+360×(i-1)至第360×i列中的每一列，包括通过根据奇偶长度M在向下方向上(列的向下方向上)周期性移位取决于奇偶校验矩阵初始值表的第1+360×(i-1)列的值为1的元素获得的值为1的元素。
具体来说，例如，第2+360×(i-1)列是通过在向下方向上将第1+360×(i-1)列周期性移位M/360(＝q)获得的列，并且接下来的第3+360×(i-1)列是通过在向下方向上将第1+360×(i-1)列周期性移位2×M/360(＝2×q)，并且然后在向下方向上将周期性移位后的列(第2+360×(i-1)列)周期性移位M/360(＝q)获得的列。
现在，如果假定用bi，j代表奇偶校验矩阵初始值表的第i行(从上数的第i行)中第j列(从左数的第j列)中的数值并且用Hw-j代表奇偶校验矩阵H的第w列中值为1的第j个元素的行号，则可以根据下面的表达式确定作为奇偶校验矩阵H的第1+360×(i-1)列之外的一列的第w列中值为1的元素的行号Hw-i。
Hw-i＝mod{hi，j+mod((w-1)，P)×q,M}
其中，mod(x，y)表示x除以y时的余数。
另一方面，P是上文中描述的周期性结构的单位列数，并且例如在DVB-S.2标准中是360。此外，q是通过将奇偶长度M除以周期性结构的单位列数P(＝360)获得的值M/360。
LDPC编码部21根据奇偶校验矩阵初始值表指定奇偶校验矩阵H的第1+360×(i-1)列中值为1的元素的行号。
此外，LDPC编码部21确定作为奇偶校验矩阵H的第1+360×(i-1)列之外的一列的第w列中值为1的元素的行号Hw-j，并产生其中通过上述获得的行号的元素具有值1的奇偶校验矩阵H。
现在描述传输设备11中解复用器25的替换部32的替换处理中LDPC码的码位替换方法的变化，即LDPC码的码位和代表符号的符号位的分配模式(在下文中称为位分配模式)的变化。
在解复用器25中，在列方向×行方向上存储(N/(mb))×(mb)个位的存储器31的列方向上写入LDPC码的码位。然后，在行方向上以mb个位为单位读出码位。此外，在解复用器25中，替换部32替换在存储器31的行方向上读出的mb个码位，并确定替换之后的码位为(连续的)b个符号的mb个符号位。
具体来说，替换部32确定在存储器31的行方向上读出的mb个码位中的最高有效位为码位bi并且确定从b个(连续的)符号的mb个符号位的最高有效位开始的第i+1位为符号位yi，然后根据预定的位分配模式替换mb个码位b0至bmb-1。
图125示出在LDPC码是码长度N为64,800位，编码率为5/6或9/10的LDPC码，并且调制方法是4096QAM，倍数b是1的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为64,800位，编码率为5/6或9/10的LDPC码，并且调制方法是4096QAM，倍数b是1的情况下，在解复用器25中，在行方向上以12×1(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(12×1))×(12×1)个位的存储器31中写入的码位并将该码位提供给替换部32。
替换部32替换12×1(＝mb)个码位b0至b11，使得如图125中所示，可以将从存储器31读出的12×1(＝mb)个码位b0至b11分配给一个(＝b)符号的12×1(＝mb)个符号位y0至y11。
具体来说，根据图125，替换部32关于码长度N为64,800位的LDPC码当中的编码率为5/6的LDPC码和编码率为9/10的LDPC码二者执行替换，用于
将码位b0分配给符号位y8，
将码位b1分配给符号位y0，
将码位b2分配给符号位y6，
将码位b3分配给符号位y1，
将码位b4分配给符号位y4，
将码位b5分配给符号位y5，
将码位b6分配给符号位y2，
将码位b7分配给符号位y3，
将码位b8分配给符号位y7，
将码位b9分配给符号位y10，
将码位b10分配给符号位y11，
将码位b11分配给符号位y9。
图226示出在LDPC码是码长度N为64,800位，编码率为5/6或9/10的LDPC码，并且调制方法是4096QAM，倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为64,800位，编码率为5/6或9/10的LDPC码，并且调制方法是4096QAM，倍数b是2的情况下，在解复用器25中，在行方向上以12×2(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(12×2))×(12×2)个位的存储器31中写入的码位并将该码位提供给替换部32。
替换部32替换12×2(＝mb)个码位b0至b23，使得如图126中所示，可以将从存储器31读出的12×2(＝mb)个码位b0至b23分配给两个(＝b)连续符号的12×2(＝mb)个符号位y0至y23。
具体来说，根据图126，替换部32关于码长度N为64,800位的LDPC码当中的编码率为5/6的LDPC码和编码率为9/10的LDPC码二者执行替换，用于
将码位b0分配给符号位y8，
将码位b2分配给符号位y0，
将码位b4分配给符号位y6，
将码位b6分配给符号位y1，
将码位b8分配给符号位y4，
将码位b10分配给符号位y5，
将码位b12分配给符号位y2，
将码位b14分配给符号位y3，
将码位b16分配给符号位y7，
将码位b18分配给符号位y10，
将码位b20分配给符号位y11，
将码位b22分配给符号位y9，
将码位b1分配给符号位y20，
将码位b3分配给符号位y12，
将码位b5分配给符号位y18，
将码位b7分配给符号位y13，
将码位b9分配给符号位y16，
将码位b11分配给符号位y17，
将码位b13分配给符号位y14，
将码位b15分配给符号位y15，
将码位b17分配给符号位y19，
将码位b19分配给符号位y22，
将码位b21分配给符号位y23，
将码位b23分配给符号位y21。
在此，图126的位分配模式没有任何修改地使用在倍数b为1的情况下图125的位分配模式。具体来说，在图126中，码位b0，b2，...，b22到符号位yi的分配和码位b1，b3，...，b23到符号位yi的分配类似于图125的码位b0至b11到符号位y1的分配。
图127示出在调制方法是1024QAM，LDPC码是码长度N为16,200位，编码率为3/4、5/6或8/9的LDPC码，并且倍数b是2的情况下，以及在调制方法是1024QAM，LDPC码是码长度N为64,800位，编码率为3/4、5/6或8/9的LDPC码，并且倍数b是2的情况下，可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200位，编码率为3/4、5/6或8/9的LDPC码，并且调制方法是1024QAM，倍数b是2的情况下，在解复用器25中，在行方向上以10×2(＝mb)个位为单位读出用于在列方向×行方向上存储(16,200/(10×2))×(10×2)个位的存储器31中写入的码位并将该码位提供给替换部32。
另一方面，在LDPC码是码长度N为64,800位，编码率为3/4、5/6或9/10的LDPC码，并且调制方法是1024QAM，倍数b是2的情况下，在解复用器25中，在行方向上以10×2(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(10×2))×(10×2)个位的存储器31中写入的码位并将该码位提供给替换部32。
替换部32替换10×2(＝mb)个码位b0至b19，使得如图127中所示，可以将从存储器31读出的10×2(＝mb)个码位b0至b19分配给两个(＝b)连续符号的10×2(＝mb)个符号位y0至y19。
具体来说，根据图127，替换部32关于码长度为16,200位的LDPC码当中的编码率为3/4的LDPC码、编码率为5/6的LDPC码和编码率为8/9的LDPC码，以及码长度N为64,800位的LDPC码当中的编码率为3/4的LDPC码、编码率为5/6的LDPC码和编码率为9/10的LDPC码执行替换，用于
将码位b0分配给符号位y8，
将码位b1分配给符号位y3，
将码位b2分配给符号位y7，
将码位b3分配给符号位y10，
将码位b4分配给符号位y19，
将码位b5分配给符号位y4，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y17，
将码位b9分配给符号位y6，
将码位b10分配给符号位y14，
将码位b11分配给符号位y11，
将码位b12分配给符号位y2，
将码位b13分配给符号位y18，
将码位b14分配给符号位y16，
将码位b15分配给符号位y15，
将码位b16分配给符号位y0，
将码位b17分配给符号位y1，
将码位b18分配给符号位y13，
将码位b19分配给符号位y12。
图128示出在调制方法是4096QAM，LDPC码是码长度N为16,200位，编码率为5/6或8/9的LDPC码，并且倍数b是2的情况下，以及在调制方法是4096QAM，LDPC码是码长度N为64,800位，编码率为5/6或9/10的LDPC码，并且倍数b是2的情况下，可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200位，编码率为5/6或8/9的LDPC码，并且调制方法是4096QAM，倍数b是2的情况下，在解复用器25中，在行方向上以12×2(＝mb)个位为单位读出用于在列方向×行方向上存储(16,200/(12×2))×(12×2)个位的存储器31中写入的码位并将该码位提供给替换部32。
另一方面，在LDPC码是码长度N为64,800位，编码率为5/6或9/10的LDPC码，并且调制方法是4096QAM，倍数b是2的情况下，在解复用器25中，在行方向上以12×2(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(12×2))×(12×2)个位的存储器31中写入的码位并将该码位提供给替换部32。
替换部32替换12×2(＝mb)个码位b0至b23，使得如图128中所示，可以将从存储器31读出的12×2(＝mb)个码位分配给两个(＝b)连续符号的12×2(＝mb)个符号位y0至y23。
具体来说，根据图128，替换部32关于码长度为16,200位的LDPC码当中的编码率为5/6的LDPC码和编码率为8/9的LDPC码，以及码长度N为64,800位的LDPC码当中的编码率为5/6的LDPC码和编码率为9/10的LDPC码执行替换，用于
将码位b0分配给符号位y10，
将码位b1分配给符号位y15，
将码位b2分配给符号位y4，
将码位b3分配给符号位y19，
将码位b4分配给符号位y21，
将码位b5分配给符号位y16，
将码位b6分配给符号位y23，
将码位b7分配给符号位y18，
将码位b8分配给符号位y11，
将码位b9分配给符号位y14，
将码位b10分配给符号位y22，
将码位b11分配给符号位y5，
将码位b12分配给符号位y6，
将码位b13分配给符号位y17，
将码位b14分配给符号位y13，
将码位b15分配给符号位y20，
将码位b16分配给符号位y1，
将码位b17分配给符号位y3，
将码位b18分配给符号位y9，
将码位b19分配给符号位y2，
将码位b20分配给符号位y7，
将码位b21分配给符号位y8，
将码位b22分配给符号位y12，
将码位b23分配给符号位y0。
根据图125至图128中所示的位分配模式，可以将同一位分配模式用于多种LDPC码，并且可以关于所有这些种类的LDPC码将错误容忍度设置为期望的性能。
具体来说，图129至图132示出在根据图125至图128的位分配模式执行替换处理的情况下BER(位错误率)的模拟结果。
注意，在图129至图132中，横坐标轴代表Es/NO(每个符号的信号功率与噪声功率比)并且纵坐标轴代表BER。
此外，实线曲线代表执行替换处理情况下的BER，虚线代表不执行替换处理情况下的BER。
图129示出针对码长度N为64,800并且编码率为5/6和9/10的LDPC码采用4096QAM作为调制方法并将倍数b设置为1，执行根据图125的位分配模式的替换处理情况下的BER。
图130示出针对码长度N为64,800并且编码率为5/6和9/10的LDPC码采用4096QAM作为调制方法并将倍数b设置为2，执行根据图126的位分配模式的替换处理情况下的BER。
注意，在图129和图130中，其上施加了三角形标记的曲线代表关于具有5/6编码率的LDPC码的BER，其上施加了星号的曲线代表关于具有9/10编码率的LDPC码的BER。
图131示出针对码长度N为16,200并且编码率为3/4、5/6和9/10的LDPC码采用1024QAM作为调制方法并将倍数b设置为2，执行根据图127的位分配模式的替换处理情况下的BER。
注意，在图131中，其上施加了星号的曲线代表关于码长度N为64,800并且编码率为9/10的LDPC码的BER，其上施加了指向上的三角形标记的曲线代表关于码长度N为64,800并且编码率为5/6的LDPC码的BER。此外，其上施加了正方形标记的曲线代表关于码长度N为64,800并且编码率为3/4的LDPC码的BER。
此外，在图131中，其上施加了圆形标记的曲线代表关于码长度N为16,200并且编码率为8/9的LDPC码的BER，其上施加了指向下的三角形标记的曲线代表关于码长度N为16,200并且编码率为5/6的LDPC码的BER。此外，其上施加了加号标记的曲线代表关于码长度N为16,200并且编码率为3/4的LDPC码的BER。
图132示出针对码长度N为16,200并且编码率为5/6和8/9的LDPC码和针对码长度N为64,800并且编码率为5/6和9/10的LDPC码采用4096QAM作为调制方法并将倍数b设置为2，执行根据图128的位分配模式的替换处理情况下的BER。
注意，在图132中，其上施加了星号的曲线代表关于码长度N为64,800并且编码率为9/10的LDPC码的BER，其上施加了指向上的三角形标记的曲线代表关于码长度N为64,800并且编码率为5/6的LDPC码的BER。
此外，在图132中，其上施加了圆形标记的曲线代表关于码长度N为16,200并且编码率为8/9的LDPC码的BER，其上施加了指向下的三角形标记的曲线代表关于码长度N为16,200并且编码率为5/6的LDPC码的BER。
根据图129至图132，可以关于多种LDPC码使用同一位分配模式。此外，可以关于所有这些种类的LDPC码将错误容忍度设置为期望的性能。
特别地，在针对具有不同码长度和不同编码率的多种LDPC码中的每一种采用专用位分配模式的情况下，可以将错误容忍度提高到非常高的性能。然而，需要针对每种LDPC码改变位分配模式。
另一方面，根据图125至图128的位分配模式，可以针对具有不同码长度和不同编码率的多种LDPC码采用同一位分配模式，并且消除了像针对每种LDPC码采用专用位分配模式情况中那样的针对每种LDPC码改变位分配模式的需要。
此外，根据图125至图128的位分配模式，尽管与针对每种LDPC码采用专用的位分配模式的情况相比稍低，但是仍可以将错误容忍度提到到高性能。
特别地，例如，在调制方法是4096QAM的情况下，可以针对码长度N为64,800并且编码率为5/6和9/10的所有LDPC码使用图125或图126中的同一位分配模式。即使在以这种方式采用同一位分配模式的情况下，也可以将错误容忍度提高到高性能。
此外，例如，在调制方法是1024QAM的情况下，可以针对码长度N为16,200并且编码率为3/4、5/6和8/9的LDPC码以及码长度N为64,800并且编码率为3/4、5/6和9/10的LDPC码采用图127的同一位分配模式。然后，即使在以这种方式采用同一位分配模式的情况下，也可以将错误容忍度提高到高性能。
另一方面，例如，在调制方法是4096QAM的情况下，可以针对码长度N为16,200并且编码率为5/6和8/9的LDPC码以及码长度N为64,800并且编码率为5/6和9/10的LDPC码采用图128的同一位分配模式。然后，即使在以这种方式采用同一位分配模式的情况下，也可以将错误容忍度提高到高性能。
进一步描述位分配模式的变化。
图133示出在LDPC码是码长度N为16,200或64,800位并且编码率为除了3/5的编码率之外的由例如从图78至图123中示出的奇偶校验矩阵初始值表中任一个产生的奇偶校验矩阵H定义的LDPC码的编码率之一的LDPC码，并且调制方法是QPSK，倍数b是1的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200或64,800位并且编码率为3/5之外的编码率的LDPC码并且调制方法是QPSK，倍数b是1的情况下，解复用器25在行方向上以2×1(＝mb)个位为单位读出用于在列方向×行方向上存储(N/(2×1))×(2×1)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32以如图133中所示的将2×1(＝mb)个码位b0和b1分配给一个(＝b)符号的2×1(＝mb)个符号位y0和y1的方式替换从存储器31读出的2×1(＝mb)个码位b0和b1。
具体来说，根据图133，替换部32执行替换，用于
将码位b0分配给y0和
将码位b1分配给y1。
注意，在此情况下，还可以考虑不执行替换，并且将码位b0和b1分别原样确定为符号位y0和y1。
图134示出在LDPC码是码长度N为16,200或64,800位并且编码率为除了3/5之外的编码率的LDPC码，并且调制方法是16QAM，倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200或64,800位并且编码率为3/5之外的编码率的LDPC码并且调制方法是16QAM，倍数b是2的情况下，解复用器25在行方向上以4×2(＝mb)个位为单位读出用于在列方向×行方向上存储(N/(4×2))×(4×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32以如图134中所示的将4×2(＝mb)个码位分配给两个(＝b)连续符号的4×2(＝mb)个符号位y0至y7的方式替换从存储器31读出的4×2(＝mb)个码位b0至b7。
具体来说，根据图134，替换部32执行替换，用于
将码位b0分配给符号位y7，
将码位b1分配给符号位y1，
将码位b2分配给符号位y4，
将码位b3分配给符号位y2，
将码位b4分配给符号位y5，
将码位b5分配给符号位y3，
将码位b6分配给符号位y6，
将码位b7分配给符号位y0。
图135示出在调制方法是64QAM并且LDPC码是码长度N为16,200或64,800位，编码率为除了3/5之外的任何编码率的LDPC码，此外倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200或64,800位并且编码率为3/5之外的任何编码率的LDPC码并且调制方法是64QAM，倍数b是2的情况下，在解复用器25中，在行方向上以6×2(＝mb)个位为单位读出用于在列方向×行方向上存储(N/(6×2))×(6×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32以如图135中所示的可以将6×2(＝mb)个码位b0至b11分配给两个(＝b)连续符号的6×2(＝mb)个符号位y0至y11的方式替换从存储器31读出的6×2(＝mb)个码位b0至b11。
具体来说，根据图135，替换部32执行替换，用于
将码位b0分配给符号位y11，
将码位b1分配给符号位y7，
将码位b2分配给符号位y3，
将码位b3分配给符号位y10，
将码位b4分配给符号位y6，
将码位b5分配给符号位y2，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y1，
将码位b9分配给符号位y8，
将码位b10分配给符号位y4，
将码位b11分配给符号位y0。
图136示出在调制方法是256QAM并且LDPC码是码长度N为64,800位，编码率为除了3/5之外的任何编码率的LDPC码，此外倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为64,800位并且编码率为3/5之外的任何编码率的LDPC码并且调制方法是256QAM，倍数b是2的情况下，在解复用器25中，在行方向上以8×2(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(8×2))×(8×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的8×2(＝mb)个码位b0至b15，使得如图136中所示，可以将8×2(＝mb)个码位b0至b15分配给两个(＝b)连续符号的8×2(＝mb)个符号位y0至y15。
具体来说，根据图136，替换部32执行替换，用于
将码位b0分配给符号位y15，
将码位b1分配给符号位y1，
将码位b2分配给符号位y13，
将码位b3分配给符号位y3，
将码位b4分配给符号位y8，
将码位b5分配给符号位y11，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y10，
将码位b9分配给符号位y6，
将码位b10分配给符号位y4，
将码位b11分配给符号位y7，
将码位b12分配给符号位y12，
将码位b13分配给符号位y2，
将码位b14分配给符号位y14，
将码位b15分配给符号位y0。
图137示出在调制方法是256QAM并且LDPC码是码长度N为16,200位，编码率为除了3/5之外的任何编码率的LDPC码，此外倍数b是1的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200位并且编码率为3/5之外的任何编码率的LDPC码并且调制方法是256QAM，倍数b是1的情况下，在解复用器25中，在行方向上以8×1(＝mb)个位为单位读出用于在列方向×行方向上存储(16,200/(8×1))×(8×1)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的8×2(＝mb)个码位b0至b15，使得如图136中所示，可以将8×2(＝mb)个码位b0至b15分配给两个(＝b)连续符号的8×2(＝mb)个符号位y0至y15。
具体来说，根据图137，替换部32执行替换，用于
将码位b0分配给符号位y7，
将码位b1分配给符号位y3，
将码位b2分配给符号位y1，
将码位b3分配给符号位y5，
将码位b4分配给符号位y2，
将码位b5分配给符号位y6，
将码位b6分配给符号位y4，
将码位b7分配给符号位y0。
图138示出在LDPC码是码长度N为16,200或64,800位，编码率为除了3/5之外的任何编码率的LDPC码，调制方法是QPSK并且倍数b是1的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200或64,800位并且编码率为3/5之外的任何编码率的LDPC码并且调制方法是QPSK，倍数b是1的情况下，在解复用器25中，在行方向上以2×1(＝mb)个位为单位读出用于在列方向×行方向上存储(N/(2×1))×(2×1)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的2×1(＝mb)个码位b0和b1，使得如图138中所示，可以将2×1(＝mb)个码位b0和b1分配给一个(＝b)符号的2×1(＝mb)个符号位y0和y1。
具体来说，根据图138，替换部32执行替换，用于
将码位b0分配给符号位y0，
将码位b1分配给符号位y2。
注意，在此情况下，还可以考虑不执行替换，并且将码位b0和b1分别原样确定为符号位y0和y1。
图139示出在LDPC码是码长度N为64,800位并且编码率为3/5的LDPC码，并且调制方法是16QAM，倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为64,800位并且编码率为3/5的LDPC码并且调制方法是16QAM，倍数b是2的情况下，在解复用器25中，在行方向上以4×2(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(4×2))×(4×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的4×2(＝mb)个码位b0至b7，使得如图139中所示的将4×2(＝mb)个码位b0至b7分配给两个(＝b)连续符号的4×2(＝mb)个符号位y0至y7。
具体来说，根据图139，替换部32执行替换，用于
将码位b0分配给符号位y0，
将码位b1分配给符号位y5，
将码位b2分配给符号位y1，
将码位b3分配给符号位y2，
将码位b4分配给符号位y4，
将码位b5分配给符号位y7，
将码位b6分配给符号位y3，
将码位b7分配给符号位y6。
图140示出在LDPC码是码长度N为16,200位并且编码率为3/5的LDPC码，并且调制方法是16QAM，倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200位并且编码率为3/5的LDPC码并且调制方法是16QAM，倍数b是2的情况下，在解复用器25中，在行方向上以4×2(＝mb)个位为单位读出用于在列方向×行方向上存储(16,200/(4×2))×(4×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的4×2(＝mb)个码位b0至b7，使得如图140中所示的可以将4×2(＝mb)个码位b0至b7分配给两个(＝b)连续符号的4×2(＝mb)个符号位y0至y7。
具体来说，根据图140，替换部32执行替换，用于
将码位b0分配给符号位y7，
将码位b1分配给符号位y1，
将码位b2分配给符号位y4，
将码位b3分配给符号位y2，
将码位b4分配给符号位y5，
将码位b5分配给符号位y3，
将码位b6分配给符号位y6，
将码位b7分配给符号位y0。
图141示出在调制方法是64QAM，LDPC码是码长度N为64,800位并且编码率为3/5的LDPC码，倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为64,800位并且编码率为3/5的LDPC码，调制方法是64QAM，倍数b是2的情况下，在解复用器25中，在行方向上以6×2(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(6×2))×(6×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的6×2(＝mb)个码位b0至b11，使得如图141中所示的可以将6×2(＝mb)个码位b0至b11分配给两个(＝b)连续符号的6×2(＝mb)个符号位y0至y11。
具体来说，根据图141，替换部32执行替换，用于
将码位b0分配给符号位y2，
将码位b1分配给符号位y7，
将码位b2分配给符号位y6，
将码位b3分配给符号位y9，
将码位b4分配给符号位y0，
将码位b5分配给符号位y3，
将码位b6分配给符号位y1，
将码位b7分配给符号位y8，
将码位b8分配给符号位y4，
将码位b9分配给符号位y11，
将码位b10分配给符号位y5，
将码位b11分配给符号位y10。
图142示出在调制方法是64QAM，LDPC码是码长度N为16,200位并且编码率为3/5的LDPC码，倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200位并且编码率为3/5的LDPC码，调制方法是64QAM，倍数b是2的情况下，在解复用器25中，在行方向上以6×2(＝mb)个位为单位读出用于在列方向×行方向上存储(16,200/(6×2))×(6×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的6×2(＝mb)个码位b0至b11，使得如图142中所示的可以将6×2(＝mb)个码位b0至b11分配给两个(＝b)连续符号的6×2(＝mb)个符号位y0至y11。
具体来说，根据图142，替换部32执行替换，用于
将码位b0分配给符号位y11，
将码位b1分配给符号位y7，
将码位b2分配给符号位y3，
将码位b3分配给符号位y10，
将码位b4分配给符号位y6，
将码位b5分配给符号位y2，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y1，
将码位b9分配给符号位y8，
将码位b10分配给符号位y4，
将码位b11分配给符号位y0。
图143示出在调制方法是256QAM，LDPC码是码长度N为64,800位并且编码率为3/5的LDPC码，倍数b是2的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为64,800位并且编码率为3/5的LDPC码，调制方法是256QAM，倍数b是2的情况下，在解复用器25中，在行方向上以8×2(＝mb)个位为单位读出用于在列方向×行方向上存储(64,800/(8×2))×(8×2)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的8×2(＝mb)个码位b0至b15，使得如图143中所示的可以将8×2(＝mb)个码位b0至b15分配给两个(＝b)连续符号的8×2(＝mb)个符号位y0至y15。
具体来说，根据图143，替换部32执行替换，用于
将码位b0分配给符号位y2，
将码位b1分配给符号位y11，
将码位b2分配给符号位y3，
将码位b3分配给符号位y4，
将码位b4分配给符号位y0，
将码位b5分配给符号位y9，
将码位b6分配给符号位y1，
将码位b7分配给符号位y8，
将码位b8分配给符号位y10，
将码位b9分配给符号位y13，
将码位b10分配给符号位y7，
将码位b11分配给符号位y14，
将码位b12分配给符号位y6，
将码位b13分配给符号位y15，
将码位b14分配给符号位y5，
将码位b15分配给符号位y12。
图144示出在调制方法是256QAM，LDPC码是码长度N为16,200位并且编码率为3/5的LDPC码，倍数b是1的情况下可以采用的位分配模式的例子。
在LDPC码是码长度N为16,200位并且编码率为3/5的LDPC码，调制方法是256QAM，倍数b是1的情况下，在解复用器25中，在行方向上以8×1(＝mb)个位为单位读出用于在列方向×行方向上存储(16,200/(8×1))×(8×1)个位的存储器31中写入的码位，并将读出的码位提供给替换部32。
替换部32替换从存储器31读出的8×1(＝mb)个码位b0至b7，使得如图144中所示的可以将8×1(＝mb)个码位b0至b7分配给一个(＝b)符号的8×1(＝mb)个符号位y0至y7。
具体来说，根据图144，替换部32执行替换，用于
将码位b0分配给符号位y7，
将码位b1分配给符号位y3，
将码位b2分配给符号位y1，
将码位b3分配给符号位y5，
将码位b4分配给符号位y2，
将码位b5分配给符号位y6，
将码位b6分配给符号位y4，
将码位b7分配给符号位y0。
现在，描述构成接收设备12的解交错器53。
图145是示出构成解交错器53的复用器54的处理的视图。
具体来说，图145A示出复用器54的功能配置的例子。
复用器54由反替换部1001和存储器1002构成。
复用器54确定在前一级从解映射部52提供的符号的符号位作为其处理对象，并且执行与由传输设备11的解复用器25执行的替换处理对应的反替换处理(与替换处理相反的处理)，即，返回由替换处理替换的LDPC码的码位(符号位)位置的反替换处理。然后，在下一级将作为反替换处理结果获得的LDPC码提供给列扭转解交错器55。
具体来说，在复用器54中，以b个(连续的)符号为单位将b个符号的mb个符号位y0，y1，...，ymb-1提供给反替换部1001。
反替换部1001执行将mb个符号位y0至ymb-1的排列返回到mb个码位b0，b1，...，bmb-1的原始排列(构成传输设备11上的解复用器25的替换部32的替换执行之前码位b0至bmb-1的排列)的反替换。反替换部1001输出作为反替换结果获得的码位b0至bmb-1。
存储器1002类似于构成传输设备11侧的解复用器25的存储器31，具有在行(水平)方向上存储mb个位并且在列(竖直)方向上存储N/(mb)个位的存储能力。换句话说，从每列存储N/(mb)个位的mb个列配置反替换部1001。
然而，在存储器1002中，在从传输设备11的解复用器25的存储器31读出码位的方向上写入从反替换部1001输出的LDPC码的码位，并且在将码位写入存储器31的方向上读出在存储器1002中写入的码位。
具体来说，如图145A中所示，接收设备12的复用器54从存储器1002的第一行开始向较低的行在行方向上以mb个位为单位顺次执行从反替换部1001输出的LDPC码的码位的写入。
然后，当一个码长度的码位写入结束时，复用器54在列方向从存储器1002读出码位并在下一级将该码位提供给列扭转解交错器55。
图145B是示出从存储器1002读出码位的视图。
复用器54从最左侧的列开始向右侧的列、从构成存储器1002的列的上部向下(列方向)读出LDPC码的码位。
现在，参照图146描述构成接收设备12的解复用器53的列扭转解复用器55的处理。
图146示出复用器54的存储器1002的配置例子。
存储器1002具有在列(竖直)方向上存储mb个位，在行(水平)方向上存储N/(mb)个位的存储能力，并且由mb列构成。
列扭转解交错器55将LDPC码的码位在行方向上写入存储器1002并且在列方向上读出码位时控制开始读出的位置，以执行列扭转解交错。
具体来说，列扭转解交错器55执行用于适当地改变开始读出多列中每一列的码位的读出开始位置的反重新排列处理，以将通过列扭转交错重新排列的码位的排列返回到原始排列。
图146示出在调制方法是16QAM，倍数b是1的情况下存储器1002的配置例子。因此，一个符号的位数m是4位，并且存储器1002包括4(＝mb)列。
列扭转解交错器55(代替复用器54)从第一行开始向最低行将从替换部1001输出的LDPC码的码位在行方向上顺次写入存储器1002。
然后，如果一个码长度的码位写入结束，则列扭转解交错器55从最左列开始向右侧的列、从存储器1002的顶部向下(列方向)执行码位读出。
然而，列扭转解交错器55通过将传输设备11侧上的列扭转交错器24写入码位时的写入开始位置确定为码位的读出开始位置来执行从存储器1002去读码位。
具体来说，如果将每列的顶部位置的地址确定为0并且用按升序给出的整数代表列方向上每个位置的地址，则在调制方法是16QAM并且倍数b是1的情况下，列扭转解交错器55将最左列的读出开始位置设置为地址是0的位置，将第二列(从左数)的读出开始位置设置为地址是2的位置，将第三列的读出开始位置设置为地址是4的位置，将第四列的读出开始位置设置为地址是7的位置。
注意，对于读出开始位置具有0以外的地址的那些列中的每一列，码位的读出倍执行为使得在这种读出向下执行到最低位置之后，读出位置返回到列的顶部(地址是0的位置)并且向下执行读出直到读出开始位置的前一位置。然后，在此之后，从下一(右)列执行读出。
通过执行如上所述的列扭转交错，通过列扭转交错重新排列的码位的排列返回到原始排列。
图147是示出接收设备12的另一个配置例子的框图。
参照图147，接收设备12是从传输设备11接收调制信号的数据处理设备并且包括正交解调部51、解映射部52、解交错器53和LDPC解码部1021。
正交解调部51从传输设备11接收调制信号，执行正交解调并将作为正交解调结果获得的符号(I和Q轴方向上的值)提供给解映射部52。
解映射部52执行用于将来自正交解调部51的符号转换为LDPC码的码位的解映射，并将该码位提供给解交错器53。
解交错器53包括复用器(MUX)54、列扭转解交错器55和奇偶解交错器1011，并且对来自解映射部52的LDPC码的码位执行解交错。
具体来说，复用器54将来自解映射部52的LDPC码确定为其处理对象，并执行与由传输设备11的解复用器25执行的替换处理对应的反替换处理(替换处理的反处理)，即，将通过替换处理替换的码位的位置返回到原始位置的反替换处理。然后，复用器54将作为反替换处理结果获得的LDPC码提供给列扭转解交错器55。
列扭转解交错器55将来自复用器54的LDPC码确定为处理对象，并执行对应于作为由传输设备11的列扭转交错器24执行的重新排列处理的列扭转交错的列扭转解交错。
作为列扭转解交错的结果获得的LDPC码从列扭转解交错器55提供给奇偶解交错器1011。
奇偶解交错器1011将列扭转解交错器55的列扭转解交错后的码位确定为其处理对象，并执行与由传输设备11的奇偶交错器23执行的奇偶交错对应的奇偶解交错(奇偶交错的反处理)，即，将通过奇偶交错改变其排列的LDPC码的码位排列返回到原始排列的奇偶解交错。
作为奇偶解交错的结果获得的LDPC码从奇偶解交错器1011提供给LDPC解码部1021。
因此，在图147的接收设备12中，执行了反替换处理、列扭转解交错和奇偶解交错的LDCP码，即根据奇偶校验矩阵H通过LDPC编码获得的LDPC码，被提供给LDPC解码部1021。
LDPC解码部1021使用本身用于由传输设备11的LDPC编码部21进行LDPC编码的奇偶校验矩阵H或者通过对该奇偶校验矩阵H至少执行对应于奇偶交错的列转换获得的变换奇偶校验矩阵对来自解交错器53的LDPC码执行LDPC解码。然后，LDPC解码部1021输出通过LDPC解码获得的数据作为对象数据的解码结果。
在图147的接收设备12中，由于根据奇偶校验矩阵H通过LDPC编码获得的LDPC码从解交错器53(的奇偶解交错器1011)提供给LDPC解码部1021，所以在使用本身用于由传输设备11的LDPC编码部21执行LDPC编码的奇偶校验矩阵H执行LDPC码的LDPC解码的情况下，例如可以从根据逐个节点执行消息(校验节点消息和可变节点消息)的数学运算的全穿行解码方法执行LDPC解码的解码设备配置LDPC解码部1021，或者从根据同时(并行)对所有节点执行消息的数学运算的全并行解码方法执行LDPC解码的另一解码设备配置LDPC解码部1021。
此外，在使用通过对传输设备11的LDPC编码部21进行LDPC解码时使用的奇偶校验矩阵H至少执行对应于奇偶交错的列替换获得的变换奇偶校验矩阵执行LDPC码的LDPC解码情况下，可以从同时对P(或者P的1以外的约数)个校验节点和P个可变节点执行校验节点数学运算和可变节点数学运算，并且具有用于执行与用于获得LDPC码的变换奇偶校验矩阵以重新排列LDPC码的码位的列替换类似的列替换的接收数据重新排列部310的架构的解码设备配置LDPC解码部1021。
注意，在图147中，尽管为了描述方便，将用于执行反替换处理的复用器54、用于执行列扭转接交错的列扭转解交错器55和用于执行奇偶解交错的奇偶解交错器1011配置成相互分离，但是可以与传输设备11的奇偶交错器23、列扭转交错器24和解复用器25类似地一体化配置复用器54、列扭转解交错器55和奇偶解交错器1011中的两个或更多个。
图148是示出可应用于接收设备12的接收系统的第一配置例子的框图。
参照图148，该接收系统包括获取部1101、传输线解码处理部1102和信息源解码处理部1103。
获取部1101经由传输线例如陆地数字广播、卫星数字广播、CATV网络、因特网或其它网络获取包括至少通过LDPC解码对象数据如节目的图像数据和音乐数据获得的LDPC码的信号。然后，获取部1101将获取的信号提供给传输线解码处理部1102。
其中，在例如通过地面波、卫星波、CATV(有线电视)等从广播站广播获取部1101获取的信号的情况下，由调谐器、STB(机顶盒)等配置获取部1101。另一方面，在例如从网络服务器以IPTV(因特网协议电视)中的多播状态发送获取部1101获取的信号的情况下，由网络I/F(Interface，接口)例如NIC(网络接口卡)配置获取部11。
传输线解码处理部1102对获取部1101通过传输线获取的信号执行传输线解码处理，至少包括修正在传输线中产生的错误，并将作为传输线解码处理的结果获得的信号提供给信息源解码处理部1103。
特别地，由获取部1101通过传输线获取的信号是通过至少执行用于修正在传输线中产生的错误的纠错解码获得的信号，并且针对上述信号，传输线解码处理部1102执行传输线解码处理，例如纠错处理。
可以利用例如LDPC编码、Reed-Solomon编码等作为该纠错编码。
此外，传输线解码处理有时包括调制信号的解调等。
信息源解码处理部1103对已经执行了传输线解码处理的信号执行信息源解码处理，至少包括用于将压缩信息解压缩为原始信息的处理。
特别地，有时候通过用于压缩信息的压缩编码处理由获取部1101通过传输线获取的信号，以减小图像、声音等信息的数据量。在此情况下，信息源解码处理部1103对已经执行了传输线解码处理的信号执行信息源解码处理，如用于将压缩信息解压缩为原始信息的处理(解压缩处理)。
注意，在不对由获取部1101通过传输线获取信号执行压缩编码的情况下，信息源解码处理部1103不执行将压缩信息解压缩为原始信息的处理。
可以利用例如MPEG解码等作为该解压缩处理。此外，传输线解码处理除了解压缩处理以外有时还包括解扰处理。
在以上述方式配置的接收系统中，获取部1101经由传输线接收通过对例如图像、声音等数据执行例如MPEG编码等压缩处理并且还对压缩编码的数据执行例如LDPC编码等纠错编码获得的信号。该信号被提供给传输线解码处理部1102。
在传输线解码处理部1102中，对来自获取部1101的信号执行类似于例如由正交解调部51、解映射部52、解交错器53和LDPC解码部56(或LDPC解码部1021)执行的那些处理作为传输线解码处理。然后将作为传输线解码处理的结果获得的信号提供给信息源解码处理部1103。
在信息源解码处理部1103中，对来自传输线解码处理部1102的信号执行信息源解码处理如MPEG解码，并输出作为信息解码处理结果获得的图像或声音。
例如可以将如上所述的图148的接收系统应用于用来接收作为数字广播等的电视广播的电视调谐器。
注意，可以将获取部1101、传输线解码处理部1102和信息源解码处理部1103分别配置为单独的设备(硬件(IC(集成电路)等)或软件模块)。
此外，对于获取部1101、传输线解码处理部1102和信息源解码处理部1103，可以将获取部1101和传输线解码处理部1102作为一组、传输线解码处理部1102和信息源解码处理部1103作为另一组或者将获取部1101、传输线解码处理部1102和信息源解码处理部1103作为另一组配置为单独独立设备。
图149是示出可以应用于接收设备12的接收系统的第二个配置例子的框图。
注意，在图149中，用同样的参考标号表示图148中的对应元件，并且在以下说明中适当省略对它们的描述。
图149的接收系统与图148的接收系统的相同之处在于它包括获取部1101、传输线解码处理部1102和信息源解码处理部1103，但是与图148的接收系统不同之处在于它新包括输出部1111。
输出部1111例如是用于显示图像的显示设备或用于输出声音的扬声器，并且输出图像、声音等作为从信息源解码处理部1103输出的信号。换句话说，输出部1111显示图像或输出声音。
如上所述图149的接收系统可以应用于例如用于接收作为数字广播的电视广播的TV(电视接收器)、用于接收音频广播的无线电接收器等。
注意，在由获取部1101获取的信号不是不应用压缩编码的形式的情况下，从传输线解码处理部1102输出的信号被提供给输出部1111。
图150是示出可应用于接收设备12的接收系统的第三配置例子的框图。
注意，在图150中，用相同的参考标号表示图148中的对应元件，并且在以下说明中适当省略对它们的描述。
图150的接收系统与图148的接收系统的相同之处在于它包括获取部1101和传输线解码处理部1102。
然而，图150的接收系统与图148的接收系统的不同之处在于它不包括信息源解码处理部1103而是新包括记录部1121。
记录部1121将从传输线解码处理部1102输出的信号(例如，MPEG的TS的TS包)记录(存储)在记录(存储)介质上，如光盘、硬盘(磁盘)或闪速存储器。
如上所述的图150的接收系统可以应用于用于记录电视广播等的记录器。
注意，在图150中，接收系统可以包括信息源解码处理部1103，使得有信息源解码处理部1103执行了信息源解码处理之后的信号(即，通过解码获得的图像或声音)被记录部1121记录。
本领域的技术人员应该理解，根据设计要求和其它因素可以进行各种修改、组合、子组合和替换，只要它们在所附权利要求或它们的等同物的范围内即可。

Claims (2)

1.一种用于在传输系统中使用的、用于通过低密度奇偶校验码执行编码的编码设备，包括：
处理器，所述处理器被配置成通过具有64,800位的码长度和2/3的编码率的低密度奇偶校验码来执行编码；
所述低密度奇偶校验码的奇偶校验矩阵被配置成使得信息矩阵的值为1的元素在列方向上以每360列为一周期予以排列，所述信息矩阵与所述奇偶校验矩阵的所述码长度和对应于所述编码率的信息长度对应，所述信息矩阵由奇偶校验矩阵初始值表确定，所述奇偶校验矩阵初始值表表示所述信息矩阵的值为1的元素的位置；
所述奇偶校验矩阵初始值表由以下数值构成：
317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039
1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272
21379
127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002
2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236
20393
1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325
706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961
21335
4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062
19526 20748
412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860
777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392
16419
4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344
19938
2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614
21025
1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729
20920
856 1690 12787
6532 7357 9151
4210 16615 18152
11494 14036 17470
2474 10291 10323
1778 6973 10739
4347 9570 18748
2189 11942 20666
3868 7526 17706
8780 14796 18268
160 16232 17399
1285 2003 18922
4658 17331 20361
2765 4862 5875
4565 5521 8759
3484 7305 15829
5024 17730 17879
7031 12346 15024
179 6365 11352
2490 3143 5098
2643 3101 21259
4315 4724 13130
594 17365 18322
5983 8597 9627
10837 15102 20876
10448 20418 21478
3848 12029 15228
708 5652 13146
5998 7534 16117
2098 13201 18317
9186 14548 17776
5246 10398 18597
3083 4944 21021
13726 18495 19921
6736 10811 17545
10084 12411 14432
1064 13555 17033
679 9878 13547
3422 9910 20194
3640 3701 10046
5862 10134 11498
5923 9580 15060
1073 3012 16427
5527 20113 20883
7058 12924 15151
9764 12230 17375
772 7711 12723
555 13816 15376
10574 11268 17932
15442 17266 20482
390 3371 8781
10512 12216 17180
4309 14068 15783
3971 11673 20009
9259 14270 17199
2947 5852 20101
3965 9722 15363
1429 5689 16771
6101 6849 12781
3676 9347 18761
350 11659 18342
5961 14803 16123
2113 9163 13443
2155 9808 12885
2861 7988 11031
7309 9220 20745
6834 8742 11977
2133 12908 14704
10170 13809 18153
13464 14787 14975
799 1107 3789
3571 8176 10165
5433 13446 15481
3351 6767 12840
8950 8974 11650
1430 4250 21332
6283 10628 15050
8632 14404 16916
6509 10702 16278
15900 16395 17995
8031 18420 19733
3747 4634 17087
4453 6297 16262
2792 3513 17031
14846 20893 21563
17220 20436 21337
275 4107 10497
3536 7520 10027
14089 14943 19455
1965 3931 21104
2439 11565 17932
154 15279 21414
10017 11269 16546
7169 10161 16928
10284 16791 20655
36 3175 8475
2605 16269 19290
8947 9178 15420
5687 9156 12408
8096 9738 14711
4935 8093 19266
2667 10062 15972
6389 11318 14417
8800 18137 18434
5824 5927 15314
6056 13168 15179
3284 13138 18919
13115 17259 17332。
2.一种用于在传输系统中使用的、用于通过低密度奇偶校验码执行编码的编码设备的编码方法，包括：
由所述编码设备的处理器通过码长度为64,800位并且编码率为2/3的低密度奇偶校验码来执行编码；
所述低密度奇偶校验码的奇偶校验矩阵被配置成使得信息矩阵的值为1的元素在列方向上以每360列为一周期予以排列，所述信息矩阵与所述奇偶校验矩阵的所述码长度和对应于所述编码率的信息长度对应，所述信息矩阵由奇偶校验矩阵初始值表确定，所述奇偶校验矩阵初始值表表示所述信息矩阵的值为1的元素的位置；
所述奇偶校验矩阵初始值表由以下数值构成：
317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039
1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272
21379
127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002
2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236
20393
1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325
706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961
21335
4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062
19526 20748
412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860
777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392
16419
4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344
19938
2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614
21025
1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729
20920
856 1690 12787
6532 7357 9151
4210 16615 18152
11494 14036 17470
2474 10291 10323
1778 6973 10739
4347 9570 18748
2189 11942 20666
3868 7526 17706
8780 14796 18268
160 16232 17399
1285 2003 18922
4658 17331 20361
2765 4862 5875
4565 5521 8759
3484 7305 15829
5024 17730 17879
7031 12346 15024
179 6365 11352
2490 3143 5098
2643 3101 21259
4315 4724 13130
594 17365 18322
5983 8597 9627
10837 15102 20876
10448 20418 21478
3848 12029 15228
708 5652 13146
5998 7534 16117
2098 13201 18317
9186 14548 17776
5246 10398 18597
3083 4944 21021
13726 18495 19921
6736 10811 17545
10084 12411 14432
1064 13555 17033
679 9878 13547
3422 9910 20194
3640 3701 10046
5862 10134 11498
5923 9580 15060
1073 3012 16427
5527 20113 20883
7058 12924 15151
9764 12230 17375
772 7711 12723
555 13816 15376
10574 11268 17932
15442 17266 20482
390 3371 8781
10512 12216 17180
4309 14068 15783
3971 11673 20009
9259 14270 17199
2947 5852 20101
3965 9722 15363
1429 5689 16771
6101 6849 12781
3676 9347 18761
350 11659 18342
5961 14803 16123
2113 9163 13443
2155 9808 12885
2861 7988 11031
7309 9220 20745
6834 8742 11977
2133 12908 14704
10170 13809 18153
13464 14787 14975
799 1107 3789
3571 8176 10165
5433 13446 15481
3351 6767 12840
8950 8974 11650
1430 4250 21332
6283 10628 15050
8632 14404 16916
6509 10702 16278
15900 16395 17995
8031 18420 19733
3747 4634 17087
4453 6297 16262
2792 3513 17031
14846 20893 21563
17220 20436 21337
275 4107 10497
3536 7520 10027
14089 14943 19455
1965 3931 21104
2439 11565 17932
154 15279 21414
10017 11269 16546
7169 10161 16928
10284 16791 20655
36 3175 8475
2605 16269 19290
8947 9178 15420
5687 9156 12408
8096 9738 14711
4935 8093 19266
2667 10062 15972
6389 11318 14417
8800 18137 18434
5824 5927 15314
6056 13168 15179
3284 13138 18919
13115 17259 17332。
CN200880122985.8A 2007-11-26 2008-11-18 用于在传输系统中使用的编码方法和编码设备 Expired - Fee Related CN101911505B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2007304690 2007-11-26
JP2007-304690 2007-11-26
JP2007304689 2007-11-26
JP2007-304689 2007-11-26
JP2008-070467 2008-03-18
JP2008070467 2008-03-18
PCT/JP2008/070960 WO2009069513A1 (ja) 2007-11-26 2008-11-18 データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法

Publications (2)

Publication Number Publication Date
CN101911505A CN101911505A (zh) 2010-12-08
CN101911505B true CN101911505B (zh) 2015-05-06

Family

ID=40678415

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200880122985.8A Expired - Fee Related CN101911505B (zh) 2007-11-26 2008-11-18 用于在传输系统中使用的编码方法和编码设备
CN2008801184819A Expired - Fee Related CN101874352B (zh) 2007-11-26 2008-11-25 数据处理设备和数据处理方法以及编码设备和编码方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008801184819A Expired - Fee Related CN101874352B (zh) 2007-11-26 2008-11-25 数据处理设备和数据处理方法以及编码设备和编码方法

Country Status (18)

Country Link
US (2) US8402337B2 (zh)
EP (4) EP2214321B1 (zh)
JP (2) JP5273054B2 (zh)
KR (2) KR101481854B1 (zh)
CN (2) CN101911505B (zh)
AU (2) AU2008330816B2 (zh)
BR (2) BRPI0820163B1 (zh)
CO (1) CO6311122A2 (zh)
DK (2) DK2509270T3 (zh)
EA (2) EA021906B1 (zh)
ES (4) ES2636371T3 (zh)
MY (2) MY155083A (zh)
NZ (2) NZ585421A (zh)
PL (3) PL2509270T3 (zh)
PT (2) PT2509270T (zh)
TW (1) TW200939639A (zh)
WO (3) WO2009069513A1 (zh)
ZA (1) ZA201003529B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ｌｄｐｃ検査行列生成方法及び検査行列生成器並びに符号再送方法
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
ES2399157T3 (es) 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
SI2093887T1 (sl) * 2008-02-18 2013-12-31 Samsung Electronics Co., Ltd. Naprava in postopek za kodiranje in dekodiranje kanala v komunikacijskem sistemu z uporabo paritetnih kod z nizko gostoto
HUE027115T2 (en) * 2008-03-03 2016-08-29 Rai Radiotelevisione Italiana (S P A ) Bitermutation pattern for LDPC coded modulation and 16 QAM constellation patterns
US8468396B2 (en) * 2008-12-31 2013-06-18 Mediatek, Inc. Channel interleaver having a constellation-based block-wise permuation module
KR101644656B1 (ko) * 2009-11-02 2016-08-10 삼성전자주식회사 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
TWI415396B (zh) * 2009-11-23 2013-11-11 Nat Univ Tsing Hua 適用於根據里德-索羅門碼建立之低密度同位檢查碼的解碼器及解碼方法
JP5148586B2 (ja) * 2009-12-01 2013-02-20 株式会社東芝 復号装置および復号方法
JP5505725B2 (ja) * 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5601182B2 (ja) * 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630282B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
RU2012134916A (ru) * 2012-08-15 2014-02-20 ЭлЭсАй Корпорейшн Способ выбора подходящего кода ldcp
CN103780266B (zh) * 2012-12-21 2016-11-23 北京信息科技大学 一种不增加总线数目的避免串扰编码方法及装置
US9213593B2 (en) * 2013-01-16 2015-12-15 Maxlinear, Inc. Efficient memory architecture for low density parity check decoding
ES2697695T3 (es) * 2013-02-08 2019-01-25 Saturn Licensing Llc Codificación y descodificación de un código LDPC con tasa 18/30 (3/5) de longitud 64.800
WO2014123018A1 (ja) * 2013-02-08 2014-08-14 ソニー株式会社 データ処理装置、及びデータ処理方法
MX2015009838A (es) * 2013-02-08 2015-10-14 Sony Corp Dispositivo para el procesamiento de datos y metodo para el procesamiento de datos.
CN104969476B (zh) * 2013-02-08 2019-05-07 索尼公司 数据处理装置以及数据处理方法
CA2900007C (en) * 2013-02-08 2023-01-24 Sony Corporation Data processing device and data processing method
RU2656830C2 (ru) * 2013-06-12 2018-06-06 Сони Корпорейшн Устройство обработки данных и способ обработки данных
US9698939B2 (en) * 2013-06-13 2017-07-04 Ciena Corporation Variable spectral efficiency optical modulation schemes
KR20150005853A (ko) 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102002559B1 (ko) 2013-07-05 2019-07-22 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
GB201312243D0 (en) 2013-07-08 2013-08-21 Samsung Electronics Co Ltd Non-Uniform Constellations
EP3048736A4 (en) * 2013-09-20 2017-05-24 Sony Corporation Data processing device and data processing method
MX2019015244A (es) 2013-09-20 2020-02-07 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
EP3048734B1 (en) * 2013-09-20 2019-01-02 Saturn Licensing LLC Encoding and decoding of a rate 10/15 ldpc code of length 16200 for dvb
US9735809B2 (en) 2013-09-26 2017-08-15 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR102264848B1 (ko) * 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
JPWO2015045901A1 (ja) * 2013-09-26 2017-03-09 ソニー株式会社 データ処理装置、及びデータ処理方法
EP3051707A4 (en) * 2013-09-26 2017-06-21 Sony Corporation Data processing device and data processing method
US9871621B2 (en) 2013-10-30 2018-01-16 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR102359183B1 (ko) 2013-10-30 2022-02-07 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102163710B1 (ko) * 2013-10-30 2020-10-12 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
JP2015156533A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156534A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156530A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156532A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015170912A (ja) * 2014-03-05 2015-09-28 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015179960A (ja) 2014-03-19 2015-10-08 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101776272B1 (ko) 2014-03-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9685980B2 (en) 2014-03-19 2017-06-20 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101775703B1 (ko) 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
CA2918604C (en) * 2014-05-21 2023-01-31 Sony Corporation Data processing device and data processing method for ldpc coding
KR101785692B1 (ko) 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101775704B1 (ko) * 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9800269B2 (en) 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN105379127A (zh) 2014-05-21 2016-03-02 索尼公司 数据处理装置以及数据处理方法
MX357178B (es) * 2014-05-21 2018-06-28 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
JP6424837B2 (ja) 2014-05-21 2018-11-21 ソニー株式会社 データ処理装置、及び、データ処理方法
US10396824B2 (en) * 2014-05-21 2019-08-27 Sony Corporation Data processing device and data processing method
US9748975B2 (en) * 2015-05-19 2017-08-29 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN107925648B (zh) * 2015-09-25 2021-03-02 苹果公司 用于生成射频信号的装置和方法
WO2017216836A1 (ja) * 2016-06-13 2017-12-21 三菱電機株式会社 光伝送方法及び光伝送システム
JP6885025B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
CN108123776A (zh) 2016-11-30 2018-06-05 华为技术有限公司 一种编码和调制方法、通信装置
JP6880792B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6903979B2 (ja) * 2017-02-20 2021-07-14 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895052B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895053B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
US11012091B2 (en) * 2017-03-13 2021-05-18 Sony Corporation Transmitting apparatus and transmission method, receiving apparatus and reception method, and program
JP2019121935A (ja) * 2018-01-05 2019-07-22 日本放送協会 送信装置及び受信装置
JP7077628B2 (ja) * 2018-01-18 2022-05-31 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7135344B2 (ja) * 2018-01-18 2022-09-13 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
CN110190925B (zh) * 2018-02-23 2022-03-08 中兴通讯股份有限公司 一种数据处理方法及装置
CN114897104A (zh) * 2022-06-14 2022-08-12 北京金堤科技有限公司 信息获取方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543088A (zh) * 2003-11-07 2004-11-03 中国人民解放军理工大学通信工程学院 对于具有输出外信息的编码调制系统的迭代解调解码方法及装置
CN1558556A (zh) * 2004-02-09 2004-12-29 清华大学 非规则低密度奇偶校验码的系统码设计方法及其通信系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6625219B1 (en) * 1999-02-26 2003-09-23 Tioga Technologies, Ltd. Method and apparatus for encoding/framing for modulated signals over impulsive channels
EP1463255A1 (en) 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
CN100490334C (zh) * 2005-01-10 2009-05-20 美国博通公司 构建和选择基于grs不规则ldpc码的方法
KR20060135451A (ko) * 2005-06-25 2006-12-29 삼성전자주식회사 저밀도 패리티 검사 행렬 부호화 방법 및 장치
CN100505555C (zh) * 2005-09-30 2009-06-24 电子科技大学 一种无线通信系统中非正则低密度奇偶校验码的生成方法
KR101351140B1 (ko) * 2005-11-22 2014-01-15 조지아 테크 리서치 코오포레이션 통신 시스템에서 신호 송수신 장치 및 방법
US7831887B2 (en) * 2005-12-15 2010-11-09 General Instrument Corporation Method and apparatus for using long forward error correcting codes in a content distribution system
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ｌｄｐｃ検査行列生成方法及び検査行列生成器並びに符号再送方法
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
US8028214B2 (en) * 2006-08-17 2011-09-27 Mobile Techno Corp. Low density parity check codes decoder and method thereof
US8086929B2 (en) * 2006-11-17 2011-12-27 Lg Electronics Inc. Method of executing LDPC coding using parity check matrix
JP4688841B2 (ja) * 2007-03-20 2011-05-25 日本放送協会 符号化器及び復号器、並びに送信装置及び受信装置
ES2399157T3 (es) * 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543088A (zh) * 2003-11-07 2004-11-03 中国人民解放军理工大学通信工程学院 对于具有输出外信息的编码调制系统的迭代解调解码方法及装置
CN1558556A (zh) * 2004-02-09 2004-12-29 清华大学 非规则低密度奇偶校验码的系统码设计方法及其通信系统

Also Published As

Publication number Publication date
PL2214318T6 (pl) 2020-10-19
PL2509270T3 (pl) 2017-09-29
EA021906B1 (ru) 2015-09-30
AU2008330816A2 (en) 2010-07-22
BRPI0820163B1 (pt) 2019-06-04
CN101874352B (zh) 2013-04-17
ES2649560T3 (es) 2018-01-12
DK2214318T3 (en) 2017-08-21
PT2214318T (pt) 2017-08-08
EA201070629A1 (ru) 2011-02-28
PT2509270T (pt) 2017-07-18
ES2639994T7 (es) 2019-08-20
CN101874352A (zh) 2010-10-27
EA021966B1 (ru) 2015-10-30
TW200939639A (en) 2009-09-16
AU2008330816B2 (en) 2013-01-17
WO2009069513A1 (ja) 2009-06-04
NZ585418A (en) 2013-04-26
JP5273055B2 (ja) 2013-08-28
DK2214318T6 (da) 2019-05-13
EP2509270A3 (en) 2014-10-29
EP2214321A1 (en) 2010-08-04
AU2008330816A1 (en) 2009-06-04
US8335964B2 (en) 2012-12-18
US20100275100A1 (en) 2010-10-28
AU2008330716A1 (en) 2009-06-04
EP2214321B1 (en) 2017-10-25
AU2008330716B8 (en) 2013-01-24
ZA201003529B (en) 2011-11-30
EP2924882A1 (en) 2015-09-30
EP2509270A2 (en) 2012-10-10
CN101911505A (zh) 2010-12-08
JPWO2009069580A1 (ja) 2011-04-14
AU2008330716A2 (en) 2010-07-22
KR101474050B1 (ko) 2014-12-17
JPWO2009069513A1 (ja) 2011-04-14
PL2214318T3 (pl) 2017-10-31
EA201070630A1 (ru) 2010-12-30
TWI377793B (zh) 2012-11-21
EP2924882B1 (en) 2021-07-14
EP2214318A1 (en) 2010-08-04
ES2639994T3 (es) 2017-10-31
ES2636371T3 (es) 2017-10-05
BRPI0819644A2 (pt) 2020-12-22
EP2509270B1 (en) 2017-05-17
EP2214318B8 (en) 2017-12-13
MY155083A (en) 2015-08-28
EP2214318A4 (en) 2015-03-04
US20100299572A1 (en) 2010-11-25
JP5273054B2 (ja) 2013-08-28
ES2881854T3 (es) 2021-11-30
MY159733A (en) 2017-01-31
KR20100096102A (ko) 2010-09-01
KR101481854B1 (ko) 2015-01-12
BRPI0820163A2 (pt) 2015-06-16
EP2214318B1 (en) 2017-06-28
EP2214318B3 (en) 2019-02-13
US8402337B2 (en) 2013-03-19
WO2009069616A1 (ja) 2009-06-04
AU2008330716B2 (en) 2013-01-10
WO2009069580A1 (ja) 2009-06-04
KR20100096098A (ko) 2010-09-01
NZ585421A (en) 2013-03-28
DK2509270T3 (en) 2017-07-31
CO6311122A2 (es) 2011-08-22
EP2214321A4 (en) 2014-10-22
PL2924882T3 (pl) 2021-09-27

Similar Documents

Publication Publication Date Title
CN101911505B (zh) 用于在传输系统中使用的编码方法和编码设备
CN101911507B (zh) 数据处理设备和数据处理方法
CN101874350B (zh) 数据处理设备和数据处理方法
CN101911504B (zh) 数据处理设备和数据处理方法
CN103181082B (zh) 数据处理装置和数据处理方法
EP2660983B1 (en) Encoding and decoding for rate 4/15, 7/15 and 8/15 16k ldpc codes
CN101874351B (zh) 数据处理设备和数据处理方法
EP2958239A1 (en) Column-twist interleaving for ldpc codes in combination with 16k qam
CN103329446A (zh) 数据处理装置和数据处理方法
CN103339863A (zh) 数据处理装置和数据处理方法
CN104969478A (zh) 数据处理装置以及数据处理方法
CN104969477A (zh) 数据处理装置和数据处理方法
CN104969476A (zh) 数据处理装置以及数据处理方法
CN103477563A (zh) 数据处理装置和数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150506

Termination date: 20201118

CF01 Termination of patent right due to non-payment of annual fee