[go: up one dir, main page]

CN101908489B - 氧化物薄膜晶体管的制造方法 - Google Patents

氧化物薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN101908489B
CN101908489B CN200910266314.5A CN200910266314A CN101908489B CN 101908489 B CN101908489 B CN 101908489B CN 200910266314 A CN200910266314 A CN 200910266314A CN 101908489 B CN101908489 B CN 101908489B
Authority
CN
China
Prior art keywords
zinc oxide
active layer
amorphous zinc
film pattern
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910266314.5A
Other languages
English (en)
Other versions
CN101908489A (zh
Inventor
金大元
裵钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101908489A publication Critical patent/CN101908489A/zh
Application granted granted Critical
Publication of CN101908489B publication Critical patent/CN101908489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及氧化物薄膜晶体管的制造方法。根据该制造方法，当通过使用非晶态氧化锌(ZnO)基半导体作为有源层制造薄膜晶体管时，通过在使用溅射器沉积氧化物半导体后经由控制氧气(O2)流在原位沉积具有氧化物特性的绝缘层，可减少单品生产时间并获得增强的元件特性，该方法包括下面步骤：在基板上形成栅极；在基板上形成栅绝缘层；在栅绝缘层上沉积由非晶态氧化锌基半导体制成的非晶态氧化锌基半导体层并在原位沉积具有氧化物特性的非晶态氧化锌基绝缘层；在栅极上方形成由非晶态氧化锌基半导体制成的有源层，同时在有源层的沟道区上形成由非晶态氧化锌基绝缘层制成的沟道保护层；并且在有源层上方形成与有源层的源区和漏区电连接的源极和漏极。

Description

氧化物薄膜晶体管的制造方法
技术领域
本发明涉及氧化物薄膜晶体管的制造方法，更具体地涉及使用非晶态氧化锌基半导体(amorphous zinc oxide-based semiconductor)作为有源层来制造氧化物薄膜晶体管的方法。
背景技术
近些年，随着在信息显示方面兴趣的增加和使用便携式信息媒介的需求的增长，已积极地开展对用于替代诸如阴极射线管(CRT)的常规显示器的重量轻且外形薄的平板显示器(FPD)的研究和商品化。具体地说，在这些FPD中，作为使用液晶分子的光学各向异性来显示图像的装置，液晶显示器(LCD)因为它在分辨率、颜色再现、图像质量等方面是优秀的所以已积极应用于笔记本计算机、桌上型监视器等。
液晶显示装置主要配置有滤色器基板、阵列基板以及形成在滤色器基板和阵列基板之间的液晶层。
作为液晶显示装置主要使用的方法的有源矩阵(AM)方法是使用非晶硅薄膜晶体管(a-Si TFT)作为开关元件来驱动在其像素区中的液晶分子的方法。
在下文中，将参照图1描述相关技术的液晶显示装置的结构。
图1是示意性地示出相关技术液晶显示装置的分解透视图。
如图所示，液晶显示装置可包括滤色器基板5、阵列基板10以及形成在滤色器基板5和阵列基板10之间的液晶层30。
滤色器基板5可以包括：滤色器(C)，该滤色器(C)配置有多个用于实现红色(R)、绿色(G)和蓝色(B)的子滤色器7；用于在子滤色器7之间分开并且阻挡光通过液晶层的黑底6；以及用于对液晶层30施加电压的透明公共电极8。
此外，阵列基板10可以包括：垂直和水平布置以限定多个像素区(P)的多条选通线16和数据线17；薄膜晶体管(T)，其作为在选通线16和数据线17的各交叉区域处形成的开关元件；以及在像素区(P)上形成的像素电极18。
如上所述，滤色器基板5和阵列基板10通过形成在图像显示区的外侧处的密封剂(未示出)彼此面对地粘附以构成液晶面板，并且通过形成在滤色器基板5或阵列基板10上的对准标记(未示出)来实现滤色器基板5和阵列基板10之间的粘合。
尽管，由于重量轻和功耗低，前述液晶显示装置已是最受关注的显示元件，但该液晶显示装置不是发光元件而是受光元件并在亮度、对比度、视角等方面具有技术限制，所以，已积极开展了对克服这些缺点的新显示元件的开发。
作为一种新的平板显示器，有机发光二极管显示器因为它是自发发光类型并可以将其制造得重量轻且外形薄，所以在视角、对比度等方面优于液晶显示器，并且因为它不需要背光而在功耗方面具有优势。此外，它优势在于直流低电压驱动并具有快响应速度，并且在制造成本方面特别有优势。
近年来，积极地开展了对大尺寸有机发光显示器的研究，并且为了该应用，需要开发用于获得恒定电流特征的晶体管，以具有稳定的操作和耐用性。
在前述液晶显示装置中使用的非晶硅薄膜晶体管可以利用低温处理来制造，但具有非常低的迁移率并且不满足恒流偏置条件。相反，多晶硅薄膜晶体管具有高的迁移率和满意的恒流偏置条件，但是由于它难以获得均匀的特性，所以难以制造大尺寸显示器并且还而需要具有高温处理。
由于该情况，已经开发了用氧化物半导体来形成有源层的氧化物半导体薄膜晶体管，但问题是，在将氧化物半导体应用于具有现有的底栅结构的薄膜晶体管的情况下，在其源/漏极的蚀刻处理过程中可能损坏氧化物半导体薄膜晶体管可能被损坏并且变形。
图2是示意性地示出相关技术的氧化物薄膜晶体管的结构的截面图。
如图所示，通常的氧化物薄膜晶体管形成有在基板10上的栅极21和栅绝缘层15a，以及在栅绝缘层15a上形成了用氧化物半导体制成的有源层24。
随后，在有源层24的上方形成用于电连接至有源层24的源区/漏区的源/漏极22、23。
此时，利用溅射法来沉积构成有源层24的氧化物半导体，但在随后的处理过程中，在光学处理过程中，有源层24的背沟道区将与化学材料接触，或在干法或湿法蚀刻和等离子处理等过程中暴露出有源层24的背沟道区，因而可能改变半导体薄膜的特性，由此使元件特性恶化。
如上所述，氧化物半导体具有弱的耦合结构，因而在有源层24上额外地形成阻蚀结构50作为阻挡层，以防止背沟道区被沉积氧化物半导体之后的后续处理所损坏，但这具有使处理复杂化且成本增加的缺点。
换言之，根据相关技术，在沉积氧化物半导体之后通过光学处理以岛状形成有源层24，接着沉积用于形成阻蚀结构50的绝缘层。接着，通过另一光学处理，对绝缘层进行构图，以形成阻蚀结构50。
此时，因为在解除真空室的真空的状态中进行有源层24的构图和绝缘层的沉积，所以在经受光学处理的同时，氧化物半导体可暴露于空气，并与化学材料接触，由此使背沟道区损坏。结果，元件特性恶化，并且在沉积绝缘层时由于在腔室装置之间的移动还增加了间歇时间。
发明内容
本发明旨在解决上述问题，并且本发明的目的是提供一种使用非晶氧化锌基半导体作为有源层来制造氧化物薄膜晶体管的方法。
本发明的另一目的是提供一种氧化物薄膜晶体管的制造方法，其中，在沉积氧化物半导体之后，通过控制的氧气(O2)流在原位沉积具有氧化物特性的绝缘层，使用简单处理来形成沟道保护层，而不会使氧化物半导体恶化。
本发明的其他目的和特征将参照本发明的以下说明和权利要求书来描述。
为了实现前述目的，根据本发明的氧化物薄膜晶体管的制造方法可包括以下步骤：在基板上形成栅极；在所述基板上形成栅绝缘层；在所述栅绝缘层上沉积由非晶态氧化锌基半导体制成的非晶态氧化锌基半导体层并在原位沉积具有氧化物特性的非晶态氧化锌基绝缘层；在所述栅极上方形成由非晶态氧化锌基半导体制成的有源层，与此同时，在所述有源层的沟道区上形成由非晶态氧化锌基绝缘层制成的沟道保护层；在所述有源层上方形成与所述有源层的源区和漏区电连接的源极和漏极。
如上所述，按照依据本发明的氧化物薄膜晶体管的制造方法，使用非晶态氧化锌基半导体作为有源层以提供优良的均匀性，由此提供可应用于大尺寸显示器的效果。
此时，在执行后续处理时，上述非晶态氧化锌基半导体可能在其背沟道区上受到损坏，但根据本发明的氧化物薄膜晶体管的制造方法，通过以下方法使用简单的处理来形成沟道保护层而不会使氧化物半导体恶化：在沉积所述氧化物半导体之后，在溅射器内通过控制氧气流共同地在原位沉积具有氧化物特性的绝缘层。结果，这可提供这样的效果：通过减少单品生产时间和掩模数量来减少其制造处理和成本，并提供了增强元件特性的效果。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。
在附图中：
图1是示意性地示出典型液晶显示装置的分解透视图；
图2是示意性地示出典型氧化物薄膜晶体管的结构的截面图；
图3是顺序地示出根据本发明的氧化物薄膜晶体管的结构的截面图；
图4A到图4C是示意性地示出在图3所示的氧化物薄膜晶体管的制造处理的截面图；
图5A到图5E是清楚地示出根据本发明第一实施方式的第二掩模处理的截面图；和
图6A至6F是清楚地示出根据本发明第二实施方式的第二掩模处理的截面图。
具体实施方式
下面，将参考附图来详细地描述根据本发明优选实施方式的氧化物薄膜晶体管及其制造方法。
图3是顺序地示出根据本发明的氧化物薄膜晶体管的结构的截面图，并且它示意性地示出使用非晶态氧化锌基半导体作为有源层的氧化物薄膜晶体管的结构。
如在图中所示，根据本发明的氧化物薄膜晶体管可以包括：在预定基板110上形成的栅极121；在栅极121上形成的栅绝缘层115a；在栅极121上由非晶态氧化锌基半导体形成的有源层124；以及电连接到有源层124的源/漏区的源/漏极122、123。
此时，根据依据本发明的氧化物薄膜晶体管，使用非晶态氧化锌基半导体来形成有源层，由此满足高迁移率和恒流偏置条件，以及提供可应用于大尺寸显示器的均匀特性。
氧化锌(ZnO)是一种根据氧含量能够实现诸如导电性、半导体性和电阻性(resistivity)全部三种性质的材料，并且将非晶态氧化锌基半导体材料应用于有源层的氧化物薄膜晶体管可以适用于包括液晶显示装置和有机发光二极管显示器在内的大尺寸显示器。
此外，近些年，极大的兴趣和活动已经集中在透明电子电路，但是将非晶态氧化锌基半导体材料应用于有源层的氧化物薄膜晶体管具有高的迁移率，并且可以在低温下制造，由此具有这样的优点：它可在透明电子电路中使用。
具体地说，根据本发明的氧化物薄膜晶体管的特征在于，由在ZnO中包含诸如铟(In)和镓(Ga)的重金属的a-IGZO半导体形成有源层。
a-IGZO半导体是透明的，以透过可见光，并且以a-IGZO半导体制造的氧化物薄膜晶体管还具有1-100cm2/Vs的迁移率，由此表现出与非晶硅薄膜晶体管的迁移率相比更高的迁移率特性。
此外，a-IGZO半导体具有宽带隙，以制造UV光发射二极管(LED)、白LED和其它具有高色纯度的部件，并且还具有可在低温下处理以制造轻的柔性产品的特性。
而且，以a-IGZO半导体制造的氧化物薄膜晶体管表现出与非晶硅薄膜晶体管相似的均匀特性，因此，其部件结构简单，类似于非晶硅薄膜晶体管的结构，由此具有可应用于大尺寸显示器的优点。
根据本发明的具有这样特性的氧化物薄膜晶体管，在有源层的沟道区上方在源极122和漏极123之间附加地形成由预定绝缘材料制成的沟道保护层135，并且沟道保护层135执行保护背沟道区不会被随后处理的损坏的功能。换言之，根据本发明的沟道保护层135形成在有源层124的背沟道区上方，并在随后处理的过程中，它执行如下功能：保护有源层24的背沟道区，使之在光学处理过程中不与化学材料接触，或在于法或湿法蚀刻和等离子处理等过程中不被暴露出来。
具体地说，针对根据本发明的沟道保护层135，在沉积氧化物半导体之后，具有氧化物特性的绝缘层在溅射器内通过控制氧气流在原位共同地沉积并形成，由此使用简单的处理来形成沟道保护层，而不会使氧化物半导体恶化。
此外，在本发明的情况下，通过使用光刻胶膜的灰化或使用将衍射图案施加到有源层的源/漏区的衍射掩模(下文中在表示衍射掩模的情况时将包括半色调掩模)，同时对有源层124和沟道保护层135进行构图，可以减少掩模的数量，由此减少其制造处理和成本，通过如下所述的氧化物薄膜晶体管的制造方法对该过程进行详细的描述。
图4A至4C是示意性地示出在图3中示出的氧化物薄膜晶体管的制造处理的截面图。
如在图4A中所示，在由透明绝缘材料制成的基板110上形成预定的栅极121。
此时，可在低温下沉积根据本发明的应用于氧化物薄膜晶体管的非晶态氧化锌基化合物半导体，因而可以使用适合于低温处理的基板110，诸如塑料基板、钠钙玻璃等。此外，它表现出非晶态特性，因而也可以将基板110用于大尺寸显示器。
另外，通过在基板110的整个表面上沉积第一导电膜并接着通过光刻处理(第一掩模处理)对第一导电膜进行选择性地构图，来形成栅极121。
这里，第一导电膜可以使用低电阻非透明导电材料，诸如铝(Al)铝合金(Al合金)、钨(W)、铜(Cu)镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)等。此外，第一导电膜也可以使用透明导电材料，诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)等，并且导电材料可以形成在层叠有两种或更多种导电材料的多层结构中。
下面，如在图4B中所示，形成绝缘层115a以在基板110的整个表面上覆盖栅极121。
接着，在基板110的形成有绝缘层115a的整个表面上形成非晶态氧化锌基半导体层和预定绝缘层，然后通过使用本发明的第二掩模处理来进行选择性地构图，由此形成在栅极121上方由非晶态氧化锌基半导体制成的有源层124，与此同时形成在有源层124上由绝缘层制成的沟道保护层135。
同时，在同一溅射器内通过控制氧气流在原位共同地沉积非晶态氧化锌基半导体层和预定绝缘层，通过光刻胶膜灰化和两次构图处理形成沟道保护层，或者利用这样的方法形成沟道保护层：首先使用将衍射图案施加到有源层的源/漏区的衍射掩模形成有源层，接着通过灰化处理去除源/漏区的光刻胶膜，并且如下面所述，参照附图将详细地描述第二掩模处理。
图5A至图5E是清楚地示出根据本发明第一实施方式的第二掩模处理的截面图。
如在图5A中所示，在基板110的形成有栅极121的整个表面上形成绝缘层115a，该绝缘层115a由诸如氮化硅(SiNx)膜、氧化硅(SiO2)膜等的无机绝缘膜或诸如铪(Hf)的氧化物、铝的氧化物等的高介电氧化物膜制成。
此时，通过使用等离子增强型化学汽相沉积(PECVD)系统的CVD方法形成绝缘层115a，或通过使用溅射系统的物理汽相沉积(PVD)方法形成绝缘层115a。
随后，通过使用溅射系统在基板110的形成有绝缘层115a的整个表面上沉积非晶态氧化锌基半导体，来形成预定的非晶态氧化锌基半导体层120。然后，在同一溅射系统内，在非晶态氧化锌基半导体层120上原位地形成具有氧化物特性的预定非晶态氧化锌基绝缘层130。
此时，如上所述，氧化锌基于氧含量可实现诸如导电性、半导体性和电阻性全部三种性质，因此，在沉积非晶态氧化锌基半导体层120之后，在大体相同的条件下，通过控制氧气流在原位沉积具有氧化物特性的非晶态氧化锌基绝缘层130。
这里，非晶态氧化锌基化合物半导体，特别是a-IGZO，可以通过使用诸如氧化镓(Ga2O3)、氧化铟(In2O3)和氧化锌(ZnO)的复合靶(complextarget)的溅射法而形成。
此时，在本发明第一实施方式的情况中，通过使用具有镓、铟和锌的原子比分别为1∶1∶1、2∶2∶1、3∶2∶1和4∶2∶1的复合氧化物靶，来形成非晶态氧化锌基半导体层120，并且具体地说，在使用具有镓、铟和锌的原子比为2∶2∶1的复合氧化物靶的情况下，其特征在于，镓、铟和锌的当量比为大约2.8∶2.8∶1。
此外，根据依照本发明第一实施方式的氧化物薄膜晶体管，在形成非晶态氧化锌基半导体层120的溅射处理过程中，可以通过控制反应气体内的氧浓度来控制氧化物薄膜晶体管的有源层的载流子浓度，并且此时，可以在1-10％的氧浓度和
Figure G2009102663145D00081
的厚度的条件下获得均匀的元件特性。此外，非晶态氧化锌基半导体层120可以在针对直流或射频溅射的在
Figure G2009102663145D00082
范围内的沉积速度以及在1-40％的氧浓度下形成，但是它们可以根据处理条件或多或少地变化，并且非晶态氧化锌基绝缘层130可以在针对直流或射频溅射的在范围内的沉积速度以及在30-70％的氧浓度下形成，但是它们可以根据处理条件或多或少地变化。
这里，氧浓度表示在输入的氧气流和氩气流二者的总合中氧气流所占的比例。
接着，如在图5B中所示，在基板110的整个表面上形成由诸如光刻胶的光敏材料制成的光刻胶膜，接着通过根据本发明第一实施方式的第二掩模处理形成预定的第一光刻胶膜图案170。
下面，如在图5C中所示，当通过使用如上所述形成的第一光刻胶膜图案170作为掩模来选择性地去除非晶态氧化锌基半导体层和形成在其下的绝缘层时，将在基板110的栅极121上形成由非晶态氧化锌基半导体制成的有源层124。此时，将在有源层124上方形成由绝缘层制成并且与有源层124大体类似地构图的绝缘膜图案130′。
随后，当执行用于去除部分第一光刻胶膜图案170的灰化处理时，如在图5D中所示，将在绝缘膜图案130′上形成预定的第二光刻胶膜图案170′。
此时，由于通过灰化处理去除了第二光刻胶膜图案170′的部分宽度和厚度，所以第二光刻胶膜图案170′以这样的形式保留在沟道区上，即，第二光刻胶膜图案170′的宽度减少，以小于第一光刻胶膜图案的宽度。
随后，如在图5E中所示，通过使用留下的第二光刻胶膜图案170′作为掩模来选择地去除部分的绝缘膜图案，在基板110上形成由绝缘层制成的沟道保护层135。
下面，如在图4C中所示，在基板110的形成了有源层124和沟道保护层135的整个表面上形成第二导电膜。
此时，第二导电膜可以使用低电阻非透明导电材料，诸如铝、铝合金、钨、铜、镍、铬、钼、钛、铂、钽等。此外，第二导电膜也可使用透明导电材料，诸如铟锡氧化物、铟锌氧化物等，并且导电材料可以形成在层叠有两种或更多种导电材料的多层结构中。
接着，通过光刻处理(第三掩模处理)对第二导电膜进行选择性地构图，来形成电连接到有源层124的源区和漏区的源极122和漏极123。
另一方面，可以通过使用衍射掩模形成有源层和沟道保护层，并且如下文所述，将通过本发明的第二实施方式进行详细的描述。
图6A至6F是清楚地示出根据本发明第二实施方式的第二掩模处理的截面图。
如在图6A中所示，在基板210的形成有栅极221的整个表面上形成绝缘层215a，该绝缘层215a由诸如氮化硅膜、氧化硅膜等的无机绝缘膜或诸如铪(Hf)的氧化物、铝的氧化物等的高介电氧化物膜制成。
随后，通过使用溅射系统在基板210的形成有绝缘层215a的整个表面上沉积非晶态氧化锌基半导体，来形成预定的非晶态氧化锌基半导体层220。然后，在同一溅射系统内，在非晶态氧化锌基半导体层220上原位地形成具有氧化物特性的预定非晶态氧化锌基绝缘层230。
此时，如在上述本发明第一实施方式中所述，氧化锌基于氧含量可实现诸如导电性、半导体性和电阻性全部三种性质，因此，在沉积非晶态氧化锌基半导体层220之后，在大体相同的条件下，通过控制氧气流在原位沉积具有氧化物特性的非晶态氧化锌基绝缘层230。
此外，根据依照本发明第二实施方式的氧化物薄膜晶体管，在用于形成非晶态氧化锌基半导体层220的溅射过程中，可以通过控制反应气体内的氧浓度来控制氧化物薄膜晶体管的有源层的载流子浓度，此时，可以在1-10％的氧浓度和的厚度的条件下获得均匀的元件特性。此外，根据本发明第二实施方式的非晶态氧化锌基绝缘层230可以在10-90％的氧浓度下形成，但是它们可以根据处理条件或多或少地变化。
接着，如在图6B中所示，在基板210的整个表面上形成由诸如光刻胶的光敏材料制成的光刻胶膜270，接着根据本发明第二实施方式将光通过衍射掩模280选择性地照射在光刻胶膜270上。
此时，衍射掩模280设置有：第一透射区(I)，用于透射全部的照射光；第二透射区(II)，衍射图案施加到第二透射区，用于只透射部分光而阻挡部分光；以及阻挡区(III)，用于阻挡全部的照射光，结果，穿过衍射掩模280的光将只照射到光刻胶膜270上。
随后，当通过衍射掩模280曝光的光刻胶膜270进行显影时，如在图6C中所示，具有预定厚度的第一光刻胶膜图案270a或第三光刻胶膜图案270c保留在通过阻挡区(III)和第二透射区(II)阻挡了全部或部分光的区域上，而在从透过了全部光的第一透射区(I)上完全去除光刻胶膜，由此露出绝缘层230的表面。
此时，在阻挡区(III)上形成的第一光刻胶膜图案270a的厚度形成为大于通过第二透射区(II)已形成的第二光刻胶膜图案270b和第三光刻胶膜图案270c的厚度。此外，从全部光透过了第一透射区(I)的区域上完全去除光刻胶膜，因为它使用了正型光刻胶，但本发明不限于此，可允许使用负型光刻胶。
具体地说，在本发明的第二实施方式的情况下，其特征在于，根据本发明第二实施方式的衍射掩模的第二透射区(II)应用于以后待构图的有源层的源区和漏区，而阻挡区(III)应用于有源层的沟道区。
下面，如在图6D中所示，当通过使用如上所述的形成的第一光刻胶膜图案270a至第三光刻胶膜图案270c作为掩模，来选择性地去除非晶态氧化锌基半导体层和之下形成的绝缘层时，在基板210的栅极221上形成由非晶态氧化锌基半导体制成的有源层224。此时，将在有源层224上方形成由绝缘层制成且与有源层224大体类似地构图的绝缘膜图案230′。
随后，当执行用于去除第一光刻胶膜图案270a至第三光刻胶膜图案270c的一部分的灰化处理时，如在图6E中所示，将完全去除第二透射区(II)的第二光刻胶膜图案和第三光刻胶膜图案。
此时，第一光刻胶膜图案是去除了与第二光刻胶膜图案和第三光刻胶膜图案的厚度一样多的光刻胶并且只保留了与阻挡区(III)相对应的沟道区的第四光刻胶膜图案270a′。
随后，如在图6F中所示，通过使用留下的第四光刻胶膜图案270a′作为掩模选择性地去除部分绝缘膜图案，在基板210上形成由绝缘层制成的沟道保护层235。
以该方式，在本发明的第二实施方式的情况中，通过使用将衍射图案施加到有源层的源/漏区的衍射掩模，经过一个掩模处理形成有源层和沟道保护层，而不需要附加的掩模处理。
另一方面，尽管未在图中示出，但在同时蚀刻非晶态氧化锌基半导体层和非晶态氧化锌基绝缘层的情况下，有源层上的源极/漏极与由侧表面露出的非晶态氧化锌基半导体制成的有源层的侧表面接触。
如上所述，本发明还可以适用于液晶显示装置以及通过使用薄膜晶体管制造的其他显示装置，例如有机发光二极管连接到薄膜晶体管的有机发光二极管显示装置。
此外，具有高迁移率和能够执行低温处理的非晶态氧化锌基半导体材料可适用于有源层，由此具有可用于透明电子电路或柔性显示器的优点。
尽管在前述描述中已清楚地公开了很多主题，但应该将它们理解为是对优选实施方式的说明，而不是对本发明的限制。因此，本发明不应由本文中所公开的实施方式来确定，而应该由权利要求书及其等同物来确定。

Claims (10)

1.一种氧化物薄膜晶体管的制造方法，该制造方法包括以下步骤：
栅极形成步骤，在基板上形成栅极；
栅绝缘层形成步骤，在所述基板上形成栅绝缘层；
非晶态氧化锌基半导体层和非晶态氧化锌基绝缘层形成步骤，在同一溅射系统内，在所述栅绝缘层上在原位沉积由非晶态氧化锌基半导体制成的非晶态氧化锌基半导体层和具有氧化物特性的非晶态氧化锌基绝缘层；
有源层和沟道保护层形成步骤，在所述栅极上方形成由所述非晶态氧化锌基半导体制成的有源层，同时在所述有源层的沟道区上形成由所述非晶态氧化锌基绝缘层制成的沟道保护层；和
源极和漏极形成步骤，在所述有源层上方形成与所述有源层的源区和漏区电连接的源极和漏极。
2.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，所述栅极、所述源极和所述漏极由透明导电材料形成。
3.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，所述有源层由a-IGZO半导体形成。
4.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，所述基板是由玻璃基板或塑料基板形成的。
5.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，通过控制同一溅射系统内的氧气流，在原位形成所述非晶态氧化锌基半导体层和所述非晶态氧化锌基绝缘层。
6.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，在溅射过程中，在针对直流或射频溅射的在
Figure FDA00002816501600011
的范围内的沉积速度以及在反应气体中1-40%的氧浓度下，形成所述非晶态氧化锌基半导体层，但是所述沉积速度和所述氧浓度可以根据处理条件变化。
7.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，在溅射过程中，在针对直流或射频溅射的在的范围内的沉积速度以及在反应气体中30-70%的氧浓度下形成所述非晶态氧化锌基绝缘层，但是所述沉积速度和所述氧浓度可以根据处理条件变化。
8.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，所述有源层和沟道保护层形成步骤包括以下步骤：
在形成有所述非晶态氧化锌基半导体层和所述非晶态氧化锌基绝缘层的基板上形成预定的第一光刻胶膜图案；
使用所述第一光刻胶膜图案作为掩模，选择性地去除形成在所述第一光刻胶膜图案下方的所述非晶态氧化锌基半导体层和所述非晶态氧化锌基绝缘层，以在所述栅极上方形成由所述非晶态氧化锌基半导体制成的有源层，以及在所述有源层上方形成由所述绝缘图案制成的绝缘膜图案；
执行用于去除所述第一光刻胶膜图案的一部分的灰化处理，以在所述绝缘膜图案上形成预定的第二光刻胶膜图案；以及
使用所述第二光刻胶膜图案作为掩模，选择性地去除所述绝缘膜图案的一部分，以在所述基板上形成由所述绝缘层制成的沟道保护层。
9.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，所述有源层和沟道保护层形成步骤包括以下步骤：
使用将衍射图案施加到所述有源层的所述源区/漏区的衍射掩模，在所述基板上形成具有第一厚度的第一光刻胶膜图案、以及具有第二厚度的第二光刻胶膜图案和第三光刻胶膜图案；
使用所述第一光刻胶膜图案至所述第三光刻胶膜图案作为掩模，选择性地对所述非晶态氧化锌基半导体层进行构图，以在所述栅极上方形成由所述非晶态氧化锌基半导体制成的有源层；
去除所述第二光刻胶膜图案和所述第三光刻胶膜图案，同时去除所述第一光刻胶膜图案的部分厚度，以形成具有第三厚度的第四光刻胶膜图案；以及
使用所述第四光刻胶膜图案作为掩模，选择性地对所述绝缘层进行构图，以在所述有源层的沟道区上形成沟道保护层。
10.根据权利要求1所述的氧化物薄膜晶体管的制造方法，其中，同时对所述有源层和所述沟道保护层进行蚀刻，在所述有源层和所述沟道保护层上的所述源极/漏极与所述有源层的侧表面接触。
CN200910266314.5A 2009-06-02 2009-12-24 氧化物薄膜晶体管的制造方法 Active CN101908489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090048770A KR101578694B1 (ko) 2009-06-02 2009-06-02 산화물 박막 트랜지스터의 제조방법
KR10-2009-0048770 2009-06-02

Publications (2)

Publication Number Publication Date
CN101908489A CN101908489A (zh) 2010-12-08
CN101908489B true CN101908489B (zh) 2013-06-05

Family

ID=43220706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910266314.5A Active CN101908489B (zh) 2009-06-02 2009-12-24 氧化物薄膜晶体管的制造方法

Country Status (3)

Country Link
US (1) US7981720B2 (zh)
KR (1) KR101578694B1 (zh)
CN (1) CN101908489B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195659A (zh) * 2017-05-27 2017-09-22 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
KR20150010776A (ko) 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102694053B (zh) * 2011-03-22 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102694052B (zh) * 2011-03-22 2016-01-06 中国科学院微电子研究所 半导体器件及其制造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103548146A (zh) * 2011-04-07 2014-01-29 代表亚利桑那大学的亚利桑那校董会 用于半导体器件的双有源层及其制造方法
KR101425064B1 (ko) 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN202307906U (zh) * 2011-06-15 2012-07-04 广东中显科技有限公司 一种用于测试SiNx绝缘层的MIM结构器件
US9177872B2 (en) * 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
US8728861B2 (en) 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
KR20130050829A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
TWI483344B (zh) 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
TWI479663B (zh) 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
CN103311130B (zh) * 2013-05-14 2014-03-05 广州新视界光电科技有限公司 一种非晶金属氧化物薄膜晶体管及其制备方法
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN103730510B (zh) * 2013-12-24 2016-12-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103915379B (zh) * 2014-03-24 2017-07-04 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板的制造方法
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
KR102427675B1 (ko) * 2015-04-20 2022-08-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
TWI594440B (zh) * 2015-05-22 2017-08-01 鴻海精密工業股份有限公司 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
CN105161541A (zh) * 2015-08-04 2015-12-16 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN105118864B (zh) 2015-08-14 2018-06-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件
CN105575776B (zh) * 2016-01-04 2019-03-15 京东方科技集团股份有限公司 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置
CN107438903B (zh) * 2016-08-29 2020-07-28 深圳市柔宇科技有限公司 薄膜晶体管制造方法
KR102755727B1 (ko) * 2016-12-30 2025-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
CN107195688A (zh) * 2017-07-04 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107749422A (zh) * 2017-09-21 2018-03-02 信利（惠州）智能显示有限公司 氧化物半导体薄膜晶体管
TWI694521B (zh) 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
CN110047738B (zh) * 2019-04-24 2022-04-26 合肥鑫晟光电科技有限公司 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置
CN113838801B (zh) * 2020-06-24 2024-10-22 京东方科技集团股份有限公司 半导体基板的制造方法和半导体基板
CN114141881B (zh) 2021-11-24 2024-11-15 深圳市华星光电半导体显示技术有限公司 一种驱动基板和显示面板
CN115035854A (zh) * 2022-06-24 2022-09-09 惠科股份有限公司 像素驱动电路、驱动方法和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
WO2008023553A1 (en) * 2006-08-23 2008-02-28 Canon Kabushiki Kaisha Production method of thin film transistor using amorphous oxide semiconductor film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US8222076B2 (en) * 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
JP5339772B2 (ja) 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
CN101765917B (zh) 2007-08-07 2012-07-18 株式会社半导体能源研究所 显示器件及具有该显示器件的电子设备及其制造方法
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US20100019239A1 (en) * 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
WO2008023553A1 (en) * 2006-08-23 2008-02-28 Canon Kabushiki Kaisha Production method of thin film transistor using amorphous oxide semiconductor film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195659A (zh) * 2017-05-27 2017-09-22 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2018218880A1 (zh) * 2017-05-27 2018-12-06 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
US11469253B2 (en) 2017-05-27 2022-10-11 Beijing Boe Technology Development Co., Ltd. Manufacturing method of array substrate using dry etching processing and wet etching processing, array substrate and display device

Also Published As

Publication number Publication date
KR101578694B1 (ko) 2015-12-21
CN101908489A (zh) 2010-12-08
US20100304528A1 (en) 2010-12-02
US7981720B2 (en) 2011-07-19
KR20100130098A (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
CN101908489B (zh) 氧化物薄膜晶体管的制造方法
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
US8058116B2 (en) Method of fabricating an amorphous zinc-oxide based thin film transistor (TFT) including source/drain electrodes formed between two oxide semiconductor layers
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102053435B (zh) 液晶显示设备及其制造方法
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101463028B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20100060502A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20140129818A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110055271A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20100047036A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110070561A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant