[go: up one dir, main page]

CN101894764B - 半导体构造及其制造方法 - Google Patents

半导体构造及其制造方法 Download PDF

Info

Publication number
CN101894764B
CN101894764B CN 200910202941 CN200910202941A CN101894764B CN 101894764 B CN101894764 B CN 101894764B CN 200910202941 CN200910202941 CN 200910202941 CN 200910202941 A CN200910202941 A CN 200910202941A CN 101894764 B CN101894764 B CN 101894764B
Authority
CN
China
Prior art keywords
tin
manufacturing
bumps
bump
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910202941
Other languages
English (en)
Other versions
CN101894764A (zh
Inventor
张效铨
蔡宗岳
赖逸少
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200910202941 priority Critical patent/CN101894764B/zh
Publication of CN101894764A publication Critical patent/CN101894764A/zh
Application granted granted Critical
Publication of CN101894764B publication Critical patent/CN101894764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Wire Bonding (AREA)

Abstract

一种半导体构造及其制造方法，所述半导体构造包括：基板；多个连接垫，所述连接垫由以锡为主的材料制成，设置于基板的表面上；芯片，所述芯片设置于基板的上方；以及多个凸块，所述凸块设置于芯片的下表面上，并与所述连接垫接合，所述连接垫的熔点高于所述凸块的熔点，且凸块与连接垫之间存在连续的接口。所述制造方法包括在芯片的表面上形成由以锡为主的焊料所制成的多个凸块以及半固化状态的底胶，接着加热熔化基板上的多个连接垫，并使其与未熔化的凸块接合，而在加热压合的过程中，同时加热半固化状态的底胶使其完全固化。采用本发明的半导体构造的制造方法可以以较低的温度实施加热压合步骤从而降低制造过程的难度和损坏芯片的风险。

Description

半导体构造及其制造方法
技术领域
本发明涉及一种半导体构造以及所述半导体构造的制造方法。
背景技术
在组建半导体构造时，芯片需要设置在基板上并与其导电性连接。一种将芯片设置在基板上的方法是使芯片的主动面朝下，利用凸块(bump)使芯片附着于基板上，并与其导电性连接，然后用底胶(underfill)将芯片与基板之间的空隙填满。然而，由于芯片与基板之间的空隙相当小，且底胶的流动性并不好，因此底胶要完全填满空隙需要花费很长的时间。
为解决上述问题，有人提出了“预先涂布底胶(pre-applied underfill)”的发明。结合图1a至1e，首先将凸块120设置在晶圆110上(见图1a)，接着在晶圆110上涂布底胶130，并加热使底胶130达到B阶段(B-stage)的半固化状态(见图1b)。然后将晶圆110切割，使其成为一颗颗的芯片(die)110(见图1c)，并准备将芯片110与基板140接合(见图1d)。接着再加热使凸块120熔化并固着在基板140的接垫150上，同时底胶130也因再次加热而完全固化(见图1e)。
上述预先涂布底胶的方法虽可减少制造过程中所需花费的时间，然而，为了使凸块120熔化需要加热到很高的温度，如此将会增加制造过程的难度，并可能导致芯片110以及基板140的损坏。
发明内容
本发明的目的是为了克服使凸块加热到很高的温度会增加制造过程的难度、并导致芯片以及基板损坏的缺陷，提供一种可以以较低的温度实施加热压合步骤从而降低制造过程的难度和损坏芯片的风险的半导体构造的制造方法。
本发明的另一个目的是提供一种半导体构造。
为达上述目的，本发明提供了一种半导体构造的制造方法，其中，所述制造方法包括以下步骤：提供芯片，所述芯片的表面上形成有以锡为主的焊料制成的多个凸块以及半固化状态的底胶；提供基板，所述基板的表面上设置有多个连接垫，所述连接垫的熔点低于所述凸块的熔点；加热至预定温度以熔化所述连接垫，并使其与未熔化的所述凸块接合；以及使所述半固化状态的底胶完全固化。
本发明还提供了另一种半单体构造的制造方法，其中，所述制造方法包括以下步骤：提供芯片，所述芯片的表面上形成有多个凸块以及半固化状态的底胶；提供基板，所述基板的表面上设置有多个以锡为主的材料制成的连接垫，所述连接垫的熔点高于所述凸块的熔点；加热至预定温度以熔化所述凸块，并使其与未熔化的所述连接垫接合；以及使所述半固化状态的底胶完全固化。
本发明另提供一种以上述之制造方法所制得的半导体构造。
根据上述一种实施方式的半导体构造包括：基板；多个连接垫，所述连接垫设置于所述基板的表面上；芯片，所述芯片设置于所述基板的上方；以及多个凸块，所述凸块由以锡为主的焊料制成，设置于所述芯片的下表面上，并与所述连接垫接合，所述凸块的熔点高于所述连接垫的熔点，且凸块与连接垫之间存在连续的接口。
根据上述实施方式的半导体构造包括：基板；多个连接垫，所述连接垫由以锡为主的材料制成，设置于所述基板的表面上；芯片，所述芯片设置于所述基板的上方；以及多个凸块，所述凸块设置于所述芯片的下表面上，并与所述连接垫接合，所述连接垫的熔点高于所述凸块的熔点，且凸块与连接垫之间存在连续的接口。
采用本发明的半导体构造的制造方法可以以较低的温度实施加热压合步骤从而降低制造过程的难度和损坏芯片的风险。
为了让本发明的上述和其它目的、特征、和优点能更明显，下文特举本发明实施例，并配合所附图示，作详细说明如下。
附图说明
图1a至1e表示现有技术的预先涂布底胶的组装过程的示意图；
图2a至2e表示本发明的半导体构造的制造方法的示意图；
图3a和3b表示图2e的半导体构造的局部放大图，其中，凸块的熔点高于连接垫的熔点。
图4a和4b表示图2e的半导体构造的局部放大图，其中，连接垫的熔点高于凸块的熔点。
具体实施方式
在图2a至2e中，显示了根据本发明的半导体构造的制造方法的示意图。首先，在晶圆210的上表面212上形成多个金属凸块220，凸块220由以锡(Sn)为主的无铅焊料(solder)制成(见图2a)。然后，在晶圆210的上表面212上涂布底胶(underfill)230，并通过加热使底胶230达到B阶段(B-stage)的半固化状态(见图2b)。接下来，以背面切割的方式，从晶圆210的下表面214上切下，使其成为一颗颗具有凸块220与底胶230的芯片210。其次，在基板240的上表面242上设置多个连接垫(pad)250，连接垫250的熔点低于凸块220的熔点。之后利用热压机(heat bonder)290或由环境加热的外加载荷以将芯片210与基板240压合，其中加热的温度是仅使连接垫250熔化而凸块220仍然保持未熔化的状态(图2d)。当芯片210冷却后，凸块220便与连接垫250接合，同时底胶230也因再次加热而完全固化，形成如图2e所示的半导体构造。
根据本发明的半导体构造的制造方法，由于连接垫250的熔点低于凸块220的熔点，且在芯片210与基板240压合的过程中，加热的温度是仅使连接垫250熔化而凸块220仍然保持未熔化的状态，而不需要加热到使连接垫250与凸块220两者都熔化，因此可以以较低的温度来实施加热压合的步骤，如此可以降低制造过程的难度和损坏芯片220的风险。为了获得较好的效果，优选凸块220的熔点比连接垫250的熔点高至少50℃，例如连接垫250可选用熔点约为198℃的锡锌(SnZn)焊料或熔点约为138℃的锡铋(SnBi)焊料，而凸块250是其它的高熔点的以锡(Sn)为主的无铅焊料；或者是连接垫250选用锡铋焊料而凸块250选用锡锌焊料。此外，凸块220的硬度大于熔化状态的连接垫250的硬度，从而使得凸块220在加热压合的过程中能够被连接垫250包覆。
在图3a和3b中，显示了图2e的半导体构造的局部放大图。由于在加热压合的过程中，连接垫250熔化而凸块220未熔化，因此连接垫250与凸块220间会形成有颈部(如图3a)，或者连接垫250至少部分包覆凸块220(如图3b)，具体视加热压合的温度和压力的大小以及连接垫250的厚度而定。由于连接垫250与凸块220不会相互混合，因此连接垫250与凸块220之间始终存在连续的接口。
此外，根据本发明的半导体构造的制造方法，也可使用凸块220的熔点低于连接垫250的熔点的材料，也即在加热压合的过程中，加热的温度是仅使凸块220熔化而连接垫250仍然保持未熔化的状态。同样的，为了获得较好的效果，优选连接垫250的熔点比凸块220的熔点高至少50℃，例如凸块220可选用锡锌焊料或锡铋焊料，而连接垫220选用其它的高熔点的以锡(Sn)为主的无铅焊料；或者是连接垫250选用锡锌焊料而凸块250选用锡铋焊料。另外，由于在加热压合的过程中，凸块220熔化而连接垫250未熔化，同样的，连接垫250与凸块220之间也会形成有颈部(如图4a)，或者是凸块220至少部分包覆连接垫250(如图4b)，而连接垫250与凸块220之间也存在连续的接口。
根据本发明的半导体构造的制造方法，由于凸块220与连接垫250选用熔点不同的材料，因此，在加热压合的过程中，仅需加热到使凸块220和连接垫250中的一方熔化，而另一方不需要熔化，从而可以降低加热压合的温度，直接降低了制造过程的难度和损坏芯片的风险。另外，根据本发明的半导体构造的制造方法，避免了凸块220在回焊制造过程中的桥接(solderbridge)效应，因此可以应用在微细间距球格数组(fine pitch BGA)的封装构造上，也即凸块间为微细间距。
虽然本发明已通过上述优选实施方式所公开，但是所述优选实施方式并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，应当可以作各种变更与修改。因此本发明的保护范围应当以所附权利要求书所界定的范围为准。

Claims (22)

1.一种半导体构造的制造方法，其特征在于，所述制造方法包括以下步骤：
提供芯片，所述芯片的表面上形成有由以锡为主的焊料所制成的多个凸块以及半固化状态的底胶；
提供基板，所述基板的表面上设置有多个连接垫，所述连接垫的熔点低于所述凸块的熔点；
加热至预定温度以熔化所述连接垫，并使其与未熔化的所述凸块接合；以及
使所述半固化状态的底胶完全固化。
2.根据权利要求1所述的制造方法，其中，所述提供芯片的方法包括：
提供晶圆，所述晶圆的表面上形成有所述凸块；
在所述晶圆的表面上涂布底胶；
加热使得所述底胶成为半固化状态的底胶；以及
切割所述晶圆以得到该芯片。
3.根据权利要求1所述的制造方法，其中，所述凸块由无铅焊料或锡锌焊料制成。
4.根据权利要求3所述的制造方法，其中，所述凸块的熔点比所述连接垫的熔点高至少50℃。
5.根据权利要求4所述的制造方法，其中，所述连接垫由锡锌焊料或锡铋焊料制成。
6.根据权利要求1所述的制造方法，其中，加热熔化所述连接垫并使其与未熔化的所述凸块接合是通过热压机或由环境加热的外加载荷来实现的。
7.一种半导体构造的制造方法，其特征在于，所述制造方法包括以下步骤：
提供芯片，所述芯片的表面上形成有多个凸块以及半固化状态的底胶；
提供基板，所述基板的表面上设置有多个以锡为主的材料制成的连接垫，所述连接垫的熔点高于所述凸块的熔点；
加热至预定温度以熔化所述凸块，并使其与未熔化的所述连接垫接合；以及
使所述半固化状态的底胶完全固化。
8.根据权利要求7所述的制造方法，其中，所述提供芯片的方法包括：
提供晶圆，所述晶圆的表面上形成有所述凸块；
在所述晶圆的表面上涂布底胶；
加热使得所述底胶成为半固化状态的底胶；以及
切割所述晶圆以得到所述芯片。
9.根据权利要求7所述的制造方法，其中，所述连接垫由无铅焊料或锡锌焊料制成。
10.根据权利要求7所述的制造方法，其中，所述连接垫的熔点比所述凸块的熔点高至少50℃。
11.根据权利要求10所述的制造方法，其中，所述凸块由锡锌焊料或锡铋焊料制成。
12.根据权利要求7所述的制造方法，其中，加热熔化所述凸块并使其与未熔化的所述连接垫接合是通过热压机或由环境加热的外加载荷来实现的。
13.一种半导体构造，其特征在于，所述半导体构造包括：
基板；
多个连接垫，所述连接垫设置于所述基板的表面上；
芯片，所述芯片设置于所述基板的上方；以及
多个凸块，所述凸块由以锡为主的焊料制成，设置于所述芯片的下表面上，并与所述连接垫接合，所述凸块的熔点高于所述连接垫的熔点，且凸块与连接垫之间存在连续的接口。
14.根据权利要求13所述的半导体构造，其中，所述凸块与连接垫之间形成有颈部。
15.根据权利要求13所述的半导体构造，其中，所述连接垫至少部分包覆所述凸块。
16.根据权利要求13所述的半导体构造，其中，所述连接垫由锡铋焊料或锡锌焊料制成。
17.根据权利要求13所述的半导体构造，其中，所述凸块由无铅焊料或锡锌焊料制成。
18.一种半导体构造，其特征在于，所述半导体构造包括：
基板；
多个连接垫，所述连接垫由以锡为主的材料制成，设置于所述基板的表面上；
芯片，所述芯片设置于所述基板的上方；以及
多个凸块，所述凸块设置于所述芯片的下表面上，并与所述连接垫接合，所述连接垫的熔点高于所述凸块的熔点，且凸块与连接垫之间存在连续的接口。
19.根据权利要求18所述的半导体构造，其中，所述凸块与连接垫之间形成有颈部。
20.根据权利要求18所述的半导体构造，其中，所述凸块至少部分包覆所述连接垫。
21.根据权利要求18所述的半导体构造，其中，所述凸块由锡锌焊料或锡铋焊料制成。
22.根据权利要求18所述的半导体构造，其中，所述连接垫由无铅焊料或锡锌焊料制成。
CN 200910202941 2009-05-22 2009-05-22 半导体构造及其制造方法 Active CN101894764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910202941 CN101894764B (zh) 2009-05-22 2009-05-22 半导体构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910202941 CN101894764B (zh) 2009-05-22 2009-05-22 半导体构造及其制造方法

Publications (2)

Publication Number Publication Date
CN101894764A CN101894764A (zh) 2010-11-24
CN101894764B true CN101894764B (zh) 2012-07-18

Family

ID=43103916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910202941 Active CN101894764B (zh) 2009-05-22 2009-05-22 半导体构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101894764B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137507A (zh) * 2013-02-21 2013-06-05 日月光半导体制造股份有限公司 半导体结构的制造方法及应用其制成的半导体结构
CN104157617B (zh) * 2014-07-29 2017-11-17 华为技术有限公司 芯片集成模块、芯片封装结构及芯片集成方法
CN106254971A (zh) * 2016-09-29 2016-12-21 广东欧珀移动通信有限公司 一种音箱网布的连接方法及音箱网罩及音箱
CN110579516A (zh) * 2019-09-02 2019-12-17 青岛歌尔智能传感器有限公司 二氧化氮气体检测器件及其制作方法、以及电子产品
CN113140660A (zh) * 2020-01-20 2021-07-20 光宝光电(常州)有限公司 封装结构与封装结构的制作方法
CN112551480A (zh) * 2020-11-17 2021-03-26 瑞声新能源发展(常州)有限公司科教城分公司 Mems传感器的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236911A (zh) * 2008-03-04 2008-08-06 日月光半导体制造股份有限公司 倒装片接合工艺

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236911A (zh) * 2008-03-04 2008-08-06 日月光半导体制造股份有限公司 倒装片接合工艺

Also Published As

Publication number Publication date
CN101894764A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
US8530360B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US9263426B2 (en) PoP structure with electrically insulating material between packages
JP3459804B2 (ja) 半導体装置
KR101661442B1 (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
KR102121176B1 (ko) 반도체 패키지의 제조 방법
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
CN101894764B (zh) 半导体构造及其制造方法
WO2002007219A1 (en) Semiconductor device and its manufacturing method
JP2017045993A (ja) 電子部品装置の製造方法及び電子部品装置
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
US20170110392A1 (en) Semiconductor package structure and method for manufacturing the same structure
TW202326974A (zh) 半導體元件的安裝結構及半導體元件與基板的組合
US20120021183A1 (en) Forming Low Stress Joints Using Thermal Compress Bonding
US7629203B2 (en) Thermal interface material for combined reflow
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
JP3565092B2 (ja) 半導体装置の製造方法
JP2003100810A (ja) 半導体装置とその製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2007067175A (ja) 半導体装置の製造方法
US20130105969A1 (en) Solder bonding process forming a semiconductor chip in multiple stages on a 3-dimensional stacked assembly
US7727805B2 (en) Reducing stress in a flip chip assembly
JP4200090B2 (ja) 半導体装置の製造方法
TWI382506B (zh) 中央銲墊型晶片之主動面朝上堆疊方法與構造
CN104347547A (zh) 半导体封装件及其的制造方法
CN101800181A (zh) 覆晶封装结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant