CN101826505A - 封装基板以及芯片封装结构 - Google Patents
封装基板以及芯片封装结构 Download PDFInfo
- Publication number
- CN101826505A CN101826505A CN200910128127A CN200910128127A CN101826505A CN 101826505 A CN101826505 A CN 101826505A CN 200910128127 A CN200910128127 A CN 200910128127A CN 200910128127 A CN200910128127 A CN 200910128127A CN 101826505 A CN101826505 A CN 101826505A
- Authority
- CN
- China
- Prior art keywords
- chip
- groove
- packaging
- probe
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title abstract description 29
- 238000012360 testing method Methods 0.000 claims abstract description 76
- 239000000523 sample Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims description 6
- 239000002245 particle Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- -1 PI) Polymers 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本发明提供一种封装基板以及芯片封装结构。根据本发明的封装基板可用以承载一芯片，该封装基板包含一可挠性介电层以及一导电层。该导电层设置于该可挠性介电层上，并且包含多根引脚以及多个测试垫。这些引脚的一端电性连接该芯片。这些测试垫分别对应连接这些引脚的另一端。该多个测试垫中的至少一测试垫的一表面具有一凹槽，用以容置一探针的一端部。借助该凹槽的设计，可降低该探针接触测试垫时发生偏移，并且减少从该至少一测试垫的该表面刮出微粒而导致引脚或测试垫间产生短路现象，造成测试误差的情形发生。
Description
技术领域
本发明是关于一种封装基板以及包含该封装基板的芯片封装结构，并且特别地，根据本发明的封装基板上的至少一测试垫具有凹槽，用以容置探针的端部。
背景技术
随着半导体技术的进步以及使用者需求的提升，越来越多电子产品需要使用高效能芯片作为运算核心。芯片效能的提升通常也代表输入芯片或由芯片输出的信号数量以及种类的增加，因此，作为信号传输用的引脚(lead)或导线(wire)的数量也需要大量增加。
然而，由于多数电子产品本身或其零组件的体积或尺寸有轻薄化或微型化的趋势，芯片体积也必须随之缩小，因此其外接的引脚或导线也必须更细，并且更紧密地排列。目前，为了确保芯片与引脚或导线的正常导通，并保护芯片以防止其因为碰撞或拉扯等外力造成损伤，常通过封装的方式来达到前述目的。
既有的芯片封装型态包含一种以可挠曲的基板作为芯片承载件的卷带自动接合封装(Tape Automated Bonding)技术，其包含：卷带承载封装(Tape Carrier Package，TCP)、薄膜倒装片封装(Chip On Film，COF)等。此类封装型态是将芯片固定于承载卷带上，并以芯片的凸块或焊垫，与承载卷带的金属导电层对位加压接合，为目前常见的芯片封装技术之一，特别是应用于液晶显示器的驱动芯片的封装。其中，承载卷带上所布设的金属导电层被以例如蚀刻方式图案化形成多根引脚及多个测试垫(test pad)，各引脚的一端与芯片的凸块或焊垫电性连接并向外延伸而分别对应连接这些测试垫中之一。
当芯片接合至承载卷带后，通常需对该封装后的芯片进行电性测试。目前最常用的测试方法为探针测试(probe testing)，其通常借助包含若干探针(probe)的探针卡(probe card)来完成。于测试时，探针可依序接触测试垫表面，以检测该测试垫所连接的引脚的电性是否正常。
然而，受限于细微加工的制程条件，探针卡的设计存在着许多缺点，例如：接触力太小、位移行程不足、制程步骤较复杂等。此外，探针卡上的探针也可能因为接触力太小而无法有效刺穿金属测试垫表面的氧化层，进而降低测试的可靠度。
于现有技术中，为了解决上述的问题，设计者或操作人员往往会直接加重探针的下压力，然而，这样的方式容易造成探针的端部歪曲变形，甚至断裂，减低了探针的使用寿命，并且增加耗材的成本增加。此外，加重探针的下压力容易使探针偏移，并且于测试垫表面刮出微粒，微粒可能导致引脚或测试垫间产生短路现象，进而造成测试结果的误差。
发明内容
因此，本发明的一目的在于提供一种封装基板，并且特别地，根据本发明的封装基板上的至少一测试垫具有凹槽，用以容置探针的端部，以解决前述的问题。
根据本发明一方面提供一种封装基板，用以承载一芯片，该封装基板包含一可挠性介电层以及一导电层。该导电层设置于该可挠性介电层上，并且包含多根引脚以及多个测试垫。这些引脚的一端电性连接该芯片，而这些测试垫分别对应连接这些引脚的另一端。特别地，该多个测试垫中的至少一测试垫的一表面具有一凹槽，用以容置一探针的一端部。于实际应用中，前述的凹槽可通过蚀刻而成。并且，该凹槽可视情况贯穿或不贯穿该测试垫。
本发明的另一目的在于提供一种芯片封装结构，以解决先前技术中的问题。
根据本发明另一方面提供一种芯片封装结构，包含封装基板以及一芯片。如前所述，该封装基板包含一可挠性介电层以及一导电层。该导电层设置于该可挠性介电层上，并且包含多根引脚以及多个测试垫。这些引脚的一端电性连接该芯片，而这些测试垫分别对应连接这些引脚的另一端。特别地，该多个测试垫中的至少一测试垫的一表面具有一凹槽，用以容置一探针的一端部。
综上所述，当探针的端部进入本发明的测试垫上的凹槽时，该凹槽可有效限制探针的移动范围，降低探针于接触测试垫时发生偏移。藉此，本发明的凹槽也可避免探针从测试垫的表面刮出微粒，导致引脚或测试垫间产生短路现象，因而造成测试误差的情形发生。另外，探针于测试时的下压力也可因此减低，藉此提升该探针的使用寿命。相较于现有技术，本发明的封装基板以及芯片封装结构有助于节省测试工序的时间以及金钱成本，并有效提高测试的可信度。
附图说明
关于本发明的优点与精神可以通过以下结合附图对本发明的较佳实施例的详述得到进一步的了解，其中：
图1是根据本发明的一具体实施例的封装基板的俯视图。
图2是根据本发明的一具体实施例的封装基板的立体视图。
图3绘示根据本发明的一具体实施例的芯片封装结构的立体视图。
图4A至图4F分别绘示根据本发明的测试垫的剖面图。
具体实施方式
本发明提供一种封装基板以及包含该封装基板的芯片封装结构。根据本发明的若干具体实施例被揭露如下。
请一并参阅图1至图3，图1绘示根据本发明的一具体实施例的封装基板12的俯视图；图2绘示根据本发明的一具体实施例的封装基板12的立体视图；而图3则绘示根据本发明的一具体实施例的芯片封装结构1的立体视图。如图所示，本发明的芯片封装结构1包含该封装基板12以及设置于该封装基板12上的一芯片10。
进一步，如图1及图2所示，本发明的封装基板12包含一可挠性介电层120以及一导电层122(这里所绘示的导电层122已借助蚀刻或其它适当的方式图案化形成多根引脚1220以及多个测试垫1222)，且该导电层122设置于该可挠性介电层120上。此外，于本具体实施例中，该可挠性介电层120上定义有一芯片接合区1200，该芯片10可借助倒装片或其它适当的方式贴附至该芯片接合区1200内。
于实际应用中，该可挠性介电层120的材料可为聚酰亚胺(Polyimide，PI)、聚酯类化合物(polyethylene terephthalate，PET)或其它适当的材料。此外，该导电层122的材质可为金属材料(例如，但不限于，铜)或其它适当的材料。于实务中，为了增强封装基板12对芯片10的散热效果，可挠性介电层120可选用具有高导热系数的材料来制作。
进一步，这些引脚1220自该芯片接合区1200向外延伸，致使当芯片10接合至该芯片接合区1200时，这些引脚1220的一端电性连接该芯片10。此外，这些测试垫1222分别对应连接这些引脚1220的另一端(远离芯片接合区1200)，且该多个测试垫1222中的至少一测试垫1222的一第一表面1222a具有一凹槽1222b，用以容置一探针3的一端部30。
于实际应用中，该凹槽1222b可借助蚀刻方式与引脚1220和测试垫1222于同一工序中形成，或借助其它适当的方式而形成。此外，于实务中，该凹槽1222b的内径较佳地大于该探针3的该端部30的直径，使该探针3的该端部30可较容易对准进入该凹槽1222b。
为了搭配不同的探针达到最佳的测试稳定性，或者为了芯片封装工艺方便性，或者考量时间或金钱成本，前述的凹槽1222b的外观、尺寸、型态等可作适当的调整。请参见图4A至图4F，这些附图分别绘示根据本发明的测试垫1222的剖面图。如图所示，前述的凹槽1222b形成于测试垫1222的第一表面1222a，且前述探针3的端部30可自该第一表面1222a进入该凹槽1222b。
如图4A、图4C、图4E所示，于实际应用中，该凹槽1222b可自该第一表面1222a贯穿该测试垫1222至该测试垫1222的第二表面1222c(即该测试垫1222与前述可挠性介电层120的接触面)。此外，如图4B、图4D、图4F所示，于实际应用中，该凹槽1222b也可不贯穿该测试垫1222。也就是说，该凹槽1222b的底部依旧保留有部分导电层，藉此该探针3的该端部30于测量时可确保与该测试垫1222有良好的电性接触。
进一步，如图4A以及图4B所示，该凹槽1222b可呈柱状(如，圆柱状、方柱状、三角柱状或其它多边形柱状)。如图4C所示，该凹槽1222b的直径自该第一表面1222a往该第二表面1222c渐缩而呈一倒锥形。因此，该凹槽1222b于该测试垫1222的第一表面1222a上的开口较大(相较于图4A以及图4B所示)，即使在一可容许的误差偏移下，该探针3的该端部30依旧可以轻易地容置于该凹槽1222b内。
进一步，如图4D所示，该凹槽1222b的底部可具有弧度；如图4E所示，该凹槽1222b可呈倾斜柱状；而如图4F所示，该凹槽1222b可呈半圆型。
请注意，前述的凹槽1222b的设计旨在于避免因为探针的些微偏差而导致探针的端部无法容置于该凹槽1222b内，造成测试结果误差，甚至破坏封装基板(如刮伤表面造成断线等无法恢复的破坏)。因此，在这样的目之下，本发明的凹槽的形态可视情况进行合理的调整，并不受限于前面所举的例子。
综上所述，本发明的封装基板以及芯片封装结构上的测试垫具有凹槽，用以容置测试探针的端部。藉此，本发明的封装基板以及芯片封装结构可降低探针于接触测试垫时发生偏移的状况，以及探针从测试垫的表面刮出微粒，导致引脚或测试垫间产生短路现象，因而造成测试误差，甚至刮伤封装基板表面造成断线，或者烧坏芯片的情形发生。此外，探针容置于测试垫的凹槽内，可提升测试的可靠度；并且探针于测试时的下压力可借助本发明而减低，因此可提升探针的使用寿命。
借助以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
Claims (10)
1.一种封装基板，用以承载一芯片，该封装基板包含：
一可挠性介电层；以及
一导电层，设置于该可挠性介电层上，该导电层包含：
多根引脚，这些引脚的一端电性连接该芯片；以及
多个测试垫，这些测试垫分别对应连接这些引脚的另一端，该多个测试垫中的至少一测试垫的一表面具有一凹槽，用以容置一探针的一端部。
2.根据权利要求1所述的封装基板，其特征在于，该凹槽是蚀刻而成。
3.根据权利要求1所述的封装基板，其特征在于，该凹槽贯穿该至少一测试垫。
4.根据权利要求1所述的封装基板，其特征在于，该凹槽是呈圆柱状。
5.根据权利要求4所述的封装基板，其特征在于，该凹槽的内径大于该探针的该端部的直径。
6.一种芯片封装结构，包含：
一芯片；以及
一封装基板，用以承载该芯片，该封装基板包含；
一可挠性介电层；以及
一导电层，设置于该可挠性介电层上，该导电层包含：
多根引脚，这些引脚的一端电性连接该芯片；以及
多个测试垫，这些测试垫分别对应连接这些引脚的另一端，该多个测试垫中的至少一测试垫的一表面具有一凹槽，用以容置一探针的一端部。
7.根据权利要求6所述的芯片封装结构，其特征在于，该凹槽是蚀刻而成。
8.根据权利要求6所述的芯片封装结构，其特征在于，该凹槽贯穿该至少一测试垫。
9.根据权利要求6所述的芯片封装结构，其特征在于，该凹槽是呈圆柱状。
10.根据权利要求9所述的芯片封装结构，其特征在于，该凹槽的内径大于该探针的该端部的直径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910128127A CN101826505A (zh) | 2009-03-05 | 2009-03-05 | 封装基板以及芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910128127A CN101826505A (zh) | 2009-03-05 | 2009-03-05 | 封装基板以及芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101826505A true CN101826505A (zh) | 2010-09-08 |
Family
ID=42690335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910128127A Pending CN101826505A (zh) | 2009-03-05 | 2009-03-05 | 封装基板以及芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101826505A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102385190A (zh) * | 2011-11-14 | 2012-03-21 | 深圳市华星光电技术有限公司 | 液晶显示模组及其制造方法 |
| CN110018368A (zh) * | 2019-03-01 | 2019-07-16 | 云谷（固安）科技有限公司 | 测试系统及其信号传输电路板 |
| CN111863755A (zh) * | 2019-04-26 | 2020-10-30 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
| CN112782548A (zh) * | 2020-12-25 | 2021-05-11 | 上海华力集成电路制造有限公司 | 充电器件模型抗静电测试机台及应用于其的测试板 |
| CN113075430A (zh) * | 2021-03-30 | 2021-07-06 | 云谷（固安）科技有限公司 | 针卡结构和测试设备 |
| CN113533939A (zh) * | 2021-08-09 | 2021-10-22 | 苏州联讯仪器有限公司 | 用于芯片测试的探针台 |
-
2009
- 2009-03-05 CN CN200910128127A patent/CN101826505A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102385190A (zh) * | 2011-11-14 | 2012-03-21 | 深圳市华星光电技术有限公司 | 液晶显示模组及其制造方法 |
| CN102385190B (zh) * | 2011-11-14 | 2014-04-09 | 深圳市华星光电技术有限公司 | 液晶显示模组及其制造方法 |
| CN110018368A (zh) * | 2019-03-01 | 2019-07-16 | 云谷（固安）科技有限公司 | 测试系统及其信号传输电路板 |
| US11650245B2 (en) | 2019-03-01 | 2023-05-16 | Yungu (Gu'an) Technology Co., Ltd. | Test system and signal transmission circuit board thereof |
| CN111863755A (zh) * | 2019-04-26 | 2020-10-30 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
| CN112782548A (zh) * | 2020-12-25 | 2021-05-11 | 上海华力集成电路制造有限公司 | 充电器件模型抗静电测试机台及应用于其的测试板 |
| CN112782548B (zh) * | 2020-12-25 | 2023-09-19 | 上海华力集成电路制造有限公司 | 充电器件模型抗静电测试机台及应用于其的测试板 |
| CN113075430A (zh) * | 2021-03-30 | 2021-07-06 | 云谷（固安）科技有限公司 | 针卡结构和测试设备 |
| CN113533939A (zh) * | 2021-08-09 | 2021-10-22 | 苏州联讯仪器有限公司 | 用于芯片测试的探针台 |
| CN113533939B (zh) * | 2021-08-09 | 2022-03-15 | 苏州联讯仪器有限公司 | 用于芯片测试的探针台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105358991B (zh) | 用于微电路和晶圆级ic测试的测试装置和方法 | |
| TWI483361B (zh) | 半導體封裝基板以及半導體封裝結構 | |
| Smith et al. | Evaluation of TSV and micro-bump probing for wide I/O testing | |
| JP6918518B2 (ja) | 電気特性の検査冶具 | |
| US20080023830A1 (en) | Contact structure having a compliant bump and a testing area and manufacturing method for the same | |
| CN101826505A (zh) | 封装基板以及芯片封装结构 | |
| US9252123B2 (en) | Multi-chip package and method of manufacturing the same | |
| KR101620350B1 (ko) | 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드 | |
| US20200233033A1 (en) | Test probe for wafer-level and panel-level testing | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| US20170273176A1 (en) | Actuation mechanisms for electrical interconnections | |
| CN101533820A (zh) | 芯片承载器及其芯片封装结构 | |
| CN114783981A (zh) | 转接板及封装测试系统 | |
| US9041181B2 (en) | Land grid array package capable of decreasing a height difference between a land and a solder resist | |
| CN103941049A (zh) | 探针卡 | |
| KR102320098B1 (ko) | 전기 특성의 검사 방법 | |
| US20090066349A1 (en) | Probe system | |
| CN215449490U (zh) | 一种半导体芯片测试板卡 | |
| CN115377066A (zh) | 半导体装置和半导体器件 | |
| US20090146300A1 (en) | Semiconductor packages and electronic products employing the same | |
| JP4556023B2 (ja) | システムインパッケージ試験検査装置および試験検査方法 | |
| CN102455373A (zh) | 探针卡结构 | |
| TW201032304A (en) | Package substrate and chip package structure | |
| TWI281035B (en) | Test board for high-frequency system level test | |
| CN101847617A (zh) | 封装基板以及芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100908 |