CN101799604A - 像素阵列结构及其驱动方法 - Google Patents

Abstract

本发明提供一种像素阵列结构及其驱动方法。像素阵列结构包括第一扫描线、第二扫描线、第一数据线、第二数据线以及像素结构。第一扫描线与第二扫描线交替地排列。第一数据线与第二数据线交替地排列。第n列像素结构位于第n条第一扫描线以及第n条第二扫描线之间，其中n为正整数。各像素结构包括一第一主动组件、一第二主动组件以及一像素电极。第一主动组件电连接对应的第一扫描线。第一数据线与第二数据线其中的一个电连接第一主动组件。第二主动组件电连接对应第二扫描线，且第一数据线与第二数据线其中的另一个电连接第二主动组件。

Description

像素阵列结构及其驱动方法

【技术领域】

本发明涉及一种像素阵列结构及其驱动方法，且特别是涉及一种双扫描线(dual gate line)的像素阵列结构及其驱动方法。

【背景技术】

随着大尺寸显示面板的发展，现今液晶显示面板的像素阵列(pixelarray)结构当中，有一种被称为半源极驱动(half source driving，以下简称为HSD)架构。HSD架构可以使得数据线的数目减半，所以源极驱动器(source driver)的价格也会相对地降低。更详细地说，HSD架构的像素阵列中，两相邻的子像素(sub-pixel)是共用一条数据线，因而得以使数据线数目减半。

虽然采用HSD架构的显示面板可以让源极驱动器的驱动通道数减半，但由于同一列(row)像素是由两条不同的扫描线驱动。因此，HSD架构中，扫描线数量加倍，而又被称为双扫描线像素阵列基板。

值得一提的是，在HSD架构的像素阵列中，为了维持一样的帧(frame)频率，一般约为60Hz，每一条扫描线的扫描时间必须减半，而使数据线的图像信号写入像素的时间缩减为1/2(例如缩减至1/120秒)。尤其是，在帧频率提高的情况下，例如帧频率提高至120Hz，图像信号写入像素的时间可能不足而使图像灰阶不符合预设状态。

【发明内容】

本发明提供一种像素阵列结构，在双扫描线的架构下使得各像素结构具有双重的信号输入管道以维持理想的显示质量。

本发明提供一种驱动方法，用以驱动双扫描线像素阵列以使各像素结构被写入的图像信号符合预设状态。

本发明提供一种驱动方法，以在不变更帧频率的前提下，提高双扫描线像素阵列的显示质量。

本发明提出一种像素阵列结构，包括多条第一扫描线、多条第二扫描线、多条第一数据线、多条第二数据线以及多个像素结构。各第一扫描线沿一横行(column)延伸，而第二扫描线平行第一扫描线，且第一扫描线与第二扫描线交替地排列。各第一数据线沿一竖列(row)方向延伸，而第二数据线平行第一数据线，且第一数据线与第二数据线交替地排列。像素结构行列排列，而第n列像素结构位于第n条第一扫描线以及第n条第二扫描线之间，其中n为正整数。各像素结构包括一第一主动组件、一第二主动组件以及一像素电极。第一主动组件与第二主动组件同时地连接像素电极。第一主动组件电连接对应的第一扫描线。第一数据线与第二数据线其中的一个电连接第一主动组件。第二主动组件电连接对应第二扫描线，且第一数据线与第二数据线其中的另一个电连接第二主动组件。

在本发明的一实施例中，上述的像素阵列结构还包括一第一栅极驱动器以及一第二栅极驱动器。第一栅极驱动器位于像素结构的一侧并电连接第一扫描线，而第二栅极驱动器位于像素结构的另一侧，而与第一栅极驱动器相对并且第二栅极驱动器电连接该多条第二扫描线。

在本发明的一实施例中，上述的像素阵列结构还包括一第一源极驱动器以及一第二源极驱动器。第一源极驱动器位于像素结构的一侧并电连接第一数据线。第二源极驱动器位于像素结构的另一侧，与第一源极驱动器相对并且电连接第二数据线。

在本发明的一实施例中，用以驱动如前所述的像素阵列结构的驱动方法包括：在一第m帧时间中，首先，依序通过第一扫描线传输一扫描信号，同时，通过第一数据线传输一图像信号。再次，依序通过第二扫描线传输另一扫描信号，同时，通过第二数据线传输一差补信号。

在本发明的一实施例中，用以驱动如前所述的像素阵列结构的驱动方法包括：在一第m帧时间中，首先，依序通过第一扫描线传输一扫描信号，同时，第一数据线传输一图像信号以及由第n条的第二数据线传输一图像信号，并第n+1条的第二数据线传输输出一差补信号。再次，依序通过第二扫描线传输另一扫描信号，同时，第一数据线传输一图像信号以及由第n+1条的第二数据线传输一图像信号，并第n条的第二数据线传输输出一差补信号。

在本发明的一实施例中，用以驱动如前所述的像素阵列结构的驱动方法包括：在一第m帧中，首先，依序通过第一条第一扫描线传输一扫描信号，且之后依序通过第2N条与第2N+1条第一与第二扫描线传输一扫描信号，其中N为偶数。再次，依序通过第2M条与第2M+1条的第一与第二扫描线传输另一扫描信号，其中M为奇数。此外，像素阵列结构的驱动方法还包括使第一数据线传输一图像信号，第二数据线交替传输一图像信号与一差补信号。

基于上述内容，本发明在双扫描线像素阵列的像素结构中设置第二组信号输入管道。双扫描线像素阵列被驱动时，第二组信号输入管道可以将一差补信号输入于像素结构中。如此一来，在不变更帧频率的前提下，各像素结构被写入的图像信号符合预设状态，而有助于提升显示质量。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明如下。

【附图说明】

图1绘示了本发明的一实施例的像素阵列结构；

图2A与图2B绘示了本发明一实施例的像素阵列结构在一第一帧时间与一第二帧时间的扫描时序图；

图3绘示了本发明另一实施例的像素阵列结构；

图4A与图4B绘示了本发明另一实施例的像素阵列结构在一第m帧时间的扫描步骤时序图；以及

图5A与图5B绘示了本发明又一实施例的像素阵列结构在一第m帧时间的扫描步骤时序图。

【具体实施方式】

图1绘示了本发明一实施例的像素阵列结构。请参照图1，像素阵列结构100包括多条第一扫描线112、多条第二扫描线114、多条第一数据线122、多条第二数据线124以及多个像素结构130。各第一扫描线112沿一横行(column)方向R延伸，而第二扫描线114平行第一扫描线112，且第一扫描线112与第二扫描线114交替地排列。各第一数据线122沿一竖列(row)方向C延伸，而第二数据线124平行第一数据线122，且第一数据线122与第二数据线124交替地排列。像素结构130则行列排列于这些交错的扫描线与数据线之间，而第n横行像素结构130位于第n条第一扫描线112以及第n条第二扫描线114之间，其中n为正整数。也就是说，同一横行的像素结构130是由两条扫描线所驱动的，且像素阵列结构100为一种双扫描线的布局设计。

各像素结构130包括一第一主动组件132、一第二主动组件134以及一像素电极136。第一主动组件132与第二主动组件134同时地连接像素电极136。对各个像素结构130而言，第一主动组件132电连接对应的第一扫描线112。第一数据线122与第二数据线124其中的一个电连接第一主动组件132。第二主动组件134电连接对应第二扫描线114，且第一数据线122与第二数据线124其中的另一个电连接第二主动组件134。换句话说，同一个像素结构130中的第一主动组件132与第二主动组件134必须连接于不同的扫描线。以本实施例而言，第2n-1竖列(奇数竖列)像素结构130的第一主动组件132都电连接第一扫描线112，而第2n竖列(偶数竖列)像素结构130的第一主动组件132电连接第二扫描线114。

另外，为了驱动这些像素结构130，像素阵列结构100还包括有第一栅极驱动器110a、第二栅极驱动器110b、第一源极驱动器120a以及第二源极驱动器120b。以本实施例而言，第一栅极驱动器110a与第二栅极驱动器110b分别位于像素结构130在横行方向R上的两侧，且第一栅极驱动器110a与第二栅极驱动器110b分别用以扫描第一扫描线112以及第二扫描线114。第一源极驱动器120a与第二源极驱动器120b则分别位于像素结构130在竖列方向C上的两侧，且第一源极驱动器120a与第二源极驱动器120b分别用以输入信号至第一数据线122以及第二数据线124。

值得一提的是，第一源极驱动器120a的设置是为了输出显示图像所需要的图像信号。因此，每一个像素结构130所显示的灰阶例如都主要根据第一源极驱动器120a输出的图像信号来决定。不过，像素阵列结构100具有双重扫描线的设计。在相同的帧频率下，像素阵列结构100中每个像素结构130可被充电的时间较单一扫描线的设计缩短(一般而言，双扫描线设计的充电时间会缩短约一半)而造成显示质量不佳。所以，在本实施例中，第二源极驱动器120b用以输出一差补信号以改善充电时间不足而使显示质量不佳的情形。

为了方便说明，在所有的图示中，G1～G5的标示分别表示为图中第1条第一扫描线112至第5条第一扫描线112。另外，G1-1～G4-1分别表示为图1中第1条第二扫描线114至第4条第二扫描线114。也就是说，图示中的Gi都表示第i条第一扫描线112，而Gi-1皆表示第i条第二扫描线114。另外，图示中的Di都表示第i条第一数据线122，而Di-1皆表示第i条第二数据线124。

详细而言，图2A与图2B绘示了本发明一实施例的像素阵列结构在一第m帧时间的扫描步骤时序图。请同时参照图1、2A与2B，像素阵列结构100可以采用下列方式来进行驱动：在一第m帧时间中，第一步骤F1如图2A所示，依序通过第一扫描线112(例如标示为G1、G2...Gi的扫描线)传输一扫描信号。同时，由第一数据线122传输图像信号以及由第二数据线124传输差补信号。也就是说，第m帧时间的第一步骤F1中，第一栅极驱动器110a会进行扫描动作，同时，第一源极驱动器120a将图像信号对应的传输给所有第一数据线122。并且，第二源极驱动器120b将差补信号对应的传输给所有第二数据线124。此时，第2n-1竖列(奇数竖列)的像素结构130都被输入图像信号，而第2n竖列(偶数竖列)的像素结构130都被输入差补信号。

接着，在第m帧时间中的第二步骤F2，如图2B所示，依序通过第二扫描线114(例如标示为G1-1、G2-1...Gi-1的扫描线)传输另一扫描信号，并同时由第一数据线122传输图像信号以及由第二数据线124传输差补信号。也就是说，第m帧时间中的第二步骤F2中，第二栅极驱动器110b会进行扫描动作，同时，第一源极驱动器120a一样将图像信号对应的传输给所有第一数据线122。并且，第二源极驱动器120b也一样将差补信号对应的传输给所有第二数据线124。此时，第2n竖列(偶数竖列)的像素结构130都被输入图像信号，而第2n-1竖列(奇数竖列)的像素结构130都被输入差补信号。也就是说，图2A与图2B所表示的驱动方法可称为一种栏反转(column inversion)的驱动方法。

在这样的驱动方式下，所有的像素结构130在第m帧时间的第一与第二步骤F1、F2中会依次地被输入图像信号以及差补信号。当像素结构130因充电时间不足而无法将图像信号完整地写入时，下一步骤F1、F2中的差补信号可以补偿像素结构130的显示电压。因此，在同样的帧频率下，像素结构130所呈现的显示灰阶将与预设状态接近甚至一致，而有助于提升显示质量。

当然，本领域技术人员容易理解，本发明的像素阵列结构不限于图1所绘示的布局方式。举例来说，同一列像素结构的数个第一主动组件中只要一部分的第一主动组件连接第一扫描线，另一部分的第一主动组件连接第二扫描线就可符合双扫描线的设计。也就是说，同一列像素结构的数个第一主动组件不需交替地连接第一扫描线以及第二扫描线。因此，以下提出一种实施方式以说明同一列的像素结构的数个第一主动组件不需交替地连接第一扫描线以及第二扫描线的状态。不过，以下的实施方式仅为示意性的说明，并非用以限定本发明的布局方式。

图3绘示了本发明另一实施例的像素阵列结构。请参照图3，像素阵列结构200的布局设计不同于像素阵列结构100，不过两者所使用的组件皆相同，因此这些相同的组件都以相同的符号标示。另外，为了简化图面，本实施例中将不再绘示栅极驱动器以及源极驱动器。也就是说，图1中的栅极驱动器(110a、110b)以及源极驱动器(120a、120b)实际上也可以配置于图3的像素阵列结构200中。

具体而言，像素阵列结构200的布局方式是使第4n-3竖列与第4n-2竖列像素结构130的第一主动组件132电连接第一扫描线112，而第4n-1竖列与第4n竖列像素结构130的第一主动组件132电连接第二扫描线114。也就是说，在这样的布局方式下，同一横行的第一主动组件132是两个连接至第一扫描线112，接下来两个连接至第二扫描线114，再接着的两个又连接至第一扫描线112...以此类推。另外，每个像素结构130中的第一主动组件132以及第二主动组件134则一样是一个连接至第一扫描线112而另一个连接至第二扫描线114。也就是说，同一个像素结构130中，第一主动组件132与第二主动组件134会连接至不同的扫描线。

在本实施例中，没有任何的主动组件设置于第一扫描线112与第2n-1条(奇数条)第二数据线124相交之处，并且没有任何主动组件设置于第二扫描线114与第2n条(偶数条)第二数据线124相交之处。所以，扫描第一扫描线112时，第2n-1条(奇数条)的第二数据线124不需传输任何的信号，而扫描第二扫描线114时，第2n条(偶数条)的第二数据线124不需传输任何的信号。因此，像素阵列结构200的驱动方式与前述的驱动方法不同。

举例而言，图4A与图4B绘示了本发明另一实施例的像素阵列结构在一第m帧时间的扫描步骤时序图。请同时参照图3、图4A与图4B，在第m帧时间的第一步骤F1中，本实施例的驱动方法例如是依序通过扫描第一扫描线112传输一扫描信号，并且同时由第一数据线122传输图像信号以及由第n条的第二数据线124传输图像信号，且由第n+1条的第二数据线124传输输出一差补信号。在此，第n条为偶数条时，第n+1条为奇数条，而第n条为奇数条时，第n+1条为偶数条。

接着，在第m帧时间的第二步骤F2中，依序通过第二扫描线114传输另一扫描信号。同时，第一数据线122传输一图像信号以及由第n+1条的第二数据线124传输一图像信号，并且由第n条的第二数据线124传输输出一差补信号。换句话说，本实施例的驱动方法是使第一扫描线112在第m帧时间的第一步骤F1被扫描，而第二扫描线114在第m帧时间的第二步骤F2被扫描。此外，在第m帧时间的第一步骤F1中，差补信号仅由第n条第二数据线124传输，第m帧时间的第二步骤F2中差补信号仅由第n+1条第二数据线124传输。

在这样的驱动方式下，在每一次的扫描动作会使同一条第二数据线124两侧所设置的两个第二主动组件134同时开启。因此，连接于同一条第二数据线124两侧的像素结构130会同时被输入差补信号以使像素阵列结构200的显示质量获得提升。

当然，像素阵列结构200还可以依照其他的方式驱动。图5A与图5B绘示了本发明的又一实施例的像素阵列结构在一第m帧时间的扫描步骤时序图。请同时参照图3、图5A与图5B，本实施例的驱动方法与图4A、4B的驱动方式不同之处在于扫描线的扫描方式。详细而言，在本实施例中，在第m帧时间的第一步骤F1时，在一第m帧中，依序通过第一条扫描线112传输一扫描信号以及依序通过第2N条与第2N+1条第一与第二扫描线112、114传输一扫描信号，其中N为偶数；而在第m帧时间的第二步骤F2时，依序通过第2M条与第2M+1条的第一与第二扫描线112、114传输扫描信号，其中M为奇数。

此外，本实施例的驱动方法还包括使第一数据线122传输一图像信号，而第二数据线124则在两步骤中交替传输一图像信号与一差补信号。如此一来，同一行的像素结构130将交替地在不同的步骤中获得差补信号。所以，这样的驱动方法可以称为一种点反转(dot inversion)的驱动方法。

图3的布局方式搭配图4A与4B的驱动方法或是图5A与5B可使得像素阵列结构200在不改变帧频率的前提下提高像素结构130被写入图像信号的效率。因此，即使第一主动组件132的充电时间很短，各个像素电极136一样可以被写入足够的电压以呈现预设的灰阶值。换句话说，像素阵列结构200虽然具有双扫描线的设计，仍可以具有不错的信号写入效率而呈现理想的显示质量。

综上所述，本发明在双扫描线像素阵列结构的基础下额外设置第二数据线以及第二主动组件以传输补偿电压至各个像素结构中。因此，在高帧频率下，各个像素结构的充电时间虽有限，仍可以达到理想的充电量。也就是说，本发明的像素阵列结构可以增进双扫描线产品的显示质量。

虽然本发明的实施例已揭露如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许之更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (7)

1.一种像素阵列结构，其特征在于，该像素阵列结构包括：

多条第一扫描线，各该第一扫描线沿一横行方向延伸；

多条第二扫描线，平行该多条第一扫描线，而该多条第一扫描线与该多条第二扫描线交替地排列；

多条第一数据线，各该第一数据线沿一竖列方向延伸；

多条第二数据线，平行该多条第一数据线，且该多条第一数据线与该多条第二数据线交替地排列；以及

多个像素结构，行列排列，第n列像素结构位于第n条第一扫描线以及第n条第二扫描线之间，n为正整数，且各该像素结构包括一第一主动组件、一第二主动组件以及一像素电极，该第一主动组件与该第二主动组件同时地连接该像素电极，该第一主动组件电连接对应的第一扫描线，且该第一数据线与该第二数据线其中的一个电连接该第一主动组件；以及该第二主动组件电连接对应第二扫描线，且该第一数据线与该第二数据线其中的另一个电连接该第二主动组件。

2.根据权利要求1所述的像素阵列结构，其特征在于，该像素阵列结构还包括：

一第一栅极驱动器，位于该多个像素结构的一侧并电连接该多条第一扫描线；以及

一第二栅极驱动器，位于该多个像素结构的另一侧，与该第一栅极驱动器相对并且电连接该多条第二扫描线。

3.根据权利要求1所述的像素阵列结构，其特征在于，该像素阵列结构还包括：

一第一源极驱动器，位于该多个像素结构的一侧并电连接该多条第一数据线；以及

一第二源极驱动器，位于该多个像素结构的另一侧，与该第一源极驱动器相对并且电连接该多条第二数据线。

4.一种用于驱动权利要求1所述的像素阵列结构的驱动方法，其特征在于，该方法包括：

在一第m帧时间中，

首先，依序通过该多条第一扫描线传输一扫描信号，同时，通过该多条第一数据线传输一图像信号；以及

再次，依序通过该多条第二扫描线传输另一扫描信号，同时，通过该多条第二数据线传输一差补信号。

5.一种用于驱动权利要求1所述的像素阵列结构的驱动方法，其特征在于，该方法包括：

在一第m帧时间中，

首先，依序通过该多条第一扫描线传输一扫描信号，同时，该多条第一数据线传输一图像信号以及由第n条的该多条第二数据线传输该图像信号，并第n+1条的该多条第二数据线传输输出一差补信号；以及

再次，依序通过该多条第二扫描线传输另一扫描信号，同时，该多条第一数据线传输另一图像信号以及由第n+1条的该多条第二数据线传输该另一图像信号，并第n条的该多条第二数据线传输输出另一差补信号。

6.一种用于驱动权利要求1所述的像素阵列结构的驱动方法，其特征在于，该方法包括：

在一第m帧中，

首先，依序通过第一条第一扫描线传输一扫描信号，且之后依序通过第2N条与第2N+1条该多条第一与第二扫描线传输该扫描信号，其中N为偶数；以及

再次，依序通过第2M条与第2M+1条的该多条第一与第二扫描线传输另一扫描信号，其中M为奇数。

7.根据权利要求6所述的驱动方法，其特征在于，还包括：第一数据线传输一图像信号，第二数据线交替传输另一图像信号与一差补信号。

Images