[go: up one dir, main page]

CN101755339A - 经由种子印刷和镀覆进行的接触金属和互连金属的印刷 - Google Patents

经由种子印刷和镀覆进行的接触金属和互连金属的印刷 Download PDF

Info

Publication number
CN101755339A
CN101755339A CN200880024999A CN200880024999A CN101755339A CN 101755339 A CN101755339 A CN 101755339A CN 200880024999 A CN200880024999 A CN 200880024999A CN 200880024999 A CN200880024999 A CN 200880024999A CN 101755339 A CN101755339 A CN 101755339A
Authority
CN
China
Prior art keywords
metal
silicide
ink
dielectric
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880024999A
Other languages
English (en)
Inventor
阿迪提·钱德拉
阿尔万德·卡玛斯
詹姆斯·蒙塔格·克里夫斯
约尔格·罗克恩伯格
高岛真穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kovio Inc
Original Assignee
Kovio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kovio Inc filed Critical Kovio Inc
Publication of CN101755339A publication Critical patent/CN101755339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明揭示了利用包括硅化物形成金属的墨水来形成接触(和可选地，局部互连)的方法，包括这种接触和(可选的)局部互连的诸如二极管和/或晶体管之类的电器件，以及用于形成这种器件的方法。形成接触的方法包括以下步骤：将硅化物形成金属的墨水沉积到暴露的硅表面上，使墨水干燥以使硅化物形成金属前驱体形成，加热硅化物形成金属前驱体和硅表面以形成金属硅化物接触。可选地，金属前驱体墨水可以选择性地沉积到与暴露的硅表面相邻的电介质层上以形成包含金属的互连。此外，个或多个本体导电金属可以沉积在其余的金属前驱体墨水和/或电介质层上。可以利用这样的印刷接触和/或局部互连来制造诸如二极管和晶体管之类的电器件。

Description

经由种子印刷和镀覆进行的接触金属和互连金属的印刷
相关申请
本申请要求享有2007年7月17日递交的美国临时申请No.60/959,977(代理卷号No.IDR1051)的权利。
技术领域
本发明一般地涉及半导体器件及其制造方法的领域。更具体而言，本发明的实施方式涉及利用金属墨水形成电接触(并可选地，局部互连)的方法，包括这样的接触和(可选的)局部互连的诸如二极管和/或晶体管之类的电器件，以及用于形成这样的器件的方法。
发明内容
本发明的方面涉及利用金属墨水在电子器件中形成对掺杂或未掺杂的硅层的接触以及可选地形成互连的方法。其他方面涉及包括这种接触和(可选的)局部互连的电器件(例如，二极管、晶体管等)，并涉及制造这种器件的方法。通常，包含硅化物形成金属的墨水(例如，金属前驱体墨水)可以印刷、涂覆或选择性地沉积在(掺杂或未掺杂的)硅表面或衬底(例如，在过孔或边缘接触开口中暴露)上，以及其中可以形成互连的区域上。墨水接着被干燥以去除一种或多种溶剂和/或添加剂，从而形成硅化物形成金属前驱体。随后在还原或惰性气氛(例如，氮气或形成气体，例如Ar/H2混合物)中的退火使墨水固化，并允许金属前驱体与硅之间的反应以形成硅化物，同时在其他区域留下金属(例如，除了金属硅化物接触以外的金属)以形成局部互连。在这种处理中，未硅化的硅(例如，在晶体管沟道中)可以在硅化期间被有利地氢化。
更具体而言，在一个方面，可以通过将包含形成硅化物的金属的墨水(此后，“金属前驱体墨水”)选择性地沉积到暴露的硅表面上，来形成硅接触和/或金属(或金属硅化物)互连。可选地，硅表面可以还包括其上的原生氧化物。在其他选择中，也可以将金属前驱体墨水选择性地沉积到与暴露的硅表面相邻的电介质(或其他)层上，以形成金属互连。或者，金属硅化物互连可以形成在图案化的硅表面上。接着将金属前驱体墨水沉积(可选地，选择性地沉积)在图案化的硅上并退火以形成硅化物互连。当沉积墨水以形成图案时，该图案可以与被构造为或适于将各种器件的预定端子彼此连接的局部或金属互连层的图案相对应。电介质层可以包括(掺杂的)玻璃配制物，其中掺杂剂可以包括B、P、As或其他掺杂剂，其浓度足以使掺杂剂扩散到下层的硅中。使金属前驱体墨水干燥以形成硅化物形成金属前驱体，并且将金属前驱体和硅表面加热到预定温度达足以形成硅接触(例如，金属硅化物)的时间长度。可选地，金属前驱体的金属留在电介质区域上，并且可以将导电金属选择性地沉积(例如，通过镀覆)在金属前驱体的金属上。通常，由金属前驱体形成金属发生在导电金属的选择性沉积之前，但是在此处理中硅化物形成可以在任意时间进行(即，在由金属前驱体形成金属之前，在形成金属之后但在导电金属的选择性沉积之前，或者在导电金属的选择性沉积之后)。
在一些实施方式中，可以通过印刷墨水来沉积硅化物形成金属，墨水包含在溶剂中的硅化物形成金属的前驱体。在传统处理中，通过溅射沉积或电子束蒸镀在尖锐台阶上沉积金属可以引起金属中的中断或不连续。但是，在印刷处理中，额外的墨水可以布置在边缘或角部处，或者其他可能使下层变薄的位置，使得存在足够的材料以防止下层的中断或变薄。可以通过在一个或多个期望的位置布置额外的墨滴或更大的滴体积，来在喷墨印刷中供应额外的墨水。在凹版印刷中，可以利用鼓上更大的单元容积来供应额外的墨水。此外，为了避免潜在的电迁移失效，可以对于意在用于高电流密度流的特定特征(例如，电力总线、键合盘、时钟信号线等)印刷额外的墨水。
可以通过本领域公知的各种涂覆或印刷方法来沉积金属前驱体墨水。在美国专利号7,152,804和7,314,513中描述了用于印刷液体金属(前驱体)墨水的技术。在各种实施方式中，通过喷墨印刷来沉积硅化物形成金属的墨水。在特定实施方式中，由选择性地沉积的金属前驱体墨水形成的图案在暴露硅表面上方具有足以在其上形成金属硅化物和保留在金属硅化物上的非硅化金属层两者的厚度。在各种实施方式中，金属前驱体墨水的金属选自由Pd、Pt、Ni、Cr、Mo、W、Ru、Rh、Ti及其合金/混合物组成的组。优选地，该金属是Pd。
金属前驱体墨水配制物中的溶剂和/或其他添加剂在干燥步骤中被去除以形成硅化物形成金属前驱体(不过某些添加剂可以不用完全去除，直到在足以将这种添加剂完全去除的条件下进行加热或退火)。金属前驱体和硅表面可以接着在惰性气氛(其还可以包括还原气体)中加热(例如，固化)，以形成金属硅化物接触。或者或附加地，使墨水干燥和加热形成硅化物的前驱体可以在与暴露硅表面相邻的电介质层上形成互连和/或金属种子层。在优选实施方式中，加热步骤由硅表面上方的金属前驱体的一部分(或基本整个厚度)以及在与金属前驱体接触的硅表面下方的硅层的至少一部分形成了金属硅化物。用于加热金属前驱体的温度范围通常从约100℃到约1000℃，并且这样的加热可以进行从约1秒到约24小时的时间长度。如果需要，可以通过在不同气氛中退火(例如，代替在形成气体中退火，在N2、O2、N2O、O3等中的单独一种或其组合中退火)，来容易地调节金属硅化物接触和金属互连的电阻。在此情况下，电阻值通常对于整个晶片或衬底表面上的全部硅化物接触是基本相同的。相似地，由金属前驱体墨水形成的全部金属互连的电阻值也在整个晶片或衬底表面上基本相同。
可选地，可以通过改变印刷金属的厚度而在单个衬底上实现金属互连和金属硅化物接触的电阻的不同。例如，更厚的金属或更多的金属墨水(例如，通过在特定区域中增大滴的数量、滴体积或墨水体积、和/或减小滴之间的间距来实现)可以印刷在需要更小电阻的区域中。此技术较传统处理的显著优点在于可以在同一处理步骤(例如，印刷)期间将不同的材料厚度置于衬底上。可选地，可以局部改变印刷墨水的接触角度(例如利用预印刷步骤，其适于局部改变衬底的表面能)，使得可以利用同一印刷步骤获得不同的金属高度和线宽度。
在一个变例中，较小量的金属(或较薄的金属)可以印刷到意在用于接触的区域上，使得金属不消耗硅的整个厚度，而较大量的金属(较厚的金属)可以印刷用于互连以维持相对较小的层电阻。此外，可以通过控制印刷在各个区域中的金属的厚度，来独立地控制源极、漏极和/或栅极的接触电阻。如果对于给定的接触区域，执行硅化退火使得金属前驱体在与硅的反应期间被完全消耗，则主要或基本完全由金属硅化物厚度来确定接触电阻。
如果优选，则可以通过印刷覆盖栅极的金属前驱体并与形成源极和漏极接触同时形成硅化物，来减小多晶硅栅极的栅极电阻。以相同方式，可以通过改变印刷金属的图案和/或厚度，来改变整个晶片上的栅极电阻。可选地，可以通过印刷具有足以在硅化反应期间完全消耗多晶硅的厚度的金属前驱体，来使多晶硅栅极完全转变为金属硅化物。以此方式，可以用单个印刷步骤实现在一个衬底上的多个栅极功函数。
在一些实施方案中，在选择性地沉积硅化物形成金属的墨水之前，可以将其中具有一个或多个过孔的电介质层可选地形成在硅层上。在优选实施方式中，电介质层可以包括旋涂掺杂玻璃配制物。此外，如果就在形成(例如，印刷)旋涂掺杂玻璃配制物之前或之后立即沉积(例如，通过印刷)金属前驱体墨水，则掺杂活化和金属硅化物形成处理可以有利地组合成单个退火步骤。
在其他实施方案中，掺杂电介质墨水图案可以印刷到衬底上，并且硅特征(例如，硅岛)可以印刷在其上。金属前驱体墨水可以直接印刷到硅特征上，然后如上所述，退火以形成金属硅化物接触。可以随后通过在单独的退火步骤或者形成金属硅化物的退火步骤中使掺杂剂从掺杂电介质墨水扩散到硅特征中(优选地通过其整个厚度)，来掺杂硅特征。在任一情况下，金属硅化物优选地不消耗硅特征部的整个厚度。
本发明的一个重要方面涉及利用用于两层的金属前驱体墨水在单个印刷步骤中制造接触和互连。此方案减少了处理步骤的数量，并且不需要任何刻蚀步骤。在替代方案中，如果需要不同的金属用于接触和互连线，则可以将印刷金属图案(例如，Pd)用作用于其他金属(例如，Ag、Cu、Ni等)的无电沉积或电镀覆的种子层，以及用于在接触区域中形成金属硅化物(例如，Pd2Si)。可以对金属的厚度和形成硅化物的固化处理进行选择和确定，使得接触区域中的金属不会被全部消耗，同时仍形成良好的硅化物接触。在互连区域和/或接触区域中，附加的金属可以布置在金属种子层上和/或金属硅化物上。附加的退火步骤(例如，后镀覆)可以进一步改善硅化物与镀覆金属之间的电接触。在此处理中，印刷的和固化的金属前驱体膜(例如，用于形成金属和金属硅化物层)不一定是连续的。此外，在印刷金属前驱体墨水之前施加到电介质层的清洁和/或粗糙化步骤可以提高镀覆金属对电介质层的粘附性。
在各种实施方式中，本体导电金属可以选择性地沉积在将金属前驱体墨水镀覆、干燥和退后之后剩余的任何金属上。可以通过将本体导电金属镀覆到剩余金属(即，来自墨水)上，来沉积本体导电金属。镀覆本体导电金属可以包括无电镀或电镀，并且本体导电金属可以选自由Al、Ag、Au、Cu、Pd、Pt、Ni、Cr、Mo、W、Ru、Rh及其合金和/或混合物组成的组。在一些实施方式中，本体导电金属可以在硅化物形成之前或之后镀覆。在其他实施方式中，本体导电金属可以被进一步退火(可选地，在与硅化物形成相同的步骤中)以改善本体导电金属的一种或多种物理/和电特性。
在其他实施方式中，可以在沉积硅化物形成金属墨水之前改变(例如，清洁)暴露的硅表面。在其他实施方式中，可以在选择性地沉积金属前驱体墨水之前，刻蚀其上包括任何原生的氧化物(如果存在的话)的暴露的硅表面和电介质层。在另一个变例中，可以在选择性地沉积金属前驱体墨水之前改变暴露硅表面和/或电介质层的表面能。自然，一种或多种方法可以包括在衬底上形成硅层，以由此提供暴露的硅表面。
本发明还涉及通过首先在衬底上形成图案化掺杂电介质(其中图案化掺杂电介质包含掺杂剂)来制造诸如晶体管之类的电器件的方法。在形成图案化掺杂电介质之后，在图案化掺杂电介质中的相邻结构的至少一部上以及在存在于相邻结构之间的间隙中形成半导体层。然后在半导体层上形成栅极电介质，至少覆盖间隙，并使掺杂剂扩散到半导体层的在掺杂电介质的扩散距离内的区域中。然后在栅极电介质上形成栅极。可选地，掺杂剂可以在形成栅极电介质之前扩散到半导体层中。此后，可以执行形成金属硅化物接触(可选地，金属互连)的方法，以形成电器件。
本发明的其他方面涉及其他电器件(例如二极管)和用于制造所述其他电器件的方法。在一个通用实施方式中，二极管(或其他电器件，例如电容器、电阻器或晶体管)可以包括具有硅表面和作为所述硅表面的至少一部分的金属硅化物层的衬底。与金属硅化物连续的金属种子层以一定图案(例如，以互连层的图案)形成在衬底上或上方。在一些实施方式中，电介质层(如本文所述，其可以被掺杂)可以与硅表面相邻地存在于衬底上，并且其上可以形成种子层。导电金属可以镀覆在金属硅化物层和金属种子层上以形成本体导电金属层(例如，互连)。当互连将晶体管的源极/漏极端子连接到晶体管的栅极时，这样形成的器件通常是二极管。当互连将晶体管的源极/漏极端子彼此连接时，这样形成的器件通常是电容器。当互连将晶体管的一个源极/漏极端子连接到输入信号，将晶体管的另一个源极/漏极端子连接到输出信号，并将晶体管的栅极连接到电源或恒定/基准电压时，这样形成的器件通常是电阻器。
在第二通用实施方式中，二极管(或其他器件)具有在衬底的硅表面上的栅极电介质上(或栅极电介质上方)的栅极。包含掺杂剂的图案化掺杂电介质可以存在于位于提供了硅表面的硅层或特征上方的区域中，并可以基本不存在于将硅表面暴露的区域中。此器件还具有在栅极上和硅表面中(或上)的源极/漏极端子的至少一部分上的金属硅化物层。金属互连或种子层在衬底上(或衬底上方)，与栅极上的金属硅化物层和源极/漏极端子的至少一部分上的金属硅化物层两者均连续，从而在金属互连情况下形成了二极管。在(如本文所述)金属种子层上镀覆本体导电金属层也形成了二极管。还包括形成其他器件的其他变例(例如，如前述段落所述以及在本领域的技术人员的能力内)。
上述二极管和电器件及其变例也可以通过在衬底上的暴露硅表面上形成栅极电介质并接着在栅极电介质上形成栅极来制造。接着，可以在硅表面的至少一部分(其可以是暴露的或可以在其上具有栅极电介质的暴露部分)上形成图案化掺杂电介质，并使掺杂剂扩散到硅的在图案化掺杂电介质的扩散距离内的区域中。将包含硅化物形成金属的墨水印刷在硅表面的至少暴露(掺杂或未掺杂的)部分上。随后使金属前驱体墨水干燥以形成硅化物形成金属前驱体。在由金属前驱体形成金属膜或层之前或之后，将金属前驱体和与其接触的硅表面充分加热以形成金属硅化物层。事实上，如果不制造局部互连，则不需要由金属前驱体形成金属膜或层。在一个变例中，图案化掺杂电介质包括掺杂的旋涂电介质，其中具有空间或开口，空间或开口用于一个或多个包含金属硅化物的带，以将栅极连接到硅的掺杂或未掺杂区域。此外，各种实施方案可以还包括在衬底上或上方形成金属种子层，其中金属种子层与金属硅化物层连续。在这样的实施方式中，金属种子层和/或金属前驱体墨水优选地包括Pd。
在本发明的另一个方面中，公开了一种电器件。通常，电器件包括：衬底，其上具有硅表面；电介质材料，其中具有使硅表面的一部分暴露的过孔；在过孔中的金属硅化物层，其位于硅表面的暴露部分上；以及在电介质材料上的金属种子层，其与金属硅化物层连续，并处于互连的图案中。该器件还可以具有镀覆在金属硅化物层和金属种子层上的导电金属，其形成互连。在各种实施方式中，金属种子层选自由Pd、Pt、Ni、Cr、Mo、W、Ru、Rh、Ti及其合金和混合物组成的组，并且金属种子层可以印刷在电介质材料上。在各种实施方式中，导电金属选自由Al、Ag、Au、Cu、Pd、Pt、Ni、Cr、Mo、W、Ru、Rh及其合金组成的组。
在示例性实施方式中，包含硅化物形成金属的墨水可以印刷在半导体层的暴露(掺杂或未掺杂的)部分上。在使墨水干燥以形成硅化物形成金属前驱体之后，可以充分地加热金属前驱体和包含前驱体的硅表面以形成金属硅化物层。在一些变例中，金属互连前驱体可以由硅化物形成金属墨水印刷在衬底的与半导体层的形成金属硅化物层的部分相邻和连续的区域上，或者在替代方案中，金属互连可以镀覆在由金属互连前驱体形成的金属硅化物层和金属上。
本发明提供了通过由金属前驱体墨水形成硅化物来在电器件中制造与硅层的接触(和可选地，局部互连)的方法。本发明还提供了诸如二极管和晶体管之类的包括这种接触和/或局部互连的电子器件，以及形成这种器件的方法。通过印刷包含硅化物形成金属的墨水以同时形成接触和局部互连，可以减少处理步骤的数量，并可以减少或排除对刻蚀的需要。根据以下对优选实施方式的详细描述，本发明的这些和其他优点将变得清楚。
附图说明
图1A-1C是示出了根据本发明的金属硅化物接触的形成的剖视图。
图2A-2E是示出当印刷并固化的金属前驱体膜不连续时用于形成金属接触和/或互连的方法的俯视图。
图3A-3D是示出当金属硅化物(可选地)团聚并形成接触并且从下方掺杂硅时形成金属接触的方法的俯视图。
图3E是当从下方掺杂硅时根据图3A-3D制造的器件的剖视图。
图4A和4B是示出根据本发明的方法的金属硅化物的形成的剖视图。
图5A-5H是根据本发明的方法制造的晶体管的剖视图。
图6A-6C是示出根据本发明的方法制造的二极管的俯视图。
图7A和7B是制造有根据本发明的金属接触和/或互连的电器件的剖视图。
具体实施方式
现在将详细针对本发明的优选实施方式进行描述。虽然将结合优选实施方式描述本发明，但是将理解的是，它们并非意在将本发明限制于这些实施方式。相反，本发明意在覆盖可以包括在由所附权利要求界定的本发明的实旨和范围内的替代方案、修改方案和等同方案。此外，在以下对本发明的详细描述中，为了提供对本发明的理解而阐述了大量具体细节。但是，本领域的技术人员容易清楚的是，本发明可以在不具有这些具体细节的情况下进行实施。在其他情况下，没有对公知的方法、过程、部件和电路进行详细描述，以避免不必要地模糊本发明的方面。此外，应该理解，本文所述的可能替换和组合并不意在限制本发明。具体而言，并不矛盾的修改方案可以根据期望进行混合和匹配。
在本发明中，术语“沉积”(及其语法变体)意在包括全部的沉积形式，包括毯覆沉积(blanket deposition)(例如，CVD和PVD)、(旋转)涂覆、以及印刷。在将含金属墨水印刷在衬底上的方法的各种实施方式中，印刷可以包括将金属配制物喷墨、凹版印刷、胶印、柔性版印刷、喷涂、狭缝挤压涂覆、挤压涂覆、凹凸涂覆(meniscus coating)、微点涂布和/或笔涂布(pen coating)到衬底上。此外，为了方便和简单起见，术语“部件”、“部分”和“区域”可以互换使用，但是这些术语通常也赋予了本领域可识别的含义。此外，除非从其在本发明使用的上下文中另外指明的，否则术语“已知”、“固定”、“给定”、“特定”和“预定”通常表示理论上可变但通常预先设定且在使用时之后不变的值、量、参数、约束、条件、状态、处理、过程、方法、实践、或其组合。此外，术语“(掺杂)”表示被掺杂或未被掺杂的材料。
为了方便和简单起见，除非上下文清楚地表示其他含义，否则术语“耦合到”、“连接到”、“与......连通”(及其变体)表示直接或间接的耦合、连接或连通。除非上下文另外清楚地表明，否则这些术语通常在本文中可互换使用，并且无论在何处使用这样的一个术语，则该术语也涵盖了其他术语。此外，对于特定材料，术语“基本由......组成”并不排除故意添加的掺杂剂，其可以给予添加了该掺杂剂的材料(或者由这种材料形成的结构或特征)以特定期望(以及潜在显著不同)的物理和/或电属性。
术语“(环)硅烷”表示基本由(1)硅和/或锗以及(2)氢组成并且可以包含一个或多个环结构的化合物或化合物的混合物。术语“杂(环)硅烷”表示基本由(1)硅和/或锗、(2)氢、以及(3)诸如B、P、As或Sb的掺杂原子组成并且可以包含一个或多个环结构的化合物或化合物的混合物，所述掺杂原子可以被常规的烃、硅烷或锗烷取代基取代。此外，结构或特征的“主表面”是至少部分地由特征或结构的最大轴线界定的表面(例如，如果结构是圆形的并具有比其厚度更大的半径，则一个或多个径向表面是该结构的主表面；但是，在结构是方形、矩形或椭圆形的情况下，结构的主表面通常是由两个最大轴线[通常为长度和宽度]界定的表面)。此外，术语“金属前驱体墨水”、“前驱体墨水”、“金属墨水”和“墨水”可以互换地使用以表示硅化物形成金属的墨水。术语“金属前驱体”和/或“前驱体”可以互换地使用以表示硅化物形成金属前驱体。可以根据本发明的各种实施方式制造的电器件的示例包括但不限于晶体管、二极管、电容器、电感器和电阻器。
在本发明中，将钯用作硅化物形成金属是特别有利的，这是因为硅化钯甚至可以在存在原生或化学氧化物(其可以存在于硅表面上)的情况下形成。这对于在其中在硅表面上形成的原生或化学氧化物将干扰并导致接触的传导性不足和/或降低性能的情况下，形成诸如(掺杂或未掺杂的)硅与互连金属之间的欧姆接触之类的结构是较重要的。
本发明的实施方式提供了在单个印刷步骤中沉积(例如，印刷)用于接触和/或局部互连的金属墨水的优点。这减少了通常由本领域公知的方法所需的沉积和其他处理步骤的数量。此外，本发明的许多实施方式不需要刻蚀，这可以减少当将相对昂贵的材料刻蚀掉时发生的大量废料。
以下将针对示例实施方式就各个方面来详细描述本发明。
制造硅接触和/或互连的示例性方法
本发明的第一方面设计制造硅接触和/或互连的方法。图1A-1C图示了用于形成硅接触的示例性方法。图1A示出了一些部分暴露(例如，通过在电介质层200中形成过孔或接触孔300)的硅表面100。金属前驱体墨水(例如，包括硅化物形成金属的前驱体)被选择性地沉积到暴露的硅表面100和电介质层200上。在优选实施方式中，选择性的沉积包括印刷(即，喷墨印刷)。可选地，墨水可以主要印刷在暴露的硅表面100上，仅与相对较小的电介质层200的相邻区域重叠。
通常，金属前躯体墨水配制物可以基本由如下组成：4、5、6、7、8、9、10、11或12族金属盐或金属络合物、一种或多种适于帮助该配制物的涂覆和/或印刷的溶剂、以及可选的一种或多种在将金属盐或金属络合物还原为元素金属或其合金时形成气态或挥发性的副产物的添加剂。在各种实施方式中，硅化物形成金属选自由Pd、Pt、Ni、Cr、Mo、W、Ru、Rh、Ti及其合金或混合物组成的组。在优选实施方式中，硅化物形成金属包括Pd或基本由Pd组成。例如，Pd墨水可以印刷到或者覆盖暴露的硅表面上，然后退火以形成晶体管接触。可选地，由金属前驱体还原的金属可以形成局部互连或用于镀覆本体金属互连的种子层，从而帮助在单个印刷或图案化步骤中形成不同器件或相同部件的端子之间的电连接。在这样的实施方式中，金属前驱体墨水还可以包括本体导体前驱体，例如金属纳米微粒(例如，Ag)和/或一种或多种子金属盐、金属氧化物和/或金属络合物(例如，见美国专利号6,878,184、7,084,276、7,259,100、7,259,101和7,294,449)。
接着使金属前驱体墨水干燥以去除存在于配制物中的任何一种或多种溶剂和/或添加剂，以形成如图1B所示的金属前驱体图案400。在示例性实施方式中，干燥处理包括将涂覆或印刷的金属前驱体墨水加热到足以去除全部一种或多种溶剂的温度和/或时间长度。在其他实施方式中，干燥包括在加热或不加热的情况下在真空中去除一种或多种溶剂。在任何这样的实施方式中，温度可以从30℃到300℃、50℃到200℃或者可以是其中的任意值或任意范围。时间长度可以足以从涂覆或印刷的金属前驱体墨水去除基本全部溶剂和/或基本全部一种或多种添加剂(例如，从1秒到4小时、1分钟到120分钟、或其中任意其他的值的范围)。真空可以从1毫托到300托、100毫托到100托、1-20托、或任意其他的值的范围，并可以由真空泵、吸气器、文氏管等来施加。
在干燥之后，硅化物形成金属前驱体可以被还原以由干燥的金属前驱体形成金属层(例如，图1C中的层410)。例如，包含金属的前驱体膜可以被暴露于还原剂并在从高于环境温度到处于约100-400℃范围内的温度下(取决于金属前躯体和/或衬底)加热。但是，如果不形成互连，则不需要还原金属前驱体。当金属前驱体未被还原时，用于金属前驱体墨水的相同或相似溶剂可以从金属硅化物选择性地去除未反应的金属前驱体。
硅化物形成金属前驱体(或金属(如果金属前驱体被首先还原))和硅表面接着被加热到第一温度达足以形成如图1C所示的硅接触(例如，金属硅化物)500的时间长度。在一些实施方式中，原生的氧化物(未示出)可以在选择性地沉积墨水之前位于暴露的硅表面上。在各种实施方式中，可以在来自金属前驱体墨水的还原金属410上通过电或无电的镀覆来选择性地沉积本体导电金属(未示出)，金属前驱体墨水提供了用于由本体导电金属形成金属互连的种子层。
在示例性实施方式中，沉积硅化物形成金属的步骤包括印刷墨水，所述墨水包括处于溶剂中的硅化物形成金属的前驱体。印刷可以包括将金属配制物喷墨、凹版印刷、胶印、丝网印刷或柔性版印刷、喷涂、狭缝挤压涂覆、挤压涂覆、凹凸涂覆、微点涂布和/或笔涂布到衬底上。但是喷墨印刷是优选的。
图1A示出了电介质层200中的暴露硅表面100的过孔或开口300，墨水可以被印刷到过孔或开口300中。在一些实施方式中，墨水也以与互连相对应的图案被印刷到电介质层200上。在一个示例中，互连是局部互连，其可以将第一器件的一个或多个端子连接到同一器件或相邻器件的一个或多个端子。过孔或开口可以具有从约1微米到约100微米的宽度，或者其中的任意宽度或宽度范围。在优选实施方式中，过孔宽度在从约2微米到约50微米的范围内。
对于其中仅需要金属硅化物接触的特定实施方式，可以仅在暴露硅的预定区域中印刷金属前驱体墨水。可以利用改变一个或多个周围表面的相对表面能的处理来实现对暴露硅表面的选择性润湿。在一个示例中，在选择性地沉积金属前驱体墨水之前，可以使暴露的硅表面以及其上任意原生的氧化物(如果存在的话)在包含水性HF的刻蚀溶剂中刻蚀。优选地，刻蚀溶剂包括稀释的水性HF，或者在替代方案中，缓冲氧化物刻蚀溶剂(例如，水性HF/NH4F)。通过在稀释、浓缩和/或缓冲水性HF中刻蚀衬底表面，暴露光学系统单元2的表面能可以被改变，并且金属前驱体墨水可以优先润湿暴露的硅区域(例如，在硅岛和栅极上)，留下未被改性的区域(例如，电介质层和任意场氧化物)基本不被覆盖。此优先润湿的方法允许金属前驱体墨水(例如，含Pd墨水)覆盖暴露硅表面，确保金属将与硅(例如，在掺杂源是相邻的包含掺杂剂的电介质材料的情况下，掺杂硅)接触。
在第二示例中，可以通过利用碳氟化合物(例如，CF4、C2F6等)和氧(例如，O2、O3、NO2)的气体的组合的等离子体处理来改性衬底表面达例如足以选择性地改变一个暴露表面相对于另一个(例如，硅相对于一种或多种氧化物)的表面能。此等离子体处理也导致暴露硅区域的优先润湿。此用于形成接触(例如通过优先润湿)的方法不受下层硅的掺杂水平的影响，并因此可以优于无电沉积，无电沉积在下层硅未掺杂或者具有相对较低的掺杂水平的情况下具有挑战性。还应该注意，此优先润湿方法允许对印刷对齐和交叠的不严格约束。在此处理流程中，用于互连的金属墨水(例如Ag)可以由金属前驱体墨水印刷在金属上，并且硅化和金属墨水固化步骤可以组合在一个退火步骤中。
在替代实施方式中，以及如以上部分中所述，可以在选择性地沉积金属前驱体墨水之前改变暴露硅表面和/或电介质层的表面能。这样的表面能改变可以包括用表面能改变剂处理暴露硅表面和/或电介质层。用于衬底改性的具体试剂和/或成分可以根据被改变的表面进行调整。例如，诸如六甲基二硅氮烷(HMDS)之类的硅氮烷和诸如氯化三甲基硅烷之类的卤化甲硅烷可以与Si或SiOx表面发生反应并改性该表面。在一些变例中，用表面能改变剂仅处理电介质层，而在其他变例中，处理暴露硅表面和电介质层两者。在一个优选实施方式中，用于改变电介质的表面能(以及用于从硅表面去除原生的氧化物)的试剂包括水性HF。在另一个优选实施方式中(见前段)，通过利用CF4和O2的等离子体处理来改性(或进一步改性)衬底表面。
或者或附加地，可以在沉积硅化物形成金属的墨水之前清洁暴露硅表面。这样的处理可以导致金属前驱体墨水在硅表面上较小的接触角(例如，小至0度)。在示例性实施方式中，通过用酸(例如，水性HF或H2SO4)处理硅表面，用水冲洗衬底，和/或使衬底干燥，来实现清洁。消洗、冲洗和/或干燥步骤可以在预定的温度执行并执行预定的时间长度。例如，可以用水性H2O2或浓缩水性H2SO4/H2O2溶液以约10分钟的时间长度清洁硅或氧化硅表面。可选地，浓缩水性H2SO4/H2O2处理步骤之后可以接着进行10分钟的水性H2O2清洁处理。
通过以HMDS涂覆表面开始(例如通过将HMDS涂层蒸镀到清洁的硅和/或氧化硅表面上来制备)，并接着通过预定时间长度和预定UV功率下的受控UV/臭氧处理来减小HMDS覆盖率，来产生中等接触角(例如，在5与30度之间)。在替代方案中，可以使用预定时间长度和预定RF功率下的受控O2/等离子体处理。另一个用于部分或完全地去除HMDS的方法包括用预定时间长度的H2O2和H2SO4高温浴处理HMDS涂覆表面。这些示例不是限制性的，并可以根据需要用于表面能改变处理和表面处理步骤。
在各种实施方式中，印刷和固化的金属前驱体膜(例如，金属和/或金属硅化物膜)如果在高温退火步骤(例如，在形成气体中高于650℃的温度下)期间形成，则可以是不连续的或团聚的。如果不连续的硅化物用于形成边缘接触，则印刷在硅化物上的金属互连还必须与旋涂(spin-on)掺杂剂(SOD)边缘相邻(或接触)地印刷。这是为了确保金属线与位于掺杂硅(从SOD发生掺杂处)上方的硅化物接触。
图2A-2D示出了金属硅化物层不连续的情况下的示例性实施方式。在图2A中，硅岛1000印刷在衬底上，并且通常通过热氧化(但作为替代也可通过在其上印刷栅极电介质前驱体墨水)，来将栅极电介质(未示出)形成在其上。此外，可以通过本领域公知的CVD方法(例如，PECVD、HDPCVD等)来沉积栅极电介质。硅栅极1200印刷在栅极电介质上或上方。随后将旋涂掺杂剂1300印刷在其上，包括硅岛1000与硅栅极1200之间的交叉的任意区域中，但是硅岛1000和硅栅极1200的端部保留不被覆盖。此后，使旋涂掺杂剂1300干燥并固化。接着，通过使旋涂掺杂剂1300退火，来掺杂与旋涂掺杂剂1300接触并在旋涂掺杂剂1300的扩散距离内的硅栅极1200和硅岛1000。图2B中示出了暴露的、经掺杂的硅1400的所得区域(即，在旋涂掺杂剂1300的扩散距离内)。
优选地，在暴露的硅表面和/或电介质层1300的表面能改变之后，将金属前驱体墨水(例如，包含硅化物形成金属的前驱体)选择性地沉积(例如，通过印刷)在硅栅极1200和硅岛1000的包括掺杂硅1400的区域在内的暴露端部上。使金属前驱体墨水干燥并必要时使其还原以形成在硅栅极1200和硅岛1000的端部上的硅化物形成金属，然后使硅化物形成金属退火以形成金属硅化物1500，如图2C所示。当金属硅化物接触1500形成在掺杂电介质层的边缘处时，它们可以以术语“边缘”接触来表达。如图2D所示，导电金属互连1600形成在金属硅化物1500上，与旋涂掺杂剂边缘相邻(或接触，或略微重叠)。这确保了金属硅化物1500与接触盘(或互连的端部)1600之间的最大接触。在金属硅化物不连续的特定实施方式中，需要将互连印刷到掺杂电介质边缘，如图2D所示。或者，金属盘/互连1600可以偏离旋涂掺杂剂边缘，但如图2E所示与硅化图案化的硅特征的基本全部周表面接触。如果在旋涂掺杂剂或其他电介质层中的开口中形成连续或不连续的硅化物(与图2D和2E所示的边缘接触相反)，则金属盘/互连可以简单地印刷在接触以上，确保用互连金属完全覆盖过孔。以下参照示例性电器件(也见图7A和7B)来讨论这样的实施方式及其变例。
图3A-3D示出了其中金属硅化物可以团聚(或不连续)的示例性实施方式。但是，团聚不是必要的。在图3A中，掺杂电介质2000被印刷在需要掺杂硅的区域中。如图3B所示，接着通常通过印刷硅前驱体墨水，使墨水干燥和使硅前驱体固化，来将硅岛2200形成在掺杂电介质2000上。接着，掺杂剂在高温退火步骤期间从下方的掺杂电介质2000扩散通过硅岛2200的基本整个厚度。如本文所述，栅极电介质2600(见图3)可以被形成在硅岛2200的至少沟道区域上或上方。接着形成高度掺杂的硅或金属栅极2300，与硅岛2200的沟道区域交叉，如图3B所示。在印刷了栅极之后，硅化物形成金属前驱体墨水被印刷到源极和漏极区域，然后干燥、固化并退火以形成金属硅化物区域2400，如图3C所示。因为从下方对岛2200进行掺杂，所以金属墨水可以被印刷并用于在沿着硅岛2200的源极和漏极区域的任何地方形成硅化物，这是因为此方法提供了相对较大的掺杂硅的区域。金属互连2500现在可以被印刷或以其他方式形成在金属硅化物2400上或上方的任意位置，如图3D所示。此方法允许增大印刷金属互连的自由度，因为金属互连不需要如图2D所示印刷到旋涂掺杂剂或层间电介质的边缘。根据此方案制造的器件的剖视图(未按比例绘制)如图3E所示。
在另一个处理流程中，金属硅化物是连续的。例如，在印刷硅岛或栅极的步骤期间，硅墨水也可以被印刷在衬底的需要局部互连的区域中。用于制造硅墨水的合适配制物和方法可以包括一种或多种硅烷、锗烷、硅锗烷、聚硅烷、聚锗烷、聚硅锗烷、和/或硅和或锗纳米微粒。在印刷了用于局部互连的硅烷墨水(与硅岛或栅极同时)之后，掺杂的电介质可以印刷或以其他方式形成在其上，然后可以将金属前驱体墨水沉积在暴露硅区域上(例如，通过旋转涂布、喷涂、或无电沉积)。在硅化退火之后，金属硅化物形成在接触区域中，以及形成在暴露局部互连区域中。自然，此“连续硅化物”处理也适用于在形成硅岛之前形成掺杂电介质层的情形。
在另一个实施方式中，如图4A所示，可以选择性地沉积硅化物形成金属的墨水3400，然后形成硅层3300(例如，在电介质层3200和暴露衬底3100的多个部分上)，以提供暴露硅表面。在这样的实施方式中，衬底3100可以由本领域公知的任意合适的材料构成。例如，衬底可以包括但不限于玻璃(例如，石英)片或条，塑料和/或金属箔、片或板(例如，铝或不锈钢箔；诸如聚碳酸酯、聚乙烯和聚丙烯酯、聚酰亚胺之类的塑料的片或膜，等)，硅晶片等，其全部还可以在其上包括一个或多个缓冲层(例如聚酰亚胺或其他聚合物、硅和/或氧化铝等)。可以通过印刷含硅墨水，然后使含硅墨水干燥并固化，来形成硅层3300。在这样的实施方式中，如果由金属前驱体墨水形成的图案包括互连图案，则含硅墨水可以印刷为包括互连图案的初始图案。此外，初始图案可以还包括一个或多个硅岛。在使硅层3300干燥(和可选地固化)之后，金属前驱体墨水可以被印刷在其上并干燥，以形成金属前驱体层3400。可选地，在硅化之前，可以还原金属前驱体层3400以形成金属膜。图4A的结构可以在一定温度的下加热(例如退火)足以形成金属硅化物互连(例如，图4B的结构3500)的时间长度。
在优选实施方式中，选择性沉积的金属前驱体墨水形成了具有从1微米到约200微米或其中任意的值范围(例如，从2到约100微米)的最小宽度的图案。在各种实施方式中，图案具有从约25纳米到约10微米或其中任意的值范围(例如，从25纳米到约1微米)的最大厚度。在优选实施方式中，图案具有足以在暴露硅表面上形成金属硅化物和剩余的硅化物形成金属的墨水的超过暴露硅表面的厚度。
在各种实施方式中，为了形成硅接触，金属前驱体墨水和硅表面被加热到第一温度达足以形成金属硅化物的时间长度。温度范围可以是从100℃到约1000℃的范围(例如，从约200℃到约700℃，或者其中的任意的值范围，例如从250℃到约400℃)。形成接触和/或互连的加热时间可以从1分钟到约24小时(例如，从2分钟到约240分钟，或者其中任意的值范围，例如从约10到约120分钟)。这样的条件可以允许硅化作为固化步骤(例如，在硅特征的形成期间使硅烷聚合物脱水)或固相结晶步骤(例如，在从550到900℃的温度下，并在一个示例中，在约600℃的情况下)的一部分进行。
在一个实施方式中，加热并由金属前驱体墨水还原金属前驱体还可以在金属前驱体不与暴露硅表面接触的那些区域中形成金属。优选地，金属前驱体在惰性气氛中被加热，惰性气氛还可以包括还原气体。在特定变例中，还原气体包括氢(例如H2)或基本由氢组成。
在一些实施方式中，可以可选地将硅化物形成金属前驱体墨水选择性地沉积到与暴露硅表面相邻的电介质层，以形成互连。在一个优选变例中，在选择性地沉积金属前驱体墨水之前，过孔可以被形成在电介质层中，以使得暴露硅表面暴露。在其它变例中，电介质层包括可以被印刷以形成电介质层的旋涂掺杂玻璃配制物。在特定实施方案(例如，在互连包括金属硅化物的情况下)中，旋涂掺杂玻璃配制物被选择性地印刷成电介质图案中，所述电介质图案使互连图案中和过孔中的暴露硅表面暴露。
在一些变例中，来自不与暴露硅接触的还原金属前驱体的金属可以形成种子层。本体导电金属可以例如通过镀覆选择性地沉积到金属种子层上。镀覆可以包括无电镀，或者在替代方案中，电镀导电金属。在一个实施方式中，无电镀包括将具有硅、其表面上的金属硅化物以及与其相邻的其上具有种子层的电介质材料的衬底浸没在处于从环境温度到85℃的温度下的本体导电金属的盐或络合物的溶液中达足以在种子层上镀覆预定厚度的本体导电金属的时间长度。在通过电镀来沉积金属的变例中，其上具有种子层的衬底浸没在本体导电金属的盐或络合物的溶液中，并且将电势施加到衬底和溶液达足以将预定厚度的本体导电金属镀覆在功能材料上的时间长度。Pd是对于种子层而言尤其有用的金属，因为几乎任何其他金属都可以镀覆到其上。
在各种实施方式中，本体导电金属选自由Al、Ag、Au、Cu、Pd、Pt、Ni、Cr、Mo、W、Ru、Rh以及其合金/混合物组成的组。优选地，本体导电金属是Ag、Au、Cu、Ni、和/或Pd。在一些实施方案中，本体导电金属被退火。退火可以在能够调节硅接触和/或本体导电金属的阻抗的气体环境中进行。在示例性实施方式中，气体环境选自由形成气体、N2、Ar及其混合物组成的组。在各种实施方式中，本体导电金属在至少300℃的温度下退火。在其他实施方式中，退火温度不高于900℃。本体导电金属可以退火达从约1秒到约24小时的时间长度，或者其中的任意时间范围(例如，从约2分钟到约240分钟，10分钟到约120分钟等)。
在一些示例性实施方案中，硅化物形成金属的墨水的多个部分可以具有变化的厚度。例如，墨水的第一部分可以具有第一厚度，墨水的第二部分可以具有第二厚度，其中第一和第二厚度彼此不同。优选地，在需要较小的线电阻或薄膜电阻的情况下，沉积更大量的墨水(例如，更厚的硅化物形成金属)。通常，较少量的金属前驱体墨水被印刷到需要接触的区域上，而较大量的金属前驱体墨水被印刷在图案的互连部分中。墨水以其被选择性地沉积的接触角可以被局部地改变以提供图案中不同的金属高度和/或线宽度。在特定实施方式中，墨水的厚度在各个区域中受到独立控制(例如，对源极、漏极和/或栅极的接触；栅极上形成相对较厚的金属硅化物层、而源极/漏极端子上形成较薄的接触层等)。
在示例性实施方式中，硅化物形成金属前驱体墨水配制物被选择性地沉积到源极和漏极接触区域以及栅极的整体上，并且硅化物与源极和漏极接触同时地形成在栅极上。在这样的实施方式中，栅极可以包括非晶硅和/或多晶硅，并可以通过印刷大到足以在加热步骤期间完全消耗硅的金属前驱体墨水的厚度而被完全转变为金属硅化物。或者，可以通过改变不同栅极上硅化物形成金属的厚度(例如，当多晶硅和/或非晶硅栅极具有大体一致的厚度时)，使栅极具有在衬底(或者衬底的区域或部分)上变化的电阻。在其他实施方式中，可以通过改变用于栅极的硅层的厚度，然后以基本一致的厚度将形成硅的金属沉积在不同的栅极上，使栅极具有在衬底(或者衬底的区域或部分)上变化的电阻。当在衬底上栅极的电阻变化(例如，通过改变金属前驱体层或膜的厚度以及由暴露硅表面上的基本全部金属前驱体形成金属硅化物)时，可以提供具有不同功函数从而具有不同功能性的大量不同晶体管。
在一个实施方式中，墨水的至少一部分(或者使墨水干燥得到的金属前驱体的至少一部分)具有比墨水(或金属前驱体)的至少一个其他部分更大的厚度。在此实施方式中，较大的厚度足以相对于其他一个或多个部分减小线减薄和/或线断裂。
在一些实施方式中，对于作为层间电介质的可能应用，处理流程不依赖于在器件上的掺杂电介质的连续存在。例如，在一个变例中，掺杂剂(例如，在诸如聚酰亚胺之类的聚合物粘合剂或载体以及溶剂中的传统液相掺杂剂)被丝网印刷在暴露硅表面上，并且在活化步骤(例如，高温退火步骤)期间，掺杂剂扩散到硅中。活化步骤温度可以处于从700-1000℃的范围内，并且退火环境(例如，气氛)可以包括在真空或大气压下的N2、O2、形成气体或其组合。在此高温退火期间，丝网印刷的掺杂剂可以被有利地燃烧掉，仅留下的掺杂剂原子或其他掺杂剂源材料以将掺杂剂(P、B、As等)扩散到下层的硅内。可选地，在活化步骤之后留下的任合碳和/或氧残余物可以利用氧等离子体(例如，通过灰化)或利用传统的湿法刻蚀(例如，水性H2SO4/H2O2[比拉(Piranha)]刻蚀)。在此方案中，氧等离子体和湿法刻蚀两者均与晶体管制造工艺兼容；任一处理均不会不利地影响栅极氧化物、硅沟道、或当其包括多晶硅或基本由多晶硅形成时的栅极。在此处理中，硅被掺杂，但是不会有氧化物或层间电介质留下。在替代方案中，在丝网印刷或旋涂掺杂在活化之后保持在位的情况下，可以通过传统处理(例如光刻以及湿法或干法刻蚀)来将其去除，以形成过孔和/或接触开口。此处理对于形成金属硅化物接触而言较有效。
但是，在衬底的表面上不存在氧化物时，不可以选择性地相对于氧化物润湿(掺杂或未掺杂的)硅表面。因此，金属前驱体墨水必须粘附到其被印刷的那些表面。这样，可以在单个步骤中形成接触和互连(或金属种子层)。在需要互连和/或种子层的情况下，可以在形成硅化物之后通过本领域公知的传统方法沉积层间电介质层。接触孔也可以形成在层间电介质中，并且一个或多个金属化层(例如，用于互连)可以如本文所述和/或如本领域公知的那样形成在接触孔中以及层间电介质上。
制造晶体管的示例性方法
本发明的另一个方面涉及制造晶体管的方法，其步骤在图5A-5F中图示。通常，半导体层(例如，硅)4200形成在衬底4100上。随后，如图5B所示，栅极电介质(例如，通过湿法或干法热氧化、气相沉积[例如，CVD、PECVD、HDP-CVD等]或液相沉积形成)4300形成在半导体层上，并且栅极4400被形成在其上。接着将栅极电介质层4300通过栅极4400暴露的部分去除。如图5C所示，掺杂电介质层4500被图案化或毯覆沉积在包括半导体层4200和栅极4400的衬底上。衬底和其上的结构随后被加热以使掺杂剂扩散到半导体层4200的区域中，从而形成源极和漏极端子4210和4220。在现在掺杂半导体层的区域(例如，结构4210和4220)时，半导体层中的沟道区域4230的一部分保留未掺杂。如果栅极4400包括硅，则掺杂剂将从掺杂的电介质4500扩散到栅极4400中，形成如图5C所示的掺杂栅极结构4410。在一些实施方式中，如图5D所示，掺杂的电介质层4500保留在结构上，并且在其中形成过孔4310。或者，可以通过将掺杂电介质印刷为包括过孔的图案，来形成过孔。金属前驱体墨水被沉积到暴露硅表面上以及相邻的电介质层上，并且墨水被干燥以形成硅化物形成金属前驱体4320，如图5E所示。硅化物形成金属前驱体4320接着被固化和/或还原以形成金属互连4350，并且然后，与暴露硅表面(例如，源极/漏极端子4210和4220)接触的(被还原的)硅化物形成金属前驱体被加热以形成硅接触4340，如图5F所示。
在替代实施方式中，可以在沉积金属前驱体墨水之前去除掺杂电介质层4500。在一个变例中，掺杂电介质层4500包括相对易燃的有机材料，例如聚酰胺、丙烯酸树脂、或聚环氧乙烷。在此情况下，图5C中的掺杂电介质层4500可以通过在高温气氛下加热而被“烧除”(如本段起倒数第四段所述)，以将前驱体形成为如图5G所示的结构。或者，可以利用本文所述的方法(例如湿法刻蚀)来去除掺杂电介质层4500。
参照图5G，在替代实施方式中，包含硅化物形成金属的墨水可以印刷在衬底4100的暴露部分以及掺杂源极和漏极端子4210和4220上。墨水被干燥以形成硅化物形成金属前驱体(例如，结构4600和4610)。金属前驱体和与前驱体接触的硅表面(例如，源极和漏极端子4210和4220的部分)可以被退火以形成金属硅化物边缘接触4700和金属互连4620，如图5H所示。在示例性实施方式中，墨水包含硅化物形成金属前驱体和溶剂。优选地，硅化物形成金属前驱体包括Pd。
可选地，层间电介质可以沉积到栅极和半导体层上。包含硅化物形成金属的墨水可以接着印刷在连续半导体层和栅极的通过层间电介质暴露的部分上。附加地，墨水还可以印刷在层间电介质的与半导体层和栅极的暴露区域相邻的区域上，并且印刷之前进行或不进行层间电介质的进一步表面能改变。墨水可以随后被干燥以形成硅化物形成金属前驱体，硅化物形成金属前驱体可以接着被加热以足以在层间电介质上形成金属种子层或互连(附加于形成在半导体层的暴露区域和栅极上的金属硅化物)。
在上述实施方式中，可以通过热氧化来形成栅极电介质。在替代方案中，可以通过印刷或涂覆液相电介质前驱体来形成栅极电介质。在一个变例中，通过将一定图案的含硅和/或锗前驱体的液相墨水印刷到衬底上，来形成连续的半导体层。在这种变例中，硅和/或锗前驱体包括含有氢硅烷、氢锗烷、氢硅锗烷、(环)硅烷、(环)锗烷、(环)硅锗烷、(聚)硅烷、(聚)锗烷、和/或(聚)硅锗烷，和/或硅和/或锗纳米微粒的墨水。
在一个实施方案中，形成栅极的步骤可以还包括形成互连图案。在一些变例中，可以通过在半导体层和栅极电介质上印刷液相硅和/或锗前驱体(例如，含(聚)硅烷和/或(聚)锗烷的墨水)来形成栅极和/或互连图案。如针对先前的实施方式和变例所述，金属互连前驱体可以被印刷，或者金属互连可以镀覆在印刷互连图案(其可以包括印刷金属种子层、金属硅化物层或掺杂半导体层)上。优选地，将金属互连无电镀在金属种子层上。
制造二极管的示例性方法
本发明的其他方面涉及由上述接触和/或互连形成二极管和其他器件。印刷金属墨水可以用于制造耦合接触，其中印刷晶体管的源极和栅极或者漏极和栅极电连接以形成二极管。或者，如以上所解释的，源极和漏极可以电连接以形成电容器。诸如电阻器之类的其他器件如本文所述地形成。可以通过将线圈或螺旋形图案印刷到诸如电路之类的(半)导体特征上的电介质或其他电感表面上，并将根据本发明在其上形成金属硅化物接触的两个硅表面部分(例如，在电介质或其他绝缘层下方的电路中)暴露，来形成电感器。
在此情况下，金属被印刷或选择性地沉积到接触区域上，以及场氧化物和/或层间电介质上，以制造合适的一个或多个连接。如果多晶硅栅极用于二极管布线的薄膜晶体管，则其电阻系数将被减小以提高其工作的频率。为了实现此结果，可以根据图6A-6C来形成二极管。图6A示出了印刷硅岛5100和栅极5200。在图6B中，掺杂电介质层5300可以以预定图案印刷在栅极和源极/漏极区域上，留下用于金属硅化物带的空间或开口5400以将栅极连接到源极/漏极端子。如图6C所示，可以接着在电介质层5300的开口5400中形成金属层5500(例如，通过印刷或毯覆沉积)。通过利用如先前描述的表面能改变，金属墨水将主要或仅润湿或印刷在硅层5100和5200的暴露区域上，留下电介质5300未被覆盖。在硅化步骤完成之后，现在将栅极在多个位置处连接到硅岛的一侧，并且薄膜晶体管用作二极管。利用多个带的优点在于，减小了栅极电阻系数，从而允许二极管以更高的频率工作。以下将更详细描绘在用于形成二极管及其示例性变例的方法中的步骤。
根据通常的方法，栅极电介质形成在衬底上的暴露硅表面(例如，图6A中的5100)上。栅极(例如，图6A中的5200)接着形成在栅极电介质上。接着，包含掺杂剂的图案化的掺杂电介质(例如，图6B中的5300)形成在暴露硅表面的至少一部分上。掺杂剂接着扩散到硅层5100和5200的在图案化的掺杂电介质5300的扩散距离内的区域中。包括硅化物形成金属的墨水被印刷在硅表面的至少暴露的部分上，并随后被干燥以形成硅化物形成金属前驱体。金属前驱体和与金属前驱体接触的硅表面被充分加热以形成金属硅化物层。在除了与暴露硅接触的区域以外的区域中，硅化物形成金属前驱体形成了用作在这种器件中的局部互连的金属。
根据上述通常方法制造的二极管的硅表面可以包括第一硅岛。在一些实施方式中，栅极包括多晶硅，并且加热金属前驱体和硅表面的步骤还将金属前驱体和栅极充分加热以在栅极上形成金属硅化物(和/或形成起始于栅极的金属硅化物)。在优选实施方式中，图案化的掺杂电介质包括旋涂掺杂电介质配制物。在这样的实施方式中，旋涂掺杂电介质形成(或印刷)为其中具有空间或开口的图案，空间或开口用于多个金属硅化物带以将栅极连接到硅的掺杂区域。在示例性实施方式中，硅化物形成金属包括Pd。
示例性二极管
可以根据上述方法形成各种二极管。在一个实施方式中，二极管包括具有硅表面的衬底，并具有在硅表面的至少一部分上的金属硅化物层。二极管还包括位于衬底上或上方的与金属硅化物层连续的金属种子层，并处于互连的图案中。本体导电金属被镀覆在金属硅化物层和金属种子层上，以形成互连。在一些实施方案中，如本文所述的，金属种子层可以被印刷。在示例性实施方式中，金属种子层包括选自由Pd、Pt、Ni、Cr、Mo、W、Ru、Rh、Ti以及其合金和混合物组成的组中的种子金属。但是，Pd是优选地，这是因为几乎全部其他金属可以选择性地镀覆到Pd上。有利的是，金属硅化物包括硅化钯，并且/或者种子金属基本由Pd2Si组成。本体导电金属可以选自由Al、Ag、Au、Cu、Pd、Pt、Ni、Cr、Mo、W、Ru、Rh及其合金组成的组。在优选实施方式中，本体导电金属包括Ag、Au、Cu或Pd。或者或附加地，本体导电金属可以基本由Ag或Cu组成。
在与二极管相关的第二实施方式中，栅极形成在衬底的硅表面上的栅极电介质上或上方。二极管还包括包含掺杂剂的图案化的掺杂电介质。掺杂剂存在于衬底的位于图案化的掺杂电介质下方的区域中，并基本不存在于衬底的通过图案化的掺杂电介质暴露的区域中。二极管具有位于硅表面中或硅表面上的栅极上和源极/漏极端子的至少一部分上的金属硅化物层。金属种子层形成在衬底上或上方，并与栅极上的金属硅化物层和源极/漏极端子的至少一部分上的金属硅化物层两者连续。存在这种通用实施方式的许多变例。例如，硅表面可以包括第一硅特征，并且/或者，栅极可以包括多晶硅。在其他变例中，掺杂电介质包括旋涂掺杂剂，其中具有用于金属硅化物带的空间或开口，金属硅化物带将栅极连接到源极/漏极端子。在优选实施方式中，金属硅化物是Pd硅化物。
示例性电器件
本发明的其他方面涉及由根据本发明的接触和/或互连制造的电器件。如图7A所示，在一个通用实施方式中，电器件包括其上具有硅表面6200的衬底6100，以及具有将硅表面的一部分暴露的过孔6400的电介质材料6300。如图7B所示，器件具有在暴露硅表面6200上、过孔6400中的金属硅化物层6500，并且电器件具有电介质材料上的金属种子层6600，其与金属硅化物层连续。金属种子层处于互连的图案中。器件还具有本体导电金属6700，其镀覆在金属硅化物层和金属种子层上以形成互连。种子层可以选自由Pd、Pt、Ni、Cr、Mo、W、Ru、Rh、Ti及其合金和混合物组成的组。优选地，种子金属包括Pd。在优选实施方式中，金属硅化物是硅化钯和/或种子金属基本由Pd2Si组成。在一些变例中，可以通过印刷(例如，在电介质层上)来形成金属种子层。在示例性实施方案中，本体导电金属选自由Al、Ag、Au、Cu、Pd、Pt、Ni、Cr、Mo、W、Ru、Rh及其合金/混合物组成的组。在优选实施方式中，本体导电金属是Ag、Au、Cu或Pd。
具体实施例
接触和局部互连的形成
金属硅化物作为接触材料的可行性以蒸镀的Pd来举例说明。硅化钯(Pd2Si)的形成克服了硅上的表面氧化物的存在，并形成了与传统旋涂硅膜的较小电阻的欧姆接触，从而减少了对于从硅表面清除污染物的特定清洁处理(例如，溅射处理)的需要。在N2或Ar/H2中300℃的情况下，发生Pd与Si之间的反应，其由x射线衍射、截面SEM以及四点探针测量得到确认。利用Pd2Si和Al互连的功能过孔链(接触)被相似地举例说明。在此情况下的接触电阻是约10-6ohm-cm2。
结论/总结
因此，本发明提供了通过选择性地沉积并随后形成金属硅化物、以及可选地利用相同的选择性沉积处理形成局部互连，来形成接触的方法。本发明还涉及由这种印刷接触和/或局部互连制造的诸如二极管和/或晶体管之类的电器件，并涉及用于形成这种器件的方法。同时印刷用于接触以及用于局部互连的金属墨水减少或排除了传统处理的缺点。例如，此方案行利地减少了印刷步骤的数量并且不需要任何刻蚀步骤。本发明的变例对于需要不同的金属用于互连线的情况提供了灵活性。在这些情况下，印刷金属可以用作用于接触区域中的金属硅化物，以及用于无电沉积或其他金属的种子。
出于解释和描述的目的已经进行了对本发明的具体实施方式的前述描述。它们并不意在穷举或将本发明精确限制为所公开的形式，并且显然在以上教导的情况下可以进行许多改变和变化。为了最佳地解释本发明的原理及其实际应用而选择并描述了实施方式，以从而使本领域的技术人员能够最佳地利用本发明和具有适于预期的具体使用的各种变化的各种实施方式。本发明的范围意在由所附权利要求及其等同方案界定。

Claims (53)

1.一种制造金属硅化物接触的方法，包括以下步骤：
a)将包含硅化物形成金属的墨水沉积到暴露的硅表面上；
b)使所述墨水干燥以形成硅化物形成金属前驱体；以及
c)将所述硅化物形成金属前驱体和所述硅表面加热到第一温度达
足以形成所述金属硅化物接触的时间长度。
2.根据权利要求1所述的方法，其中沉积所述墨水包括选择性地沉积所述墨水以形成图案。
3.根据权利要求2所述的方法，其中所述图案还包括被选择性地沉积到与所述暴露的硅表面相邻的电介质层上的所述墨水。
4.根据权利要求3所述的方法，其中干燥所述墨水和加热所述硅化物形成金属前驱体由所述电介质层上的所述硅化物形成金属前驱体形成了金属互连。
5.根据权利要求3所述的方法，其中干燥所述墨水和加热所述硅化物形成金属前驱体在所述电介质层上形成金属种子层。
6.根据权利要求5所述的方法，还包括以下步骤：将本体导电金属选择性地沉积在所述金属种子层上。
7.根据权利要求6所述的方法，其中选择性地沉积所述本体导电金属包括将所述本体导电金属镀覆到所述金属种子层上。
8.根据权利要求2所述的方法，其中选择性地沉积所述墨水包括印刷所述墨水，并且所述墨水包括所述硅化物形成金属前驱体和溶剂。
9.根据权利要求8所述的方法，其中所述墨水被印刷到电介质层中的过孔或开口中，所述过孔暴露所述暴露的硅表面。
10.根据权利要求8所述的方法，其中印刷包括喷墨印刷。
11.根据权利要求2所述的方法，还包括以下步骤：在选择性地沉积硅化物形成金属的所述墨水之前，在包含水性HF的刻蚀溶液中刻蚀所述暴露的硅表面和所述电介质层。
12.根据权利要求1所述的方法，还包括以下步骤：在沉积所述墨水之前，改变所述暴露的硅表面的表面能。
13.根据权利要求1所述的方法，其中所述暴露的硅表面包括其上的原生的氧化物。
14.根据权利要求1所述的方法，其中所述硅化物形成金属前驱体和所述硅表面在惰性或还原气氛中被加热。
15.根据权利要求1所述的方法，其中所述第一温度从200℃到约700℃。
16.根据权利要求15所述的方法，其中所述时间长度从2分钟到约240分钟。
17.根据权利要求1所述的方法，其中所述硅化物形成金属选自由Pd、Pt、Ni、Cr、Mo、W、Ru、Rh、Ti及其混合物组成的组。
18.根据权利要求17所述的方法，其中硅化物形成金属的所述墨水的金属是Pd。
19.根据权利要求2所述的方法，其中所述电介质层包括掺杂电介质膜，并且所述方法包括：将所述墨水印刷到所述暴露的硅表面的掺杂区域上。
20.根据权利要求1所述的方法，还包括以下步骤：将掺杂电介质墨水印刷到衬底上，将硅特征印刷在所述掺杂电介质上，并且通过使掺杂剂从所述掺杂电介质墨水扩散来掺杂所述硅特征。
21.根据权利要求1所述的方法，还包括以下步骤：将掺杂剂丝网印刷在所述暴露的硅表面上，以及利用烧除处理使所述掺杂剂扩散到硅中。
22.根据权利要求21所述的方法，还包括以下步骤：将层间电介质沉积在所述掺杂的硅表面上，在所述层间电介质中形成接触孔，以及在其上形成金属化层。
23.一种制造器件的方法，包括以下步骤：
a)在衬底的至少一部分上形成半导体层；
b)在所述半导体层上形成栅极电介质；
c)在所述栅极电介质上形成栅极，其中所述栅极和所述半导体层中的至少一者包括元素硅；
d)使掺杂剂扩散到所述半导体层中；
e)将包含硅化物形成金属的墨水沉积到暴露的硅表面上；以及
f)加热所述硅化物形成金属和所述硅，以形成金属硅化物接触。
24.根据权利要求23所述的方法，其中所述墨水包含硅化物形成金属前驱体和溶剂。
25.根据权利要求23所述的方法，其中形成所述半导体层包括将包含硅和/或锗前驱体的墨水以一定图案印刷到所述衬底上。
26.根据权利要求23所述的方法，还包括以下步骤：在使所述掺杂剂扩散之前，将包含所述掺杂剂的掺杂电介质沉积到所述半导体层上。
27.根据权利要求26所述的方法，其中加热所述硅化物形成金属在所述掺杂电介质上由所述硅化物形成金属形成金属互连。
28.根据权利要求26所述的方法，其中加热所述硅化物形成金属在所述掺杂电介质上形成金属种子层。
29.根据权利要求28所述的方法，还包括以下步骤：将本体导电金属选择性地沉积在所述金属种子层上。
30.根据权利要求29所述的方法，其中选择性地沉积所述本体导电金属的步骤包括将所述本体导电金属镀覆到所述金属种子层上。
31.根据权利要求23所述的方法，其中形成所述栅极的步骤包括将包含硅和/或锗前驱体的墨水以一定图案印刷在所述半导体层上。
32.根据权利要求23所述的方法，其中所述栅极包括多晶硅，并且加热硅化物形成金属的所述墨水和所述硅表面的步骤还充分地加热硅化物形成金属的所述墨水和所述栅极，以在所述栅极上成所述金属硅化物层。
33.根据权利要求26所述的方法，其中所述掺杂电介质在其中具有空间或开口，所述空间或开口用于至少一个导电带，以将所述栅极连接到所述半导体层的掺杂区域。
34.根据权利要求28所述的方法，其中所述金属种子层和所述硅化物形成金属包括Pd。
35.一种制造器件的方法，包括：
a)在衬底上形成图案化掺杂电介质，所述图案化掺杂电介质包含掺杂剂；
b)在所述图案化掺杂电介质中的相邻结构的至少一部分以及所述相邻结构之间的间隙上形成连续半导体层；
c)在所述连续半导体层上形成栅极电介质，至少覆盖所述间隙；
d)使所述掺杂剂扩散到所述连续半导体层的在所述图案化掺杂电介质的扩散距离内的区域中；以及
e)在所述栅极电介质上形成栅极。
36.根据权利要求35所述的方法，还包括以下步骤：将包含硅化物形成金属的墨水印刷在所述连续半导体层的暴露部分上。
37.根据权利要求36所述的方法，还包括以下步骤：使所述墨水干燥，并充分加热所述硅化物形成金属和与其接触的硅表面，以形成金属硅化物层，所述连续半导体层和所述栅极中的至少之一包含所述硅表面。
38.根据权利要求35所述的方法，其中形成所述连续半导体层的步骤包括印刷包含硅和/或锗前驱体的墨水。
39.根据权利要求35所述的方法，其中形成所述栅极的步骤包括印刷包含硅和/或锗前驱体的墨水。
40.根据权利要求35所述的方法，还包括以下步骤：将层间电介质沉积到所述栅极和所述半导体层上。
41.根据权利要求40所述的方法，还包括以下步骤：将包含硅化物形成金属的墨水印刷在所述栅极和所述连续半导体层的暴露部分上。
42.根据权利要求41所述的方法，还包括以下步骤：使所述墨水干燥，并充分加热所述硅化物形成金属，以在所述层间电介质上形成金属种子层或互连。
43.一种电器件，包括：
a)衬底，其上具有硅表面；
b)电介质材料，其中具有使所述硅表面的一部分暴露的开口；
c)在所述开口中的金属硅化物层，其位于所述硅表面的暴露部分上；
d)在所述电介质材料上的金属种子层图案，其与所述金属硅化物层连续；以及
e)可选的本体导电金属，其镀覆在所述金属硅化物层图案和所述金属种子层上，形成互连。
44.根据权利要求43所述的器件，其中所述金属硅化物包括硅化钯。
45.根据权利要求43所述的器件，其中所述金属种子层包括选自由Pd、Pt、Ni、Cr、Mo、W、Ru、Rh、Ti及其合金和混合物组成的组的种子金属。
46.根据权利要求43所述的器件，其中存在本体导电金属，并且所述本体导电金属选自由Al、Ag、Au、Cu、Pd、Pt、Ni、Cr、Mo、W、Ru、Rh及其合金组成的组。
47.根据权利要求43所述的器件，其中所述器件是二极管，并且所述金属种子层在所述衬底上，与所述金属硅化物层连续，并处于互连的图案中。
48.根据权利要求47所述的器件，其中所述本体导电金属被镀覆在所述金属硅化物层和所述金属种子层上以进一步形成所述互连。
49.根据权利要求48所述的器件，其中所述种子金属包括Pd。
50.根据权利要求43所述的器件，其中所述器件是二极管，并且所述金属种子层位于栅极上和位于所述硅表面中或所述硅表面上的源极/漏极端子的至少一部分上。
51.根据权利要求50所述的器件，其中所述金属种子层位于所述衬底上或所述衬底上方，与所述栅极上的所述金属硅化物层和所述源极/漏极端子的至少一部分上的所述金属硅化物层两者连续。
52.根据权利要求43所述的器件，其中所述栅极包括多晶硅。
53.根据权利要求52所述的器件，其中所述掺杂电介质包括其中具有空间或开口的旋涂掺杂剂配制物，所述空间或开口用于多个金属硅化物带，以将所述栅极连接到所述源极/漏极端子。
CN200880024999A 2007-07-17 2008-07-17 经由种子印刷和镀覆进行的接触金属和互连金属的印刷 Pending CN101755339A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95997707P 2007-07-17 2007-07-17
US60/959,977 2007-07-17
PCT/US2008/070389 WO2009012423A1 (en) 2007-07-17 2008-07-17 Printing of contact metal and interconnect metal via seed printing and plating

Publications (1)

Publication Number Publication Date
CN101755339A true CN101755339A (zh) 2010-06-23

Family

ID=40260086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880024999A Pending CN101755339A (zh) 2007-07-17 2008-07-17 经由种子印刷和镀覆进行的接触金属和互连金属的印刷

Country Status (6)

Country Link
US (2) US8158518B2 (zh)
EP (1) EP2168165A4 (zh)
JP (2) JP2010533983A (zh)
KR (1) KR101578229B1 (zh)
CN (1) CN101755339A (zh)
WO (1) WO2009012423A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201615A (zh) * 2020-09-09 2021-01-08 长江存储科技有限责任公司 半导体器件的焊盘制造方法及半导体器件制造方法
CN116936475A (zh) * 2023-09-15 2023-10-24 粤芯半导体技术股份有限公司 半导体器件制备方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755339A (zh) * 2007-07-17 2010-06-23 蔻维尔公司 经由种子印刷和镀覆进行的接触金属和互连金属的印刷
US8099707B1 (en) * 2008-03-17 2012-01-17 Kovio, Inc. Field configured electronic circuits and methods of making the same
US7667304B2 (en) * 2008-04-28 2010-02-23 National Semiconductor Corporation Inkjet printed leadframes
US8053867B2 (en) 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
US7951696B2 (en) 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
TWI475581B (zh) * 2008-11-25 2015-03-01 Thin Film Electronics Asa 電容器、形成電容器的方法、具有電容器的裝置及製造與使用該等裝置的方法
US8518170B2 (en) 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
US8324089B2 (en) 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
US8669169B2 (en) * 2010-09-01 2014-03-11 Piquant Research Llc Diffusion sources from liquid precursors
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions
JP5637204B2 (ja) * 2012-12-10 2014-12-10 トヨタ自動車株式会社 シリコンカーバイトウエハの検査方法及び検査装置
JP6508724B2 (ja) * 2013-12-16 2019-05-08 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
WO2016205722A1 (en) * 2015-06-17 2016-12-22 Stc.Unm Metal matrix composites for contacts on solar cells
US12074228B2 (en) 2015-06-17 2024-08-27 Unm Rainforest Innovations Metal-carbon-nanotube metal matrix composites for metal contacts on photovoltaic cells
US9799617B1 (en) 2016-07-27 2017-10-24 Nxp Usa, Inc. Methods for repackaging copper wire-bonded microelectronic die
TWI681447B (zh) * 2017-09-26 2020-01-01 穩懋半導體股份有限公司 耐高溫之化合物半導體基板之背面金屬改良結構
RU2688861C1 (ru) * 2018-03-12 2019-05-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
US11259402B1 (en) 2020-09-08 2022-02-22 United States Of America As Represented By The Secretary Of The Air Force Fabrication of electrical and/or optical crossover signal lines through direct write deposition techniques
JP2024104919A (ja) * 2023-01-25 2024-08-06 タカノ株式会社 シリコン構造体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070107773A1 (en) * 2005-11-17 2007-05-17 Palo Alto Research Center Incorporated Bifacial cell with extruded gridline metallization

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552159B2 (ja) 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH01136373A (ja) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜型半導体装置の製法
JPH02224340A (ja) * 1989-02-27 1990-09-06 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3346284B2 (ja) * 1998-07-06 2002-11-18 松下電器産業株式会社 薄膜トランジスタ及びその製造方法
WO2000002251A1 (en) 1998-07-06 2000-01-13 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display
US6524880B2 (en) 2001-04-23 2003-02-25 Samsung Sdi Co., Ltd. Solar cell and method for fabricating the same
KR100420030B1 (ko) * 2001-04-23 2004-02-25 삼성에스디아이 주식회사 태양 전지의 제조 방법
AU2003252952A1 (en) * 2002-08-06 2004-02-23 Avecia Limited Organic electronic devices
US6911385B1 (en) * 2002-08-22 2005-06-28 Kovio, Inc. Interface layer for the fabrication of electronic devices
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP2005260040A (ja) * 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
US7785922B2 (en) * 2004-04-30 2010-08-31 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP4636921B2 (ja) * 2005-03-30 2011-02-23 セイコーエプソン株式会社 表示装置の製造方法、表示装置および電子機器
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2007139995A (ja) * 2005-11-17 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
US20070169806A1 (en) * 2006-01-20 2007-07-26 Palo Alto Research Center Incorporated Solar cell production using non-contact patterning and direct-write metallization
KR101163791B1 (ko) * 2006-05-16 2012-07-10 삼성전자주식회사 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
US7691691B1 (en) * 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
EP1890322A3 (en) * 2006-08-15 2012-02-15 Kovio, Inc. Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
CN101755339A (zh) * 2007-07-17 2010-06-23 蔻维尔公司 经由种子印刷和镀覆进行的接触金属和互连金属的印刷
US7977240B1 (en) * 2008-02-13 2011-07-12 Kovio, Inc. Metal inks for improved contact resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070107773A1 (en) * 2005-11-17 2007-05-17 Palo Alto Research Center Incorporated Bifacial cell with extruded gridline metallization

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201615A (zh) * 2020-09-09 2021-01-08 长江存储科技有限责任公司 半导体器件的焊盘制造方法及半导体器件制造方法
CN112201615B (zh) * 2020-09-09 2024-04-19 长江存储科技有限责任公司 半导体器件的焊盘制造方法及半导体器件制造方法
CN116936475A (zh) * 2023-09-15 2023-10-24 粤芯半导体技术股份有限公司 半导体器件制备方法
CN116936475B (zh) * 2023-09-15 2023-12-22 粤芯半导体技术股份有限公司 半导体器件制备方法

Also Published As

Publication number Publication date
US8158518B2 (en) 2012-04-17
KR101578229B1 (ko) 2015-12-16
JP2014150277A (ja) 2014-08-21
US20090020829A1 (en) 2009-01-22
JP2010533983A (ja) 2010-10-28
KR20100045968A (ko) 2010-05-04
US20120181636A1 (en) 2012-07-19
EP2168165A1 (en) 2010-03-31
EP2168165A4 (en) 2012-07-04
JP6073829B2 (ja) 2017-02-01
WO2009012423A1 (en) 2009-01-22
US8617992B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
US8617992B2 (en) Method of forming metal silicide contact and metal interconnect
US8822301B2 (en) Profile engineered thin film devices and structures
US8461628B2 (en) MOS transistor with laser-patterned metal gate, and method for making the same
US8796125B2 (en) Printed, self-aligned, top gate thin film transistor
US8304780B2 (en) Printed dopant layers
US7701011B2 (en) Printed dopant layers
JP5331382B2 (ja) 半導体素子の製造方法
US10332686B2 (en) High precision capacitors
CN1328761C (zh) 半导体器件的制造方法
US7619248B1 (en) MOS transistor with self-aligned source and drain, and method for making the same
EP1890322A2 (en) Printed dopant layers
KR101710862B1 (ko) 인쇄된 전자장치를 위한 인쇄-적합 디자인 및 레이아웃
US20140094004A1 (en) Printed Dopant Layers
US7375774B2 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100623