CN101702753B - 固体成像元件和相机系统 - Google Patents

Abstract

本发明涉及一种固体成像元件和相机系统。固体成像元件包括配置为包括按矩阵排列的多个像素的像素单元，以及配置为包括对从所述像素单元读出的像素信号执行模数转换的模数转换单元的像素信号读出单元。像素单元中的像素的每一个像素包括由于划分成光学灵敏度或电荷累积量彼此不同的区域而产生的多个划分像素。像素信号读出单元读出像素中的划分像素的划分像素信号。模数转换单元对读出的划分像素信号执行模数转换，并且将划分像素信号彼此相加来获得一个像素的像素信号。

Description

固体成像元件和相机系统

技术领域

本发明涉及以CCD和CMOS图像传感器为代表的固体成像元件，以及相机系统。 

背景技术

希望实现这样的宽动态范围固体成像元件，通过该元件，即使是在对着诸如汽车头灯的光、球场的照明光或太阳光之类的光进行拍摄的情况中，也可以对细节进行成像，使得高辉度信息不会崩溃(collapse)并且对象图像的低辉度部分不会变得太黑。 

在这样的情况下，关于诸如CCD之类的固体成像元件，例如在日本专利特许2125710号、特开平03-117281号公报、特开平09-205589号公报和特开2004-320119号公报(以下，分别称为专利文件1、专利文件2、专利文件3和专利文件4)中公开了用于扩大动态范围的技术。 

专利文件1公开了这样的示例：通过在CCD等的一个像素中配置灵敏度特性彼此不同的多个区域(小区(cell))并且允许该像素具有输入-输出特性阶梯式变化的所谓的knee特性来扩大CCD的动态范围。 

Knee特性是指通过将指示曝光量和输出电流之间的关系的曲线中的高输入区域的斜度设置为比低输入区域的斜度小而获得的特性曲线。Knee特性通常被用作高辉度信号压缩技术。 

作为改变敏感区域(小区)的灵敏度的方法，例如公开了用于改变元件的孔径比的方法、用于提供光学过滤器(ND过滤器)的方法和改变杂质浓度的方法。 

根据专利文件1，看似该技术也可以应用于CCD以外的XY地址类型成像元件，但是其中没有详细描述。 

专利文件2公开了这样的示例，该示例实现了这样的宽动态范围，使 得即使在诸如球形灯光之类的辅助照明光下仍然能够防止对象图像的崩溃。在该示例中，CCD的感光像素小区中感光灵敏度彼此不同的相邻像素或小区合并成一组，并且一个像素中的各个小区的信号电荷彼此相加，从而获得该像素的信号电荷。 

在这种情况中，例如将具有不同像素面积的小区合并成一组，作为改变感光灵敏度的方案。 

在专利文件3中所公开的技术中，类似地，CCD中的感光像素小区的一个像素划分成灵敏度彼此不同的两个区域，并且同一像素中具有不同灵敏度的区域的信号电荷在垂直寄存器中混合并且被垂直转移。此外，在该技术中，具有不同灵敏度的区域的信号电荷由分类门分类到两个水平转移门中。另外，较高灵敏度侧的信号通过外部信号处理电路被限幅(clip)，并且之后被添加到较低灵敏度侧的信号，从而形成视频信号。 

在这种情况中，输出的视频信号相对于入射光量的特性曲线图是折线图。在该曲线图中，较高灵敏度侧(较低辉度侧)的斜度是急剧的，而较低灵敏度侧(较高辉度侧)的斜度是缓和的。 

专利文献4公开了一种方法，该方法用于解决在包括高灵敏度成像小区和低灵敏度成像小区的成像元件中，RAW图像(原始数据)的数据量因这两种成像小区的数据而很大的问题。 

具体而言，分析关于所捕获的图像的信息，并且自动判定是否需要记录高辉度部分的图像信息。如果判定需要记录高辉度部分的图像信息，则记录高辉度部分的RAW图像数据以及低辉度部分的信息。如果判定不需要记录高辉度部分的图像信息，则不记录高辉度部分的信息而只记录低辉度部分的RAW图像数据。 

一个像素是通过将主感光像素小区(它面积大并且灵敏度高，并且主要使用微透镜的中心部分)和副感光像素小区(它面积小并且灵敏度低，并且配置在微透镜的边缘侧)彼此进行组合而获得的。 

日本专利文件特开2005-278135号公报(专利文件5)公开了这样的CMOS图像传感器，其中列并行ADC(column parallel ADC)的每一个由比较器和增/减计数器组成。该CMOS图像传感器可以在没有诸如加法器 和线存储器装置(line memory device)之类的附加电路的情况下，执行多行的像素数字值的相加运算。 

发明内容

然而，在所述划分像素的相加的情况中，根据与具有和划分像素的面积总和相等的面积的像素不同的信号处理，存在对光感应没有直接贡献的无效区域(死区)。 

因此，从划分得到的个体的小区的面积小于仅将像素划分成4个区时的面积，因此，饱和电子数小于仅将像素划分成4个区时的电子数。因此，散粒噪声相对增大并且个体的划分像素的S/N降低。 

由于在每次划分像素的相加中，也添加了散粒噪声(shot noise)，所以划分像素的相加的结果的S/N也降低。 

此外，用于像素信号的相加处理是模拟信号相加并且灵敏度逐像素不同。这例如造成了饱和值变化并且折点(breakpoint)位置也变化的问题。 

并且，在数字相加的情况中，必须在传感器的外面设置存储器。 

具体而言，在一个像素小区被划分成具有不同灵敏度或累积时间的多个像素小区的相关技术方法中，饱和电荷量Qs逐像素而不同。因此，即使光量相同，相加的结果也逐像素而不同。 

换而言之，在通过将入射光量绘制到横坐标上并且将饱和电荷量Qs绘制到纵坐标上获得的灵敏度曲线(折线图)中，折点位置(纵坐标)在划分像素小区的相加的点处(横坐标)不同。 

期望本发明提供这样的固体成像元件和相机系统，其能够实现像素的输出电子数关于入射光量不变的划分像素的相加，并且允许具有宽动态范围使得：当入射光量小时灵敏度高，当入射光量大时灵敏度低，并且输出不会饱和。 

根据本发明第一实施例，提供了一种固体成像元件，其包括：配置为包括按矩阵排列的多个像素的像素单元，以及配置为包括对从像素单元读出的像素信号执行AD转换的模数(AD)转换单元的像素信号读出单元。像素单元中的像素的每一个像素包括由于划分成光学灵敏度或电荷累积量 彼此不同的区域而产生的多个划分像素。像素信号读出单元读出像素中的划分像素的划分像素信号。AD转换单元对读出的划分像素信号执行AD转换，并且将划分像素信号彼此相加来获得一个像素的像素信号。 

根据本发明第二实施例，提供一种具有固体成像元件和在该固体成像元件上形成对象图像的光学系统的相机系统。该固体成像元件包括：配置为包括按矩阵排列的多个像素的像素单元，以及配置为包括对从像素单元读出的像素信号执行模数(AD)转换的AD转换单元的像素信号读出单元。像素单元中的像素的每一个像素包括由于划分成电荷累积量彼此不同的区域而产生的多个划分像素。像素信号读出单元读出像素中的划分像素的划分像素信号。AD转换单元对读出的划分像素信号执行模数转换，并且将划分像素信号彼此相加来获得一个像素的像素信号。 

根据本发明第三实施例，提供一种固体成像元件，其包括：配置为包括按矩阵排列的多个像素的像素单元，以及配置为包括对从像素单元读出的像素信号执行模数(AD)转换的AD转换单元的像素信号读出单元。像素单元中的像素的每一个像素包括由于划分成多个区域而产生的多个划分像素。像素信号读出单元读出像素中的划分像素的划分像素信号。AD转换单元对读出的划分像素信号执行AD转换，并且将划分像素信号彼此相加来获得一个像素的像素信号。 

在本发明实施例中，划分像素信号是由像素信号读出单元从多个划分像素中读出的，多个划分像素是由于划分成电荷累积量彼此不同的区域而产生的。 

在像素信号读出单元中，读出的各个划分像素信号经过AD转换并且彼此相加，以获得一个像素的像素信号。 

本发明实施例可以实现像素的输出电子数关于入射光量不变的划分像素的相加。因此，该固体成像元件和相机系统可以具有这样的宽动态范围：当入射光量小时，灵敏度高，而当入射光量多时，灵敏度低，并且输出不会饱和。 

附图说明

图1是示出根据本发明实施例的CMOS图像传感器(固体成像元件)的结构示例的示图； 

图2是示出作为像素阵列示例的Bayer阵列的示图； 

图3是根据该实施例的像素划分的概念图； 

图4是示出包括图1的列并行ADC的固体成像元件(CMOS图像传感器)相加处理被执行的位置的示图； 

图5是示出在根据该实施例的CMOS图像传感器中，包括4个晶体管的划分像素的一个示例的示图； 

图6是示出其中多个划分像素共享浮动扩散部件、放大晶体管、选择晶体管和复位晶体管的像素的示例的电路图； 

图7是示出每一个各自具有浮动扩散部件并且共享放大晶体管的多个划分像素的示例的电路图； 

图8是示出多个划分像素被分离成组，并且在每组中共享浮动扩散部件并且由所有划分像素共享放大晶体管的像素的示例的电路图； 

图9A至图9D是用于说明在一个像素的平面中划分成多个区域的方法的示图，其中一个像素被划分成4个划分像素并且使得每个划分像素的灵敏度或累积时间不同； 

图10是示出应用了根据本发明实施例的共享FD系统方形像素划分的特定示例的示图； 

图11A和图11B是与图10正交的截面视图； 

图12是示出应用了利用根据本发明实施例的共享FD将像素划分成条带的方形像素划分的特定示例的示图； 

图13是示出应用了利用根据本发明实施例的个体FD将像素划分成条带的方形像素划分的特定示例的示图； 

图14A和图14B是用相关技术系统和根据本发明实施例的系统之间的特性比较来示出划分像素信号的相加的示图； 

图15是示出相同颜色的滤色器下的一个像素划分成感光灵敏度或累积时间彼此不同的划分像素并且以对于每个划分像素不同的比特精确度来执行A/D转换的示例的示图，其中的示例将较高分辨率指派给光量较小侧并且将较低分辨率指派给光量较大侧； 

图16是示出当每个像素的最低分辨率被设为1，以不同的比特精确度 对划分像素进行A/D转换时可以为各个划分像素设置的比特数的示图，其中示出可以为划分像素设置的分辨率以及总时钟数(假定最低分辨率为1比特)； 

图17A和图17B是示出考虑电子和电压转换效率的正常像素中的划分像素相加中的S/N的仿真结果的示图； 

图18是示出应用了根据本发明实施例的并行驱动方法的划分像素的相加等效电路的结构示例的示图； 

图19A和图19B是示意性地示出与划分像素的相加有关的列AD转换型CMOS图像传感器的结构示例的示图； 

图20是示出根据本发明实施例与CCD传感器相对应的固体成像元件的结构示例的示图； 

图21是示出应用了根据本发明实施例的固体成像元件的相机系统的结构的一个示例的示图。 

具体实施方式

以下将联系附图描述本发明实施例。 

图1是示出根据本发明实施例的包括列并行ADC的固体成像元件(CMOS图像传感器)的构成示例的框图。 

本发明实施例不仅可以适用于CMOS图像传感器，也可以适用于CCD。以下将以CMOS图像传感器为例进行描述。 

如图1中所示，固体成像元件100具有：像素单元110、垂直扫描电路120、水平转移扫描电路130、定时控制电路140和模数转换器(ADC)组150。 

固体成像元件100还具有：数模转换器(DAC)160、放大器电路(S/A)170、信号处理电路180和水平转移线190。 

像素信号读出单元由垂直扫描电路120、水平转移扫描电路130、定时控制电路140、ADC组150和DAC 160组成。 

形成像素单元110是通过按矩阵(在行和列上)排列多个像素而形成的。 

例如采用图2中示出的Bayer阵列等作为像素单元110中的像素阵列。 

在本实施例的像素单元110中，一个像素划分成多个划分像素小区DPC，每个像素小区DPC包括例如由光电二极管形成的光电转换元件。 

具体而言，在包括列并行ADC的固体成像元件(CMOS图像传感器)100中，Bayer阵列的相同颜色的滤色器下的一个像素划分成灵敏度或累积时间彼此不同的多个划分像素小区DPC。 

此外，在像素信号的AD转换和其在列方向上的输出中，从划分像素输出的划分像素信号彼此相加，并且进行AD转换。此时，到AD转换器的输入范围被限幅为小于或等于各个像素的饱和输出电压，使得各个像素的输出值总是某一数字值。 

以下描述将涉及一个像素划分成4个像素小区DPC-A至DPC-D的示例。 

图3是根据本发明实施例的像素划分的概念图。 

图3示出Bayer阵列的情况中的划分方法。在该示例中，相同颜色滤色器下的一个像素被划分成4个小区，并且从该划分得到的各个像素在灵敏度和累积时间上彼此不同。 

在图3中，绿色(G)像素PCG划分成4个像素DPC-A、DPC-B、DPC-C和DPC-D。 

稍后将描述在像素单元110中该像素的结构和划分像素的结构、划分形式等的细节。 

本实施例的固体成像元件100按时间顺序将例如在像素中被放大的划分像素信号发送给垂直信号线，并且由配置在列像素信号读出单元中的ADC组150中的AD转换器(AD转换单元)执行AD转换。 

在随后的用于第二划分像素信号的AD转换操作中，固体成像元件100添加第一AD转换值，并且执行用于第二划分像素的AD转换操作。 

在随后的用于第三划分像素信号的AD转换操作中，固体成像元件100添加第二AD转换值，并且执行用于第三划分像素的AD转换操作。 

在随后的用于第四划分像素信号的AD转换操作中，固体成像元件100添加第三AD转换值，并且执行用于第四划分像素的AD转换操作。 

本实施例的固体成像元件采用这样的划分像素相加方法，其中，由以 列为单位所设置的AD转换器通过该方法对多个划分像素的像素信号进行顺序相加。 

在固体成像元件100中，产生内部时钟的定时控制电路140、控制行地址和行扫描的垂直扫描电路120和控制列地址和列扫描的水平转移扫描电路130被配置为用于顺序读出像素单元110的信号的控制电路。 

ADC组150具有比较器151，每个比较器逐行地将具有因DAC 160产生的参考电压中的阶梯式变化而产生的斜坡波形的参考电压Vslop与经由垂直信号线从像素获得的模拟信号(电位Vsl)进行比较。 

在ADC组150中，ADC被排列在多个列上，每一个ADC由对比较次数进行计数的增/减计数器(以下，简称为计数器)152和保存计数结果的锁存器153组成。 

ADC具有n比特数字信号转换功能并且针对每个垂直信号线(列线)而配置，使得列并行ADC块被形成。 

每个锁存器153的输出连接到例如具有2n比特宽度的水平转移线190。 

此外，配置与水平转移线190相对应的2n放大器电路170以及信号处理电路180。 

在ADC组150中，由逐列配置的比较器151将读出到垂直信号线的模拟信号(电位Vsl)与参考电压Vslop(具有具某一斜度并且线性变化的斜坡波形)进行比较。 

此时，和比较器151一样逐列配置的计数器152进行操作，并且通过斜坡波形的电位Vsl和计数值彼此之间一一对应的变化，垂直信号线的电位(模拟信号)Vsl被转换成数字信号。 

参考电压Vslop中的变化是将电压变化转换成时间变化，并且ADC以某一周期(时钟)对时间进行计数，从而将时间变化转换成数字值。 

在模拟电信号Vsl和参考电压Vslop的交叉点之后，反转比较器151的输出，并且停止到计数器152的输入时钟或将到目前为止被停止输入的时钟输入到计数器152，这样，一次AD转换完成。 

例如，由上述AD转换器执行的划分像素信号相加例如是通过在不对 计数器进行复位的情况下，连续执行对计数器的增/减计数处理来实现的。 

图4是示出在包括图1中的列并行ADC的固体成像元件(CMOS图像传感器)中执行相加处理的位置的示图。 

在图4中，虚线环绕的区域是可以实际执行相加处理的位置。细虚线指示相关技术中的位置，而粗虚线指示与本发明实施例相关的区域。 

在之前所知的用于划分像素信号相加处理的方法中，由诸如DSP之类的信号处理器执行相加处理。 

相对照地，在本实施例中，在AD转换时，计数器152在如上所述执行对4个划分像素信号的AD转换的同时顺序执行相加处理。 

具体而言，像素中放大的划分像素信号按时间顺序发送到垂直信号线，并且由列像素信号读出单元中所配置的ADC组150中的AD转换器(AD转换单元)执行AD转换。 

在随后的用于第二划分像素信号的AD转换操作中，ADC组150中的每个ADC添加第一AD转换值，并且执行用于第二划分像素的AD转换操作。 

在随后的用于第三划分像素信号的AD转换操作中，ADC组150中的每个ADC添加第二AD转换值，并且执行用于第三划分像素的AD转换操作。 

在随后的用于第四划分像素信号的AD转换操作中，ADC组150中的每个ADC添加第三AD转换值，并且执行用于第四划分像素的AD转换操作。 

在上述AD转换时间段结束之后，通过水平转移扫描电路130，锁存器153中所保存的数据转移到水平转移线190并且经由放大器170输入信号处理电路180，这样，通过预定信号处理创建了两维图像。 

以上是本发明实施例的基本结构和功能的描述。 

以下将详细描述作为本实施例的特征结构的像素的结构和划分像素的结构、划分形式、划分像素的相加处理等。 

首先，为了便于理解，以下将描述CMOS图像传感器中的基本的划 分像素的结构的一个示例。 

图5是示出根据本实施例中的CMOS图像传感器中包括4个晶体管的划分像素的一个示例的示图。 

该划分像素DPC1具有例如由光电二极管形成的光电转换元件111。 

图4的划分像素DPC具有以下4个晶体管作为这样一个光电转换元件111的有源元件：转移晶体管112、复位晶体管113、作为放大器的放大晶体管114和选择晶体管115。 

光电转换元件111执行将入射光转换成取决于光量的量的电荷(本示例中，为电子)的光电转换。 

转移晶体管112连接在光电转换元件111和浮动扩散(floatingdiffusion)部件FD之间，并且控制信号Tx经由转移控制线LTx给予转移晶体管112的栅极(转移门)。 

这将从光电转换元件111的光电转换产生的电子转移到浮动扩散部件FD。 

复位晶体管113连接在电源线LVDD和浮动扩散部件FD之间，并且控制信号RST经由复位控制线LRST给予复位晶体管113的栅极。 

这将浮动扩散部件FD的电位复位为电源线LVDD的电位。 

放大晶体管114的栅极连接到浮动扩散部件FD。放大晶体管114经由选择晶体管115连接到垂直信号线116并且利用像素单元外部的恒定电流源形成源极跟随器。 

控制信号(地址信号或选择信号)SEL经由选择控制线LSEL给予选择晶体管115的栅极，并且选择晶体管115被导通。 

在选择晶体管115的导通之后，放大晶体管114放大浮动扩散部件FD的电位并且将取决于该电位的电压输出给垂直信号线116。经由垂直信号线116从各个像素输出的电压输出到作为像素信号读取电路的ADC组150。 

这些操作是在一行上的各个划分像素DPC中同时被执行的，这是因为例如转移晶体管112、复位晶体管113和选择晶体管115的各个栅极是逐行连接的。 

像素单元110中所配置的复位控制线LRST、转移控制线LTx和选择控制线LSEL是针对用于像素阵列的每一行作为一组而配置的。 

由像素驱动电路102驱动复位控制线LRST、转移控制线LTx和选择控制线LSEL。 

也可以将上述结构直接施加于根据本实施例的划分像素小区。 

此外，也可以采用由划分像素小区共享浮动扩散部件FD的结构，作为每个划分像素小区中包括光电转换元件和转移晶体管的结构。 

在这种情况中，划分像素小区被形成为共享作为放大器的放大晶体管、选择晶体管和复位晶体管。 

图6是示出其中多个划分像素共享浮动扩散部件、放大晶体管、选择晶体管和复位晶体管的像素的示例的电路图。 

在包括图6中的多个划分像素DPC-A至DPC-D的像素PC中，针对划分像素DPC-A至DPC-D分别配置光电转换元件111-A至111-D和转移晶体管112-A至112-D。 

转移晶体管112-A至112-D中每一个的一端(例如，漏极)连接到共享的浮动扩散部件SFD。 

转移晶体管112-A的栅极连接到转移控制线LTxA，并且转移晶体管112-B的栅极连接到转移控制线LTxB。类似地，转移晶体管112-C的栅极连接到转移控制线LTxC，并且转移晶体管112-D的栅极连接到转移控制线LTxD。 

复位晶体管113连接在电源电位VDD和共享的浮动扩散部件SFD之间。复位晶体管113的栅极连接到复位控制线LRST。 

放大晶体管114和选择晶体管115在电源电位VDD和垂直信号线116之间串联连接。放大晶体管114的栅极连接到共享的浮动扩散部件SFD，并且选择晶体管115的栅极连接到选择控制线LSEL。 

在该结构中，从划分像素DPC-A至DPC-D中的光电转换元件111-A至111-D的光电转换产生的划分像素信号经由共享的浮动扩散部件SFD转移给作为放大器的放大晶体管114。划分像素信号被放大并且放大后的划分像素信号按时间顺序发送给垂直信号线116。 

此外，也可以采用这样的结构：在每个划分像素小区中包括光电转换元件、转移晶体管和复位晶体管，并且划分像素小区各自具有浮动扩散部件FD。 

在这种情况中，划分像素小区可以形成为共享作为放大器的放大晶体管。 

图7是示出其中多个划分像素每一个各自具有浮动扩散部件并且共享放大晶体管的像素的示例的电路示图。 

在包括图7中的多个划分像素DPC-A至DPC-D的像素PC中，针对划分像素DPC-A至DPC-D分别配置光电转换元件111-A至111-D和转移晶体管112-A至112-D。此外，在划分像素DPC-A至DPC-D中分别配置浮动扩散部件FD-A至FD-D和复位晶体管113-A至113-D。 

选择晶体管115-A连接在浮动扩散部件FD-A和节点ND1之间，并且选择晶体管115-B连接在浮动扩散部件FD-B和节点ND1之间。 

类似地，选择晶体管115-C连接在浮动扩散部件FD-C和节点ND1之间，并且选择晶体管115-D连接在浮动扩散部件FD-D和节点ND1之间。 

转移晶体管112-A的栅极连接到转移控制线LTxA，并且转移晶体管112-B的栅极连接到转移控制线LTxB。类似地，转移晶体管112-C的栅极连接到转移控制线LTxC，并且转移晶体管112-D的栅极连接到转移控制线LTxD。 

复位晶体管113-A的栅极连接到复位控制线LRSTA，并且复位晶体管113-B的栅极连接到复位控制线LRSTB。类似地，复位晶体管113-C的栅极连接到复位控制线LRSTC，并且复位晶体管113-D的栅极连接到复位控制线LRSTD。 

选择晶体管115-A的栅极连接到选择控制线LSELA，并且选择晶体管115-B的栅极连接到选择控制线LSELB。类似地，选择晶体管115-C的栅极连接到选择控制线LSELC，并且选择晶体管115-D的栅极连接到选择控制线LSELD。 

放大晶体管114连接在电源电位VDD和垂直信号线116之间。放大 晶体管114的栅极连接到节点ND1。 

在该构成中，从划分像素DPC-A至DPC-D中的光电转换元件111-A至111-D的光电转换产生的划分像素信号转移给浮动扩散部件FD-A至FD-D。通过浮动扩散部件FD-A至FD-D，划分像素信号经由选择晶体管115-A至115-D被进一步转移给作为放大器的放大晶体管114。划分像素信号被放大，并且放大后的划分像素信号按时间顺序发送给垂直信号线116。 

此外，也可以采用这样的结构，其中，一个像素的多个划分像素分离成多个组，并且逐组共享浮动扩散部件FD。 

在这种情况中，也可以：在每个分离组中共享复位晶体管和选择晶体管，而放大晶体管由所有划分像素共享。 

图8是示出其中多个划分像素分离到组中，并且在每个组中共享浮动扩散部件而放大晶体管由全部划分像素共享的像素的示例的电路图。 

在该示例中，4个划分像素DPC-A、DPC-B、DPC-C和DPC-D分离成两组。 

具体而言，划分像素DPC-A、DPC-B分离到第一组GRP1中，而划分像素DPC-C和DPC-D分离到第二组GRP2中。 

在图8中的第一组GRP1中的划分像素DPC-A、DPC-B中，配置光电转换元件111-A和111-B以及转移晶体管112-A和112-B。 

转移晶体管112-A和112-B的每一个的一端(例如，漏极)连接到共享的浮动扩散部件SFD1。 

转移晶体管112-A的栅极连接到转移控制线LTxA，并且转移晶体管112-B的栅极连接到转移控制线LTxB。 

在图8中的第二组GRP2中的划分像素DPC-C和DPC-D中，配置光电转换元件111-C和111-D以及转移晶体管112-C和112-D。 

转移晶体管112-C和112-D的每一个的一端(例如，漏极)连接到共享的浮动扩散部件SFD2。 

转移晶体管112-C的栅极连接到转移控制线LTxC，并且转移晶体管112-D的栅极连接到转移控制线LTxD。 

复位晶体管113-1连接在电源电位VDD和共享的浮动扩散部件SFD1之间。复位晶体管113-1的栅极连接到复位控制线LRST1。 

复位晶体管113-2连接在电源电位VDD和共享的浮动扩散部件SFD2之间。复位晶体管113-2的栅极连接到复位控制线LRST2。 

选择晶体管115-1连接在共享的浮动扩散部件SFD1和节点ND2之间，而选择晶体管115-2连接在共享的浮动扩散部件SFD2和节点ND2之间。 

选择晶体管115-1的栅极连接到选择控制线LSEL1，并且选择晶体管115-2的栅极连接到选择控制线LSEL2. 

放大晶体管114连接在电源电位VDD和垂直信号线116之间。放大晶体管114的栅极连接到节点ND2。 

在该结构中，从划分像素DPC-A至DPC-D中的光电转换元件111-A至111-D的光电转换产生的划分像素信号转移给共享的浮动扩散部件SFD1和SFD2。通过共享的浮动扩散部件SFD1和SFD2，划分像素信号经由选择晶体管115-1至115-2被进一步转移给作为放大器的放大晶体管114。划分像素信号被放大，并且放大后的划分像素信号按时间顺序发送给垂直信号线116。 

如上所述，各种方式可以用作在一个像素的平面内划分成多个区域的方案。这些方式被粗略分成两类：共享浮动扩散(由4个像素共享)系统(以下，称为共享FD系统)和个体浮动扩散系统(以下，称为个体FD(individual FD)系统)。 

图9A至9D是用于说明在一个像素的平面内划分成多个区域的方法的示图。 

图9A示出在共享FD系统中划分成4个方形的示例。图9B示出在个体FD系统中划分成4个方形的示例。图9C示出在共享FD系统中划分成4个条带形的示例。图9D示出在个体FD系统中划分成4个条带形的示例。 

尽管在这里省略了详细描述，但是将在与平面正交的方向上具有不同灵敏度的感光层和半导体层(PN结)进行叠加也可以称为广义上的像素 划分。 

通过以下方法可以改变划分像素的灵敏度：改变元件的孔径比；允许感光区域上的绝缘膜具有光学过滤特性；以及改变基板中的杂质浓度。 

图9A至图9D分别示出一个像素划分成4个部分的示例。在这些示例中，除了存在划分后的感光区域PA、PB、PC和PD以外，还存在对光感应没有直接贡献的无效区域(死区)IVL。 

该区域IVL是用于将划分后的小区彼此电隔离使得可以防止划分后的小区中累积的像素电荷泄露并且彼此干扰的空间(沟道截断(channelstop))。根据需要在该区域IVL中提供用于信号处理的互连。 

以下将更详细地描述像素划分。 

图10是示出应用了根据本发明实施例的共享FD系统的方形像素划分的特定示例的示图。 

图11A和图11B是与图10正交的截面图。图11A是沿图10中的线A1-A2的截面图，而图11B是沿图10中的线B1-B2的截面图。 

图10是示出与上述用于具有Bayer阵列的CMOS图像传感器中一个Bayer模式单元中的一个像素的像素划分相对应的像素PC的平面图。该像素PC是利用图9A中所示的共享FD的方形划分的应用示例。 

在图10中所示的共享FD系统中，可以在浮动扩散部件FD中执行信号混合(实质上是转移和相加)。 

在本实施例中，使得从各个划分像素DPC-A至DPC-D读出的信号的定时彼此不同，从而按时间顺序将信号读出到共享浮动扩散部件SFD，并且在AD转换时执行信号相加。 

在图10和图11中，具有不同感光灵敏度的4个光电转换和电荷累积区域，即，划分像素DPC-A、DPC-B、DPC-C和DPC-D被配置为环绕源极。 

以绝缘层ISL和电极互连层为中间媒介在各个像素区域上配置相同颜色的滤色器CFL。 

在颜色滤色器CFL上配置感光灵敏度或遮光度彼此不同的光衰减膜OATT-A、OATT-B、OATT-C和OATT-D。例如，在各个划分像素的区 域DPC-A、DPC-B、DPC-C和DPC-D上配置具有不同透过率的遮光膜以使得感光灵敏度彼此不同，并且感光灵敏度被设置为满足关系：DPC-A＞DPC-B＞DPC-C＞DPC-D。注意，不是必须针对具有最高感光灵敏度的划分像素DPC-A配置光衰减膜(例如，遮光膜)。 

此外，如图10和图11A和图11B中所示，各个划分像素区域通过(本示例中，P类型的)沟道截断CHSTP而彼此隔离，使得电荷可以在每个小区中累积。 

在硅基板上配置与以绝缘层为中间媒介的相同颜色的滤色器CFL，在各个像素区域上配置滤色器CFL上的具有不同透光率的遮光膜。 

图11A示意性地示出在单晶硅单元(cell)中如何因依赖光衰减膜特性的光电转换而产生电荷。在该示例中，最左边的单元中的电荷量最大，而最右边的单元中的电荷量最小。 

图11B示出在信号电压施加到读出门电极RGT时，该单元中产生的电荷是如何被读出到共享的浮动扩散部件SFD的。 

在图10和图11A和图11B中，FDEL标注共享的浮动扩散部件SFD的FD电极，RGT-A至RGT-D标注读出门电极，并且CHSTP标注沟道截断。 

在各个划分后的区域的半导体单元中，执行依赖入射光量的光电转换。此外，响应于门读出信号，取决于所产生的电荷的量的电信号经由配置在示图中央的FD区域被读出到该像素的外部。 

在该示例中，根据遮光特性，划分像素DPC-A、DPC-B、DPC-C和DPC-D的信号量依次减小。 

图12是示出利用根据本发明实施例的共享FD将像素划分成条带的方形像素划分的特定示例。 

在图12中，用易于理解的相同的符号指示与图10和图11A以及图11B中相同的组件和功能部件。 

图12是示出如图10的与用于具有Bayer阵列的CMOS图像传感器中的一个Bayer模式单元中的一个像素的像素划分相对应的像素的平面图。在该像素中，采用共享FD系统并且以条带的方式配置划分像素区域。 

在各个像素区域上配置具有不同透过率的光衰减膜OATT-A、OATT-B、OATT-C和OATT-D。在划分像素DPC-A、DPC-B、DPC-C和DPC-D上分别配置光衰减膜OATT-A、OATT-B、OATT-C和OATT-D。此外，设置光学灵敏度以满足以下关系：DPC-A＞DPC-B＞DPC-C＞DPC-D。 

通过光电转换在各个划分像素区域中产生的光载流子由于各个像素区域中所配置的读出门电极RGT-A、RGT-B、RGT-C和RGT-D的操作被读出到共享的浮动扩散部件SFD。 

在该示例中，改变了共享的浮动扩散部件SFD中所配置的FD电极FDEL的位置。具体而言，例如，如图中所示，它被配置在共享的浮动扩散部件SFD中最左边的划分像素DPC-A的正下方。由于该结构，信号提取的位置与划分像素DPC-A最近而与划分像素DPC-D最远。 

如果利用共享的浮动扩散部件SFD中的扩散区域的电容，则将电衰减效果(衰减器)添加到光衰减操作，这是因为电信号的幅度依赖离像素区域的距离而改变。 

即，增强了灵敏度特性的斜度的变化的灵活性。 

图13是示出应用了利用根据本发明实施例的个体FD将像素划分成条带的方形像素划分的特定示例的示图。 

图13的示例和图12的示例在与光灵敏度相关的结构上基本上相同，但是在以下几点上不同。 

具体而言，图13的示例和图12的示例的不同在于：在图13的示例中，针对划分像素DPC-A、DPC-B、DPC-C和DPC-D分别配置浮动扩散部件FDa、FDb、FDc和FDd。 

在本示例中，在包括列并行ADC的固体成像元件(CMOS图像传感器)100中，具有Bayer阵列的相同颜色的滤色器下的一个像素被划分成灵敏度或累积时间彼此不同的多个划分像素小区DPC。 

此外，在像素信号的AD转换和其在列方向上的输出中，从划分像素输出的划分像素信号彼此相加并且经历AD转换。此时，到AD转换器的输入的范围被限幅使得总是小于或等于各个像素的饱和输出电压，使得各个像素的输出值可以总是某一数字值。 

以上是对像素划分的特定示例的描述。 

以下将描述根据本实施例的AD转换器中划分像素信号的相加处理。 

图14A和图14B是示出利用相关技术系统和根据本发明实施例的系统之间的特性比较来示出划分像素信号的相加的示图。 

图14A是示出相关技术系统的划分像素信号的相加的结果的示图。 

在图14A的情况中，利用像图10或图12中所示的那样的结构来驱动划分像素，从而从具有不同灵敏度的划分像素将信号读出到共享的浮动扩散部件SFD并且在共享的浮动扩散部件SFD中的信号相加之后将所述信号输出到信号线。 

图14A示出检测结果和划分像素的饱和电荷量相对到该像素的入射光的量的曲线图。在该相加方法中，实现了knee特性。 

然而，由于信号相加是在共享的浮动扩散部件SFD中执行的，并且到AD转换器的输入的范围被限幅为小于或等于各个像素的饱和输出电压，所以由于制造过程的原因，饱和电荷量Qs因各个像素而不同。 

这导致一个缺点：如与理想曲线相对应的虚线和与实际特性相对应的实线所指示的，相加结果也不同。 

图14B是示出通过根据本发明实施例的系统获得的相加结果的示图。 

在该系统中，不是基于饱和电荷量Qs而是基于列AD转换器的输出代码来执行检测。图14B示出检测的结果。 

如示图所示，针对各个划分像素饱和时的列AD转换器的输出电子数，将限幅点适当地设置在任何划分像素的饱和之前获得的电子数。 

从而，针对各个划分像素均等地设置输出电子数。 

因此，如图14B中所示实现了不变的相加结果。 

换而言之，即使像素的饱和电荷量变化，使用该新颖的相加系统也总是可以提供不变的灵敏度特性。 

以下将描述AD转换的比特精确度。 

图15是示出具有不同的比特精度的划分像素的A/D转换的示例的示图。 

具体而言，在图15的示例中，相同颜色的滤色器下的一个像素被划 分成感光灵敏度或累积时间彼此不同的4个划分像素，并且以针对每个划分像素的不同的比特精度来执行A/D转换。 

例如，当故意将较高的分辨率和较低的分辨率分别指派给光量较少侧和光量较大侧时，如图15中所示，从光量较少侧向光亮侧较大按4比特、3比特、3比特和2比特的顺序设置分辨率。 

图16是示出假定每个像素的最低分辨率为1比特，当划分像素经历具有不同比特精确度的A/D转换时，可以为各个划分像素设置的比特数。 

图16的右端示出用于4个划分像素的时钟总数。如最后一行中所示，当各个分辨率被设置为4比特、3比特、3比特和2比特时，总的时钟数是36，这是最小的时钟数。 

图17A和图17B是示出考虑了电子和电压转换效率的正常像素中的划分像素的相加中的S/N的仿真结果的示图。 

图17B是放大示出信号量较少侧的结果的示图。 

在图17A和图17B中，当将饱和信号量定义为100，将信号量绘制在横坐标上，S/N绘制在纵坐标上时，关于像素相加的结果与由粗实线指示的特性曲线相对应，而关于正常像素的结果与由虚线和点划线B指示的曲线相对应。 

当光量在从少量到中量的范围以内时，像素相加中的S/N低于未被执行划分的正常像素中的S/N。然而，当光量大于中量时，存在像素相加的曲线图急剧上升的3个点，示出S/N增强了。 

以下是其理由。具体而言，在AD相加的情况中，在划分像素饱和(限幅点)的定时处，停止AD转换。因此，在执行第二像素相加的定时处，在第二像素相加中不反映第一像素的散粒噪声(shot noise)。 

类似地，在第三次相加中不携带第二像素的散粒噪声，在第四次相加中不反映第三像素的散粒噪声。因此，在相加的定时处，S/N值跳跃并且突然被增强，这是新颖的现象。 

作为AD转换时的相加方法，采用这样的方法：在AD转换在限幅点处被停止之后执行各个划分像素信号的相加。因此，该方法除了可以适用 像图6中示出的那样的按时间顺序的驱动方法以外，也适用像图18中示出的那样的并行驱动方法。 

在并行驱动的情况中，在各个像素的信号的放大之后的限幅点处停止列AD转换，并且因此该像素的散粒噪声不会被携带到下一次相加中。因此，可以实现像图17A中由粗实现A指示的那样的S/N特性曲线。 

图18是示出应用了根据本发明实施例的并行驱动方法的划分像素的相加等效电路的结构示例的示图。 

图18是图13中所示的Bayer阵列CMOS图像传感器中的感光像素单元的等效电路示图。 

在该系统中，不是在该像素单元中而是在列像素读出单元中放大浮动扩散部件FD中检测到的信号。 

在具有不同感光特性的4个像素区域中检测到的信号经由各个浮动扩散部件FD并行输出到4个信号线116-1至116-4，并且在放大器AMP1至AMP4中并行地进行放大，并且在转换器ADC1至ADC4中并行地进行AD转换。 

来自具有不同感光特性的多个像素区域的信号在经过ADC中的相加处理之后被输出。 

在以上描述中，以包括列并行ADC的固体成像元件(CMOS图像传感器)为例描述了划分像素的相加信号处理。 

作为这样的所谓的列AD转换型CMOS图像传感器的划分像素的相加信号处理，例如也可以采用以下两种方法。 

图19A是示意性地示出与划分像素的相加有关的列AD转换型CMOS图像传感器的结构示例的示图。 

在图19A中，相同颜色的滤色器下的一个像素被划分成4个划分像素，并且使得感光灵敏度或累积时间对于每个划分像素不同。像素信号经由共享的浮动扩散部件FD被顺序读出到同一信号线。此外，在每一列上设置的CDS电路200中执行噪声处理，并且逐行在该列的外面执行A/D转换。 

图19B是示意性地示出与划分像素的相加有关的列AD转换型CMOS图像传感器的另一结构示例的示图。 

在图19B的示例中，相同颜色的滤色器下的一个像素被划分成4个划分像素，并且使得感光灵敏度或累积时间对于每个划分像素不同。像素信号经由共享的FD被顺序读出到同一信号线，并且，在每一列上设置的CDS电路200中执行第一噪声处理。 

以下，由在每一列上设置的A/D转换器220将模拟信号转换成数字信号，并且由每一列上设置的CDS电路230执行第二噪声处理，从而去除A/D转换中产生的数字噪声。 

在以上描述中，以本发明实施例应用于CMOS图像传感器为例。然而，本发明实施例也可以适用CCD传感器。 

图20是示出根据本发明实施例与CCD传感器相对应的固体成像元件的结构示例的示图。 

图20的固体成像元件具有沿着行(垂直)方向和列(水平)方向按矩阵排列的多个传感器部件(光电转换元件)311，每个传感器部件311将入射光转换成具有取决于入射光量的电荷量的信号电荷以累积信号电荷。 

固体成像元件具有多个垂直转移寄存器312，每个垂直转移寄存器312被配置在各个传感器部件311的垂直列的各个列上，并且经由读出门部件(未示出)将从各个传感器部件311读出的信号电荷进行垂直转移。成像区域313由传感器部件311和垂直转移寄存器312形成。 

传感器部件311采用Bayer阵列，并且每个像素被划分成划分像素DPC，作为多个(例如，4个)具有不同灵敏度的区域。 

垂直转移寄存器312由例如3相位或4相位垂直转移脉冲驱动以用于转移，并且将信号电荷作为在垂直方向从传感器部件311读出的划分像素信号以与一个扫描行(一行)相对应的部分为单位、在水平消隐周期的部分中顺序地进行转移。 

在示图中，水平转移寄存器314配置在成像区域313下面。作为与一行相对应的划分像素信号的信号电荷被顺序地从多个垂直转移寄存器312的每一个中转移到水平转移寄存器314。 

水平转移寄存器314由例如3相位或4相位垂直转移脉冲驱动以用于转移，并且在水平消隐周期之后的水平扫描周期中在水平方向上顺序地将自多个垂直转移寄存器312转移的、与一行相对应的信号电荷进行转移。 

例如具有浮动扩散放大器结构的电荷检测器315配置在转移目的地侧的水平转移寄存器314的一端处。 

电荷检测器315具有经由水平输出门部件对从水平转移寄存器314提供的信号电荷进行累积的浮动扩散部件FD。电荷检测器315包括用于释放信号电荷的复位漏极(RD)和配置在浮动扩散部件FD和复位漏极之间的复位栅极(RG)，尽管未在附图中示出。 

在电荷检测器315中，对复位漏极施加预定的复位漏极电压，并且以信号电荷的检测周期对复位栅极施加复位脉冲。 

浮动扩散部件FD中所累积的信号电荷转换成信号电压并且作为CCD输出信号CCDout经由输出电路引导至CDS电路320。此外，在ADC 330中执行各个划分像素信号的AD转换和相加处理。 

如上所述，在本实施例中，在一个像素中配置感光特性或累积时间彼此不同的多个区域(划分像素)，并且多个区域的像素信号被发送给垂直信号线并且在列单元中设置的AD转换单元中彼此相加。 

此时，到AD转换器的各个像素信号的输入的范围被设置为小于或等于各个划分像素的饱和输出电压。 

因此，本实施例可以实现以下优点。 

可以实现在光量小时具有高灵敏度时并且具有高辉度信息压缩特性的宽动态范围固体成像元件的像素。 

此外，外部存储器不必与现有数字相加不同。 

在模拟相加中所涉及的折点(breakpoint)的变化也没有了，折点是作为相加对象的任何像素饱和处的点。 

S/N在折点(作为相加对象的任何像素饱和处的点)处增强了，并且，当辉度大于或等于中间辉度时，可以实现大于或等于未经划分的像素的S/N的S/N。 

此外，在不增加很多处理数的情况下可以实现划分像素结构。 

并且，也可以采用允许切换到读出的结构，其中，各个划分像素被独立地读出以获取与说明书对应的高分辨率的图像。 

具有这些优点的固体成像元件可以用作数字相机和视频相机中的成像装置。 

图21是示出应用了根据本发明实施例的固体成像元件的相机系统的结构的一个示例的示图。 

如图21中所示，相机系统400包括应用了根据本实施例的CMOS图像传感器(固体成像元件)的成像装置410。相机系统400还包括用于将入射光引导到成像装置410的像素区域(形成对象图像)的光学系统，例如用于将入射光(图像光)聚焦到成像平面的透镜420。相机系统400还包括用于驱动成像装置410的驱动电路(DRV)430和用于处理来自成像装置410的输出信号的信号处理电路(PRC)440。 

驱动电路430具有产生包括用于驱动成像装置410中的电路的启动脉冲和时钟脉冲的各种定时信号的定时产生器(未示出)，并且通过预定的定时信号来驱动成像装置410。 

信号处理电路440对来自成像装置410的输出信号执行诸如CDS之类的信号处理。 

从信号处理电路440的处理产生的图像信号记录在诸如存储器之类的记录介质中。记录介质中所记录的图像信息作为硬拷贝由打印机等输出。此外，从信号处理电路440的处理产生的图像信号作为运动图像显示在例如由液晶显示器形成的监视器上。 

如上所述，通过将上述如图像装置410的图像元件100合并到诸如数字照相机之类的成像设备中可以实现低功耗、高精度相机。 

本申请包含2008年7月18日在日本专利局递交的日本优先权专利申请JP 2008-187026中所公开的主题相关的主题，通过引用将其全部公开结合于此。 

本领域技术人员应当理解，根据设计需要和其它因素可以有各种修改、组合、子组合和更改，只要它们在所附权利要求及其等同物的范围以内即可。 

Claims (15)

1.一种固体成像元件，包括：

像素单元，配置为包括按矩阵排列的多个像素；以及

像素信号读出单元，配置为包括模数转换单元，所述模数转换单元对从所述像素单元读出的像素信号执行模数转换，其中，

所述像素单元中的每一个像素包括由于划分成光学灵敏度或电荷累积量彼此不同的区域而产生的多个划分像素，

所述像素信号读出单元读出所述像素中的各划分像素的划分像素信号，并且

所述模数转换单元对读出的各划分像素信号执行模数转换，并且将所述划分像素信号彼此相加来获得一个像素的像素信号，其中到所述模数转换单元的各个划分像素信号的输入的范围被设置为小于或等于各个划分像素的饱和输出电压，使得各个划分像素的模数转换输出值分别是确定的不变数字值。

2.根据权利要求1所述的固体成像元件，其中，

所述像素信号读出单元按时间顺序将所述各划分像素的划分像素信号读出到信号线，并且

所述模数转换单元对经由所述信号线输入的划分像素信号执行模数转换，并且在下一个划分像素信号的模数转换中顺序执行以下处理：加上之前的模数转换值，并且执行所述下一个划分像素信号的模数转换。

3.根据权利要求2所述的固体成像元件，其中，

包含所述多个划分像素的所述像素包括多个光电转换元件、对所述各划分像素公共形成的共享的浮动扩散部件、以及对所述各划分像素公共形成的放大器，其中每个光电转换元件被设置在所述划分像素当中的相应一个划分像素中，并且

所述像素信号读出单元将从所述各划分像素中的所述光电转换元件的光电转换产生的划分像素信号经由所述共享的浮动扩散部件转移到所述放大器，并且对所述划分像素信号进行放大，以将放大后的划分像素信号按时间顺序发送到所述信号线。

4.根据权利要求2所述的固体成像元件，其中，

包含所述多个划分像素的所述像素包括多个光电转换元件、多个浮动扩散部件、以及对所述各划分像素公共形成的放大器，其中每个光电转换元件被设置在所述划分像素当中的相应一个划分像素中，每个浮动扩散部件被设置在所述划分像素当中的相应一个划分像素中，并且

所述像素信号读出单元将从所述各划分像素中的所述光电转换元件的光电转换产生的划分像素信号经由所述浮动扩散部件转移到所述放大器，并且对所述划分像素信号进行放大，以将放大后的划分像素信号按时间顺序发送到所述信号线。

5.根据权利要求2所述的固体成像元件，其中，

含有所述多个划分像素的所述像素被分成多个组，

含有所述多个划分像素的所述像素包括多个光电转换元件、多个共享的浮动扩散部件、以及对所述多个组公共形成的放大器，其中每个光电转换元件被设置在所述划分像素当中的相应一个划分像素中，每个共享的浮动扩散部件是对所述组当中的相应一组中的各划分像素公共形成的，并且

所述像素信号读出单元将从所述各划分像素中的所述光电转换元件的光电转换产生的划分像素信号经由与所述组相对应的共享的浮动扩散部件转移到所述放大器，并且对所述划分像素信号进行放大，以将放大后的划分像素信号按时间顺序发送到所述信号线。

6.根据权利要求2所述的固体成像元件，其中，

含有所述多个划分像素的所述像素包括多个光电转换元件、多个浮动扩散部件、以及多个放大器，其中每个光电转换元件被设置在所述划分像素当中的相应一个划分像素中，每个浮动扩散部件被设置在所述划分像素当中的相应一个划分像素中，每个放大器被设置在所述划分像素当中的相应一个划分像素中，并且

所述像素信号读出单元将从所述各划分像素中的所述光电转换元件的光电转换产生的划分像素信号经由所述浮动扩散部件转移到所述放大器，并且对所述划分像素信号进行放大，以将放大后的划分像素信号按时间顺序发送到所述信号线。

7.根据权利要求2所述的固体成像元件，其中，

含有所述多个划分像素的所述像素包括多个光电转换元件和多个浮动扩散部件，其中每个光电转换元件被设置在所述划分像素当中的相应一个划分像素中，每个浮动扩散部件被设置在所述划分像素当中的相应一个划分像素中，

所述像素信号读出单元包括放大器并且将从所述各划分像素中的所述光电转换元件的光电转换产生的划分像素信号经由所述各浮动扩散部件并行地发送到彼此不同的信号线，并且

所述模数转换单元对经由所述放大器放大的多个划分像素信号并行地执行模数转换，并且多次地顺序加上从所述模数转换得到的值来获得总的像素信号。

8.根据权利要求7所述的固体成像元件，其中，

所述模数转换单元在所述多个划分像素信号的每个饱和时刻停止模数转换处理，并且多次地顺序加上从所述模数转换得到的值来获得总的像素信号。

9.根据权利要求2所述的固体成像元件，其中，

含有所述多个划分像素的所述像素包括多个光电转换元件，其中每个光电转换元件被设置在所述划分像素当中的相应一个划分像素中，

所述像素信号读出单元包括在列方向上转移划分像素信号的第一转移寄存器、在与所述第一转移寄存器的转移方向正交的方向上转移划分像素信号的第二转移寄存器、以及从所述第二转移寄存器转移的划分像素信号被提供到的浮动扩散部件，并且

所述像素信号读出单元将从所述各划分像素中的所述光电转换元件的光电转换产生的划分像素信号按时间顺序发送到所述第一转移寄存器和所述第二转移寄存器，并且经由所述浮动扩散部件对所述信号进行放大，并且所述像素信号读出单元执行相关双采样处理，并且在所述模数转换单元中执行所述模数转换。

10.根据权利要求1所述的固体成像元件，其中，

所述像素中作为所述各划分像素形成的所述多个区域包括可以被独立进行累积时间控制的区域。

11.根据权利要求1所述的固体成像元件，其中，

划分像素相加之后的对于总入射光的灵敏度曲线具有这样的特性：当光量小时，灵敏度高，当光量大时，灵敏度低。

12.根据权利要求1所述的固体成像元件，其中，

所述模数转换单元能够以不同的比特精确度对所述划分像素信号的至少两个区域执行模数转换。

13.根据权利要求1所述的固体成像元件，其中，

所述多个划分像素被设置在相同颜色的滤色器下面。

14.根据权利要求1所述的固体成像元件，其中，

所述像素信号读出单元能够切换到以下读出：所述各划分像素被独立地读出以获得高分辨率图像。

15.一种相机系统，具有固体成像元件和在所述固体成像元件上形成对象图像的光学系统，所述固体成像元件包括：

像素单元，被配置为包括按矩阵排列的多个像素；以及

像素信号读出单元，被配置为包括模数转换单元，所述模数转换单元对从所述像素单元读出的像素信号执行模数转换，其中，

所述像素单元中的每一个像素包括由于划分成电荷累积量彼此不同的区域而产生的多个划分像素，

所述像素信号读出单元读出所述像素中的各划分像素的划分像素信号，并且

所述模数转换单元对读出的各划分像素信号执行模数转换，并且将所述划分像素信号彼此相加来获得一个像素的像素信号，其中到所述模数转换单元的各个划分像素信号的输入的范围被设置为小于或等于各个划分像素的饱和输出电压，使得各个划分像素的模数转换输出值分别是确定的不变数字值。

Images