[go: up one dir, main page]

CN101685231A - 电光装置、电子设备及晶体管 - Google Patents

电光装置、电子设备及晶体管 Download PDF

Info

Publication number
CN101685231A
CN101685231A CN200910174237A CN200910174237A CN101685231A CN 101685231 A CN101685231 A CN 101685231A CN 200910174237 A CN200910174237 A CN 200910174237A CN 200910174237 A CN200910174237 A CN 200910174237A CN 101685231 A CN101685231 A CN 101685231A
Authority
CN
China
Prior art keywords
aforementioned
region
source
channel region
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910174237A
Other languages
English (en)
Inventor
茂筑宽士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101685231A publication Critical patent/CN101685231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种能够更有效地减少具有LDD结构的晶体管中的泄漏电流并且可以比较容易制造的电光装置、电子设备及晶体管。TFT(30)，包括：具有沟道区域(1a’)、数据线侧源漏区域(1d)及像素电极侧源漏区域(1e)以及数据线侧LDD区域(1b)及像素电极侧LDD区域(1c)的半导体膜(1a)；以及栅电极(3a)；其中，数据线侧LDD区域(1b)及像素电极侧LDD区域(1c)中的至少一方，至少部分地被形成为比沟道区域(1a’)宽。

Description

电光装置、电子设备及晶体管
技术领域
本发明涉及例如液晶装置等的电光装置、具备该电光装置的电子设备及晶体管的技术领域。
背景技术
这种电光装置，在基板上的图像显示区域相互交叉地布线数据线及扫描线，且与两布线的交叉点对应地矩阵状地设置像素电极，并且像素电极按每像素被进行开关控制。在各像素中，作为对像素电极进行开关控制的像素开关元件，设置例如具有LDD(Lightly Doped Drain，轻掺杂漏)结构的晶体管。在LDD结构中，在晶体管的半导体膜中注入低浓度的杂质而形成低浓度杂质区域，并且注入高浓度的杂质而形成高浓度杂质区域。利用基于低浓度杂质区域及高浓度杂质区域的相互间的杂质的浓度梯度的电解缓和效果，来减少晶体管不工作时的泄漏电流(即截止泄漏电流)。
例如在专利文献1中，公开了这样的技术：在半导体膜上形成了低浓度杂质区域之后，形成侧壁并注入高浓度的杂质而形成高浓度杂质区域。如果采用专利文献1，则为了晶体管的起因于半导体膜(硅基板)的低浓度杂质区域的结晶缺陷而引起的泄漏电流减少，将侧壁加工成新月形状或者凹形状，其中半导体膜的低浓度杂质区域的结晶缺陷是起因于侧壁的存在而引起的。
【专利文献1】特开平5-3209号公报
可是，如果采用专利文献1，则晶体管的制造过程有可能由于侧壁的加工而变得繁杂。从而，可能产生制造过程的成品率也由于这样的繁杂的加工而下降的不良状况。
发明内容
本发明就是鉴于上述问题点等而实现的，其目的在于提供一种能够更有效地减少具有LDD结构的晶体管中的泄漏电流并且可以比较容易地制造的电光装置、具备这样的电光装置的电子设备以及晶体管。
为了解决上述问题，本发明的电光装置，具备：基板；设置于该基板上的数据线；以及晶体管，其形成于前述基板上，且包括(i)半导体膜，该半导体膜具有沟道区域、第1及第2源漏区域以及第1及第2结区域，其中前述沟道区域具有沿前述基板上的一个方向的沟道长度，前述第1及第2源漏区域挟持该沟道区域分别形成并且其中的任意一个区域与前述数据线电连接，前述第1及第2结区域相对于前述第1及第2源漏区域的各个，分别形成于前述第1及第2源漏区域的各个与前述沟道区域之间；以及(ii)与前述沟道区域重叠的栅电极；其中，前述第1及第2结区域中的至少一方，至少部分地被形成为比前述沟道区域宽。
如果采用本发明的电光装置，则例如，在基板上的显示区域，多个像素电极被设置为例如矩阵状，且当其工作时，从数据线向像素电极的图像信号的供给被进行控制，从而可以进行所谓有源矩阵方式的图像显示。通过电连接至数据线及像素电极间的、作为开关元件的晶体管基于例如从扫描线所供给的扫描信号而导通截止，图像信号以预定的定时从数据线经由晶体管被提供给像素电极。
晶体管，包括：具有沟道区域、第1及第2源漏区域的半导体膜，以及与沟道区域重叠的栅电极。
沟道区域，具有沿基板上的一个方向的沟道长度。本发明中的所谓“一个方向”，是指：例如在基板上被限定为矩阵状的多个像素的行方向、即多条数据线所排列的排列方向，如果换言之则多条扫描线的各个延伸的方向(即X方向)；或例如在基板上被限定为矩阵状的多个像素的列方向、即多条扫描线所排列的排列方向，如果换言之则多条数据线的各个延伸的方向(即Y方向)。
第1及第2源漏区域中的一个区域与数据线互相电连接，另一区域与像素电极互相电连接。进而，关于第1及第2源漏区域的各个，在与半导体膜的沟道区域之间形成第1及第2结区域的各个。即，在沟道区域与第1源漏区域之间形成第1结区域，在沟道区域与第2源漏区域之间形成第2结区域。第1及第2结区域，例如，是指晶体管具有LDD结构的情况下的LDD区域(即，通过例如离子注入法等杂质注入向半导体膜中注入与源漏区域相比少量的杂质而形成的区域)。在该情况下，第1及第2源漏区域，分别形成为与LDD区域相比高浓度的杂质区域。
在本发明中，特别地，第1及第2结区域中的至少一方，至少部分地被形成为比沟道区域宽。例如，第1及第2结区域的至少一方被形成为：其相对应的源漏区域侧的宽度，比沟道区域侧的宽度宽(典型地，宽度从沟道区域侧朝向相对应的源漏区域侧逐渐变宽)。
在此，至少一方结区域被形成为，如果采用前述那样的LDD结构，则杂质浓度比至少一方源漏区域低。在该情况下，在至少一方结区域的至相对应的源漏区域的边界(即，至少一方结区域与对应于该结区域的源漏区域的边界)处，杂质浓度从低的值变化为高的值。例如与这样的杂质浓度的变化相应地，在本发明中，至少一方结区域，至少部分地被形成为比沟道区域宽。更具体地，在至少一方结区域中，形成为至相对应的源漏区域的边界比至沟道区域的边界(即，至少一方结区域与沟道区域的边界)宽，从而形成为并不与杂质浓度的变化(从低、即小的值向高、即大的值的变化)相反地宽度变窄。从而，关于至少一方结区域，可以利用其宽阔形状补充性地维持上述那样的至源漏区域的边界处的基于杂质浓度的变化的浓度梯度。由此，能够良好地维持基于至少一方结区域及源漏区域间的浓度梯度的电解缓和效果，从而减少泄漏电流。并且，在本发明中，如果在晶体管的设计时对至少一方结区域的宽度进行调整，则与专利文献1相比较，即使在制造工艺中不进行新的加工，也能够容易地制造晶体管。
在以上说明的那样的本发明的电光装置中，能够在各像素中抑制晶体管的泄漏电流而使显示质量提高，并且可以利用更简单的制造工艺进行制造。
在本发明的电光装置的一种方式中，前述至少一方源漏区域，至少部分地被形成为比前述至少一方结区域宽。
如果采用本方式，则能够形成为，从至少一方结区域至相对应的至少一方源漏区域，挟持其边界地半导体膜的宽度变宽。从而，可以形成为：更可靠地并不与杂质浓度的变化相反地，在至少一方结区域至相对应的源漏区域的边界处宽度变窄。由此，能够更可靠地维持从至少一方结区域至至少一方源漏区域的浓度梯度，从而使电解缓和效果提高。
在该至少一方源漏区域至少部分地被形成为比至少一方结区域宽的方式中，也可以是，前述半导体膜，以从前述至少一方结区域至前述至少一方源漏区域宽度连续地变化的方式形成。
在该情况下，能够平缓地进行半导体膜的宽度的尺寸变化，如果换言之，则能够使基于宽度的尺寸变化的尺寸梯度进一步变小。因而，可以减小对基于从至少一方结区域向至少一方源漏区域的杂质的浓度梯度的电流密度的影响，并使电解缓和效果进一步提高。
在本发明的电光装置的另一方式中，具备：遮光膜，其形成于前述基板与前述半导体膜之间，且具有沿与前述一个方向相交叉的另一方向延伸的主体部、和从该主体部开始沿前述一个方向延伸设置且与前述半导体膜至少部分地重叠的延伸设置部；其中，前述沟道区域，以重叠于前述主体部与前述延伸设置部相交叉的部分的方式配置。
如果采用该方式，则遮光膜形成为，可以遮挡对于晶体管的半导体膜从基板侧行进而来的光。因为遮光膜的延伸设置部沿半导体膜与半导体膜至少部分地重叠地形成，所以可以在延伸设置部处至少部分地遮挡对于半导体膜行进的光。
在该方式中，半导体膜中的沟道区域重叠于主体部与延伸设置部相交叉的部分而配置。在此，所谓沿主体部的延伸方向的“另一方向”，是指与上述的“一个方向”交叉的X方向或Y方向。能够用主体部与延伸设置部相交叉的部分，对具有可以用主体部及延伸设置部的各个进行遮光的行进方向的光，进行遮光。因而，能够更可靠地遮挡对于沟道区域行进的光，可以抑制晶体管中的光泄漏电流。其结果，能够在电光装置中进行更高质量的显示。
在该具备遮光膜的方式中，也可以是，前述遮光膜，以其前述延伸设置部的与前述第2结区域重叠的部分，比前述延伸设置部的与前述第1结区域重叠的部分宽的方式形成；前述第1结区域，至少部分地被形成为比前述沟道区域宽。
在该情况下，与第1结区域相比，能够对第2结区域，在基板上的更宽的区域利用遮光膜的延伸设置部进行遮光。在此，如后所述地，在半导体膜中，在第1结区域与数据线电连接且第2结区域尤其与像素电极电连接的情况下，第2结区域与第1结区域相比较，相对地存在容易产生光泄漏电流的倾向。从而，在该情况下，如果应用本方式的结构，则能够利用延伸设置部使对于第2结区域的遮光性进一步提高，从而可以更可靠地减少光泄漏电流。
相对于此，即使在采用遮光膜的延伸设置部而实现的遮光上，与第2结区域相比，遮光性对于第1结区域有所降低，也能够利用其宽阔形状补充性地维持第1结区域的至第1源漏区域的边界处的杂质的浓度梯度。其结果，在第1结区域中，利用基于至第1源漏区域的边界处的杂质的浓度梯度的电解缓和效果，也可以抑制光泄漏电流的产生。
在此，关于遮光膜的延伸设置部中更窄地形成的、与第1结区域重叠的一部分，基于在与延伸设置部的延伸方向相交叉的方向上产生的台阶形状，在第1结区域中，由于在至第1源漏区域的边界处宽度会局部变窄，所以有可能产生收缩形状。在本方式中，第1结区域的宽度能够形成为，在至第1源漏区域的边界处并不变窄，从而可以防止产生上述那样的收缩形状。
在该第1结区域至少部分地被形成为比沟道区域宽的方式中，也可以构成为：具备经由前述晶体管与前述数据线电连接的像素电极；其中，前述第1源漏区域与前述数据线电连接，并且前述第2源漏区域与前述像素电极电连接。
在该情况下，第1结区域与数据线电连接且第2结区域与像素电极电连接。从而，能够利用遮光膜中的延伸设置部使对于第2结区域的遮光性进一步提高，从而可以更可靠地减少光泄漏电流。
为了解决上述问题，本发明的电子设备，具备上述的本发明的电光装置(也包括其各种方式)。
如果采用本发明的电子设备，则因为具备上述的本发明的电光装置，所以能够实现可以进行高质量的显示且利用更简单的制造工艺进行制造的投影型显示装置、移动电话机、电子记事本、文字处理机、取景器型或监视器直视型的录像机、工作站、可视电话机、POS终端、触摸面板等各种电子设备。
为了解决上述问题，本发明的晶体管，其形成于基板上，具备：半导体膜，其具有沟道区域、第1及第2源漏区域以及第1及第2结区域，其中前述沟道区域具有沿前述基板上的一个方向的沟道长度，前述第1及第2源漏区域挟持该沟道区域分别形成，前述第1及第2结区域相对于前述第1及第2源漏区域的各个，分别形成于前述第1及第2源漏区域的各个与前述沟道区域之间；以及与前述沟道区域重叠的栅电极；其中，前述第1及第2结区域中的至少一方，至少部分地被形成为比前述沟道区域宽。
如果采用本发明的晶体管，则与上述的本发明的电光装置同样地，能够减少泄漏电流并且比较容易制造。
本发明的这样的作用及其他优点，可以从接下来进行说明的用于实施的最佳方式中明确。
附图说明
图1是液晶装置的概要性的俯视图；
图2是图1的H-H’线剖面图；
图3是本实施方式的液晶装置的、构成图像显示区域的形成为矩阵状的多个像素中的各种元件、布线等的等效电路图；
图4是相邻的多个像素部的俯视图；
图5是图4的A0-A0’线剖面图；
图6是关于第1层及第2层的各层、表示与第1及第2扫描线相对于TFT的配置关系有关的主要结构的俯视图；
图7是表示比较例中对应于图6的、与各种构成要件的配置关系有关的主要结构的俯视图；
图8是表示图7所示的比较例的TFT的电特性的图；
图9是表示本实施方式中的TFT的电特性的图；以及
图10是表示作为应用了液晶装置的电子设备的一例的投影机的结构的俯视图。
符号说明
1a...半导体膜，1a’...沟道区域，1b...数据线侧LDD区域，1c...像素电极侧LDD区域，1d...数据线侧源漏区域，1e...像素电极侧源漏区域，3a...栅电极，6a...数据线，10...TFT阵列基板，10a...图像显示区域，11...扫描线，30...TFT。
具体实施方式
以下，边参照附图，边对本发明的电光装置以及电子设备的各实施方式进行说明。还有，在本实施方式中，作为电光装置的一例，举出驱动电路内置型的TFT有源矩阵驱动方式的液晶装置为例。
首先，关于本实施方式的液晶装置的整体结构，参照图1及图2进行说明。
图1是从对置基板侧看TFT阵列基板与形成于其上的各构成要件的液晶装置的俯视图，图2是图1的H-H’线剖面图。
在图1及图2中，在本实施方式的液晶装置中，相对配置TFT阵列基板10与对置基板20。TFT阵列基板10例如是石英基板、玻璃基板等透明基板、或硅基板。对置基板20也优选与TFT阵列基板10同样是透明基板。在TFT阵列基板10与对置基板20之间封入有液晶层50。TFT阵列基板10与对置基板20，通过设置在密封区域的密封材料52相互粘接，其中密封区域位于图像显示区域10a的周围。
密封材料52，由用于使两基板贴合的例如紫外线硬化树脂、热硬化树脂等构成，其在制造过程中被涂敷于TFT阵列基板10上之后，通过紫外线照射、加热等而固化。在密封材料52中，散布有用于使TFT阵列基板10与对置基板20的间隔(即、基板间间隙)成为预定值的玻璃纤维或者玻璃珠等间隙材料。本实施方式的液晶装置，适于作为投影机的光阀用而以小型进行放大显示。
与配置有密封材料52的密封区域的内侧并行地，对图像显示区域10a的框缘区域进行限定的遮光性的框缘遮光膜53，设置于对置基板20侧。但是，这样的框缘遮光膜53的一部分或全部，也可以设置于TFT阵列基板10侧而作为内置遮光膜。
在周边区域之中、位于配置有密封材料52的密封区域的外侧的区域，沿TFT阵列基板10的一边设置有数据线驱动电路101及外部电路连接端子102。扫描线驱动电路104设置为，沿与该一边相邻的2边，且由框缘遮光膜53所覆盖。进而，为了连接这样设置于图像显示区域10a的两侧的二个扫描线驱动电路104间，以沿着TFT阵列基板10的剩余的一边且由框缘遮光膜53所覆盖的方式设置有多条布线105。
对于对置基板20的4个角部，在两基板间配置有上下导通材料106。另一方面，在TFT阵列基板10上，在与这些角部相对的区域，设置有上下导通端子。由此，能够在TFT阵列基板10与对置基板20之间取得电导通。
在图2中，在TFT阵列基板10上，形成有叠层结构，该叠层结构是制作进作为驱动元件的像素开关用TFT、扫描线、数据线等布线而成的。在图像显示区域10a，在像素开关用TFT、扫描线、数据线等布线的上层，矩阵状地设置有像素电极9a。在像素电极9a上，形成有取向膜(在图2中，图示省略)。另一方面，在对置基板20的、与TFT阵列基板10的相对面上，形成有遮光膜23。遮光膜23，例如由遮光性金属膜等形成，并且其在对置基板20上的图像显示区域10a内，例如图案形成为栅格状等。并且，在遮光膜23上(在图2中，是遮光膜23的下侧)，与多个像素电极9a相对地整面状地形成有由ITO(Indium Tin Oxide，氧化铟锡)等透明材料形成的对置电极21。在对置电极21上(在图2中，是对置电极21的下侧)，形成有取向膜(在图2中，图示省略)。此外，液晶层50，例如由一种或混合了多种类型的向列液晶而得到的液晶构成，并且其在这一对取向膜间，取预定的取向状态。
还有，在图1及图2所示的TFT阵列基板10上，除了这些数据线驱动电路101、扫描线驱动电路104等驱动电路之外，还可以形成对图像信号线上的图像信号进行采样而提供给数据线的采样电路，在多条数据线上、在图像信号之前分别提供预定电压电平的预充电信号的预充电电路，用于对制造过程中、出厂时的该电光装置的质量、缺陷等进行检查的检查电路等。
接下来，关于本实施方式的液晶装置的像素部的电结构，参照图3进行说明。
图3是本实施方式的液晶装置的、构成图像显示区域的形成为矩阵状的多个像素中的各种元件、布线等的等效电路图。
在图3中，在构成图像显示区域10a的、形成为矩阵状的多个像素的各个中，形成有像素电极9a及作为本发明的“晶体管”的一例的TFT30。TFT30，与像素电极9a电连接，其当液晶装置工作时对像素电极9a进行开关控制。被提供图像信号的数据线6a，与TFT30的源电连接。写入到数据线6a的图像信号S1、S2、...、Sn，既可以按该顺序线依次地进行供给，也可以对于相邻的多条数据线6a，按每组进行供给。
在TFT30的栅上电连接扫描线11，本实施方式的液晶装置构成为：以预定的定时，脉冲性地将扫描信号G1、G2、...、Gm，按该顺序线依次地施加在扫描线11上。像素电极9a，与TFT30的漏电连接，并且通过使作为开关元件的TFT30闭合其开关一定期间，使从数据线6a提供的图像信号S1、S2、...、Sn以预定的定时写入像素电极9a。经由像素电极9a写入到作为电光物质的一例的液晶上的预定电平的图像信号S1、S2、...、Sn，在与形成于对置基板上的对置电极之间被保持一定期间。
构成液晶层50(参照图2)的液晶，通过分子集合的取向、秩序等由于所施加的电压电平而发生变化，可以对光进行调制、实现灰度等级显示。如果是常白模式，则对于入射光的透射率与以各像素为单位所施加的电压相应地减少，如果是常黑模式，则对于入射光的透射率与以各像素为单位所施加的电压相应地增加，从而作为整体从液晶装置出射具有与图像信号相应的对比度的光。
在此，为了防止所保持的图像信号发生泄漏，与形成于像素电极9a与对置电极21(参照图2)之间的液晶电容并列地附加有存储电容70。存储电容70，是作为与图像信号的供给相应地暂时保持各像素电极9a的电位的保持电容而起作用的电容元件。存储电容70的一方电极，与像素电极9a并列地连接到TFT30的漏，另一方电极，以成为固定电位的方式，连接到电位固定的电容线300。如果采用存储电容70，则可以提高像素电极9a的电位保持特性，并实现对比度提高、闪烁减少等这样的显示特性的提高。还有，存储电容70，如后所述地，也作为遮挡向TFT30入射的光的内置遮光膜而起作用。
接下来，关于实现上述工作的像素部的具体的结构，参照图4及图5进行说明。
图4是相邻的多个像素部的俯视图，图5是图4的A0-A0’线剖面图。在图4及图5中，为了使各层、各部件在附图上成为可以辨识的程度的大小，使比例尺依该各层、各部件而异。关于此点，对于后述的各图也是同样。在图4及图5中，为了说明的方便，省略了位于像素电极9a的上侧的部分的图示。
在图4中，像素电极9a，在TFT阵列基板10上，矩阵状地设置多个。还有，在图4中，着眼于任意一个像素，概要性地图示该像素中的像素电极9a的结构。分别沿着像素电极9a的纵向横向的边界，设置数据线6a及扫描线11。即，扫描线11，沿X方向延伸；数据线6a，与扫描线11相交叉地，沿Y方向延伸。还有，扫描线11，包括兼作下侧遮光膜的第1扫描线11a和与栅电极3a一体地形成的第2扫描线11b，从而扫描线11沿X方向双重布线。在扫描线11及数据线6a相互交叉的各处，设置像素开关用的TFT30。这样，因为第1扫描线11a及第2扫描线11b双重布线，所以可以整体性地降低扫描线11的电阻。并且，因为即使在第1扫描线11a及第2扫描线11b的一方上发生断线等不良状况，也能够使另一方冗余性地起作用，所以能够使液晶装置的可靠性提高。
扫描线11、数据线6a、存储电容70、TFT30、遮蔽层400及中继层93和402等，在TFT阵列基板10上俯视，配置于包围各像素的与像素电极9a对应的开口区域(即，在各像素中，透射或反射实际参与显示的光的区域)的非开口区域内。即，这些扫描线11、数据线6a、存储电容70、TFT30、遮蔽层400及中继层93和402等，以不妨碍显示的方式，不是配置在各像素的开口区域，而是配置在非开口区域内。
以下，关于TFT阵列基板10上的像素部的叠层结构，从第1层按顺序进行说明。
在第1层，利用导电性多晶硅、高熔点金属、高熔点金属硅化物等，以例如200nm的膜厚设置第1扫描线11a。第1扫描线11a，如图4所示，具有沿X方向延伸的部分、和从该部分开始以与TFT30的沟道区域1a’重叠的方式沿Y方向延伸的部分。
第1扫描线11a，如图4所示，优选形成为：包括与TFT30的沟道区域1a’、数据线侧LDD区域1b及像素电极侧LDD区域1c以及数据线侧源漏区域1d及像素电极侧源漏区域1e相对的区域。因而，利用第1扫描线11a，能够对于TFT阵列基板10的背面反射、在多板式的投影机等中从其他液晶装置发出且穿过合成光学系统而来的光等返回光，对TFT30的沟道区域1a’几乎或者完全地进行遮光。即，第1扫描线11a，可以作为提供扫描信号的布线而起作用，并且作为TFT30的针对返回光的下侧遮光膜而起作用。
在图5中，第1层的扫描线11a及第2层的TFT30间，通过基底绝缘膜12而绝缘。基底绝缘膜12，除了将TFT30与第1扫描线11a绝缘的功能之外，还通过形成于TFT阵列基板10的整面上，而具有防止因TFT阵列基板10的表面的研磨时的粗糙、清洗后残留的污渍等而使像素开关用的TFT30的特性劣化的功能。还有，基底绝缘膜12，具有例如TEOS(硅酸乙酯)膜以膜厚300nm及HTO(High Temperature Oxide，高温氧化物)膜以膜厚50nm叠层而形成的2层结构。
在第2层，设置有包括半导体膜1a及栅电极3a的TFT30。
如图4及图5所示地，半导体膜1a，例如由多晶硅以膜厚55nm形成，且其包括具有沿Y方向的沟道长度的沟道区域1a’、数据线侧LDD区域1b及像素电极侧LDD区域1c以及数据线侧源漏区域1d及像素电极侧源漏区域1e。即，TFT30具有LDD结构。还有，数据线侧LDD区域1b是本发明中的“第1结区域”的一例，像素电极侧LDD区域1c是本发明中的“第2结区域”的一例。数据线侧源漏区域1d是本发明中的“第1源漏区域”的一例，像素电极侧源漏区域1e是本发明中的“第2源漏区域”的一例。
数据线侧源漏区域1d及像素电极侧源漏区域1e，以沟道区域1a’为基准，沿Y方向基本镜对称地形成。数据线侧LDD区域1b，形成于沟道区域1a’及数据线侧源漏区域1d之间。像素电极侧LDD区域1c，形成于沟道区域1a’及像素电极侧源漏区域1e之间。数据线侧LDD区域1b、像素电极侧LDD区域1c、数据线侧源漏区域1d及像素电极侧源漏区域1e，是通过例如离子注入法等杂质注入，在半导体膜1a中注入杂质而形成的杂质区域。数据线侧LDD区域1b及像素电极侧LDD区域1c，分别形成为杂质比数据线侧源漏区域1d及像素电极侧源漏区域1e少的低浓度的杂质区域。如果采用这样的杂质区域，则当TFT30不工作时，能够减少流到数据线侧源漏区域1d及像素电极侧源漏区域1e的截止电流，并且当TFT30工作时能够抑制流动的导通电流的减少。还有，TFT30，虽然优选具有LDD结构，但是也可以是在数据线侧LDD区域1b、像素电极侧LDD区域1c中未进行杂质注入的偏移结构。
在图4及图5中，通过分别以膜厚60nm叠层例如导电性多晶硅和钨硅化物(WSi)，与栅电极3a一体地形成第2扫描线11b。第2扫描线11b，如图4所示，其俯视与沟道区域1a’重叠而沿Y方向延伸的部分作为栅电极3a而起作用，并且具有从沿Y方向延伸的部分开始与第1扫描线11a并行地沿X方向延伸的部分。
在第2扫描线11b中，与其形成为一体的栅电极3a与半导体膜1a之间由栅绝缘膜2绝缘。在本实施方式中，如图4及图5所示，在基底绝缘膜12中，在半导体膜1a的旁边，开设有接触孔810。栅电极3a，连续地形成至接触孔810内从而与第1扫描线11a电连接。
在图5中，在TFT30的上层侧，设置有对第2层及第3层之间进行层间绝缘的层间绝缘膜41。层间绝缘膜41，例如利用膜厚300nm的TEOS膜而形成。在层间绝缘膜41中，开设有用于将像素电极侧源漏区域1e与存储电容70的下部电容电极71电连接的接触孔83。并且，还开设有用于将数据线侧源漏区域1d与数据线6a电连接的接触孔81。
在层间绝缘膜41的上层侧的第3层中，形成有存储电容70，存储电容70具有下部电容电极71及隔着电介质膜75与下部电容电极71相对的上部电容电极300。
上部电容电极，与电容线300形成为一体。电容线300，例如具有在膜厚分别为50nm及100nm的氮化钛(TiN)膜间夹持膜厚为150nm的铝(Al)膜而形成的3层结构。电容线300，虽然关于其详细的结构省略了图示，但是其从配置有像素电极9a的图像显示区域10a开始延伸设置于图像显示区域10a的周围，并与恒定电位源电连接，从而被维持为固定电位。电容线300，在图4中，在半导体膜1a上，具有以与数据线侧LDD区域1b及像素电极侧LDD区域1c、像素电极侧源漏区域1e重叠的方式沿Y方向延伸的部分和从该部分开始沿X方向延伸的部分。在电容线300中，沿Y方向延伸的部分和与下部电容电极71重叠的、沿X方向延伸的一部分作为上部电容电极而起作用。因而，上部电容电极作为被维持为固定电位的固定电位侧电容电极而起作用。
下部电容电极71，例如以膜厚100nm、由导电性多晶硅形成。下部电容电极71，在图4中，分别在Y方向及X方向的各个上，具有以与上部电容电极300重叠的方式延伸的部分。而且，在延伸于Y方向上的部分处，与像素电极侧源漏区域1e重叠并且经由接触孔83电连接。并且，在延伸于X方向上的部分中，在避开电容线300的配置而露出的部分处，经由接触孔84与第4层的中继层93电连接。中继层93经由接触孔85与第5层的中继层402电连接。进而，中继层402，经由接触孔86与像素电极9a电连接。从而，下部电容电极71，作为被维持为像素电位的像素电位侧电容电极而起作用。
电介质膜75，例如具有膜厚为4nm的HTO膜及膜厚为15nm的氮化硅(SiN)膜叠层而形成的2层结构。
在图5中，在存储电容70的上层侧，对第3层及第4层之间进行层间绝缘的层间绝缘膜42，利用例如膜厚为400nm的TEOS膜形成。接触孔84以贯通层间绝缘膜42而到达下部电容电极71的表面的方式开口，接触孔81，贯通层间绝缘膜42及41、进而栅绝缘膜2而开口，到达半导体膜1a的表面。
在图4及图5中，在第4层，设置数据线6a及中继层93。在图5中，数据线6a，经由接触孔81与半导体膜1a的数据线侧源漏区域1d电连接。此外，中继层93，经由接触孔84与下部电容电极71电连接。数据线6a及中继3，通过采用薄膜形成法在层间绝缘膜42上形成例如用金属膜等导电层9材料构成的薄膜，然后部分地去除该薄膜、即进行图案形成而以相互分离的状态形成。从而，因为能够用同一工序形成数据线6a及中继层93，所以能够使装置的制造工艺变得简单。还有，例如数据线6a及中继层93，分别具有将膜厚为20nm的钛(Ti)膜、膜厚为50nm的TiN膜、膜厚为350nm的Al膜、膜厚为150nm的TiN膜按该顺序叠层而形成的4层结构。
在图5中，在数据线6a及中继层93的上层侧，对第4层及第5层之间进行层间绝缘的层间绝缘膜43，利用例如膜厚为600nm的TEOS膜形成。接触孔85，贯通层间绝缘膜43而开口，到达中继层93的表面。还有，优选：对于层间绝缘膜43的表面，进行采用例如CMP(化学机械研磨)法等的平坦化处理。
在第5层，设置遮蔽层400及中继层402。在图4中，遮蔽层400沿着与数据线6a相同的方向、即Y方向延伸设置。在与半导体膜1a的沟道区域1a’、数据线侧LDD区域1b及像素电极侧LDD区域1c以及数据线侧源漏区域1d及像素电极侧源漏区域1e相对的区域，对数据线6a及遮蔽层400进行布线。因而，可以利用数据线6a及遮蔽层400，对相对于半导体膜1a的这些区域从上层侧行进而来的光进行遮光。
并且，在图5中，优选：中继层402利用与遮蔽层400相同的膜形成。中继层402，如已经说明的那样，与像素电极9a电连接，对像素电极9a及中继层93之间的电连接进行中继。还有，遮蔽层400及中继层402，分别具有例如将膜厚为350nm的Al膜及膜厚为150nm的TiN膜叠层而形成的2层结构。
在图5中，在遮蔽层400及中继层402的上层侧，对第5层及第6层之间进行层间绝缘的层间绝缘膜44，由2层结构形成，该2层结构利用例如膜厚为600nm的TEOS膜及膜厚为75nm的BSG(硼化硅玻璃)膜构成。接触孔86，贯通层间绝缘膜44而开口，到达中继层402的表面。还有，优选：对于层间绝缘膜44的表面进行平坦化处理。
在图4及图5中，在第6层，形成像素电极9a。如图5所示，像素电极9a，由中继层402及93、下部电容电极71，经由接触孔86、85、84及83所中继，并且与半导体膜1a的像素电极侧源漏区域1e电连接。如参照图2已经说明地，在像素电极9a的上侧表面，设置有被实施了研磨处理等预定的取向处理的取向膜。
以上说明的像素部的结构，如图4所示，在各像素部中是相同的。在图像显示区域10a(参照图1)中，周期性地形成有这样的像素部。
接下来，关于本实施方式中的特征性的TFT30的结构，参照图6更详细地进行说明。
图6是关于第1层及第2层的各层、表示第1及第2扫描线相对于TFT的配置关系的主要的结构的俯视图。
TFT30，如上所述具有LDD结构，并且在半导体膜1a中，数据线侧LDD区域1b及像素电极侧LDD区域1c分别被形成为低浓度杂质区域，数据线侧源漏区域1d及像素电极侧源漏区域1e分别被形成为高浓度杂质区域。在本实施方式中，数据线侧LDD区域1b及像素电极侧LDD区域1c之中至少一方被形成为：其宽度与至数据线侧源漏区域1d及像素电极侧源漏区域1e之中相对应的至少一方的杂质浓度的变化相应地，如以下那样被进行调整。
在此，如参照图4及图5所说明的那样，在TFT30的下层侧的第1层，兼作下侧遮光膜地形成第1扫描线11a。该下侧遮光膜11a，具有：沿半导体膜1a的延伸方向(Y方向)延伸设置并与半导体膜1a至少部分地重叠的延伸设置部31，及沿与延伸设置部31的延伸方向相交叉的方向(X方向)延伸的主体部32。主体部32，与第2扫描线11b共同沿X方向被双重布线，从而构成扫描线11的一部分。
如已经说明的那样，延伸设置部31，与半导体膜1a的数据线侧LDD区域1b及像素电极侧LDD区域1c以及数据线侧源漏区域1d及像素电极侧源漏区域1e至少部分地重叠，从而可以对这些区域至少部分地遮挡从TFT阵列基板10侧行进而来的返回光等。半导体膜1a的沟道区域1a’以与延伸设置部31及主体部32相交叉的部分重叠的方式配置。因而，能够用延伸设置部31与主体部32相交叉的部分，对具有可以用延伸设置部31及主体部32的各个进行遮光的行进方向的光，进行遮光。因而，能够更可靠地遮挡对于沟道区域1a’行进的光，从而可以抑制光泄漏电流。
并且，在图6中，延伸设置部31被形成为：相对于与数据线侧LDD区域1b重叠的部分的宽度W3，至少与像素电极侧LDD区域1c重叠的部分的宽度W4变宽。因而，与数据线侧LDD区域1b相比，能够对像素电极侧LDD区域1c，在TFT阵列基板10上的更宽的区域利用延伸设置部31进行遮光。在此，像素电极侧LDD区域1c与数据线侧LDD区域1b相比较，相对地存在容易产生光泄漏电流的倾向。从而，能够利用延伸设置部31使对于像素电极侧LDD区域1c的遮光性进一步提高，从而可以更可靠地减少光泄漏电流。
在此，关于本实施方式的比较例，参照图7，仅着眼于与本实施方式不同的结构进行说明。
图7是表示比较例中对应于图6的、与各种构成要件的配置关系有关的主要结构的俯视图。
在比较例的图7中，在设计上第1结区域1b具有与沟道区域1a’相同程度的宽度W0这一点，与本实施方式不同。在延伸设置部31中，关于相对于与像素电极侧LDD区域1c重叠的部分、形成得宽度更窄(W3＜W4)的与数据线侧LDD区域1b重叠的部分，在与延伸设置部31的延伸方向(Y方向)交叉的方向上产生起因于延伸设置部31的膜厚而引起的台阶形状，从而与该台阶形状相应地，在图5所示的成为半导体膜1a的基底的基底绝缘膜12的表面会产生台阶差。基于这样的基底绝缘膜12的表面上的台阶形状，在数据线侧LDD区域1b中，在至数据线侧源漏区域1d的边界处，有可能宽度局部变得比与沟道区域1a’相同程度的设计上的宽度W0窄，从而产生收缩形状。
并且，如参照图6所说明的那样，在更窄地形成的、与数据线侧LDD区域1b重叠的延伸设置部31的一部分处，对于返回光等光的遮光性有可能下降。加之由于在半导体膜1a中会形成图7所示那样的收缩形状，所以在数据线侧区域1b的至数据线侧源漏区域1d的边界处，基于这些区域间的浓度梯度的电解缓和效果会紊乱，从而有可能容易产生泄漏电流。因而，作为结果，可能产生光泄漏电流增加的问题。
在此，在图8中，示出了图7所示的比较例中的TFT的电特性。在图8中，对横轴取栅电压(V)及对纵轴取电流值(A)，关于特性1及特性2进行表示。特性1，表示TFT30的良好的电特性，特性2表示图7所示的比较例中的TFT30的电特性。在图8中，在TFT30的栅电压为0V附近的阈值以下，虽然如果是特性1则几乎或者理想地完全不产生截止电流，但是如果是特性2，则截止电流的值、即泄漏电流升高。
再次，在图6中，在本实施方式中，特别地，TFT30的半导体膜1a中的数据线侧LDD区域1b及像素电极侧LDD区域1c之中至少一方，至少部分地形成为比沟道区域1a’宽(即，形成为：宽度至少部分地比沟道区域1a’宽)。更具体地，优选：半导体膜1a中的数据线侧LDD区域1b形成为：与至数据线侧源漏区域1d的杂质浓度的变化相应地，比沟道区域1a’的宽度W0变宽。在数据线侧LDD区域1b的、至数据线侧源漏区域1d的边界处，杂质浓度从低的值变化为高的值。与这样的杂质浓度的变化相应地，数据线侧LDD区域1b至少部分地形成为比沟道区域1a’的宽度W0宽。即，以维持杂质浓度的变化的方式，在数据线侧LDD区域1b中形成为：至数据线侧源漏区域1d的边界变成比沟道区域1a’宽的宽度W1，从而形成为并不与杂质浓度的变化(从低、即小的值向高、即大的值的变化)相反地宽度变窄。从而，关于数据线侧LDD区域1b，可以利用其宽阔形状补充性地维持至数据线侧源漏区域1d的边界处的基于杂质浓度的变化的浓度梯度。由此，能够良好地维持基于数据线侧LDD区域1b及数据线侧源漏区域1d间的浓度梯度的电解缓和效果，从而减少泄漏电流。并且，如果在设计时如上所述地至少对数据线侧LDD区域1b的宽度进行调整，则与专利文献1相比较，即使在制造工艺中不进行新的加工，也能够容易地制造TFT30。
并且，优选：数据线侧源漏区域1d，至少部分地形成为比数据线侧LDD区域1b宽(即，形成为：相对于数据线侧LDD区域1b，数据线侧源漏区域1d的宽度至少部分地变宽)。因而，能够形成为：从数据线侧LDD区域1b向数据线侧源漏区域1d，挟持其边界地半导体膜1a的宽度变宽。从而，可以更可靠地在数据线侧LDD区域1b中形成为：在至数据线侧源漏区域1d的边界处，宽度并不变窄。在该情况下，如图6所示，优选形成为：在半导体膜1a中，从数据线侧LDD区域1b至数据线侧源漏区域1d，以从宽度W0最终变成宽度W2的方式，宽度经过2个或2个以上的阶段且连续地变化。因而，能够平缓地进行这样的宽度的尺寸变化，如果换言之，则能够使基于宽度的尺寸变化的尺寸梯度进一步变小，从而可以减小对基于从数据线侧LDD区域1b向数据线侧源漏区域1d的杂质的浓度梯度的电流密度的影响，并使电解缓和效果进一步提高。
从而，能够形成为：数据线侧LDD区域1b的宽度，在至数据线侧源漏区域1d的边界处并不变窄，从而可以防止在半导体膜1a上产生收缩形状。另外，即使在采用延伸设置部31的形成得更窄的一部分而实现的遮光上，与像素电极侧LDD区域1c相比，遮光性对于数据线侧LDD区域1b有所下降，但在如上所述那样的数据线侧LDD区域1b中，也能够良好地维持至数据线侧源漏区域1d的边界处的基于杂质的浓度梯度的电解缓和效果，从而可以抑制光泄漏电流的产生。
在此，在图9中，示出了本实施方式中的TFT的电特性。在图9中，与图8同样地对横轴取栅电压(V)及对纵轴取电流值(A)，关于特性1及特性2进行表示。特性1，表示TFT30的良好的电特性，特性2表示本实施方式中的TFT30的电特性。在图9中，与图8所示的比较例的电特性相比较，在TFT30的栅电压为0V附近的阈值以下，特性2可以使泄漏电流降低至与特性1相同程度，相对于比较例的特性2降低2个数量级左右。
以上说明的那样的数据线侧LDD区域1b及数据线侧源漏区域1d的结构，也可以除了这些区域侧之外还或者代之，对于半导体膜1a中的像素电极侧LDD区域1c及像素电极侧源漏区域1e同样地进行应用。
从而，在以上说明的那样的本实施方式中，能够在各像素部中抑制TFT30的泄漏电流而使显示质量提高，并且可以利用更简单的制造工艺进行制造。
接下来，关于将作为上述的电光装置的液晶装置应用于各种电子设备的情况进行说明。
图10是表示投影机的结构例的俯视图。在以下，对于将该液晶装置用作光阀的投影机进行说明。
如图10所示，在投影机1100内部，设置有由卤素灯等白色光源构成的灯单元1102。从该灯单元1102射出的投影光，由配置于光导向体1104内的4块镜体1106及2块分色镜1108分离成RGB的3原色，并入射到作为对应于各原色的光阀的液晶面板1110R、1110B及1110G。
液晶面板1110R、1110B及1110G的结构，与上述的液晶装置相同，由从图像信号处理电路供给的R、G、B的原色信号所分别驱动。并且，由这些液晶面板所调制的光，从3个方向入射到分色棱镜1112。在该分色棱镜1112中，R及B光曲折90度，另一方面G光则直进。从而，合成各色的图像的结果，经由投影透镜1114，在屏幕等上投影彩色图像。
还有，除了参照图10说明的电子设备之外，还可举出移动型的个人计算机、移动电话机、液晶电视机、取景器型/监视器直视型的录像机、汽车导航装置、传呼机、电子记事本、计算器、文字处理机、工作站、可视电话机、POS终端、具备触摸面板的装置等。而且，当然可以应用于这些各种电子设备。
并且，本发明除了在上述的各实施方式中说明的液晶装置以外，也可以应用于反射型液晶装置(LCOS)等。
本发明并不限于上述的实施方式，在不违背从权利要求及说明书整体所读取的发明的主旨或思想的范围中可以适当变形，伴随这样的变形的电光装置、具备该电光装置的电子设备以及晶体管也包括在本发明的技术范围中。

Claims (8)

1.一种电光装置，其特征在于，具备：
基板；
设置于该基板上的数据线；以及
晶体管，其形成于前述基板上，且包括(i)半导体膜，该半导体膜具有沟道区域、第1及第2源漏区域以及第1及第2结区域，其中前述沟道区域具有沿前述基板上的一个方向的沟道长度，前述第1及第2源漏区域挟持该沟道区域分别形成并且其中的任意一个区域与前述数据线电连接，前述第1及第2结区域相对于前述第1及第2源漏区域的各个，分别形成于前述第1及第2源漏区域的各个与前述沟道区域之间；以及(ii)与前述沟道区域重叠的栅电极；
其中，前述第1及第2结区域中的至少一方，至少部分地被形成为比前述沟道区域宽。
2.按照权利要求1所述的电光装置，其特征在于：
前述至少一方源漏区域，至少部分地被形成为比前述至少一方结区域宽。
3.按照权利要求2所述的电光装置，其特征在于：
前述半导体膜，以从前述至少一方结区域至前述至少一方源漏区域宽度连续地变化的方式形成。
4.按照权利要求1～3中的任意一项所述的电光装置，其特征在于，具备：
遮光膜，其形成于前述基板与前述半导体膜之间，且具有沿与前述一个方向相交叉的另一方向延伸的主体部、和从该主体部开始沿前述一个方向延伸设置且与前述半导体膜至少部分地重叠的延伸设置部；
其中，前述沟道区域，以重叠于前述主体部与前述延伸设置部相交叉的部分的方式配置。
5.按照权利要求4所述的电光装置，其特征在于：
前述遮光膜，以其前述延伸设置部的与前述第2结区域重叠的部分，比前述延伸设置部的与前述第1结区域重叠的部分宽的方式形成；
前述第1结区域，至少部分地被形成为比前述沟道区域宽。
6.按照权利要求5所述的电光装置，其特征在于，具备：
经由前述晶体管与前述数据线电连接的像素电极；
其中，前述第1源漏区域与前述数据线电连接，并且前述第2源漏区域与前述像素电极电连接。
7.一种电子设备，其特征在于，具备权利要求1～6中的任意一项所述的电光装置。
8.一种晶体管，其形成于基板上，其特征在于，具备：
半导体膜，其具有沟道区域、第1及第2源漏区域以及第1及第2结区域，其中前述沟道区域具有沿前述基板上的一个方向的沟道长度，前述第1及第2源漏区域挟持该沟道区域分别形成，前述第1及第2结区域相对于前述第1及第2源漏区域的各个，分别形成于前述第1及第2源漏区域的各个与前述沟道区域之间；以及
与前述沟道区域重叠的栅电极；
其中，前述第1及第2结区域中的至少一方，至少部分地被形成为比前述沟道区域宽。
CN200910174237A 2008-09-26 2009-09-25 电光装置、电子设备及晶体管 Pending CN101685231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008248539A JP5532568B2 (ja) 2008-09-26 2008-09-26 電気光学装置及び電子機器
JP248539/2008 2008-09-26

Publications (1)

Publication Number Publication Date
CN101685231A true CN101685231A (zh) 2010-03-31

Family

ID=42048456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910174237A Pending CN101685231A (zh) 2008-09-26 2009-09-25 电光装置、电子设备及晶体管

Country Status (3)

Country Link
US (1) US8300170B2 (zh)
JP (1) JP5532568B2 (zh)
CN (1) CN101685231A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015027590A1 (zh) * 2013-08-30 2015-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN105280137A (zh) * 2014-07-04 2016-01-27 乐金显示有限公司 有机发光显示器及其制造方法
WO2022151576A1 (zh) * 2021-01-15 2022-07-21 武汉华星光电技术有限公司 显示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
US9818763B2 (en) * 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102210366B1 (ko) * 2014-06-12 2021-02-02 삼성디스플레이 주식회사 표시 장치
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構
US10928694B2 (en) * 2017-02-20 2021-02-23 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252405A (ja) * 1993-02-22 1994-09-09 Fuji Xerox Co Ltd 薄膜半導体装置
JPH07147411A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
US6559913B1 (en) * 1999-08-30 2003-05-06 Nec Corporation Liquid crystal display device having light-shielding film and data line of equal width and manufacturing method thereof
JP2006165368A (ja) * 2004-12-09 2006-06-22 Sharp Corp 薄膜トランジスタを備えた装置およびその製造方法
CN101115333A (zh) * 2006-07-24 2008-01-30 精工爱普生株式会社 电光装置用基板及电光装置以及电子设备
JP2008070579A (ja) * 2006-09-14 2008-03-27 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053209A (ja) 1990-09-25 1993-01-08 Matsushita Electron Corp 半導体装置およびその製造方法
JP3830361B2 (ja) * 2000-08-11 2006-10-04 セイコーエプソン株式会社 Ｔｆｔアレイ基板、電気光学装置及び投射型表示装置
JP2004340981A (ja) * 2003-03-14 2004-12-02 Sony Corp 液晶表示装置
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2005197618A (ja) * 2004-01-09 2005-07-21 Nec Corp 薄膜トランジスタ、薄膜トランジスタの形成方法ならびに表示デバイス、電子機器
JP5034529B2 (ja) * 2007-02-01 2012-09-26 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252405A (ja) * 1993-02-22 1994-09-09 Fuji Xerox Co Ltd 薄膜半導体装置
JPH07147411A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
US6559913B1 (en) * 1999-08-30 2003-05-06 Nec Corporation Liquid crystal display device having light-shielding film and data line of equal width and manufacturing method thereof
JP2006165368A (ja) * 2004-12-09 2006-06-22 Sharp Corp 薄膜トランジスタを備えた装置およびその製造方法
CN101115333A (zh) * 2006-07-24 2008-01-30 精工爱普生株式会社 电光装置用基板及电光装置以及电子设备
JP2008070579A (ja) * 2006-09-14 2008-03-27 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015027590A1 (zh) * 2013-08-30 2015-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN105280137A (zh) * 2014-07-04 2016-01-27 乐金显示有限公司 有机发光显示器及其制造方法
WO2022151576A1 (zh) * 2021-01-15 2022-07-21 武汉华星光电技术有限公司 显示面板
US11796874B2 (en) 2021-01-15 2023-10-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel
US12092933B2 (en) 2021-01-15 2024-09-17 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel

Also Published As

Publication number Publication date
JP5532568B2 (ja) 2014-06-25
JP2010079038A (ja) 2010-04-08
US8300170B2 (en) 2012-10-30
US20100078666A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
CN102193262B (zh) 电光装置以及电子设备
US7821605B2 (en) Electro-optical device and electronic apparatus
CN101685231A (zh) 电光装置、电子设备及晶体管
CN101206363B (zh) 电光装置及电子设备
CN102213881B (zh) 电光装置及电子设备
JP5381031B2 (ja) 電気光学装置及び電子機器
CN102213880B (zh) 电光装置以及电子设备
CN101241284A (zh) 电光装置用基板、电光装置以及电子设备
JP2009122253A (ja) 電気光学装置及び電子機器
CN100477237C (zh) 电光装置、其制造方法、电子设备以及电容器
TWI274309B (en) Electro-optical device and electronic machine
JP2008191517A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
CN101388400B (zh) 电光装置及其制造方法以及电子设备
JP2009122256A (ja) 電気光学装置及び電子機器
JP2008040399A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5104140B2 (ja) 電気光学装置及び電子機器
JP5233618B2 (ja) 電気光学装置及び電子機器
JP5182116B2 (ja) 電気光学装置及び電子機器
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2010008635A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2009043871A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5343476B2 (ja) 電気光学装置及び電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100331