[go: up one dir, main page]

CN101673688A - 多层基板的制作方法及其基板 - Google Patents

多层基板的制作方法及其基板 Download PDF

Info

Publication number
CN101673688A
CN101673688A CN200910171341.4A CN200910171341A CN101673688A CN 101673688 A CN101673688 A CN 101673688A CN 200910171341 A CN200910171341 A CN 200910171341A CN 101673688 A CN101673688 A CN 101673688A
Authority
CN
China
Prior art keywords
layer
metal layer
patterned
substrate
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910171341.4A
Other languages
English (en)
Other versions
CN101673688B (zh
Inventor
伯恩·卡尔·厄佩尔特
苏洹漳
李明锦
颜尤龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN101673688A publication Critical patent/CN101673688A/zh
Application granted granted Critical
Publication of CN101673688B publication Critical patent/CN101673688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Plates And Materials Therefor (AREA)

Abstract

本发明提供一种多层基板的制作方法及其基板，其通过提供一叠层结构，叠层结构具有至少一核心结构以及堆叠于核心结构的两个表面上的至少一第一叠层结构与至少一第二叠层结构。核心结构作为暂时的承载器，用于双面的制程步骤中承载第一与第二叠层结构。通过前述制作方法，可大幅提升生产良率而不增加制作成本。

Description

多层基板的制作方法及其基板
技术领域
本发明涉及一种晶片封装结构及其制程，且特别是有关于一种多层基板的制作方法及其基板。
背景技术
电路板设于晶片上(board on chip，BOC)的概念与引脚位于晶片上(lead-on-chip，LOC)的技术相似，电路板设于晶片上的概念是将一板状基板配置在硅晶片上，其已被运用在许多高频的应用上。电路板设于晶片上的基板或是一些开窗型球阵列封装(ball grid array，BGA)基板实质上为单面基板，举例来说，其线路图案只位于基板的单侧。目前，制造单面基板的方法相当浪费，因为基板的空白面(dummy side)是经过相似的制程步骤之后才移除。因此，不只浪费原料与加工时的化学物，还浪费在空白面上的加工处理。由此可知，有发展适当的基板制程的必要性，且其需适用于现有的生产线。
发明内容
本发明提出一种多层基板的制作方法，可使产率加倍并与现行的制程相容。
本发明另提出一种多层基板结构，为单面或双面基板结构。
为具体描述本发明的内容，在此提出一种多层基板的制作方法。首先，提供一双面叠层结构，其具有至少一核心结构、配置于该核心结构的两个表面上的至少一第一叠层结构与至少一第二叠层结构。在双面的制作程序中，核心结构为一暂时的承载器，以承载第一与第二叠层结构。
在本发明的一实施例中，叠层结构可为一单面叠层或一双面叠层，单面叠层具有配置在一侧的一金属层，双面叠层具有分别配置于其二侧的两个金属层。
在本发明的一实施例中，当第一叠层结构与第二叠层结构为单面叠层结构时，在双面叠层结构的两个最外层的金属层被图案化并被罩幕层保护之后，可通过使第一叠层结构与第二叠层结构分离于核心结构，而形成单面基板。
在本发明的一实施例中，当第一叠层结构与第二叠层结构为双面叠层结构时，在双面叠层结构的两个最外层的金属层被图案化并被罩幕层保护之后，使第一叠层结构与第二叠层结构分离于核心结构，并为更进一步的制程，而将第一叠层结构与第二叠层结构翻转并再压合至承载器(即核心结构)。接着，可移除或图案化位于第一叠层结构/第二叠层结构外侧的金属层，以形成单面基板或双面基板。
在本发明的一实施例中，多层基板的制作方法还包括以钻孔与电镀的方式在双面叠层结构中形成多个镀通孔(plated-through hole)。
在本发明的一实施例中，多层基板的制作方法还包括进行一表面电镀制程，以用于罩幕层所暴露出的金属层上形成一镍/金层。
为具体描述本发明的内容，在此提出一种多层基板结构。多层基板结构包括一基底、一图案化第一金属层、一图案化第二金属层、一第一镀层以及一第二镀层。基底具有一顶面、一底面与贯穿基底的至少一贯孔。图案化第一金属层配置于基底的底面上。图案化第二金属层配置于基底的顶面上。第一镀层覆盖贯孔的一侧壁以及围绕贯孔的一底开口的底面。第二镀层覆盖第一镀层以及围绕贯孔的一顶开口的顶面。
在本发明中，多层基板结构具有多个双镀层的镀通孔，以提升镀通孔的电性效能。
为具体描述本发明的内容，在此还提出一种单面基板结构。单面基板结构包括：
一基底，具有一顶面、一底面与贯穿该基底的至少一贯孔，其中该基底的该底面具有一平均粗糙度，该平均粗糙度小于等于5微米；
一图案化金属层，配置于该基底的该顶面上；以及
一镀层，覆盖该贯孔的一侧壁以及围绕该贯孔的一顶开口的该顶面。
为让本发明的上述和其他特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
附图说明
图1为本发明一实施例的制作一基板的制作流程图；
图2A～图2G为本发明一实施例的基板的制程剖面图；
图3为本发明一实施例的制作一多层基板的制作流程图；
图4A～图4G为本发明一实施例的多层基板的制程剖面图；
图5为本发明一实施例的双面基板结构的剖面图。
附图中主要元件符号说明：
10、12、14、16、18、20、22、30、32、34、36、38、40、42、44-步骤；
100、300、300’、500-双面叠层结构；  102、302、302’-核心结构；
102a、302a-顶面；                    102b、302b-底面；
104a、304a-第一保护层；              104b、304b-第二保护层；
106a、306a-第一金属层；              106b、308a-第二金属层；
108、310、510-镀通孔；               110a、312a-第一图案化光阻层；
110b、312b-第二图案化光阻层；        112a、314a-第一罩幕层；
112b、314b-第二罩幕层；              114a、114b、316a、316b-镍/金层；
120a-第一单面基板结构；              120b-第二单面基板结构；
306b-第三金属层；                    308b-第四金属层；
310a-第一叠层结构；                  310b-第二叠层结构；
320-承载膜；                         504-基底；
505、507-罩幕层；            506、508-图案化金属层；
512a-第一镀层；              512b-第二镀层。
具体实施方式
本发明如下所述可参考对应的附图，本发明的实施例如对应的附图所示。然而，本发明可作多种不同形式的变化与应用，因此下述实施例并非用以限定本发明。事实上，下述实施例是以更详细且更完整的方式介绍本发明，并完全表达本发明的范围给所属领域中的普通技术人员。在附图中，为特别说明，因此，或许会以放大的方式示出各区域与各层的尺寸或相对大小。
在本发明中，第一、第二等用语仅用以区别各个构件、区域、层及/或部分，并非用以限定构件、区域、层及/或部分。因此，在不脱离本发明的范畴的情况下，第一构件、区域、层及/或部分也可以称为第二构件、区域、层及/或部分。
此外，在本发明中，上或下等用语仅用以表达图示中的构件或特征的相对位置，以说明一构件或特征与另一构件或特征之间的关系。值得注意的是，除了用以描述附图中的方向的相对位置用语之外，若颠倒图示中的构件，则此构件的位置描述会从位于另一构件或特征之「下」变成位于另一构件或特征之「上」。
图1为本发明一实施例的制作一基板的制作流程图。图2A～图2G为本发明一实施例的基板的制程剖面图。
首先，在图1的步骤10与图2A中，提供一双面叠层结构100，其包括配置于一核心结构102的一顶面102a上的一第一金属层106a与一第一保护层(或介电层)104a，以及配置于核心结构102的一底面102b上的一第二金属层106b与一第二保护层104b。第一金属层106a与第二金属层106b的材质可以是以电镀或是压合铜箔的方式形成的铜。第一保护层104a与第二保护层104b的材质可以为相同或不同的树脂。核心结构102可以为一离形膜(releasefilm)或一可掀离式胶膜(peelable mask film)。离形膜的材质可为一铁氟龙材料(Teflon-based material)，例如
Figure G2009101713414D00051
膜，且离形膜的材质对于第一保护层104a、第二保护层104b的粘着性相当低。若使用离形膜，可在其角落或边缘处配置粘着树脂(adhesive resin)以提升粘着性。若使用可掀离式胶膜，则在后续制程中，可掀离式胶膜必需对第一保护层104a、第二保护层104b具有足够的粘着性，且在制程结束之后仍然可被掀离。举例来说，可掀离式胶膜可配置在第一保护层104a、第二保护层104b的边缘上(可掀离式胶膜的形状似画框)。
在图1的步骤12与图2B中，以机械钻孔或雷射钻孔的方式进行一钻孔制程，以形成多个贯穿双面叠层结构100的贯孔。之后，进行一选择性的电镀制程，以在贯孔的侧壁上电镀一镀通孔108。前述电镀制程可用以强化铜箔。
在图1的步骤14与图2C中，在第一金属层106a与第二金属层106b上分别形成一第一图案化光阻层110a与第二图案化光阻层110b之后，以第一图案化光阻层110a与第二图案化光阻层110b为蚀刻罩幕图案化第一金属层106a与第二金属层106b。
在图1的步骤16与图2D中，在移除剩余的第一图案化光阻层110a与第二图案化光阻层110b之后，一第一罩幕层112a与一第二罩幕层112b分别形成在第一保护层104a与第二保护层104b上并部分覆盖第一金属层106a与第二金属层106b。第一罩幕层112a与一第二罩幕层112b可以为防焊层。
在图1的步骤18与图2E中，进行一表面电镀制程，以用于第一金属层106a与第二金属层106b的外露表面上形成一镍/金层114a、114b。
在图1的步骤20与图2F中，进行一冲孔/成型制程，以用于在基板内切出一连接通道，进而形成一电路板设于晶片上(Board On Chip，BOC)的基板。在相同制程或一分别的冲孔/成型制程中，多个条状结构(即基板单元)的形成方式可以是切割双面叠层结构100的板部，或者是切除双面叠层结构100的边框部分。
在图1的步骤22与图2G中，对双面叠层结构100进行一分离制程(separating process)，以形成两个单面基板结构(第一单面基板结构120a、第二单面基板结构120b)。第一单面基板结构120a包括第一保护层104a、图案化的第一金属层106a、第一罩幕层112a与第一镍/金层114a，且第一单面基板结构120a从顶面102a脱离并与核心结构102分离。同样地，第二单面基板结构120b包括第二保护层104b、图案化的第二金属层106b、第二罩幕层112b与第二镍/金层114b，且第二单面基板结构120b从底面102b脱离并与核心结构102分离。若条状结构是由板部冲孔/成型而成，则分离制程可形成多个独立的条状结构。若是仅切除边框，则各板部需要在后续的制程中切成条状结构。
依照本发明的制程，金属层及保护层可堆叠于暂时基板的两个表面上，以作为一双面叠层结构，且叠层结构的两侧可被加工，然后被分离成多个单面的基板。当单面基板从暂时基板脱离时，暂时基板保护单面基板的底面或空白背面，且单面基板的底面或空白背面可翻转朝外而形成一相当平坦的表面，此表面的粗糙度可以是小于等于5微米。换言之，单面基板的底面或空白背面明显比现有的背面平坦，因为现有的背面上的铜需经过蚀刻或研磨。
图3为本发明一实施例的制作一多层基板的制作流程图。图4A～图4G为本发明一实施例的多层基板的制程剖面图。
首先，在图3的步骤30与图4A中，提供一双面叠层结构300，其包括配置于核心结构302的一顶面302a上的一第一叠层结构310a以及配置于核心结构302的一底面302b上的一第二叠层结构310b。第一叠层结构310a包括一第一金属层306a、一第二金属层308a以及夹在第一金属层306a与第二金属层308a之间的一第一保护层304a，且第二叠层结构310b包括一第三金属层306b、一第四金属层308b以及夹在第三金属层306b与第四金属层308b之间的一第二保护层304b。第一叠层结构310a与第二叠层结构310b可为铜箔基板(copper clad laminates，CCL)，且金属层的材质可以是以电镀或是压合铜箔的方式形成的铜。第一保护层304a与第二保护层304b的材质可以为相同或不同的树脂材料。核心结构302可以为一离型膜或一可掀离式胶膜。
双面叠层结构300的形成方式可以是将第一叠层结构310a、第二叠层结构310b依序或同时与核心结构302接合。离型膜的材质可为一铁氟龙材料(Teflon-based material)，例如膜，且离形膜的材质对于第一保护层304a、第二保护层304b或第一金属层306a、二金属层306b的粘着性相当低。若使用离形膜作为核心结构302，可在其角落或边缘处配置粘着树脂(adhesive resin)以提升粘着性。若使用可掀离式胶膜作为核心结构302，较佳地选择可掀离式胶膜的尺寸与形状，以使可掀离式胶膜可在后续制程中，保持足够的粘着性，且在制程结束之后仍然可被掀离。举例来说，可掀离式胶膜可配置在第一叠层结构310a、第二叠层结构310b的边缘上(可掀离式胶膜的形状似画框)。
此外，如图4A’所示，双面叠层结构300’的核心结构302’为一铝层，且双面叠层结构300’的形成方式可以是依序或同时将金属层与保护层堆叠并压合至铝层的二表面。双面叠层结构300’可通过直接压合或是购买的方式取得。对于购买的双面叠层结构300’，通常会将粘着树脂配置于第一叠层结构310a、第二叠层结构310b的一个表面或两个表面的周边(粘着树脂的形状如同画框)。
在图3的步骤32与图4B中，进行一钻孔制程与一电镀制程，以形成多个贯穿双面叠层结构300(300’)的镀通孔310。
在图3的步骤34与图4C中，在第一图案化光阻层312a与第二图案化光阻层312b分别形成在第二金属层308a与第四金属层308b上时，以第一图案化光阻层312a与第二图案化光阻层312b为蚀刻罩幕图案化第二金属层308a与第四金属层308b。
在图3的步骤36与图4D中，在移除剩余的第一图案化光阻层312a与第二图案化光阻层312b之后，第一罩幕层314a与第二罩幕层314b分别形成在第一保护层304a与第二保护层304b上并分别部分覆盖第二金属层308a与第四金属层308b。第一罩幕层314a与第二罩幕层314b可以为防焊层。
在图3的步骤38与图4E中，进行一表面电镀制程以用于在第二金属层308a与第四金属层308b的外露的表面上分别形成一镍/金层316a、316b。选择性地，一保护层(未示出)可形成在双面叠层结构300(300’)的两个表面上。
在图3的步骤40中，可选择性地进行一冲孔/成型制程，以切除双面叠层结构300(300’)的边框。
在图3的步骤42与图4F中，第一叠层结构310a与第二叠层结构310b从核心结构302(302’)的顶面302a与底面302b脱离。对于双层叠层结构300而言，当以冲孔的方式去除边框之后，可通过选择性地使用刀片来剥离第一叠层结构310a与第二叠层结构310b与核心结构302。对于市售的双面叠层结构300’而言，当边框沿着粘着树脂框移除时，第一叠层结构310a和第二叠层结构310b可直接掀离。然而，对于直接压合的双面叠层结构300’而言，需要施加较大的外力才能掀离第一叠层结构310a和第二叠层结构310b，举例来说，可使用滚轮状的工具(radius drum)从铝层掀离第一叠层结构310a和第二叠层结构310b。另外，为使分离更加地容易，较佳地是，在直接压合之前，配置多个小片的离型膜于铝层的角落。
在图3的步骤44与图4G中，将第一叠层结构310a与第二叠层结构310b再压合。当将第一叠层结构310a与第二叠层结构310b压合至一承载膜320时，第一叠层结构310a与第二叠层结构310b的第一金属层306a与第三金属层306b成为外层(例如朝向外侧)。承载膜320可以为一可掀离式胶膜。
若是需要单面基板结构，则需移除第一叠层结构310a与第二叠层结构310b的第一金属层306a与第三金属层306b。对于单面基板结构而言，可选择性地形成镀通孔。
若是需要双面基板结构，则第一叠层结构310a与第二叠层结构310b的第一金属层306a与第三金属层306b可继续进行上述步骤32～42。
图5为本发明一实施例的双面基板结构的剖面图。双面叠层结构500包括分别配置于基底504的两个表面上的两个图案化金属层506、508以及配置于图案化金属层506、508上的两个罩幕层505、507。
若欲依照上述步骤加工双面叠层结构500的图案化金属层506、508，则可选择性地进行一次或二次的钻孔及电镀制程。若镀通孔510的形成方式是钻孔二次且电镀二次，则最终的镀通孔510具有一第一镀层512a与一第二镀层512b，其中第一镀层512a覆盖贯孔的一侧壁以及围绕贯孔的一底开口的表面，第二镀层512b覆盖第一镀层512a以及围绕贯孔的一顶开口的表面。如此一来，可强化镀通孔510的棱角部分并增加镀层的总厚度。第一镀层512a与第二镀层512b的材质可以为铜或铜合金。
在本发明的制程中，铜箔基板可堆叠于铝承载器、离型膜或可掀离式胶膜的两个表面上，而形成一叠层结构，叠层结构可被加工与分离而形成多个拟单面基板。此外，可再压合并加工这些拟单面基板(的另一面)以形成多个单面基板或多个双面基板。
综上所述，本发明的制程可依现行的标准双层制造技术而有效地制作单面基板或双面基板。再者，生产率几乎提高两倍，而不浪费制程原料(processing materials)或生产线(production line)。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (17)

1、一种多层基板的制作方法，包括：
提供一双面叠层结构，其具有至少一核心结构、配置于该核心结构的两个表面上的至少一第一保护层与至少一第二保护层，以及分别配置于该第一保护层与该第二保护层上的至少一第一金属层与至少一第二金属层；
形成多个镀通孔于该双面叠层结构中；
图案化该第一金属层与该第二金属层；
分别于该第一金属层以及该第二金属层上形成一第一罩幕层与一第二罩幕层；以及
进行一分离制程，以使该图案化第一金属层、第二金属层以及该第一、该第二保护层分别分离于该核心结构。
2、根据权利要求1所述的多层基板的制作方法，在进行该分离制程以移除部分该双面叠层结构之前，还包括进行一冲孔/成型制程。
3、根据权利要求1所述的多层基板的制作方法，在形成该第一与该第二罩幕层之后，还包括进行一表面电镀制程，以用于该第一罩幕层与该第二罩幕层所暴露出的该图案化第一金属层与该第二金属层上形成一镍/金层。
4、根据权利要求1所述的多层基板的制作方法，其中该核心结构为一离形膜或一可掀离式胶膜，该分离制程包括从该核心结构剥离该第一金属层与该第一保护层或是该第二金属层与该第二保护层。
5、根据权利要求1所述的多层基板的制作方法，其中该双面叠层结构还包括配置于该第一保护层与该核心结构之间的一第三金属层以及配置于该第二保护层与该核心结构之间的一第四金属层，该第三金属层与该第四金属层通过该分离制程而与该核心结构分离，以形成一第一叠层结构与一第二叠层结构，该第一叠层结构包括该第一金属层、该第三金属层以及位于该第一金属层与该第三金属层之间的该第一保护层，该第二叠层结构包括该第二金属层、该第四金属层与位于该第二金属层与该第四金属层之间的该第二保护层。
6、根据权利要求5所述的多层基板的制作方法，其中该核心结构为一离形膜、一可掀离式胶膜或一铝层，且该第一叠层结构或该第二叠层结构从该核心结构剥离。
7、根据权利要求5所述的多层基板的制作方法，还包括：
再压合该第一叠层结构与该第二叠层结构至一掀离式承载器的两个表面上，以使该第三金属层与该第四金属层成为最外层。
8、根据权利要求7所述的多层基板的制作方法，还包括：
在再压合该第一叠层结构与该第二叠层结构之后，移除该第三金属层与该第四金属层。
9、根据权利要求7所述的多层基板的制作方法，还包括：
在再压合该第一叠层结构与该第二叠层结构之后，图案化该第三金属层与该第四金属层，以形成一图案化第三金属层与一图案化第四金属层。
10、根据权利要求9所述的多层基板的制作方法，还包括：
在该图案化第三金属层及该图案化第四金属层上分别形成一第三罩幕层与一第四罩幕层。
11、根据权利要求7所述的多层基板的制作方法，还包括：
在再压合该第一叠层结构与该第二叠层结构之后，再钻孔与再电镀所述多个镀通孔。
12、一种多层基板结构，包括：
一基底，具有一顶面、一底面与贯穿该基底的至少一贯孔；
一图案化第一金属层，配置于该基底的的该底面上；
一图案化第二金属层，配置于该基底的该顶面上；
一第一镀层，覆盖该贯孔的一侧壁以及围绕该贯孔的一底开口的该底面；以及
一第二镀层，覆盖该第一镀层以及围绕该贯孔的一顶开口的该顶面。
13、根据权利要求12所述的多层基板结构，还包括：
一焊罩层，配置于该图案化第一金属层或该图案化第二金属层上。
14、根据权利要求12所述的多层基板结构，其中该图案化第一金属层包括一铜层与位于该铜层上的一镍/金层，且该图案化第二金属层包括一铜层与位于该铜层上的一镍/金层。
15、一种单面基板结构，包括：
一基底，具有一顶面、一底面与贯穿该基底的至少一贯孔，其中该基底的该底面具有一平均粗糙度，该平均粗糙度小于等于5微米；
一图案化金属层，配置于该基底的该顶面上；以及
一镀层，覆盖该贯孔的一侧壁以及围绕该贯孔的一顶开口的该顶面。
16、根据权利要求15所述的单面基板结构，还包括：
一焊罩层，配置于该图案化金属层上。
17、根据权利要求15所述的单面基板结构，其中该图案化金属层包括一铜层以及配置于该铜层上的一镍/金层。
CN200910171341.4A 2008-08-27 2009-08-27 多层基板的制作方法及其基板 Active CN101673688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/199,149 US8104171B2 (en) 2008-08-27 2008-08-27 Method of fabricating multi-layered substrate
US12/199,149 2008-08-27

Publications (2)

Publication Number Publication Date
CN101673688A true CN101673688A (zh) 2010-03-17
CN101673688B CN101673688B (zh) 2011-08-03

Family

ID=41725872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910171341.4A Active CN101673688B (zh) 2008-08-27 2009-08-27 多层基板的制作方法及其基板

Country Status (3)

Country Link
US (2) US8104171B2 (zh)
CN (1) CN101673688B (zh)
TW (1) TWI389613B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937855A (zh) * 2010-08-10 2011-01-05 日月光半导体制造股份有限公司 元件内埋式封装结构的制作方法及其封装结构
CN102843877A (zh) * 2011-06-24 2012-12-26 揖斐电株式会社 印刷线路板和用于制造印刷线路板的方法
CN108848616A (zh) * 2018-08-01 2018-11-20 西安微电子技术研究所 一种用于电路板粘接胶膜成型的结构及胶膜成型方法
CN109312849A (zh) * 2016-04-28 2019-02-05 莱茵兹密封垫有限公司 液压系统控制板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
TWI500128B (zh) * 2011-12-06 2015-09-11 Unimicron Technology Corp 具有支撐體的封裝基板及其製法
JP6711229B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1924775B2 (de) * 1969-05-14 1971-06-09 Verfahren zur herstellung einer leiterplatte
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US6495394B1 (en) * 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US6737699B2 (en) * 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
CN1568129A (zh) 2003-06-24 2005-01-19 日月光半导体制造股份有限公司 电路基板及其制造方法
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
JP4897281B2 (ja) 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 ｐｃｂ 및 그 제조 방법
TWI272886B (en) * 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
KR100723529B1 (ko) * 2006-05-10 2007-05-30 삼성전자주식회사 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US8273995B2 (en) * 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
JP4794615B2 (ja) * 2008-11-27 2011-10-19 パナソニック株式会社 半導体装置
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937855A (zh) * 2010-08-10 2011-01-05 日月光半导体制造股份有限公司 元件内埋式封装结构的制作方法及其封装结构
CN101937855B (zh) * 2010-08-10 2012-09-26 日月光半导体制造股份有限公司 元件内埋式封装结构的制作方法及其封装结构
CN102843877A (zh) * 2011-06-24 2012-12-26 揖斐电株式会社 印刷线路板和用于制造印刷线路板的方法
US8945329B2 (en) 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN109312849A (zh) * 2016-04-28 2019-02-05 莱茵兹密封垫有限公司 液压系统控制板
CN108848616A (zh) * 2018-08-01 2018-11-20 西安微电子技术研究所 一种用于电路板粘接胶膜成型的结构及胶膜成型方法
CN108848616B (zh) * 2018-08-01 2020-11-24 西安微电子技术研究所 一种用于电路板粘接胶膜成型的结构及胶膜成型方法

Also Published As

Publication number Publication date
TW201010541A (en) 2010-03-01
TWI389613B (zh) 2013-03-11
US8104171B2 (en) 2012-01-31
US20120073871A1 (en) 2012-03-29
US20100055392A1 (en) 2010-03-04
CN101673688B (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
US7597929B2 (en) Method of manufacturing a wiring substrate
TWI343774B (en) Circuit substrate manufacturing method
CN101673688A (zh) 多层基板的制作方法及其基板
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP2011199077A (ja) 多層配線基板の製造方法
JP2007335698A (ja) 配線基板の製造方法
CN101682983A (zh) 布线基板、半导体封装体以及电子设备
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
JP2007335700A (ja) 配線基板の製造方法
JP2015070263A (ja) パッケージキャリアおよびその製造方法
CN102340933B (zh) 电路板的制作方法
US9362248B2 (en) Coreless package structure and method for manufacturing same
CN102209438A (zh) 高密度柔性线路板及其制作方法
JP2004047528A (ja) 半導体基板及びその製造方法
KR100917126B1 (ko) 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
JP5302927B2 (ja) 多層配線基板の製造方法
CN106328625A (zh) 封装基板及其制作方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
CN105140206B (zh) 基板结构及其制作方法
US9282643B2 (en) Core substrate and method for fabricating circuit board
EP3565391A1 (en) Wiring substrate singulating method and substrate for package
WO2014109357A1 (ja) 配線基板の製造方法及び支持材付き積層体
TWI501706B (zh) 線路板及其製作方法
JP4461801B2 (ja) 半導体装置およびその製造方法
CN105451471B (zh) 多层电路板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant