[go: up one dir, main page]

CN101599468A - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN101599468A
CN101599468A CN 200910137486 CN200910137486A CN101599468A CN 101599468 A CN101599468 A CN 101599468A CN 200910137486 CN200910137486 CN 200910137486 CN 200910137486 A CN200910137486 A CN 200910137486A CN 101599468 A CN101599468 A CN 101599468A
Authority
CN
China
Prior art keywords
electronic component
device chip
pattern
insulating substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910137486
Other languages
English (en)
Other versions
CN101599468B (zh
Inventor
横山刚
宓晓宇
原基扬
上田政则
上田知史
高桥岳雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Publication of CN101599468A publication Critical patent/CN101599468A/zh
Application granted granted Critical
Publication of CN101599468B publication Critical patent/CN101599468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种电子部件，其能够气密性较高地进行密封并且能实现小型化。本发明的电子部件具有：绝缘基板(10)；以倒装的方式安装在绝缘基板(10)上的器件芯片(20)；图案(32)，其以图案(32)的上表面与器件芯片(20)的下表面之间具有间隙的方式沿着器件芯片(20)的侧面设置在绝缘基板(10)上；SOG氧化膜(30)，其以嵌入在图案(32)的上表面与器件芯片(20)的下表面之间的间隙中、并且在绝缘基板(10)的上表面与器件芯片(20)的下表面之间形成有空隙(26)的方式，覆盖器件芯片(20)和图案(32)的侧面。

Description

电子部件
技术领域
本发明涉及电子部件，特别涉及在绝缘基板上以倒装的方式安装有器件芯片的电子部件。
背景技术
SAW(Surface Acoustic Wave：声表面波)滤波器和FBAR(Film BulkAcoustic Resonator：薄膜体声波谐振器)滤波器等工作区域发生振动的器件芯片以不抑制振动的方式进行安装。因此，以器件芯片表面的工作区域与空隙相接的方式安装到封装上。
图1是用于说明专利文献1和2所记载的电子部件的图。参照图1，在具有空腔78的封装基板70的底面上设置有布线图案12、内部布线14和外部连接端子16。在布线图案12上使用凸块(bump)28以倒装的方式安装有器件芯片20。使用密封用金属76和焊锡74，由盖体72将封装基板70盖住。由此，器件芯片20被气密密封。在器件芯片20的下表面上形成的梳状电极等的工作区域22与由空腔78形成的空隙相接。
图2是用于说明专利文献3所记载的电子部件的图。参照图2，在绝缘基板10上设置有布线图案12、内部布线14和外部连接端子16。在布线图案12上以倒装的方式安装有器件芯片20。密封树脂60被形成为覆盖器件芯片20的上表面和侧面并使器件芯片20的下表面与空隙26相接。
图3是用于说明专利文献4所记载的电子部件的图。取代图2中的密封树脂60而形成有SOG(Spin on Glass：旋涂玻璃)氧化膜62。
图4是用于说明专利文献5所记载的电子部件的图。参照图4，在绝缘基板10上沿着器件芯片20设置有图案32。
【专利文献1】日本特开2001-53577号公报
【专利文献2】日本特开2001-110946号公报
【专利文献3】美国专利7183124号说明书
【专利文献4】日本特开平2-186662号公报
【专利文献5】日本特开2005-86615号公报
如上所述，提供了多种以工作区域22与空隙相接的方式安装有器件芯片20的电子部件。但是，在图1示出的专利文献1和2的技术中，由于在具有空腔78的封装安装70上安装器件芯片20，因此电子部件的小型化比较困难。在图2所示的专利文献3的技术中，由于使用密封树脂60密封器件芯片20，因此存在空隙26的气密性较低的问题。在图3所示的专利文献4的技术中，由于使用SOG氧化膜62密封器件芯片20，因此与图2相比能够提高气密性。但是，SOG氧化膜62的粘度较低，所以，在密封器件芯片20时，SOG氧化膜62可能会到达工作区域22的表面。在图4所示的专利文献5的技术中，由于设置图案32，因此电子部件的小型化比较困难。
发明内容
本发明是为了解决上述问题而完成的，其目的在于提供一种能高气密性地进行密封并且能实现小型化的电子部件。
本发明的电子部件的特征在于，该电子部件具有：绝缘基板；器件芯片，其以倒装的方式安装在所述绝缘基板上；图案，其以所述图案的上表面与所述器件芯片的下表面之间具有间隙的方式沿着所述器件芯片的侧面设置在所述绝缘基板上；SOG氧化膜，其以嵌入在所述图案的上表面与所述器件芯片的下表面之间的间隙中、并且所述绝缘基板的上表面与所述器件芯片的下表面之间形成空隙的方式，覆盖所述器件芯片和所述图案的侧面。根据本发明，能够提供一种能高气密性地进行密封并且能实现小型化的电子部件。
在所述结构中，可以设为如下结构：在俯视面中所述图案和所述器件芯片具有重叠部分。根据该结构能够使电子部件进一步小型化。
在所述结构中，可以设为如下结构：该电子部件具有覆盖所述SOG氧化膜的覆盖层。根据该结构，能够抑制在使SOG氧化膜硬化时空隙中的空气膨胀而SOG氧化膜被破坏的情况。
在所述结构中，可以设为如下结构：所述电子部件具有下述金属膜，该金属膜设置在所述器件芯片的下表面的与所述图案的上表面相对的区域中，该金属膜的下表面被所述SOG氧化膜覆盖。根据该结构，能够进一步抑制SOG氧化膜流入空隙内。
在所述结构中，可以设为如下结构：所述电子部件具有：在所述绝缘基板的与所述器件芯片的下表面相对的区域上与所述器件芯片的下表面分隔地设置的从动元件。在设置了从动元件的情况下，由于空隙的高度变大，因此SOG氧化膜容易流入空隙。根据该结构，能够进一步抑制SOG氧化膜流入空隙。
在所述结构中，可以设为如下结构：所述器件芯片经由设置在所述绝缘基板上的加高部而以倒装的方式安装。
在所述结构中，可以设为如下结构：所述器件芯片包含相互邻接的多个器件芯片，在所述多个器件芯片之间的所述绝缘基板上具有金属图案。
在所述结构中，可以设为如下结构：所述金属图案设置成在所述金属图案的上表面与所述多个器件芯片的下表面之间具有间隙，所述SOG氧化膜设置成嵌入在所述金属图案的上表面与所述多个器件芯片的下表面之间的间隙中。根据该结构，能够抑制器件芯片之间的电气干扰。
在所述结构中，可以设为如下结构：所述金属图案的上表面与所述多个器件芯片的下表面相接。
在所述结构中，可以设为如下结构：所述金属图案被设置成高于所述多个器件芯片的下表面。
在所述结构中，可以设为如下结构：所述金属图案连接至预定的固定电位。
在所述结构中，可以设为如下结构：所述器件芯片是SAW滤波器或FBAR滤波器。
根据本发明，能够提供一种能高气密性地进行密封并且能实现小型化的电子部件。
附图说明
图1是专利文献1和2的电子部件的剖视图。
图2是专利文献3的电子部件的剖视图。
图3是专利文献4的电子部件的剖视图。
图4是专利文献5的电子部件的剖视图。
图5(a)是实施例1的电子部件的剖视图，图5(b)是透视图。
图6(a)至图6(c)是示出实施例1的电子部件的制造工序的剖视图(其一)。
图7(a)和图7(b)是示出实施例1的电子部件的制造工序的剖视图(其二)。
图8(a)是比较例1的电子部件的剖视图，图8(b)是实施例1的电子部件的剖视图。
图9(a)是实施例2的电子部件的剖视图，图9(b)是透视图。
图10是实施例3的电子部件的剖视图。
图11是实施例4的电子部件的剖视图。
图12是实施例4的变形例的电子部件的剖视图。
图13(a)是实施例5的电子部件的剖视图，图13(b)是比较例5的电子部件的剖视图。
图14(a)是通过特性，图14(b)隔离特性。
图15(a)至图15(c)是实施例5及其变形例的电子部件的剖视图。
具体实施方式
下面，参照附图说明本发明的实施例。
【实施例1】
图5(a)是实施例1的电子部件的剖视图。参照图5(a)，在由陶瓷等构成的绝缘基板10的上表面设置有布线图案12。绝缘基板10的下表面设置有外部连接端子16。在绝缘基板10的内部设置有连接布线图案12和外部连接端子16的内部布线14。在下表面具有工作区域22的器件芯片20以倒装的方式安装在绝缘基板10上。即，器件芯片20经由凸块28与布线图案12连接。图案(pattern)32以其上表面与器件芯片20的下表面之间具有间隙的方式设置在绝缘基板10上。SOG氧化膜30设置成覆盖器件芯片20和图案32的侧面。并且，SOG氧化膜30形成为：嵌入在图案32的上表面与器件芯片20的下表面之间的间隙中，并且在绝缘基板10的上表面与器件芯片20的下表面之间形成有空隙26。
图5(b)是从实施例1的电子部件的上面透视器件芯片20和图案32的图。参照图5(b)，图案32沿着器件芯片20的侧面设置在绝缘基板10上。在实施例1中，图案32沿着器件芯片20的外周缘形成为环状。但是，在后述的图7(a)中，只要SOG不流入器件芯片20的工作区域22的下面，也可以在器件芯片20的外周缘中的一部分不形成图案32。
参照图6(a)至图7(b)，说明实施例1的电子部件的制造方法。参照图6(a)，由陶瓷等构成的绝缘基板10具有由Cu或Au等金属形成的布线图案12、内部布线14以及外部连接端子16。参照图6(b)，在绝缘基板10上涂布例如由环氧树脂构成的感光树脂。通过曝光、显影形成期望高度的图案32。图案32也可以例如使用电镀法由金属膜形成。参照图6(c)，使用凸块28将器件芯片20以工作区域22向下的方式倒装地安装在绝缘基板10上。此时，图案32的高度低于凸块28的高度，从而能够抑制图案32成为倒装安装的障碍。
参照图7(a)，使用喷射法涂布SOG以覆盖器件芯片20。进行加热处理，硬化SOG。由此，SOG成为SOG氧化膜30。通过以上处理，能够以器件芯片20与绝缘基板10之间具有空隙26的方式密封器件芯片20。也可以通过旋涂(spin coat)来涂布SOG，但是为了在凹凸较多的面上均匀地涂布SOG，优选采用喷射法。在加热处理中可以使用炉或灯退火(lamp anneal)。但是为了避免加热时空隙26内的空气膨胀而破坏SOG氧化膜30，优选使用灯退火。参照图7(b)，使用切割(dicing)法切断SOG氧化膜30和绝缘基板10，使电子部件成为单独个体。通过以上的处理，完成实施例1的电子部件。
图8(a)和图8(b)分别是比较例1和实施例1的器件芯片20的端部周边的剖视图。参照图8(a)，在第一比较例中，图案32的上表面形成为高于器件芯片20的下表面。因此，图案32形成在器件芯片20的外侧。另一方面，参照图8(b)，在实施例1中，由于器件芯片20的下表面低于图案32的上表面，因此如图5(b)所示，可以配置成在俯视面中图案32与器件芯片20之间具有重叠部分。
在比较例1中，由于设置有图案32，如图8(a)所示电子部件增大了与图案32的宽度L2相应的部分。另一方面，在实施例1中，通过重叠地配置图案32和器件芯片20，可以使得因设置图案32而导致的电子部件的增大程度成为比图案32的宽度L2小的L1。由此，在实施例1中能够实现电子部件的小型化。
此外，在实施例1中，即使在器件芯片20的下表面与图案32的上表面之间隔着高度H1，在进行图7(a)的SOG涂布时，由于SOG的表面张力，能够抑制SOG流入器件芯片20下的空隙26内。由此，能够气密性较高地进行密封。
另外，可以把图案32的高度例如设为50μm，把器件芯片20距离绝缘基板10的上表面的高度例如设为60μm，把器件芯片20的下表面与图案32的上表面之间的距离例如设为10μm。
如上述那样，根据实施例1，由于使用SOG氧化膜30对器件芯片20进行密封，所以能够提高气密性。此外，由于图案32沿着器件芯片20的侧面而设置，因此能够抑制在形成SOG氧化膜30时SOG流入器件芯片20的工作区域22下面的情况。而且，与图8(a)所示的比较例1相比，图案32的上表面与器件芯片20的下表面隔开，所以能够使电子部件小型化。
【实施例2】
实施例2是在器件芯片下表面的外周缘具有金属膜的例子。图9(a)是实施例2的电子部件的剖视图。图9(b)是从实施例1的电子部件的上面透视器件芯片20、Cu或Au等的金属膜24和图案32的图。参照图9(a)，在器件芯片20的下表面的与图案32的上表面相对的区域上设置有金属膜24。金属膜24的下表面被SOG氧化膜30覆盖。参照图9(b)，金属膜24沿着器件芯片20的外周缘设置成环状。也可以在器件芯片20的外周缘中的一部分不形成金属膜24。其他的结构与实施例1的图5(a)和图5(b)相同，省略说明。
根据实施例2，由于金属膜24对于SOG的浸润性较好，所以在图7(a)中涂布SOG时，能够进一步抑制SOG流入空隙26内。
【实施例3】
实施例3是绝缘基板上具有从动元件的例子。图10是实施例3的电子部件的剖视图。参照图10，在与器件芯片20的下表面相对的绝缘基板10上形成有从动元件34。从动元件34与器件芯片20的下表面隔离设置。作为从动元件34，可以设置例如由Cu等金属形成的电感、通过层叠金属膜、绝缘膜和金属膜而形成的MIM(Metal Insulator Metal：金属绝缘体金属)电容等。像这样，可以设置电容和电感的至少一个作为从动元件34。
通过在器件芯片20与绝缘基板10之间形成从动元件34，能够使电子部件小型化。但是，由于空隙26的高度较大，SOG容易流入空隙26，因此，设置图案32是有效的。
而且，在绝缘基板10上设置例如由Cu等的电镀金属形成的加高部38，优选器件芯片20经由加高部38以倒装的方式安装在绝缘基板10上。由此，即使在空隙26的高度较高的情况下，也能够无需增大凸块28的大小而将器件芯片20以倒装的方式安装在绝缘基板10上。由此能够使电子部件小型化。
【实施例4】
实施例4是具有覆盖所述SOG氧化膜的覆盖层的例子。图11是实施例4的电子部件的剖视图。参照图11，设置有覆盖SOG氧化膜30的由树脂构成的覆盖层40。其他的结构与实施例1的图5(a)相同，省略说明。覆盖层40的形成方法是，在图7(a)的SOG涂布之后将片状的聚酰亚胺薄膜配置在SOG上。通过加热处理，进行覆盖层40的硬化和SOG的硬化。覆盖层40还可以使用单面布线的聚酰亚胺薄膜。也可以使用玻璃环氧树脂薄膜。
图12是实施例4的变形例的电子部件的剖视图。参照图12，使用可伐合金作为覆盖层42。其他的结构与图11相同，省略说明。覆盖层42的形成方法是，在图7(a)的SOG涂布后将片状的可伐合金薄膜配置在SOG上。通过热压接，形成覆盖SOG的覆盖层42。通过加热处理，进行SOG的硬化。还可以用金属材料作为覆盖层42。此外，还可以通过电镀法形成覆盖层42。
根据实施例4及其变形例，在SOG的加热处理时，SOG被覆盖层40或42覆盖着。由此，能够抑制SOG硬化时空隙26中的空气膨胀而SOG氧化膜30被破坏的情况。
【实施例5】
实施例5是分波器的例子。图13(a)和图13(b)分别是实施例5和比较例5的电子部件的剖视图。参照图13(a)，在绝缘基板10上以倒装的方式安装有多个器件芯片20a和20b。器件芯片20a是发送用滤波器芯片，器件芯片20b是接收用滤波器芯片。在相邻的器件芯片20a和20b之间的绝缘基板10上设置有由Cu形成的金属图案50。在金属图案50的上表面覆盖有SOG氧化膜30。金属图案50沿着相邻的器件芯片20之间而设置。金属图案50经由布线图案12、内部布线14和外部连接端子16连接至固定电位。其他的结构与实施例1相同，省略说明。
参照图13(b)，在比较例5的电子部件中，代替金属图案而形成有与图案32相同的由环氧树脂形成的树脂图案52。
图14(a)是实施例5和比较例5中的发送用滤波器和接收用滤波器的通过特性的仿真结果。图14(b)示出发送用滤波器和接收用滤波器的隔离特性。另外，使用FBAR滤波器作为发送用滤波器芯片即器件芯片20a，使用SAW滤波器作为接收用滤波器芯片即器件芯片20b。实施例5和比较例5中的空隙的高度大约为60μm，图案32、金属图案50和树脂图案52的高度大约为50μm，器件芯片20a和20b的间隔L4大约为75μm，金属图案50或树脂图案52与器件芯片20a或20b的重叠L3大约为50μm。金属图案50接地。
参照图14(a)，在实施例5中，与比较例5相比发送频带和低频区域中的抑压特性有所改善。参照图14(b)，在实施例5中，与比较例5相比发送频带中的隔离有所改善。
在使用SOG氧化膜30密封多个器件芯片20a和20b的结构中，由于器件芯片20a和20b彼此的电气干扰而特性劣化。例如，在比较例5中，抑制特性和隔离特性劣化。根据实施例5，金属图案50配置在相邻的多个器件芯片20a和20b之间的绝缘基板10上。由此，能够抑制器件芯片20a和20b之间的电气干扰。
发送用滤波器和接收用滤波器分别可以是SAW滤波器、FBAR滤波器中的任意一个。当使用SAW滤波器时，器件芯片20是铌酸锂或钽酸锂等的压电基板；当使用FBAR滤波器时，器件芯片20是硅基板、氧化硅基板等。
图15(a)至(c)是实施例5及其变形例的器件芯片20a和20b之间附近的剖视图。参照图15(a)，金属图案50设置成在金属图案50的上表面与多个器件芯片20a和20b的下表面之间具有间隙。SOG氧化膜30设置成嵌入在金属图案50的上表面与多个器件芯片20a和20b的下表面之间的间隙中。由此，金属图案50的高度H2低于器件芯片20a和20b的下面的高度H3，所以金属图案50的宽度L5可以比器件芯片20a和20b的间隙L4宽。此外，与后述的图15(b)和图15(c)相比，容易进行器件芯片20a和20b的倒装安装。通过使金属图案50的高度H2高于布线图案12的高度H6，能够进一步抑制器件芯片20a和20b之间的电气干扰。
参照图15(b)，金属图案50a的上表面与多个器件芯片20a和20b的下表面相接。由此，能够进一步抑制器件芯片20a和20b之间的电气干扰。
参照图15(c)，金属图案50b设置成高于多个器件芯片20a和20b的下表面。由此，能够进一步抑制器件芯片20a和20b之间的电气干扰。
在实施例1～实施例5中，作为器件芯片20以SAW滤波器或FBAR滤波器为例进行了说明，但是也可以使用其他的芯片。
以上，详细介绍了本发明的实施例，但是本发明并不限于特定的实施例，在权利要求所记载的本发明的主旨范围内，可以进行各种变形、变更。

Claims (12)

1.一种电子部件，其特征在于，该电子部件具有：
绝缘基板；
器件芯片，其以倒装的方式安装在所述绝缘基板上；
图案，其以所述图案的上表面与所述器件芯片的下表面之间具有间隙的方式沿着所述器件芯片的侧面设置在所述绝缘基板上；
SOG氧化膜，其以嵌入在所述图案的上表面与所述器件芯片的下表面之间的间隙中、并且在所述绝缘基板的上表面与所述器件芯片的下表面之间形成有空隙的方式，覆盖所述器件芯片和所述图案的侧面。
2.根据权利要求1所述的电子部件，其特征在于，在俯视面中所述图案和所述器件芯片具有重叠部分。
3.根据权利要求1或2所述的电子部件，其特征在于，所述电子部件具有覆盖所述SOG氧化膜的覆盖层。
4.根据权利要求1或2所述的电子部件，其特征在于，所述电子部件具有下述金属膜，该金属膜设置在所述器件芯片的下表面的与所述图案的上表面相对的区域中，该金属膜的下表面被所述SOG氧化膜覆盖。
5.根据权利要求1或2所述的电子部件，其特征在于，所述电子部件具有：在所述绝缘基板的与所述器件芯片的下表面相对的区域上与所述器件芯片的下表面间隔开设置的从动元件。
6.根据权利要求1或2所述的电子部件，其特征在于，所述器件芯片经由设置在所述绝缘基板上的加高部而以倒装的方式安装。
7.根据权利要求1或2所述的电子部件，其特征在于，所述器件芯片包含相互邻接的多个器件芯片，在所述多个器件芯片之间的所述绝缘基板上具有金属图案。
8.根据权利要求7所述的电子部件，其特征在于，
所述金属图案设置成在所述金属图案的上表面与所述多个器件芯片的下表面之间具有间隙，
所述SOG氧化膜设置成嵌入在所述金属图案的上表面与所述多个器件芯片的下表面之间的间隙中。
9.根据权利要求7所述的电子部件，其特征在于，所述金属图案的上表面与所述多个器件芯片的下表面相接。
10.根据权利要求7所述的电子部件，其特征在于，所述金属图案设置成高于所述多个器件芯片的下表面。
11.根据权利要求7所述的电子部件，其特征在于，所述金属图案连接至预定的固定电位。
12.根据权利要求1或2所述的电子部件，其特征在于，所述器件芯片是SAW滤波器或FBAR滤波器。
CN 200910137486 2008-06-02 2009-04-29 电子部件 Expired - Fee Related CN101599468B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008144813A JP5177516B2 (ja) 2008-06-02 2008-06-02 電子部品
JP2008-144813 2008-06-02
JP2008144813 2008-06-02

Publications (2)

Publication Number Publication Date
CN101599468A true CN101599468A (zh) 2009-12-09
CN101599468B CN101599468B (zh) 2011-04-13

Family

ID=41420837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910137486 Expired - Fee Related CN101599468B (zh) 2008-06-02 2009-04-29 电子部件

Country Status (2)

Country Link
JP (1) JP5177516B2 (zh)
CN (1) CN101599468B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346753A (zh) * 2013-06-14 2013-10-09 扬州大学 声表面波器件芯片封装热应变的消减方法
CN103958395A (zh) * 2011-11-29 2014-07-30 高通Mems科技公司 薄背面玻璃互连件
CN106026964A (zh) * 2015-07-22 2016-10-12 邱星星 可调薄膜体声波谐振器和滤波器
CN106548992A (zh) * 2016-12-23 2017-03-29 无锡市好达电子有限公司 芯片级倒封装滤波器载板防侧漏隔离结构
CN111130489A (zh) * 2019-12-04 2020-05-08 天津大学 芯片封装模块及封装方法及具有该模块的电子装置
CN111245385A (zh) * 2019-12-04 2020-06-05 天津大学 芯片封装模块及封装方法及具有该模块的电子装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098792A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 弾性波フィルタデバイス
JP7291052B2 (ja) * 2019-09-26 2023-06-14 京セラ株式会社 電子デバイス
JP7528564B2 (ja) 2020-06-29 2024-08-06 日本電気株式会社 量子デバイス及びその製造方法
CN218959396U (zh) * 2022-12-28 2023-05-02 深圳飞骧科技股份有限公司 滤波器的裸芯片封装模组及射频模组

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186662A (ja) * 1989-01-13 1990-07-20 Hitachi Ltd 弾性表面波素子パッケージ
JP2973940B2 (ja) * 1996-09-20 1999-11-08 日本電気株式会社 素子の樹脂封止構造
JP2001189639A (ja) * 1998-12-29 2001-07-10 Toshiba Corp 弾性表面波装置
JP2002334954A (ja) * 2001-05-08 2002-11-22 Tdk Corp 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
JP4179038B2 (ja) * 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置
JP4131149B2 (ja) * 2002-08-30 2008-08-13 エプソントヨコム株式会社 表面実装型ｓａｗデバイスの製造方法
JP3915649B2 (ja) * 2002-10-04 2007-05-16 エプソントヨコム株式会社 表面実装型ｓａｗデバイスの製造方法
JP2004215218A (ja) * 2002-11-13 2004-07-29 Hitachi Media Electoronics Co Ltd 弾性表面波装置及びそれを用いた移動体通信機
JP3689414B2 (ja) * 2003-06-03 2005-08-31 東洋通信機株式会社 弾性表面波デバイスの製造方法
JP2005045500A (ja) * 2003-07-28 2005-02-17 Toyo Commun Equip Co Ltd 表面実装型圧電発振器、絶縁基板母材、及び周波数調整方法
JP2005086615A (ja) * 2003-09-10 2005-03-31 Tdk Corp 弾性表面波フィルタを備えた高周波モジュール
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103958395A (zh) * 2011-11-29 2014-07-30 高通Mems科技公司 薄背面玻璃互连件
CN103958395B (zh) * 2011-11-29 2016-08-31 高通Mems科技公司 薄背面玻璃互连件
CN103346753A (zh) * 2013-06-14 2013-10-09 扬州大学 声表面波器件芯片封装热应变的消减方法
CN106026964A (zh) * 2015-07-22 2016-10-12 邱星星 可调薄膜体声波谐振器和滤波器
CN106026964B (zh) * 2015-07-22 2018-11-09 邱星星 可调薄膜体声波谐振器和滤波器
CN106548992A (zh) * 2016-12-23 2017-03-29 无锡市好达电子有限公司 芯片级倒封装滤波器载板防侧漏隔离结构
CN106548992B (zh) * 2016-12-23 2019-09-17 无锡市好达电子有限公司 芯片级倒封装滤波器载板防环氧材料流入的隔离结构
CN111130489A (zh) * 2019-12-04 2020-05-08 天津大学 芯片封装模块及封装方法及具有该模块的电子装置
CN111245385A (zh) * 2019-12-04 2020-06-05 天津大学 芯片封装模块及封装方法及具有该模块的电子装置
WO2021109443A1 (zh) * 2019-12-04 2021-06-10 天津大学 芯片封装模块及封装方法及具有该模块的电子装置
EP4089917A4 (en) * 2019-12-04 2024-04-24 Tianjin University CHIP ENCAPSULATION MODULE AND ENCAPSULATION METHOD THEREFOR, AND ELECTRONIC DEVICE WITH CHIP ENCAPSULATION MODULE
CN111245385B (zh) * 2019-12-04 2025-03-14 天津大学 芯片封装模块及封装方法及具有该模块的电子装置

Also Published As

Publication number Publication date
JP2009295625A (ja) 2009-12-17
JP5177516B2 (ja) 2013-04-03
CN101599468B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
CN101599468A (zh) 电子部件
KR100642932B1 (ko) 압전 부품
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
JP5926165B2 (ja) 弾性波装置および電子部品
JP6242597B2 (ja) 弾性波デバイス及びその製造方法
US8749114B2 (en) Acoustic wave device
US9793877B2 (en) Encapsulated bulk acoustic wave (BAW) resonator device
US20070008051A1 (en) Electronic component and manufacturing method thereof
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
CN107276558A (zh) 声波装置和制造该声波装置的方法
JP2019021998A (ja) 電子部品
US10812042B2 (en) Electronic component
US20040174090A1 (en) Piezoelectric component and method for manufacturing the same
JP6042689B2 (ja) 弾性波デバイス及びその設計方法
JP2005130341A (ja) 圧電部品及びその製造方法、通信装置
JP4496652B2 (ja) 弾性表面波装置とその製造方法
JP2004253937A (ja) 弾性表面波フィルタとその製造方法
JP2009183008A (ja) 圧電部品の製造方法
JP2003283289A (ja) 弾性表面波装置
JP4898396B2 (ja) 弾性波デバイス
JP2004207674A (ja) 電子部品装置の製造方法
KR101349544B1 (ko) 고주파 모듈
US20240405744A1 (en) Acoustic wave devices
JP2007027211A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100802

Address after: Kanagawa

Applicant after: Fujitsu Media Devices Ltd

Co-applicant after: Taiyo Yuden Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd

Co-applicant before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: TAIYO YUDEN CO., LTD.

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101201

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101201

Address after: Tokyo, Japan, Japan

Applicant after: Taiyo Yuden Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd

Co-applicant before: Taiyo Yuden Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20120429