[go: up one dir, main page]

CN101582464A - 在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法 - Google Patents

在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法 Download PDF

Info

Publication number
CN101582464A
CN101582464A CN200910141996.7A CN200910141996A CN101582464A CN 101582464 A CN101582464 A CN 101582464A CN 200910141996 A CN200910141996 A CN 200910141996A CN 101582464 A CN101582464 A CN 101582464A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
substrate
layer
graded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910141996.7A
Other languages
English (en)
Other versions
CN101582464B (zh
Inventor
B·A·科雷瓦尔
J·N·约翰逊
T·R·托利弗
T·C·克罗伊茨
X·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN101582464A publication Critical patent/CN101582464A/zh
Application granted granted Critical
Publication of CN101582464B publication Critical patent/CN101582464B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/13—Photovoltaic cells having absorbing layers comprising graded bandgaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)

Abstract

本发明涉及在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法。本发明描述了半导体结构，其包括半导体衬底(12)和布置在半导体衬底(12)上的半导体层(14)。该半导体层(14)同时在组成上被分级和在结构上被分级。特别地，该半导体层(14)沿着其厚度在组成上被分级从在与衬底(12)的界面(16)处为基本上本征的到相对表面(18)处为基本上掺杂的。另外，该半导体层(14)沿着其厚度在结构上被分级从在与衬底(12)的界面(16)处为基本上晶态的到相对表面(18)处为基本上非晶态的。本发明还描述了相关的方法。

Description

在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法
相关申请的交叉引用
在2005年10月31日提交的序列号为11/263,159的非临时申请在此被引入作为参考，所述非临时申请要求在2005年7月28日提交的序列号为60/704,181的临时申请的优先权。
背景技术
本发明总体涉及包括异质结的半导体器件(semiconductor devices)领域，如光伏器件(photovoltaic devices)。
依靠异质结存在的器件在本领域中是熟知的。如在本文中所使用的，异质结通常通过一种导电性类型的层或区域与相反导电性类型的层或区域接触而形成(例如“p-n”结)。这些器件的实例包括薄膜晶体管、双极型晶体管以及光伏器件(例如太阳能电池)。
光伏器件将例如阳光、白炽的辐射或荧光辐射转变为电能。太阳光是用于多数器件典型的辐射源。转换为电能通过熟知的光伏效应而实现。根据这种现象，撞击光伏器件的辐射由该器件的活性区(active region)吸收，产生电子和空穴对，它们有时被统称为“光生载流子”。电子和空穴进行扩散，和通常使用在器件中建立的电场，在接触(contacts)被聚集。
在作为清洁、可再生能源的可靠形式的太阳能电池中的越来越多的益处促使对提高电池性能的作出很多努力。对这种性能的一个主要衡量是器件的能量转换效率。转换效率通常以由器件产生的电能的量(作为达到其活性表面的光能的百分比)进行衡量。即使例如1％或更小的能量转换效率的提高都代表光伏工艺中非常显著的进步。
光伏器件的性能很大部分地依靠于每个半导体层的组成和微结构。特别地，晶态半导体层可向器件引入许多不希望的缺陷。例如，由结构不完美或杂质原子导致的缺陷状态可以位于单晶半导体层表面上或主体(bulk)内。而且，多晶半导体材料可以包括随机定向的颗粒，其具有引起大量主体和表面缺陷状态的晶粒边界(grain boundaries)。
这种类型的各种缺陷的存在可成为光伏器件中有害影响的来源。例如，许多电荷载流子在异质结附近缺陷位置复合(recombine)，而不是继续在它们预期的去一个或多个收集电极的途径上。这样，它们作为电流载流子而被损耗。电荷载流子复合是降低能量转换效率的一个主要原因。
表面缺陷的负面效应可以通过钝化技术在一定程度上被减小。例如，可将本征的(intrinsic)(即未掺杂的)半导体材料层形成在晶态衬底的表面上。该本征层的存在降低了在衬底表面的电荷载流子的复合，并由此改善了光伏器件的性能。
美国专利5,213,628(Noguchi等)整体上描述了使用该类型的本征层的构想。Noguchi描述了包括所选导电性类型的单晶或多晶半导体层的光伏器件。使250埃或更小的基本上本征层形成在衬底上方。使基本上非晶态层形成在具有与衬底相反的导电性的本征层上方，并且完成“半导体夹层结构”。通过在非晶态层上方添加透光电极，以及在衬底下侧附上背电极(back electrode)而完成该光伏器件。
在Noguchi专利中描述的光伏器件可显著地使在一些情形下的电荷载流子复合的问题减少到最小。例如，在所选厚度的本征层的存在被认为提高了器件的光电转换效率。而且，自从Noguchi等人发表以来，在许多参考文献中已描述了以这种方式钝化半导体衬底表面的构想。实例包括美国专利5,648,675(Terada等)，和美国专利公开2002/0069911A1(Nakamura等)、2003/0168660A1(Terakawa等)；以及2005/0062041A1(Terakawa等)。
尽管上述参考文献在一定程度上解决了复合问题，但是还存在一些大的缺点。例如，本征层的存在，尽管一定程度上是有益的，然而也导致另一界面的形成，即在本征层和在上面的非晶态层之间。该新界面仍是对于杂质和假性污染物(spurious contamnants)被捕获并积累的另一位置，并且可能导致电荷载流子的另外复合。例如，在多层结构制造期间的沉积步骤之间的中断可提供不希望的引入污染物的机会。
而且，由于导电性的突然变化和/或能带间隙的变化产生的在界面的突然能带弯曲可导致界面状态的高密度和对于电子和空穴的在能量上有利的下降(energetically favorable sink)，它们是复合的来源。
基于部分上述考虑，改进的光伏器件在本领域中是受欢迎的。该器件应使半导体层之间各种界面区域的电荷载流子复合问题降低到最小。而且，该器件应该具有确保良好光伏性能的电学性质，例如能量转换效率。而且，应该能够有效和经济地制造该器件。该器件的制造应该减少允许引入过高水平的杂质和其它缺陷的沉积步骤。
发明内容
根据本发明的一个实施方案，提供半导体结构。该半导体结构包括半导体衬底。该半导体结构还进一步包括被布置在半导体衬底上的半导体层，其中半导体层沿着其厚度在组成上被分级从在与衬底的界面处为基本上本征的到在相对表面处为基本上掺杂的，并且其中该半导体层沿着其厚度在结构上被分级从在与衬底的界面处为基本上晶态的到在相对表面处为基本上非晶态的。
根据本发明的另一实施方案，提供半导体结构。该半导体结构包括掺杂的半导体衬底。该半导体结构进一步包括形成在所述掺杂的半导体衬底上的外延层，其中该外延层包括基本上本征的晶相。该半导体结构进一步包括形成在该外延层上的半导体层，其中该半导体层沿着其厚度在结构上被分级从在与外延层的界面处为基本上晶相到基本上非晶相。
根据本发明的另一实施方案，提供半导体结构。该半导体结构包括半导体层，该半导体层具有在结构上被分级的区域，沿着第一深度从在该结构上被分级的区域的较下部分为基本上晶体状态到在该结构上被分级的区域的较上部分为基本上非晶体状态。
根据本发明的另一实施方案，提供沉积半导体层的方法。该方法包括沿着第一厚度在结构上分级该半导体层。该方法进一步包括沿着第二厚度在组成上分级该半导体层。
附图说明
图1是描述根据本发明一个实施方案的光伏器件结构的截面示意图。
图2是描述根据本发明另一实施方案的光伏器件结构的截面示意图。
图3是描述根据本发明另一实施方案的光伏器件结构的截面示意图。
图4是描述根据本发明另一实施方案的光伏器件结构的截面示意图。
图5是描述根据本发明一个实施方案的图2结构的制造方法的实例的流程图。
具体实施方式
在本文中将描述很多术语和概念。在通常使用这些术语的程度上，这些术语意欲归属于它们通常所被理解的意义，如本领域技术人员所理解的那样。对于那些没有本领域技术人员所通常理解的特定含意的术语，这些术语将通过在本文中提供的描述和其中使用这些术语的上下文根据本发明的实施方案进行理解。
如下面进一步的描述，许多材料或层被认为是“形成在”或“布置在”下面的材料或层上。如在本文所使用，使用术语“形成在……上”或“布置在……上”不排除所连接的材料之间存在其它材料或层。也就是说，如在本文所使用的，术语“形成在……上”或“布置在……上”不应该被局限于类似于“直接形成在……上”或“直接布置在……上”的解释，而是应该被解释为允许有任何形成或布置在其中的中间层。
如将被理解的，光伏器件或太阳能电池可包括叠置的半导体层以提供异质结(例如p-n结)。基于被光子碰撞时硅的物理反应，硅是太阳能电池中通常使用的半导体材料。如将被理解的，硅可以是晶态(例如单晶或多晶)或非晶态。虽然还有其它形式的硅存在(例如纳米晶或微晶)，但用于本公开内容的目的，足以理解硅的晶相和非晶相之间的区别。
如将被理解的，晶体硅(c-Si)是四重配位的原子，其典型地与四个邻近硅原子四面键合。四面体结构在大范围内连续以形成良好排列的晶格(即晶体)。在许多典型的半导体器件(如MOSFET和CMOS器件，包括光伏器件)中晶体硅被用作衬底。
非晶硅(a-Si)是硅的非晶态同素异形形式。对于非晶硅，原子形成连续的无序的(随机)网络，而不是晶体硅良好排列的晶格。而不是每个原子为四重配位的，在非晶硅中的多数原子包括可描述为可产生不希望的电效应的缺陷的悬空键。用氢钝化非晶硅减少了悬空键的负面影响。尽管有负面影响，但非晶硅经常用在半导体器件中，因为它在半导体器件的制造中更便宜而且更易于处置。
如在下面将进一步所述的，根据本发明的实施方案，光伏器件的半导体层(例如硅)可以从晶体形式到非晶形式“在结构上被分级”。如在本文所使用的，“在结构上被分级”意欲描述半导体晶格从晶体形式到非晶形式在组织和结构方面的逐步变化(即“分级(graduation)”)。也就是说，该材料沿着它的深度被分级，这样晶格沿着所述深度以良好组织的晶体形式开始并逐渐变得较少有序的和更随机的，使得其最终变为非晶态。在一些实施方案中，该分级是基本上连续的，但是并不总是必须是这种情况。例如，变化速率本身可以沿着所述深度改变，在一些区域稍微升高，而在其它区域稍微降低。然而，整体分级总是被表征为：沿着一个或多个在结构上被分级的层或区域的深度在远离衬底的移动方向上四重良好排列的原子减少和悬空键增加。通过术语“在结构上被分级”意图包括任何和所有这些在分级中的改变。下面将进一步描述这种在结构上分级的优点和制造这种在结构上分级的层的机制。
如还将被理解，半导体材料，如硅，可以是不掺杂的(即本征的(i))或掺杂的(d)。如将在下面进一步所述，当基本上没有掺杂剂存在于该材料中时，该层被认为是本征的(i)。相反，掺杂(d)层，包括n型或p型掺杂剂。本领域技术人员将理解本征的半导体材料相比于掺杂的半导体材料的电学性质，如硅。
如在下面将进一步所述的，除了上面讨论的在结构上分级，本发明的实施方案包括其为“在组成上被分级”的半导体层。如在这里所使用的，“在组成上被分级的”意图描述掺杂剂浓度作为半导体层深度的函数而被分级(即分级)。在一些实施方案中，分级是基本上连续的，但并不总是必须是这种情况。例如，浓度的变化速率本身可以在深度上改变，在一些区域略有提高，而在其它区域略有降低。然而，整体分级总是被表征为在朝衬底的方向上的掺杂剂浓度的降低。而且，在一些情况下，对于该深度的一些部分，掺杂剂浓度可能保持常数，虽然该部分可能非常小。通过术语“被分级”意图包括任何以及所有这些在分级中的变化。对于给定半导体层的特定掺杂剂浓度分布将取决于各种因素，例如掺杂剂类型、对半导体器件的电学要求、用于在组成上被分级的层的沉积技术以及其微结构和厚度。
因此，本发明的实施方案涉及半导体器件，并且更特别地涉及光伏器件，其包括在结构上被分级的半导体层或在结构上被分级和在组成上被分级的半导体层。在下述的某些实施方案中，与在组成上被分级的层的形成相独立地形成在结构上被分级的层。在其它实施方案中，在结构上被分级的区域和在组成上被分级的区域重叠，至少部分重叠，并且在同一层中形成。还将描述制造具有在结构上被分级的层的器件和具有在结构上被分级和在组成上被分级的层的器件的方法。
现在参看图1，例示了根据本发明一个实施方案的器件10的部分截面图。该器件10包括衬底12。多种衬底类型可用于本发明的大多数实施方案。例如，衬底12可以是单晶或多晶的。而且，该衬底材料可以是n型或p型，部分取决于对光伏器件的电学要求。也就是说，衬底12用n型或p型掺杂剂进行掺杂(d)。本领域技术人员熟知有关所有这些类型的硅衬底的细节。
在制造期间，在沉积其它半导体层之前，通常使衬底12经受传统的处理步骤。例如，衬底12可被清洗并被放置在真空室(例如，如下述的等离子体反应室)中。然后可加热该室到足够的温度以去除衬底上或内部的任何湿气。通常，在大约120-240℃范围内的温度是足够的。有时，然后将氢气引入到室内，并且使衬底暴露于等离子体放电，用于附加的表面清洗。然而，清洗和预处理步骤的多种变化是可能的。
在衬底上方形成的各种半导体层通常用等离子体沉积进行施加。多种不同类型的等离子体沉积是可能的。非限定性实例包括化学气相沉积(CVD)、真空等离子体喷涂(VPS)、低压等离子体喷涂(LPPS)、等离子体加强化学气相沉积(PECVD)、射频等离子体加强化学气相沉积(RF-PECVD)、膨胀热等离子体化学气相沉积(expanding thermal-plasma chemical-vapor deposition)(ETP-CVD)、电子回旋共振等离子体加强化学气相沉积(ECR-PECVD)、电感耦合等离子体加强化学气相沉积(IC-PECVD)以及大气等离子体喷涂(APS)。还可使用溅射技术，例如反应溅射。而且，还可使用这些技术的任何的组合。本领域技术人员熟知所有这些沉积技术的通常操作细节。可选地，在某些情况下，可通过例如外延生长来生长半导体层。
再次参看图1，在半导体衬底12上形成半导体层14。该半导体层14可以是例如硅。如在下面进一步所述，该半导体层14沿着深度D1在结构上被分级(从晶态到非晶态)，该深度D1起始于衬底12和半导体层14之间的界面16，在半导体层14内部小于半导体层14的厚度的深度处终止。而且，如在下面进一步所述，半导体层14在组成上被分级(在掺杂剂浓度方面)。也就是说，在深度D2处掺杂剂浓度基本上为零(本征的)，从半导体层14和位于上面的透明传导膜20(在下面被进一步描述)之间的界面18开始测量，沿着深度D2逐渐增加，直到掺杂剂浓度达到最大值，就半导体导电性目标而言，在界面18处。
因此，如上所述，半导体层14被同时在结构上被分级和在组成上被分级。特别地，在结构上分级半导体层12从界面16沿着深度D1从晶体形式到非晶形式。也就是说，半导体层14的第一区域在半导体晶格的组织和结构方面从晶体形式到非晶形式逐渐改变(即“分级”)。在由深度D1限定的第一区域中，晶格从在界面16处的组织良好的晶体形式开始并沿着深度D1逐渐变得较小有序和更随机的，这样最终变成非晶态。而在结构上被分级的区域(由深度D1所限定的)被举例说明为部分地贯穿半导体层14而终止，在其它实施方案中，在结构上分级可在从界面16开始连续管穿半导体材料14的整个厚度到界面18。以下将进一步描述在结构上分级半导体层14的第一区域。
除了在结构上分级，器件10的半导体层14沿着第二区域(由深度D2限定的)在组成上被分级，从本征的到掺杂的。也就是说，半导体层14的第二区域在掺杂剂浓度方面逐渐改变(即“分级”)，从第二区域的起点处为本征的到界面18处为最大掺杂的(n型或p型)。如将被理解，掺杂剂类型将取决于衬底12的掺杂剂类型。虽然，跨过本征层或区域，衬底12的掺杂剂类型与半导体层14的掺杂剂类型是相反的以在衬底12和半导体层14之间提供异质结。如将被理解的是，具有包围在本征部分四周的相反掺杂的半导体层(被称为“HIT结构”)以形成p-i-n或n-i-p结构的异质结是异质结的另一通常使用的改变。
应该注意的是，如在这里使用的，晶体形式或晶相是指在界面18处为基本上晶态的层。也就是说，如果至少一些晶态材料单层的膜被有意地生长成为晶体，那么该层称为晶态或基本上晶态的。应该注意的是，这可区别于处理过程中无意识形成的小型晶态特征，使得在界面上形成晶体壳(crystalline pockets)，其很快破碎并变成非晶态。这些较小的晶体自身经常在性质上与衬底取向附生(epitaxial in nature with the substrate)，但是高度的破裂性和非均匀性，而不是像在晶体形式中的高度的结构化。小的、非均匀的晶体的晶粒边界通常具有明显高的密度，这样出现了大的界面密度(＞10e12cm-3)，其降低器件的Voc。根据该技术的实施方案，形成多个单层的薄的晶态膜，其中所述晶体的宽度基本上宽于该膜的厚度，以此降低在界面的缺陷数量。
在一些实施方案中，沿着该在组成上被分级的区域，掺杂剂的分级基本上是连续的。或者，浓度变化速率本身可沿着区域的D2深度进行改变，在一些区域略微提高，在其它区域略微降低。而且，在一些情况下，对于该深度的一些部分掺杂剂浓度可能保持恒定。通过术语“在组成上被分级”意图包括任何和所有这些在掺杂剂分级中的改变。对于给定的半导体层的特定的掺杂剂浓度分布将取决于各种因素，包括掺杂剂类型、对半导体器件10的电学要求、用于布置半导体层14的沉积技术、以及半导体层14的微结构和厚度。另外，虽然由深度D2限定的在组成上被分级的区域被举例说明为部分地贯穿半导体层14(从界面16)开始并在界面18终止，在其它实施方案中，在组成上分级可从界面16沿着半导体材料14的整个厚度连续到界面18。以下将进一步描述半导体层14的第二区域的在组成上分级。
在图1所例示的实施方案中，由深度D1限定的第一分级区域(结构的)和由深度D2限定的第二分级区域(组成的)部分重叠。如图3所举例说明，在可替换的实施方案中，所述分级区域可以是分开的层(即在不同工艺步骤中形成)并且可不重叠。另外，在其它实施方案中，如图4所举例说明，由深度D2限定的在组成上分级可以在由深度D1限定的在结构上分级之前开始。可选地，第一和第二区域可完全重叠，这样在结构上分级和在组成上分级每个都沿着半导体层14的整个深度而发生。可选地，一个区域可完全被包括在另一区域中。例如，沿着整个层从一界面16到另一界面18进行在结构上分级，而从半导体层14内部的起始点(即，在离界面16比离界面18更近的某个距离)开始并在半导体层14内终止(即，在离界面18比离界面16更近的某个距离)发生在组成上分级。
半导体层14的厚度也将取决于各种因素，例如使用的掺杂剂类型、衬底的导电性类型、分级分布、在界面18处的期望的掺杂剂浓度，和半导体层14的光学能带间隙。通常，半导体层14的厚度小于或等于约250埃。在一些特定实施方案中，半导体层14具有在约30埃到约180埃范围内的厚度。在给定情况中的最合适的厚度不需要过多的努力就可确定，例如通过进行与器件光电转换效率，以及其开路电压(Voc)和短路电流(Isc)相关的测量。
再次参看图1，在许多实施方案中，透明导电性膜20被布置在半导体层14上，在光伏器件10的光接收侧。膜20作为该器件的前电极部分起作用。该透明导电性膜可包括多种材料，例如金属氧化物。非限定性实例包括氧化锌(ZnO)和氧化铟锡(ITO)。膜20可通过各种传统技术而形成，例如溅射或蒸发。它的厚度取决于各种因素，例如所述材料的减反射(anti-reflective)(AR)特性。通常，透明导电性膜20将具有在约200埃到约1500埃范围内的厚度。
金属接触(metal contacts)22和24被布置在导电性膜20上。该接触起到导电性电极的作用，并且将由光伏器件产生的电流传输到希望的位置。它们可由各种导电性材料形成，例如银(Ag)、铝(Al)、铜(Cu)、钼(Mo)、钨(W)、钛(Ti)以及它们的各种组合。而且，它们的形状、尺寸和数量可以变化，部分地取决于该器件的层结构和电学配置。所述金属接触可通过各种技术而形成，例如等离子体沉积、丝网印刷或其它印刷方法；真空蒸发(有时使用掩模)；溅射；气动涂料(pneumatic dispensing)或者如喷墨印刷的直接写入技术(direct-writetechniques)。
如将被理解的是，背电极(back electrode)(未示出)可形成在衬底12的相反侧(与半导体层14相对)。背电极执行类似于接触22和24的功能，传递由光伏器件10产生的电流。背电极可包括许多种材料，例如铝、银、钼、钛、钨以及它们的各种组合。而且，它可通过任何常规技术而形成，例如真空蒸发、等离子体喷涂、溅射等。当在其它层的情况下，背电极的厚度将取决于各种因素。典型地，它具有约500埃到约3000埃的厚度。在一些情况下，例如当在材料(如铝和硅)之间需要扩散阻挡层时，缓冲层(未示出)可形成在背电极和衬底12的相反侧之间。可选地，背电极可与前电极基本上相同，结果形成双面器件。另外，背侧还可包括如上述的结构上和在组成上被分级的半导体层。
如关于图5的进一步描述，半导体层14的在结构上分级(以沿着深度D1从结晶态到非晶态的逐渐转变)可通过缓慢地引入等离子体形式的掺杂剂，同时使半导体层14生长而实现。例如，如果位于下面的衬底12是p型材料，则可在生长或沉积期间向等离子体添加如磷或砷的n型掺杂剂。如果位于下面的衬底12是n型材料，则可向等离子体添加如硼或镓的p型掺杂剂。在半导体层14的形成期间通过缓慢添加掺杂剂，层14将逐渐从结晶态转化为非晶态。如将被理解的是，精确的气流取决于所使用的沉积室的尺寸。在可替换的实施方案中，可降低氢气流以中断晶体生长。可选地，可以改变室中的等离子体功率。另外，改变室中硅烷和/或氩气流和/或压力也可用来中断晶体的生长并且逐渐使未掺杂半导体层14从结晶态转变成非晶态。如下面关于图2的进一步描述，在向等离子体中添加硼之前，外延本征层可以以晶体状态进行生长，从而在半导体层14的分级开始之前(即，在向等离子体流缓慢添加掺杂剂之前)形成薄的外延层。如将被理解的是，掺杂剂浓度应该足够低以减轻势垒(barrier)的形成。将理解的是，例如晶体硅，要比非晶硅的掺杂更有效。在达到特定厚度后，通过引入少量的掺杂剂，半导体层14的晶体生长被中断，刚好足以在半导体层14中产生非晶态。
可通过各种技术进行半导体层14的在结构上分级。通常，如上所述，通过调整在等离子体沉积期间的掺杂剂水平完成分级。在典型的实施方案中，将如硅烷(SiH4)的硅前体气体引入到放置衬底的真空室中。还可与硅前体气体一起引入如氢气的稀释气体。前体气体的流速可相对大地进行变化，但是对于例如用于沉积4”晶片的小面积反应器通常在约10sccm到约60sccm的范围内，但对大面积反应器则流速明显更大。在沉积的最初阶段期间，不存在掺杂剂前体。因此，半导体层14基本上是本征的且晶态的，因而用来钝化衬底12的表面。
随着沉积过程的继续，将掺杂剂前体添加到等离子体混合物中。前体的选择当然将取决于所选的掺杂剂，例如，如磷(P)、砷(As)和锑(Sb)的n型掺杂剂；或如硼(B)或镓(Ga)的p型掺杂剂。可提供几个非限定性的掺杂剂化合物的实例：用于p型掺杂剂的乙硼烷气体(B2H6)或三甲基硼烷(TMB)，或用于n型掺杂剂的膦(PH3)。掺杂剂气体可以是纯净的形式，或者它们可以用载气进行稀释，如氩、氢或氦或另一种过程气体(process gas)，如硅烷。
小心控制掺杂剂气体的添加，以提供需要的掺杂分布。本领域技术人员熟知气体测量设备，例如可用于执行该项任务的质量流量控制器。将选择掺杂剂气体的进料速率以基本匹配上述的分级方案。因此，非常一般地，在沉积过程期间掺杂剂气体的进料速率将逐渐增加。然而，许多特定的进料速率的变化可设计到沉积方案中。
有利地，通过在结构上分级半导体层14(从结晶态到非晶态)，降低了器件10前侧的空穴(holes)的隧道势垒(tunnel barrier)。因而，根据本发明的实施方案，不具有在界面16上直接与衬底12直接接触的非晶态本征层，而是存在薄的晶态区域。通过在界面16提供晶态本征区域，改善填充因子(fill factor)，由此提高了整个电池的效率。特别地，该器件的前侧上的空穴的隧道势垒变得小得多。可通过在结构上分级该半导体层区域(例如在深度D1上)来降低该势垒，以使能带弯曲的更缓和(less abrupt)。
如下面关于图5的进一步所讨论，对由深度D2限定的半导体层14的第二区域可以在组成上被分级(从本征状态到掺杂状态)。不管特定的掺杂剂分布，在由深度D2限定的区域的起点，半导体层14中的掺杂剂浓度基本上为零。因此，在该区域的起点存在本征的非晶态区域，其用来阻止电荷载流子的复合。如将被理解的是，因为图1的半导体层14包括重叠的分级区域(沿着深度D1的在结构上分级和沿着深度D2的在组成上分级)，当在组成上分级开始时半导体层14可仍为晶体状态。相反地，半导体层14的上表面，即在界面18处，半导体层14是基本上导电性的。因此，在界面18处，半导体层14同时是非晶态(来自在结构上分级)和掺杂的(来自在组成上分级)。因此，在界面18处，半导体层14具有与衬底12相反的掺杂剂。因此，至少一部分半导体层14与衬底形成异质结。上部区域中的特定掺杂剂浓度将取决于对半导体器件的特定要求。作为非限定性实例，在多晶硅或单个晶体硅衬底的情况下，离界面18较近的半导体层14的上部区域将具有在约1×1018cm-3到约1×1021cm-3范围内的掺杂剂浓度。
现在参看图2，举例说明了图1器件的可替换实施方案，并且用参考数字26进行整体指示。在该图中，与图1的相似或相同的元件未被标出，或者被提供了相同的元件示数。在器件26中，不是将半导体层14直接生长或沉积在衬底12上，而是使外延层28直接生长在衬底12的表面上。如将被理解的是，外延层28将同时是晶态的(如同在下面的衬底12)和本征的。外延层对电子提供第一阻挡层(barrier)。外延层28应该是具有低缺陷密度的高质量的，这样晶片界面30无缺陷区域。因此，在衬底12上在界面30处直接生长外延层28，和半导体层14被沉积在外延层28上，形成界面32。
检测结果表明了在晶态衬底(如，硅衬底)顶部的外延生长是可能的，尤其对于非常薄的层。较厚的层往往断裂并且变得更加非晶态和/或微晶态。外延生长通常去除界面，并因此使在该界面的缺陷密度变低。如将被理解的是，外延层18的均匀性减少了晶界(grained boundaries)。
而图2例示了具有本征的晶态结构的外延层28，以及具有本征的晶态结构的半导体层14的下部区域(lower region)，将理解的是，在使用外延层28的可替换实施方案中，当开始沉积半导体层14时，在结构上分级实际上可以即时发生。也就是说，从半导体层14的沉积方法开始时可添加少量掺杂剂到等离子体流中。如将被理解的是，本征的晶态的外延层28在半导体层14和衬底12之间可提供足够满意的界面，而不形成半导体层14纯粹本征的晶态的区域。
现在参看图3，例示了图1的器件的另一可替换实施方案，并用参考数字34进行整体指示。在该图中，与图1的相似或相同的元件未被标出，或被提供相同的元件示数。在器件28中，不是在单个步骤中生长或沉积半导体层14，而是在半导体层14的沉积期间逐渐增加向等离子体蒸气中添加的掺杂剂，使用两个工艺步骤形成两个分开的层36和38。第一半导体层36在第一套条件下进行沉积，提供在结构上被分级的半导体层36。第二半导体层38在第二套条件下进行沉积，提供在组成上被分级的半导体层38。
现参看图4，例示了图1的器件的另一实施方案，并用参考数字39进行整体指示。在该图中，与图1的元件相似或相同的元件未被标出，或被提供相同的元件示数。在器件39中，不是如在图1中地在在组成上分级过程之前开始在结构上分级过程，而是可以在由深度D1限定的在结构上分级之前开始由深度D2限定的在组成上分级。也就是说，在半导体层14在其从晶态的向非晶态的转变之前可以从本征的转化为掺杂的。
现在参看图5，提供了根据上面关于图1-4所述的实施方案的器件的形成方法40。如在方法40的单元42中所示，可在衬底表面上生长薄外延层(例如外延层28)，如上面关于图2所述和所示那样。如所示地，在某些实施方案中，单元42可从方法40中被去除。然后，如在单元44中所示，沉积半导体层(例如半导体层14)。如上所述地，在开始沉积/形成该半导体层之后，可开始结构上分级该半导体，以逐渐将该半导体层从晶态状态转化为非晶态状态，如在单元46中所示。然后，如上所述地，可开始组成上分级该半导体层，如在单元48中所示，以逐渐将半导体层从本征的向掺杂的转变。还如上所述地，在组成上被分级的和在结构上被分级的区域(例如由深度D1和D2所限定的区域)可重叠，部分或全部重叠，或可以不重叠。更进一步地，在组成上分级单元(block)48可从方法40中被去除。最后，如在单元50中所示，一旦该半导体层具有期望的厚度和掺杂剂浓度，则可终止沉积该半导体层。
如前所讨论地，在本文中描述的每个实施方案中，分级的半导体层14除去了至少一个在不连续的多层之间的界面，即，可发生电荷载流子复合的界面。从晶态状态到非晶态状态的在结构上分级被认为降低了空穴的隧道势垒。在结构上分级也被认为降低了能带弯曲和由能带弯曲产生的势垒效应(barriereffects)。沿着单个层的掺杂剂浓度的在组成上分级允许更薄的有效p层，并由此减少泄漏电流。而且，如前所提到的，该被分级的层还可产生在器件的制造期间的加工优势。例如，沉积步骤之间的间断被减少到最少，这样具有更少的引入污染物的机会。
上述的半导体结构有时被称为“太阳能电池器件”。这些器件中的一个或多个可组合成太阳能电池组件(solar module)的形式。例如，多个太阳能电池可以串联或并联的方式彼此电连接以形成组件(module)。(本领域技术人员熟知有关电连接等的细节)。这种组件可以具有比单个太阳能电池器件大得多的能量输出。
在多个参考文献中描述了太阳能电池组件的非限定性实例，例如美国专利6,667,434(Morizane等)，其被引入本文中作为参考。该组件可由多种技术形成。例如，多个太阳能电池器件可被夹在玻璃层之间，或玻璃层和透明树脂片(例如由EVA(乙烯-醋酸乙烯酯共聚物)制成的那些)之间。因此，如前所述地，根据本发明的一些实施方案，太阳能电池组件包括至少一个太阳能电池器件，该太阳能电池器件本身包括邻近半导体衬底的在结构上被分级的半导体层或在结构上被分级和在组成上被分级的半导体层。使用被分级的层可改善器件性能(像光电转换效率等)，并由此改善了该太阳能电池组件的整体性能。
Morizane等的参考文献还描述了对于一些太阳能电池组件的各种其它的特性。例如，该专利描述“双侧入射”型太阳能电池组件，其中光可接触该组件的前和后表面。而且，该专利描述了必须是极其防潮的太阳能电池组件(例如用于户外的那些)。在这些类型的组件中，密封树脂可用于密封每个太阳能电池元件的侧面。而且，所述组件可包括各种树脂层，其阻止来自附近玻璃层的不希望的钠扩散。所有这些类型的太阳能电池组件可包括含有一个或多个在本文中描述的在组成上被分级的非晶态层的器件。
通常，本领域技术人员熟悉许多其它的关于太阳能电池组件的主要部件的细节，例如各种衬底材料、衬背材料(backing material)和组件框架(moduleframe)。也熟知其它细节和考虑事项，例如在组件内外的连接(例如引向电变流器(electrical inverter)的那些连接)，以及多种组件封装工艺。
实施例
下面的实施例仅仅为举例说明性的，而不应该解释为对所要求保护的发明的范围的任何类型的限定。
该实施例提供了制造根据本发明的一些实施方案的光伏器件的非限制性的说明。一种导电性类型的单晶或多晶半导体衬底被置于等离子体反应室中(例如：等离子体加强化学气相沉积系统)。真空泵从室中去除大气气体。要处理的衬底被预热到约120到约240℃。在在组成上被分级的层的沉积之前进行氢等离子体表面预处理步骤。对于通常用于处理单个4”晶片的室，以约50到约500sccm(每分钟标准立方厘米)的流速将氢气(H2)引入到室中。使用节流阀以将恒定操作压力维持在约200mTorr到约1000mTorr范围内。使用具有在约6mW/cm2至约50mW/cm2范围内的功率密度的变换频率(Alternating frequency)输入功率以点燃或保持等离子体。施加的输入功率可以是从约100kHz到约2.45GHz，且更特别地，使用13.56MHz。氢等离子体表面预处理时间是约1到约60秒。
在氢等离子体预处理步骤结束时，例如通过CVD方法在衬底表面上形成任选的外延膜。一旦形成外延膜，可开始半导体层的沉积，其中沉积等离子体使用高的氢气对硅烷的比率，以促进在生长的膜中的晶体形成。降低氢气含量并提高乙硼烷(B2H6)或三甲硼烷(TMB)流将提供半导体层从晶态到非晶态的在结构上分级。如将由本领域技术人员所理解的，除了氢气流和掺杂剂流以外，可改变其它参数(像压力和功率)以产生从晶态到非晶态的在结构上分级。
在在结构上分级该半导体层之后或期间，根据被选择用来中断晶体生长的机制，以约1sccm到约50sccm的流动速率将乙硼烷(B2H6)或三甲基硼烷(TMB)引入到处理室中。这将启动在组成上被分级的单非晶态半导体层的沉积。由于在膜生长开始时没有掺杂剂前体被包括在等离子体中，所以该层的组成最初是本征的(未掺杂的)，因此用于钝化该半导体衬底的表面。随着沉积过程的进行，掺杂剂前体随后被添加到等离子体混合物中。掺杂剂前体的实例是；B2H6、B(CH3)3和PH3。这些可以是纯的形式或用如氩、氢或氦的载气进行稀释或与SiH4一起。在沉积在组成上被分级的层的整个过程期间，提高前体的流速。这在该单层中形成掺杂浓度的梯度。在被分级的层的沉积过程结束时，等离子体中的掺杂剂前体的浓度为使得获得基本上掺杂的非晶态半导体性质的浓度。
在一个实施方案中，n型单晶硅晶片被用作衬底。在氢等离子体表面预处理(其是可选择的)之后，开始沉积在结构上被分级的层。纯氢和硅烷的混合物可最初用于形成本征(未掺杂)的材料性质，该性质用于钝化衬底表面。然后，含硼前体逐渐增加地被引入到等离子体中。由于硼用作p型掺杂剂，材料开始呈现p型电学性质。该过程随着提高含硼前体流的而进行，直到达到基本上导电性材料性能。结果，获得了包含硼浓度的在组成上被分级的层(该硼浓度在它厚度内连续变化)。被分级的层的厚度最优地小于或等于约250埃。该层将形成在组成上被分级的器件的前结构部分(part of the front structure)。
根据相似的流程钝化与在该器件相反侧的衬底表面的界面，以形成背表面场(BSF)。该区别为：使用含磷前体代替含硼前体材料。由于磷是n型掺杂剂，所以该材料在沉积进行时开始呈n型电学性质。当沉积在组成上被分级的层完成时，获得基本上导电性材料性质。在这种情况下，获得包含磷浓度的在组成上被分级的层(该磷浓度在它厚度内连续变化)。而且，该在组成上被分级的层的厚度最优地小于或等于约250埃。该层将形成该在组成上被分级的器件的后面结构部分(part of the rear structure)。
透明导电性氧化物(TCO)涂层可被沉积在在组成上被分级的层的前部和后部，以便形成电极。例如这些涂层可以是氧化铟锡(ITO)或掺杂的氧化锌(ZnO)。可选择TCO性质(包括厚度)使得这些层用作减反射(AR)涂层。金属接触(例如Al、Ag等)被形成在前部和后部的电极上，以传输由器件生成的电流。
虽然为了说明的目的已经阐述了优选的实施例，但是前面的描述不应该被认为是对发明范围的限制。因此，对本领域技术人员来说可进行各种修改、调整和替换而不脱离所要求保护的发明概念的精神和范围。所有上面提到的专利、专利申请(包括临时申请)、文章和课本都在此被引入作为参考。
元件列表
10器件
12衬底
14半导体层
16界面
18界面
20透明导电性膜
22金属接触
24金属接触
26器件
28外延层
30界面
32界面
34器件
36结构上被分级的半导体层
38组成上被分级的半导体层
39器件
40方法
42-50方法步骤

Claims (16)

1、半导体结构，包括：
半导体衬底(12)；和
布置在半导体衬底(12)上的半导体层(14)，其中所述半导体层(14)沿着其厚度在组成上被分级从在与衬底(12)的界面(16)处为基本上本征的到在相对表面(18)处为基本上掺杂的，并且其中半导体层(14)沿着其厚度在结构上被分级从在与衬底(12)的界面(16)处为基本上晶态的到在相对表面(18)处为基本上非晶态的。
2、如在权利要求1中所述的半导体结构，其中，所述半导体衬底(12)包括掺杂的晶态衬底。
3、如在权利要求1中所述的半导体结构，其中，所述半导体衬底(12)包括n型或p型衬底并进一步包括单晶或多晶衬底。
4、如在权利要求1中所述的半导体结构，其中，所述半导体层(14)的基本上掺杂的部分的导电性与所述半导体衬底(12)的导电性相反。
5、如在权利要求1中所述的半导体结构，进一步包括形成在所述半导体层(14)和所述衬底(12)之间的外延层(28)。
6、如在权利要求5中所述的半导体结构，其中，所述外延层(28)的厚度在大约1到10nm的范围内。
7、如在权利要求1中所述的半导体结构，其中，所述半导体层(14)的厚度在大约4到20nm的范围内。
8、如在权利要求1中所述的半导体结构，其中在与衬底(12)的界面(16)处的杂质浓度大约小于1×1013cm-3，并且在相对表面(18)处的杂质浓度在约1×1018cm-3到约1×1021cm-3的范围内。
9、如在权利要求1中所述的半导体结构，其中半导体层(14)包括：
第一区域，其包括本征的晶态半导体；
第二区域，其形成在第一区域上并包括本征的非晶态半导体；和
第三区域，其形成在第二区域上并包括掺杂的非晶态半导体。
10、如在权利要求9中所述的半导体结构，其中第二区域与第一区域一起在结构上被分级，并且其中第三区域与第二区域一起在组成上被分级。
11、如在权利要求1中所述的半导体结构，进一步包括：
第一电极(20)，其被布置在半导体层(14)上；和
第二电极，其被布置在半导体衬底(12)上，与半导体层(14)相对。
12、如在权利要求11中所述的半导体结构，其中该结构包括光伏器件。
13、半导体结构，包括：
掺杂的半导体衬底(12)；
形成在所述掺杂的半导体衬底(12)上的外延层(28)，其中所述外延层(28)包括基本上本征的晶相；和
形成在所述外延层(28)上的半导体层(14、36)，其中所述半导体层(14)沿着其厚度在结构上被分级从在与外延层(28)的界面(32)处为基本上晶相到基本上非晶相。
14、如在权利要求13中所述的半导体结构，其中所述半导体层(14、36)沿着其厚度在组成上被分级从在与外延层(28)的界面(32)处为基本上本征的到基本上掺杂的。
15、如在权利要求13中所述的半导体结构，包括形成在所述半导体层(14、36)上的第二半导体层(38)，其中所述第二半导体层(38)沿着其厚度在组成上被分级从在与外延层(28)的界面(32)处为基本上本征的到基本上掺杂的。
16、如在权利要求13中所述的半导体结构，其中所述半导体层(14)的基本上掺杂部分的导电性与半导体衬底(12)的导电性相反。
CN200910141996.7A 2008-04-30 2009-04-30 在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法 Expired - Fee Related CN101582464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/113,045 US7906723B2 (en) 2008-04-30 2008-04-30 Compositionally-graded and structurally-graded photovoltaic devices and methods of fabricating such devices
US12/113045 2008-04-30

Publications (2)

Publication Number Publication Date
CN101582464A true CN101582464A (zh) 2009-11-18
CN101582464B CN101582464B (zh) 2013-08-28

Family

ID=40972936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910141996.7A Expired - Fee Related CN101582464B (zh) 2008-04-30 2009-04-30 在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法

Country Status (4)

Country Link
US (2) US7906723B2 (zh)
EP (1) EP2113946A3 (zh)
CN (1) CN101582464B (zh)
AU (1) AU2009201501B2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143584A (zh) * 2013-05-09 2014-11-12 比亚迪股份有限公司 太阳能电池背电极的制备方法、太阳能电池片和太阳能电池组件

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933526B2 (en) * 2009-07-15 2015-01-13 First Solar, Inc. Nanostructured functional coatings and devices
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
CN102088255B (zh) * 2009-12-04 2014-04-23 鸿富锦精密工业（深圳）有限公司 太阳能发电装置及太阳能发电模组
GB2471535B (en) * 2010-01-07 2012-01-11 Dna Electronics Ltd Electrically actuated switch
US8686283B2 (en) * 2010-05-04 2014-04-01 Silevo, Inc. Solar cell with oxide tunneling junctions
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9076909B2 (en) * 2010-06-18 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US8809168B2 (en) * 2011-02-14 2014-08-19 International Business Machines Corporation Growing compressively strained silicon directly on silicon at low temperatures
US20120211079A1 (en) * 2011-02-23 2012-08-23 International Business Machines Corporation Silicon photovoltaic element and fabrication method
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
EP2552042B1 (de) * 2011-07-28 2013-03-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Demultiplexen eines paketbasierten Transportstroms
JP2013077685A (ja) 2011-09-30 2013-04-25 Semiconductor Energy Lab Co Ltd 光電変換装置
TW201327855A (zh) * 2011-12-23 2013-07-01 Au Optronics Corp 太陽能電池
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US9859455B2 (en) * 2013-02-08 2018-01-02 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field
US9640699B2 (en) * 2013-02-08 2017-05-02 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
WO2018061966A1 (ja) * 2016-09-30 2018-04-05 パナソニックＩｐマネジメント株式会社 太陽電池セル、太陽電池モジュール、及び太陽電池セルの製造方法
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
CN110783418B (zh) * 2019-11-20 2021-12-10 京东方科技集团股份有限公司 一种光电传感器及其制备方法
GB202020732D0 (en) * 2020-12-30 2021-02-10 Rec Solar Pte Ltd Solar cell

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001864A (en) 1976-01-30 1977-01-04 Gibbons James F Semiconductor p-n junction solar cell and method of manufacture
US4224084A (en) * 1979-04-16 1980-09-23 Rca Corporation Method and structure for passivating a semiconductor device
US4392011A (en) * 1980-04-30 1983-07-05 Rca Corporation Solar cell structure incorporating a novel single crystal silicon material
US4434318A (en) 1981-03-25 1984-02-28 Sera Solar Corporation Solar cells and method
EP0198196B1 (de) 1985-04-11 1993-02-03 Siemens Aktiengesellschaft Solarzelle mit einem aus amorphen Silizium bestehenden Halbleiterkörper der Schichtenfolge p-SiC/i/n
CA1321660C (en) 1985-11-05 1993-08-24 Hideo Yamagishi Amorphous-containing semiconductor device with high resistivity interlayer or with highly doped interlayer
JPS62132372A (ja) * 1985-12-04 1987-06-15 Agency Of Ind Science & Technol 太陽電池
JPS62209871A (ja) * 1986-03-10 1987-09-16 Sanyo Electric Co Ltd 光起電力装置の製造方法
JPS6358974A (ja) * 1986-08-29 1988-03-14 Sumitomo Electric Ind Ltd アモルフアス光起電力素子
JPH01164072A (ja) 1987-12-19 1989-06-28 Sanyo Electric Co Ltd アモルフアスシリコン太陽電池
DE68927845T2 (de) 1988-09-30 1997-08-07 Kanegafuchi Chemical Ind Sonnenzelle mit einer durchsichtigen Elektrode
US5213628A (en) 1990-09-20 1993-05-25 Sanyo Electric Co., Ltd. Photovoltaic device
JP2719230B2 (ja) 1990-11-22 1998-02-25 キヤノン株式会社 光起電力素子
JPH04245683A (ja) * 1991-01-31 1992-09-02 Tonen Corp 太陽電池の製造方法
US5256887A (en) 1991-07-19 1993-10-26 Solarex Corporation Photovoltaic device including a boron doping profile in an i-type layer
US5705828A (en) * 1991-08-10 1998-01-06 Sanyo Electric Co., Ltd. Photovoltaic device
JP3203078B2 (ja) * 1992-12-09 2001-08-27 三洋電機株式会社 光起電力素子
FR2711276B1 (fr) * 1993-10-11 1995-12-01 Neuchatel Universite Cellule photovoltaïque et procédé de fabrication d'une telle cellule.
JPH0878659A (ja) 1994-09-02 1996-03-22 Sanyo Electric Co Ltd 半導体デバイス及びその製造方法
DE4445427C2 (de) * 1994-12-20 1997-04-30 Schott Glaswerke Plasma-CVD-Verfahren zur Herstellung einer Gradientenschicht
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
JP3754815B2 (ja) * 1997-02-19 2006-03-15 キヤノン株式会社 光起電力素子、光電変換素子、光起電力素子の製造方法及び光電変換素子の製造方法
US6472248B2 (en) * 1999-07-04 2002-10-29 Canon Kabushiki Kaisha Microcrystalline series photovoltaic element and process for fabrication of same
JP2001189478A (ja) 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP2001291881A (ja) 2000-01-31 2001-10-19 Sanyo Electric Co Ltd 太陽電池モジュール
JP3490964B2 (ja) 2000-09-05 2004-01-26 三洋電機株式会社 光起電力装置
JP2002134772A (ja) * 2000-10-24 2002-05-10 Canon Inc シリコン系薄膜及び光起電力素子
US6384462B1 (en) * 2000-12-06 2002-05-07 Nova Crystals, Inc. Planar hetero-interface photodetector
US7119271B2 (en) * 2001-10-12 2006-10-10 The Boeing Company Wide-bandgap, lattice-mismatched window layer for a solar conversion device
JP4070483B2 (ja) 2002-03-05 2008-04-02 三洋電機株式会社 光起電力装置並びにその製造方法
US20050151131A1 (en) 2002-06-11 2005-07-14 Wager John F.Iii Polycrystalline thin-film solar cells
US7015640B2 (en) 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
EP1519422B1 (en) 2003-09-24 2018-05-16 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic cell and its fabrication method
US7375378B2 (en) * 2005-05-12 2008-05-20 General Electric Company Surface passivated photovoltaic devices
US20070023082A1 (en) * 2005-07-28 2007-02-01 Venkatesan Manivannan Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
US20070023081A1 (en) * 2005-07-28 2007-02-01 General Electric Company Compositionally-graded photovoltaic device and fabrication method, and related articles
US20080173347A1 (en) * 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143584A (zh) * 2013-05-09 2014-11-12 比亚迪股份有限公司 太阳能电池背电极的制备方法、太阳能电池片和太阳能电池组件

Also Published As

Publication number Publication date
EP2113946A2 (en) 2009-11-04
CN101582464B (zh) 2013-08-28
US20110067753A1 (en) 2011-03-24
AU2009201501B2 (en) 2014-07-24
US8962978B2 (en) 2015-02-24
EP2113946A3 (en) 2016-03-23
AU2009201501A1 (en) 2009-11-19
US20090272435A1 (en) 2009-11-05
US7906723B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
US7906723B2 (en) Compositionally-graded and structurally-graded photovoltaic devices and methods of fabricating such devices
US20070023081A1 (en) Compositionally-graded photovoltaic device and fabrication method, and related articles
KR100895977B1 (ko) 실리콘 박막 태양전지 및 제조방법
US20070023082A1 (en) Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
US7919398B2 (en) Microcrystalline silicon deposition for thin film solar applications
US20080174028A1 (en) Method and Apparatus For A Semiconductor Structure Forming At Least One Via
US20080245414A1 (en) Methods for forming a photovoltaic device with low contact resistance
CN1402361A (zh) 光电装置
JP2008021993A (ja) 全背面接点構成を含む光起電力デバイス及び関連する方法
EP2003700A2 (en) Photoelectric converter device and process for producing the same
CN103915523A (zh) 一种含复合发射层硅异质结太阳电池的制备方法
JP2011014874A (ja) 光起電力装置及びその製造方法
JP2004260014A (ja) 多層型薄膜光電変換装置
CN104733548A (zh) 具有量子阱结构的硅基薄膜太阳能电池及其制造方法
CN103238219A (zh) 用于a-Si单结和多结薄膜硅太阳能电池的改进的a-Si:H吸收层
JP2010287880A (ja) 光起電力装置及びその製造方法
Hamashita et al. Preparation of Al-doped hydrogenated nanocrystalline cubic silicon carbide by VHF-PECVD for heterojunction emitter of n-type crystalline silicon solar cells
US8450139B2 (en) Method for manufacturing photoelectric conversion device
TW202337041A (zh) 太陽能電池及其形成方法
JP2845383B2 (ja) 光起電力素子
Ide et al. Amorphous silicon thin films prepared by hot wire cell method and its application to solar cells
JP2011018884A (ja) 光起電力装置及びその製造方法
WO2011061113A2 (en) New intrinsic absorber layer for photovoltaic cells
Geng et al. Research Progresses on High Efficiency Amorphous and Microcrystalline Silicon-Based Thin Film Solar Cells
JPH04255273A (ja) 光起電力素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130828

Termination date: 20170430

CF01 Termination of patent right due to non-payment of annual fee