[go: up one dir, main page]

CN101577269A - 多芯片模块及应用于多芯片模块的结合垫共用方法 - Google Patents

多芯片模块及应用于多芯片模块的结合垫共用方法 Download PDF

Info

Publication number
CN101577269A
CN101577269A CNA2008102112078A CN200810211207A CN101577269A CN 101577269 A CN101577269 A CN 101577269A CN A2008102112078 A CNA2008102112078 A CN A2008102112078A CN 200810211207 A CN200810211207 A CN 200810211207A CN 101577269 A CN101577269 A CN 101577269A
Authority
CN
China
Prior art keywords
crystalline substance
chip module
die
naked crystalline
naked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102112078A
Other languages
English (en)
Other versions
CN101577269B (zh
Inventor
邱显期
魏睿民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101577269A publication Critical patent/CN101577269A/zh
Application granted granted Critical
Publication of CN101577269B publication Critical patent/CN101577269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种多芯片模块及应用于多芯片模块的结合垫共用方法，所述多芯片模块包含：第一裸晶支持多个预定的功能；第二裸晶耦接第一裸晶，包含用于结合选件的至少一选择衬垫；其中，第一裸晶是依据第二裸晶的至少一选择衬垫的结合状态执行预定的功能中的一者。本发明中，第一裸晶利用第二裸晶的选择衬垫，进而减少多芯片模块中选择衬垫的数目，使得多芯片模块可具有更多的信号衬垫以供使用，也可减小第一裸晶的尺寸大小。

Description

多芯片模块及应用于多芯片模块的结合垫共用方法
技术领域
本发明涉及一种多芯片模块(Multi-chip Module，MCM)，尤其是关于具有第一裸晶利用第二裸晶的选择衬垫以结合选件(Bonding Options)的多芯片模块及相关方法。
背景技术
在集成电路设计中，结合选件技术提供可选择性地致能(Enabling)集成电路的部分功能来选择集成电路中的不同应用。通常，选择衬垫是连接至一高电压电位(供应电源电压)或是连接至一低电压电位(接地电压)来实现功能选择。例如，依据提供至闪存裸晶(Flash Die)的选择衬垫的电压电位，闪存裸晶是可被设置于引导扇区的顶部模式(Top Mode)或者底部模式(Bottom Mode)。
因为选择衬垫所占用的面积是大于芯片所占用的面积，如何减少选择衬垫的数目以达到减少封装尺寸已成为领域中的重要问题。
发明内容
为解决以上存在的技术问题，特提供以下技术方案：
本发明揭示一种多芯片模块，包含：第一裸晶与第二裸晶。第一裸晶支持多个预定的功能；第二裸晶耦接第一裸晶，包含用于结合选件的至少一选择衬垫；其中，第一裸晶是依据第二裸晶的至少一选择衬垫的结合状态来执行多个预定的功能中的一者。
本发明还揭示一种应用于多芯片模块的结合垫共用方法，包含：使多芯片模块具有第一裸晶与第二裸晶，其中第一裸晶支持多个预定的功能，第二裸晶耦接至第一裸晶，包含为结合选件所设定的至少一选择衬垫；以及使第一裸晶依据第二裸晶的至少一选择衬垫的结合状态执行多个预定的功能中的一者。
第一裸晶利用第二裸晶的选择衬垫，进而减少多芯片模块中选择衬垫的数目，使得多芯片模块可具有更多的信号衬垫以供使用，也可减小第一裸晶的尺寸大小。
附图说明
图1是例示本发明提供实施例多芯片模块的示意图。
图2是例示将图1所示的多芯片模块设置于一封装中的示意图。
具体实施方式
在说明书及权利有要求书当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利有要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」是为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接方式。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于该第二装置，或通过其它装置或连接方式间接地电气连接至第二装置。
请参阅图1，图1是例示本发明提供实施例多芯片模块的示意图。多芯片模块100包括一第一裸晶110与一第二裸晶120。第一裸晶110与第二裸晶120分别包含用于传递信号的多个信号衬垫112与多个信号衬垫122。第一裸晶110的多个信号衬垫112与第二裸晶120的多个信号衬垫122是通过多个焊线130相连接，以使第一裸晶110能够与第二裸晶120进行通信。以下将对多芯片模块100作详细说明。
在本实施例中，第一裸晶110是包含一处理器核心(图未示)的核心裸晶，处理器核心例如：进阶精简指令集机器(Advanced RISCMachine，ARM)、数字信号处理器、微处理器等。第二裸晶120为一存储器裸晶，例如：闪存裸晶、动态随机存储器裸晶等。第二裸晶120包含一选择衬垫124。选择衬垫124的结合状态决定第二裸晶120所处模式。
请参阅图2，图2是例示将图1所示的多芯片模块100设置于一封装200中的示意图。以第二裸晶120是为一快闪裸晶来举例说明，如图2中(a)所示，第二裸晶120之选择衬垫124是连接至供应电源电压VDD，则第二裸晶120是被设置处于顶部模式中。如图2中(b)所示，第二裸晶120的选择衬垫124是连接至接地电压GND，则第二裸晶120是被设置处于底部模式中。
此外，不仅可依据选择衬垫124的结合状态来决定第二裸晶120的模式，而且可基于选择衬垫124的结合状态来决定一装置识别码。因此，第一裸晶110可利用处理器核心来存取第二裸晶120的装置识别码，以获知第二裸晶120的选择衬垫124的结合状态。并且，第一裸晶110能够依据第二裸晶120的选择衬垫124的结合状态来执行预定的功能。例如，第一裸晶110支持两种预定的功能FUN1与FUN2。如果第一裸晶110通过存取第二裸晶120的装置识别码确定选择衬垫124是连接至供应电源电压VDD，则第一裸晶110执行预定的功能FUN1。如果第一裸晶110通过存取第二裸晶120的装置识别码确定第二裸晶120的选择衬垫124是连接至接地电压GND，如图2中(b)所示，则第一裸晶110执行预定的功能FUN2。
需要注意的是，在以上实施方式中，第一裸晶110不具有选择衬垫，但是并非对本发明的限制。在其它实施方式中，第一裸晶110可以包含一个或者多个并不充足的选择衬垫。另外，在以上实施方式中第一裸晶110和第二裸晶120可分别是核心裸晶和存储器裸晶，同样并非对本发明的限制。只要第一裸晶能够依据第二裸晶的选择衬垫的结合状态执行预定的功能，则此多芯片模块符合本发明的精神。
在本发明揭示的多芯片模块中，因为一裸晶(例如：第一裸晶)能够利用另一裸晶(例如：第二裸晶)的选择衬垫，所以可减少多芯片模块中的选择衬垫的数目，甚至减少至零。进而多芯片模块可具有更多的信号衬垫以供使用，也可减小第一裸晶的尺寸大小。
本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置仅为方便说明本发明，并非用以限制本发明。凡根据本发明所做的均等变化与修饰，都属于本发明的保护范围。

Claims (8)

1.一种多芯片模块，包含：
第一裸晶，支持多个预定的功能；以及
第二裸晶，耦接所述第一裸晶，包含用于结合选件的至少一选择衬垫；
其中，所述第一裸晶是依据所述第二裸晶的所述至少一选择衬垫的结合状态来执行所述多个预定的功能中的一者。
2.如权利要求1所述的多芯片模块，其特征在于，所述第一裸晶不具有被所述第一裸晶的一结合选件所设定的选择衬垫。
3.如权利要求1所述的多芯片模块，其特征在于，所述第一裸晶包含处理器核心。
4.如权利要求1所述的多芯片模块，其特征在于，所述第二裸晶是具有装置识别码的存储器，所述装置识别码是基于所述至少一选择衬垫的所述结合状态；所述第一裸晶存取所述装置识别码以执行对应所述装置识别码的所述多个预定的功能中的一者。
5.一种应用于多芯片模块的结合垫共用方法，包含：
使所述多芯片模块具有第一裸晶与第二裸晶，其中所述第一裸晶支持多个预定的功能，所述第二裸晶耦接至所述第一裸晶，包含为结合选件所设定的至少一选择衬垫；以及
使所述第一裸晶依据所述第二裸晶的所述至少一选择衬垫的结合状态执行所述多个预定的功能中的一者。
6.如权利要求5所述的应用于多芯片模块的结合垫共用方法，其特征在于，所述使所述多芯片模块具有第一裸晶与第二裸晶的步骤包含：使得所述第一裸晶不具有被所述第一裸晶的结合选件所设定的选择衬垫。
7.如权利要求5所述的应用于多芯片模块的结合垫共用方法，其特征在于，所述使所述多芯片模块具有第一裸晶与第二裸晶的步骤包含：使得在所述多芯片模块中的所述第一裸晶包含处理器核心。
8.如权利要求5所述的应用于多芯片模块的结合垫共用方法，其特征在于，所述使所述多芯片模块具有第一裸晶与第二裸晶的步骤包含：使得所述第二裸晶利用具有装置识别码的存储器裸晶，所述装置识别码是基于所述选择衬垫的所述结合状态；以及
所述使所述第一裸晶依据所述第二裸晶的所述至少一选择衬垫的结合状态执行所述预定的功能中的一者的步骤包含：利用所述第一裸晶存取所述装置识别码以执行对应所述装置识别码的所述多个预定的功能中的一者。
CN2008102112078A 2008-05-06 2008-09-17 多芯片模块及选择衬垫共用方法 Active CN101577269B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/115,559 2008-05-06
US12/115,559 US7923829B2 (en) 2008-05-06 2008-05-06 Bonding pad sharing method applied to multi-chip module and apparatus thereof

Publications (2)

Publication Number Publication Date
CN101577269A true CN101577269A (zh) 2009-11-11
CN101577269B CN101577269B (zh) 2012-04-04

Family

ID=41266199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102112078A Active CN101577269B (zh) 2008-05-06 2008-09-17 多芯片模块及选择衬垫共用方法

Country Status (3)

Country Link
US (1) US7923829B2 (zh)
CN (1) CN101577269B (zh)
TW (1) TW200947663A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689962A (ja) * 1992-02-28 1994-03-29 Mega Chips:Kk 半導体装置
JP2795315B2 (ja) * 1996-05-16 1998-09-10 日本電気株式会社 半導体装置
TW417267B (en) 1997-11-20 2001-01-01 Davicom Semiconductor Inc Structure of bonding option
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
JP4803930B2 (ja) * 2001-09-26 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路およびマルチチップパッケージ
US7454460B2 (en) * 2003-05-16 2008-11-18 Seiko Epson Corporation Method and system for delivering produced content to passive participants of a videoconference
US7075175B2 (en) * 2004-04-22 2006-07-11 Qualcomm Incorporated Systems and methods for testing packaged dies
TW200732905A (en) * 2006-02-24 2007-09-01 Via Tech Inc Power-saving method and system of the central processing unit

Also Published As

Publication number Publication date
US20090278247A1 (en) 2009-11-12
CN101577269B (zh) 2012-04-04
US7923829B2 (en) 2011-04-12
TW200947663A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
TW497199B (en) Semiconductor device
TWI578467B (zh) 具有記憶體封裝下之控制器之記憶體裝置及相關之系統及方法
US8039318B1 (en) System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
US8791580B2 (en) Integrated circuit packages having redistribution structures
KR101571985B1 (ko) 자체-불능 칩 이네이블 입력
CN102376670B (zh) 半导体封装件
JP2010219539A (ja) チップオンチップ及びパッケージオンパッケージ技術のための柔軟なパッケージング
CN109830466A (zh) 热界面材料层及包括热界面材料层的层叠封装件器件
CN104576546A (zh) 半导体封装件及其制造方法
KR101537448B1 (ko) 반도체 기억 장치 및 그 제조 방법
CN106206555A (zh) 半导体堆叠封装
KR20120118763A (ko) 디램 패키지, 디램 패키지를 포함하는 디램 모듈, 디램 패키지를 포함하는 그래픽 모듈, 그리고 디램 패키지를 포함하는 멀티미디어 장치
CN102638279B (zh) 无线通信装置
US20100084758A1 (en) Semiconductor package
CN203179011U (zh) 可重组态的高速存储芯片模块和电子系统装置
CN108701686B (zh) 具有复制裸片接合垫的半导体装置及相关联装置封装及其制造方法
CN101577269B (zh) 多芯片模块及选择衬垫共用方法
US10403331B2 (en) Semiconductor device having a floating option pad, and a method for manufacturing the same
KR20140074621A (ko) 반도체 패키지 및 반도체 패키지의 라우팅 방법
US9280737B2 (en) System in package structure, electroplating module thereof and memory storage device
US7898091B2 (en) Multi-host interface controller with USB PHY/analog functions integrated in a single package
US8426956B2 (en) Semiconductor package structure having plural packages in a stacked arrangement
JP2006032379A (ja) 積層半導体装置及びその製造方法
KR101686140B1 (ko) 반도체 칩 패키지
KR20090022481A (ko) 메모리 칩에 대한 테스트 패드가 형성된 회로기판, 이를포함하는 ｃｏｂ 타입 칩 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant