[go: up one dir, main page]

CN101536155B - 一种具有原位背侧聚合物去除的等离子体蚀刻工艺 - Google Patents

一种具有原位背侧聚合物去除的等离子体蚀刻工艺 Download PDF

Info

Publication number
CN101536155B
CN101536155B CN2007800099689A CN200780009968A CN101536155B CN 101536155 B CN101536155 B CN 101536155B CN 2007800099689 A CN2007800099689 A CN 2007800099689A CN 200780009968 A CN200780009968 A CN 200780009968A CN 101536155 B CN101536155 B CN 101536155B
Authority
CN
China
Prior art keywords
hydrogen
workpiece
polymer
backside
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800099689A
Other languages
English (en)
Other versions
CN101536155A (zh
Inventor
格拉多·A·戴戈迪诺
理查德·汉格伯格
道格拉斯·A·小布什伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101536155A publication Critical patent/CN101536155A/zh
Application granted granted Critical
Publication of CN101536155B publication Critical patent/CN101536155B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/0209Cleaning of wafer backside
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

具有原位背侧聚合物去除的等离子体蚀刻工艺,开始于具有多孔掺杂碳二氧化硅电介质层和在工件表面上的光刻胶掩模的工件。工件在蚀刻反应室被夹紧到静电卡盘上。所述工艺包括引入氟碳基工艺气体,并在光刻胶掩模上沉积保护氟碳聚合物时,把RF偏压功率施加到静电卡盘和/或把RF源功率施加到高架电极来蚀刻电介质层的暴露部分。所述工艺还包括去除氟碳基工艺气体并引入氢基工艺气体,而且把RF源功率施加到高架电极。伸长静电卡盘中的提升销来把工件升高在静电卡盘上,并在反应室中把工件的背侧暴露给等离子体,以便去除之前沉积在背侧的聚合物,直到已经从背侧去除了聚合物。

Description

一种具有原位背侧聚合物去除的等离子体蚀刻工艺
技术领域
本发明涉及一种等离子体电介质蚀刻工艺。 
背景技术
通过提高元件切换速度、增大互联密度和减小相邻导体之间的串扰,集成电路的性能得到不断提高。通过采用具有低电介质常数的新电介质薄膜材料,例如多孔掺杂碳的二氧化硅,提高了切换速度而减小了串扰。通过提高互联导电层的数量和减小特征尺寸(例如,线宽、孔直径),增加了互联。这些较深层之间的连接需要高深宽比(深而窄)的导体开口或“过孔”。这些细微特征需要适应性与更短波长的光刻胶(用于光刻)来减小波长。在电介质蚀刻工艺过程中,所述光刻胶倾向于更薄和更容易形成诸如针孔和条纹等缺陷。为了在光刻胶上沉积保护性氟碳聚合物,在电介质层间绝缘薄膜的等离子体蚀刻过程中,通过采用氟碳化学物质来解决这个问题。为了避免污染必需在晶片上实施的后续工艺步骤,在蚀刻工艺之后必需从晶片上去除聚合物。因此,进行一个蚀刻后聚合物去除步骤。然而,在蚀刻后聚合物去除步骤中,去除所有的沉积聚合物是困难的。这是因为某些聚合物穿透在晶片基座外围的环形卡圈工艺套件和晶片边缘沿之间的间隙,堆积在周围晶片背侧上。需要这样的间隙来避免干涉静电卡盘(ESC),所述静电卡盘把晶片强力夹紧到冷却的表面来满足等离子体蚀刻工艺的温度控制需要。晶片边缘到环形卡圈的间隙对于等离子体来说太窄,而不能在蚀刻后聚合物去除步骤过程中穿透并从晶片背侧去除聚合物。因此,解决这个问题的常规方法是在蚀刻后聚合物去除步骤中采用氧等离子体,来氧化含碳材料(例如聚合物和光刻胶),接着把晶片浸入氢氟酸液体。这个步骤可以采用单独的相对低廉的灰化室,所述灰化室的加 热的晶片支撑在用单一远程等离子体体源在能够具有相对高的晶片温度(例如,300度或以上)。这个步骤不会损害诸如二氧化硅的传统电介质材料,所述二氧化硅是高强度材料。但是,这样的氧化过程对较新的低电介质常数绝缘材料造成严重损害,如多孔掺杂碳二氧化硅。蚀刻后清洗步骤的氧化剂从掺碳二氧化硅电介质材料去除了碳,环境中的碳最终被水取代。这极大的增大了绝缘体的电介质常数,消除了它的主要优点。如此损害明显就像在轮廓图像中看到的电介质层侧壁的底切。所述底切是在蚀刻后清洗步骤之后把晶片浸入稀酸溶液时显示出来的。另一个问题是,根据我们的研究,即使60秒之后,这样的氧化步骤不能完全去除背侧聚合物。 
因此,需要一种完全快速从晶片背侧去除聚合物的方法,这种方法不损害绝缘材料的低电介质常数并不需要任何额外处理时间。 
发明内容
具有原位背侧聚合物去除的等离子体蚀刻工艺,开始于具有多孔掺杂碳二氧化硅电介质层和在工件表面上的光刻胶掩模的工件。工件在蚀刻反应室被夹紧到静电卡盘上。所述工艺包括引入氟碳基工艺气体,并在光刻胶掩模上沉积保护氟碳聚合物时,把RF偏压功率施加到静电卡盘和/或把RF源功率施加到高架电极来蚀刻电介质层的暴露部分。所述工艺还包括去除氟碳基工艺气体并引入氢基工艺气体,而且把RF源功率施加到高架电极。伸长静电卡盘中的提升销来把工件升高在静电卡盘上,并在反应室中把工件的背侧暴露给等离子体,以便去除之前沉积在背侧的聚合物,直到已经从背侧去除了聚合物。 
附图说明
图1是描述实施本发明的工艺的模块流程图。 
图2描述了通过图1的工艺形成的装置。 
图3描述了用于实施本发明的优选等离子体蚀刻反应器。 
图4是描述在本发明(平坦线)中和聚合物去除步骤(曲线)之前获 得的聚合物厚度的径向分布。 
具体实施方式
本发明基于我们用于低电介质常数材料的蚀刻工艺的探索,所述工艺包括蚀刻后聚合物去除步骤,这个步骤彻底去除背侧聚合物而对低电介质常数绝缘层无损害,并在60秒之内完成。在图1中描述了实施本发明的蚀刻工艺,而图2描述了一个可以利用图1的工艺形成的薄膜结构的实例。图2所描述的光刻胶掩模10沉积在电介质层12上,掩模10具有与在电介质层12将被蚀刻的特征18相对应的孔10a。这与图1中模块70的步骤相对应。特征可以是窄过孔18。过孔18贯穿电介质层12并穿过暴露出铜线22顶面的阻挡层20。电介质层是低电介质常数材料,例如多孔掺杂碳二氧化硅或多孔有机硅材料。阻挡层20可以是低电介质常数材料,例如能够阻止金属(铜)原子的扩散穿过薄膜结构的掺氮碳化硅。在图1中模块72的步骤,图2的过孔18是通过使用含氟碳工艺气体的等离子体蚀刻掉远位于光刻胶层10的开口下的电介质材料12的部分而形成。这个步骤在等离子体蚀刻反应器中实现,例如图3中描述类型的用于处理晶片28的电容性耦合等离子体蚀刻反应器。图3的蚀刻反应器具有侧壁30;悬挂的电极/气体喷头32,所述喷头32由气体显示板32a供给并由RF等离子体源功率发生器33a通过阻抗匹配器33b来RF驱动;具有内电极36的静电卡盘34,内电极36由直流夹紧电压控制器36a控制并由RF偏压发生器37a通过阻抗匹配器37b驱动;和环形卡圈38或位于延伸到卡盘34之外的晶片28的周围部分下的工艺套件。晶片28可以通过常规提升销58被举起(图3的短划线晶片28)和放下(图3的实线晶片28)到静电卡盘34上。当晶片28夹紧到静电卡盘34时,卡圈38和晶片28的背侧之间的间隙39在直流压紧电流施加到电极36上时防止卡圈38干涉静电卡盘34的晶片夹紧功能。在图1模块72的蚀刻步骤中,氟碳工艺气体离解成单一氟碳蚀刻原子团和更重的或在图2的光刻胶10上形成保护层11的富碳聚合物形成原子团。聚合物形成原子团穿过晶片-卡圈间隙在晶片28的背侧形成环状的背侧聚合物层40。
在下一个步骤,图1的模块74,从蚀刻反应室去除氟碳工艺气体并用具有小比例水蒸气的氢工艺气体代替。等离子体源功率(例如,162MHzRF功率)施加到顶电极32(图1的模块76)。在施加源功率之前,伸长提升销58,以在静电卡盘34上举起晶片28而暴露出晶片背侧(图1的模块78)。(或者,模块76和78步骤的顺序可以颠倒)。结果,在室内产生还原等离子体体,该室在背侧聚合物膜40减少碳来去除聚合物膜。还原剂是氢。最好在氢工艺气体中包括水蒸气,因为发现,在加水情况下,游离氢的密度加氢情况下大。我们已经利用发射光谱法观察这个现象,其显示出,氢谱线的大小随着添加水蒸气而不成比例的增加。蚀刻反应室中氢的增加提高了去除聚合物的比率。 
通过提升销58把晶片28保持还原等离子体中的升高位置经过一段非常低短的时间(例如,60s),在这个过程中,所有背侧聚合物膜40完全被去除。 
本发明发现,还原化学物质(例如,氢工艺气体)可以用来在60秒内完全去除背侧聚合物。显然,工艺气体中的氢通过形成氢碳化合物在聚合物中减少碳,但是在多孔掺杂碳二氧化硅电介质材料(图2的绝缘层12)中减少非常少的碳或没有减少碳。 
图4的陡降曲线对应于晶片背侧的初始状态并显示出大量的背侧聚合物。图4的平坦曲线是在聚合物去除步骤之后获得的,其中还原化学物质用于图3的蚀刻反应器,并显示出完全去除所有背侧聚合物不需要从蚀刻反应器移动晶片28。因此,一个惊人的结果是还原化学物质有效地起作用而无需外部热源(像加热后的衬底)。另一个惊人的结果是还原化学物质没有导致可观察到的对低电介质常数绝缘材料12的损害(然而氧化化学物质导致了对低电介质常数绝缘材料的严重的损害)。在我们的研究中通过实施电介质蚀刻步骤,然后实施背侧聚合物去除步骤,最后把晶片浸入稀氢氟酸中,发现了对多孔掺杂碳二氧化硅电介质薄膜的损害。之后,得到了蚀刻蚀刻轮廓的扫描电子显微图像。对于利用常规氧化蚀刻后聚合物去除技术处理的晶片,蚀刻轮廓图像显示了所蚀刻结构的大的底切。但是,对于蚀刻后背侧聚合物去除步骤使用还原化学物质的晶片,在蚀刻轮 廓的SEM图像中能看见对多孔掺杂碳二氧化硅非常少的底切或损害,底切不超过2nm或更小(微量)。最惊人的结果是使用氢气和水蒸气的聚合物去除步骤在相对低的温度有效地去除了整个背侧聚合物层40(例如,在40到60秒之内)。在相关共同未决的美国专利申请(因申请在此同时提交而系列号未知),Gerardo A.Delgadino等人的题为“包含用于低电介质常数材料的非原位背侧聚合物去除的等离子体电介质蚀刻工艺”、并且受让给本发明的受让人,把晶片加热到高温(例如,100到400摄氏度)后,在去除背侧聚合物中,使用氢和水蒸气工艺气体,因为预计需要这样的高温。但是,本发明在蚀刻反应器中用氢和水蒸汽化学物质实施聚合物背侧去除步骤,其中在之前的步骤蚀刻低电介质常数绝缘膜。所述蚀刻反应器必需能把块晶片温度维持在低温(例如,低于60-100摄氏度),而且因此其静电卡盘34不能加热晶片超过60度,其实静电卡盘适合冷却晶片。因此,当实施图1的模块78的提升销伸长步骤而在静电卡盘34上举起晶片时,晶片处在相对冷的温度。通常氢和水蒸气等离子体体化学物质不是需要过量的时间来去除背侧聚合物膜40或者不能完全去除。我们发现是这个工艺非常有效,仅仅在40到60秒就去除所有的背侧聚合物膜40,惊人的结果。不考虑低晶片温度,聚合物去除(氢基)化学物质如此有效的一个原因可以是,施加到图3的高架电极的32的RF源功率是特高频(VHF)范围,或者27MHz到400MHz,而特别在本实施例是162MHz,这在等离子体中对于离子解离倾向于提供其非常大比例(大约90%)的功率,并且因此获得非常高的等离子体离子解离度和高浓度的游离氢。另一个原因可以是如上所述在相对低的压力(例如,500mT)下实施背侧聚合物去除步骤,以致低压和高解离的组合加快了工艺,避免了任何加热晶片的需要。常规的聚合物去除工艺使用非常高的室压力(例如,2Torr)以及非常高的晶片温度的组合。因此,我们的工艺从常规实践出发,通过处理低室压力和相对低的晶片温度实现了惊人的成功。在一个模块74、76和78的背侧聚合物去除步骤实施例中,当在500mT的室压力下通过气体显示板32a提供2000sccm的氢气和100sccm的水蒸气、2000瓦的RF源功率(例如,在162MHz)被施加到图3的蚀刻反应器的顶电极 32。这个步骤在60秒中去除了整个背侧聚合物膜40(图3),膜40在去除之前已经达到400埃的厚度。我们发现300mT是理想的压力,(因为我们的实验表明低压增加解离)而且增大室压力到900mT或减少到低于30mT会产生不好的结果。通常,工艺气体首选纯氢气,大部分的纯氢气解离成游离氢。水蒸气含量是工艺气体的氢含量的小部分,调整水蒸气的含量来最大化气体中游离氢的含量。水蒸气流量通常只是氢气流量的小部分,小到氢流量的十分之一或十二分之一(在上面的实施例中)。可以从工艺气体中排除水蒸气,尽管这样的选择不是首选。 
在图3的所有的背侧聚合物膜40被去除(例如,大约40到60秒之后)之后,缩回提升销58把晶片28放回到静电卡盘34,然后晶片28被静电压紧到卡盘34(图1的模块80)。然后完成下一步的步骤来去除在背侧聚合物去除步骤没有去除的光刻胶。用氨工艺气体代替氢-水工艺气体并且通过RF偏压功率发生器把RF偏压功率施加到静电卡盘34(图1的模块82)。这个步骤直到所有的光刻胶被去除(图1的模块84)。这个步骤从晶片去除任何残留的光刻胶。如果发现图1的模块74、76和78背侧聚合物去除步骤已经既去除了背侧聚合物40又去除了光刻胶10,之后可以取消模块80、82和84的光刻胶去除步骤。 
本发明的工艺用于蚀刻多孔和非多孔掺杂碳材料(例如掺杂碳硅)。其还可用于蚀刻其他低k电介质材料,例如多孔氧化物(例如,多孔二氧化硅)。该蚀刻工艺可以是用于形成过孔、槽的一个或两者的组合。

Claims (20)

1.一种具有原位背侧聚合物去除的等离子体蚀刻工艺,包括:
提供具有掺碳二氧化硅电介质层的工件;
在所述工件表面上限定光刻胶掩模;
在蚀刻反应室中把所述工件夹紧到静电卡盘;
在所述光刻胶掩模上沉积保护氟碳聚合物时,引入氟碳基工艺气体,把RF偏压功率施加到所述静电卡盘和把RF源功率施加到顶电极来蚀刻电介质层的暴露部分;
去除所述氟碳基工艺气体并引入氢基工艺气体,伸长在所述静电卡盘中的提升销来把工件升高在所述静电卡盘的上方,在所述反应室中把所述工件的背侧暴露给由所述氢基工艺气体形成的等离子体,并把RF源功率施加到所述顶电极,以便去除之前沉积在所述背侧的聚合物,直到从所述背侧去除了聚合物。
2.如权利要求1所述的工艺,其中在引入的所述氢基工艺气体时施加到所述顶电极的所述RF源功率是VHF频率。
3.如权利要求2所述工艺,其中所述VHF频率是162MHz。
4.如权利要求2所述工艺,还包括在从所述背侧去除所述聚合物过程中将室压力保持在几百毫托的低室压力。
5.如权利要求4所述工艺,其中所述室压力是500毫托。
6.如权利要求4所述工艺,还包括将伸长所述提升销步骤之前的晶片温度保持低于60-100摄氏度。
7.如权利要求1所述工艺,还包括:
去除所述氢基工艺气体并引入光刻胶去除工艺气体,而且把RF偏压功率施加到所述静电卡盘以便从所述工件去除所有光刻胶。
8.如权利要求1所述工艺,其中所述氢基工艺气体包括纯氢。
9.如权利要求1所述工艺,其中氢基工艺气体同时包括氢气和水蒸气。
10.如权利要求1所述工艺,其中引入氢基工艺气体的步骤包括将氢气以第一速度和水蒸气以第二速度流入等离子体产生区,其中所述第一速度超过所述第二速度。
11.如权利要求10所述工艺,其中所述第一速度是所述第二速度的十倍以上。
12.如权利要求10所述工艺,其中所述第一速度是所述第二速度的20倍以上。
13.如权利要求2所述工艺,其中在从所述工件的所述背侧去除聚合物过程中,所施加的RF源功率是2000瓦的量级上。
14.一种具有原位背侧聚合物去除的等离子体蚀刻工艺,包括:
提供具有掺碳二氧化硅电介质层的工件;
在所述工件的表面上限定光刻胶掩模;
在蚀刻反应室中把所述工件夹紧到静电卡盘;
在光刻胶掩模上沉积保护氟碳聚合物时,引入氟碳基工艺气体,把RF偏压功率施加到所述静电卡盘和把RF源功率施加到顶电极来蚀刻电介质层的暴露部分;
去除所述氟碳基工艺气体并引入氢气和微量加入的水蒸气的氢基工艺气体,伸长所述静电卡盘中的提升销来把所述工件升高在所述静电卡盘的上方,在反应室中把所述工件的背侧暴露给由所述氢基工艺气体形成的等离子体,并把几千瓦功率的VHF频率RF源功率施加到所述顶电极,并在将所述工件的温度保持低于60-100摄氏度时,维持几百毫托的低室压力,以便去除之前沉积在所述背侧的聚合物,直到已经从所述背侧去除了聚合物。
15.如权利要求14所述的工艺,还包括:
去除所述氢基工艺气体并引入光刻胶去除工艺气体,而且把RF偏压功率施加到所述静电卡盘以便从所述工件去除所有光刻胶。
16.如权利要求15所述的工艺,其中所述光刻胶去除工艺气体是氨。
17.如权利要求14所述的工艺,其中引入氢基工艺气体的步骤包括将氢气以第一速度和水蒸气以第二速度流入等离子体产生区,其中所述第一速度超过所述第二速度。
18.如权利要求17所述的工艺,其中所述第一速度是所述第二速度的十倍以上。
19.如权利要求17所述的工艺,其中所述第一速度是所述第二速度的20倍以上。
20.如权利要求14所述的工艺,其中在从所述工件的所述背侧去除聚合物过程中,所施加的RF源功率是2000瓦而所述VHF频率是162MHz。
CN2007800099689A 2006-03-22 2007-03-14 一种具有原位背侧聚合物去除的等离子体蚀刻工艺 Expired - Fee Related CN101536155B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/386,428 US7432209B2 (en) 2006-03-22 2006-03-22 Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
US11/386,428 2006-03-22
PCT/US2007/006449 WO2007111837A2 (en) 2006-03-22 2007-03-14 Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material

Publications (2)

Publication Number Publication Date
CN101536155A CN101536155A (zh) 2009-09-16
CN101536155B true CN101536155B (zh) 2012-03-21

Family

ID=38534046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800099689A Expired - Fee Related CN101536155B (zh) 2006-03-22 2007-03-14 一种具有原位背侧聚合物去除的等离子体蚀刻工艺

Country Status (7)

Country Link
US (1) US7432209B2 (zh)
EP (1) EP1997127A4 (zh)
JP (1) JP2009530851A (zh)
KR (1) KR101019931B1 (zh)
CN (1) CN101536155B (zh)
TW (1) TW200741861A (zh)
WO (1) WO2007111837A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390755B1 (en) 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
US7288484B1 (en) 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
CN1978351A (zh) * 2005-12-02 2007-06-13 鸿富锦精密工业(深圳)有限公司 一种模仁保护膜的去除装置及方法
US7740768B1 (en) * 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
JP4755963B2 (ja) * 2006-10-30 2011-08-24 株式会社東芝 半導体装置の製造方法
US20080141509A1 (en) * 2006-12-19 2008-06-19 Tokyo Electron Limited Substrate processing system, substrate processing method, and storage medium
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US9732416B1 (en) 2007-04-18 2017-08-15 Novellus Systems, Inc. Wafer chuck with aerodynamic design for turbulence reduction
US20080260946A1 (en) * 2007-04-20 2008-10-23 United Microelectronics Corp. Clean method for vapor deposition process
US8329593B2 (en) * 2007-12-12 2012-12-11 Applied Materials, Inc. Method and apparatus for removing polymer from the wafer backside and edge
US8419964B2 (en) * 2008-08-27 2013-04-16 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
US8591661B2 (en) 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US8094428B2 (en) * 2008-10-27 2012-01-10 Hermes-Microvision, Inc. Wafer grounding methodology
CN102064106B (zh) * 2009-11-18 2013-04-17 无锡华润上华半导体有限公司 孔刻蚀中预去除聚合物的方法
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
JP5770740B2 (ja) 2009-12-11 2015-08-26 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置
KR101131740B1 (ko) * 2011-06-20 2012-04-05 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
KR101276318B1 (ko) * 2011-10-12 2013-06-18 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
US9881788B2 (en) 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
CN106920727B (zh) * 2015-12-24 2018-04-20 中微半导体设备(上海)有限公司 等离子体处理装置及其清洗方法
KR102528559B1 (ko) 2016-07-26 2023-05-04 삼성전자주식회사 대면적 기판 제조 장치
CN111341657A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 等离子体处理方法
CN109727857B (zh) * 2018-12-29 2021-06-15 上海华力集成电路制造有限公司 干法刻蚀方法
US12272608B2 (en) 2020-01-03 2025-04-08 Lam Research Corporation Station-to-station control of backside bow compensation deposition
CN115053325A (zh) 2020-01-30 2022-09-13 朗姆研究公司 用于局部应力调节的uv固化
CN113031409B (zh) * 2021-03-03 2024-12-31 苏州子山半导体科技有限公司 一种氧化钒热成像芯片制造中的聚酰亚胺光刻胶去除方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583737A (en) * 1992-12-02 1996-12-10 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
US6680164B2 (en) * 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US6991739B2 (en) * 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US7001848B1 (en) * 1997-11-26 2006-02-21 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for oxygen-sensitive materials
JP3253604B2 (ja) 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
US6733594B2 (en) 2000-12-21 2004-05-11 Lam Research Corporation Method and apparatus for reducing He backside faults during wafer processing
US6777334B2 (en) 2002-07-03 2004-08-17 Taiwan Semiconductor Manufacturing Co., Ltd Method for protecting a wafer backside from etching damage
JP2004079664A (ja) * 2002-08-13 2004-03-11 Seiko Epson Corp エッチング装置および反応生成物の除去方法
JP4656364B2 (ja) * 2003-03-13 2011-03-23 東京エレクトロン株式会社 プラズマ処理方法
JP4380414B2 (ja) * 2004-05-17 2009-12-09 ソニー株式会社 半導体装置の製造方法
US7597816B2 (en) * 2004-09-03 2009-10-06 Lam Research Corporation Wafer bevel polymer removal
US7276447B1 (en) 2006-04-11 2007-10-02 Applied Materials, Inc. Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583737A (en) * 1992-12-02 1996-12-10 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
US6991739B2 (en) * 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6680164B2 (en) * 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films

Also Published As

Publication number Publication date
WO2007111837A3 (en) 2008-10-09
KR20080106474A (ko) 2008-12-05
EP1997127A4 (en) 2010-06-02
WO2007111837A2 (en) 2007-10-04
TW200741861A (en) 2007-11-01
KR101019931B1 (ko) 2011-03-08
CN101536155A (zh) 2009-09-16
US20070224826A1 (en) 2007-09-27
EP1997127A2 (en) 2008-12-03
JP2009530851A (ja) 2009-08-27
US7432209B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
CN101536155B (zh) 一种具有原位背侧聚合物去除的等离子体蚀刻工艺
US7276447B1 (en) Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
US8058178B1 (en) Photoresist strip method for low-k dielectrics
US20080182422A1 (en) Methods of etching photoresist on substrates
US6777344B2 (en) Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US20060201911A1 (en) Methods of etching photoresist on substrates
US6325861B1 (en) Method for etching and cleaning a substrate
JP4312630B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2014090192A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
JP2009530861A (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
TW507286B (en) Method and apparatus for fabricating semiconductor devices
CN100468652C (zh) 在半导体基底的金属结构表面去除残余物的方法
KR100560253B1 (ko) 플라즈마 에칭 방법
US7387743B2 (en) Etching method and apparatus, computer program and computer readable storage medium
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
JP4515309B2 (ja) エッチング方法
JP2007251034A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20150314

EXPY Termination of patent right or utility model