CN101529596B - 装置及其制造方法 - Google Patents

Abstract

在用于制造柔性存储器件和半导体器件的方法中，在具有分离层的衬底上形成包括元件层和封闭元件层的绝缘层的叠层，并且从分离层分离该叠层。元件层包括存储器元件，存储器元件具有在一对电极之间的包含有机化合物的层、第一电极层和第二电极层，并且使用包含锡的合金层形成一对电极层的至少一层。柔性存储器件和半导体器件包括存储器元件，存储器元件具有在一对电极之间的包含有机化合物的层、第一电极层和第二电极层，并且使用包含锡的合金层形成一对电极层的至少一层。

Description

装置及其制造方法

技术领域

本发明涉及设有存储器元件的装置，该存储器元件包括包含有机化合物的层，并且本发明还涉及制造该装置的方法。 

背景技术

需要在低成本下制造半导体器件，近年来，对用于控制电路、存储器电路等等的使用包含有机化合物的层的元件(诸如晶体管、存储器元件和太阳电池)已经进行了广泛的开发(参考文献1：日本公开专利申请No.2006-148080)。 

具有使用包含有机化合物的层的元件(诸如晶体管、存储器元件和太阳电池)的半导体器件预期有多方面的应用。并且，已经利用柔性塑料膜代替诸如玻璃衬底或硅片的非柔性衬底开发出了小型轻便的半导体器件。 

由于塑料膜具有低的耐热性，所以必须降低工艺中的最高温度。因此，通过使用金属掩模的蒸发方法或溅射方法在塑料膜上形成半导体元件，来制造半导体器件。 

由于塑料膜具有低的耐热性，所以形成在塑料衬底上的晶体管无法具有与当前形成在玻璃衬底上的晶体管一样良好的电学特性。 

因此，提出这样一种技术，即通过光刻步骤形成在玻璃衬底上的 微小元件被从衬底分离并附接到诸如塑料膜的另一基底材料(参考文献2：日本公开专利申请No.2003-174153)。 

发明内容

然而，在通过使用金属掩模的蒸发方法或溅射方法来制造存储器件或半导体器件的情况下，对准金属掩模的步骤是必需的。因此，存在由于对准金属掩模方面的缺陷而导致产率降低的问题。 

此外，在通过使用金属掩模的蒸发方法或溅射方法来制造存储器件或半导体器件的情况下，考虑未对准(misalignment)来设计元件。如此，很难制造具有微细结构以及减小的尺寸和重量的晶体管、存储器元件和太阳电池，并且难以实现存储器件或半导体器件的性能改善。 

此外，在利用参考文献2所示的分离步骤分离具有包含有机化合物的层的元件的情况下，在分离包含有机化合物的层和第二电极层方面存在问题。具体地，如图18所示，在分离层1102被形成在衬底1101上的情况下，充当基底膜的绝缘层1103被形成在分离层1102上，第一电极层1104被形成在充当基底膜的绝缘层1103上，包含有机化合物的层1105被形成在第一电极层1104上，第二电极层1106被形成在包含有机化合物的层1105上，具有包含有机化合物的层1105的元件1151以及具有元件1151的层1157被从衬底分离；该分离发生在包含有机化合物的层1105和第二电极层1106之间。 

结果，很难高产率地制造其中包括包含有机化合物的层的元件被设在塑料膜上的存储器件和半导体器件。 

此外，在具有包括包含有机化合物的层的存储器元件的存储器件 和半导体器件中，存储器元件易受到由环境引起的损害。因此，关注的是存储功能可能被降低，具体地，存储器件和半导体器件的写入特性、读取特性、存储器保持特性等等的可靠性可能被降低。 

鉴于上述问题，本发明的目的是高产率地制造具有包括包含有机化合物的层的元件的柔性存储器件和半导体器件。此外，一个目的是提供具有高度可靠的存储功能的柔性存储器件和半导体器件及其制造方法。 

本发明一方面是制造柔性存储器件和半导体器件的方法。在这种方法中，包括元件层和封闭该元件层的绝缘层的叠层被形成在具有分离层的衬底上，并且该叠层被从分离层分离。元件层具有存储器元件，存储器元件包括在一对电极(第一电极层和第二电极层)之间的包含有机化合物的层，并且使用包含锡的合金层形成所述电极层的至少一个。 

注意，在叠层被从分离层分离之后，可以将叠层附接到柔性衬底以形成柔性存储器件和半导体器件。 

另外，本发明一方面是具有存储器元件的柔性存储器件和半导体器件，该存储器元件包括在一对电极(第一电极层和第二电极层)之间的包含有机化合物的层，并且使用包含锡的合金层形成所述电极层中的至少一个。 

注意，包括存储器元件的元件层可以被设在柔性衬底上。 

此外，优选使用包含锡的合金层形成第一电极层或第二电极层。另外，第一电极层或第二电极层优选为包含大于或等于1at.％的锡的合金层。另外，第一电极层或第二电极层更优选为包含1at.％到10 at.％(含端点)的锡的合金层，更优选为包含1at.％到7at.％(含端点)的锡的合金层，更优选为包含1at.％到6at.％(含端点)的锡的合金层，更优选为包含1at.％到5at.％(含端点)的锡的合金层，更优选为包含1at.％到4at.％(含端点)的锡的合金层。 

在本发明中，包含锡的合金层的典型实例是包含防止锡的结晶转变(crystal transition)的金属元素的合金。代表地，可以给出锡和银的合金、锡和铋的合金、锡和锑的合金、锡和铜的合金、锡和金的合金、锡和锌的合金、锡和铟的合金等等。 

元件层可以包括晶体管(诸如MOS晶体管、薄膜晶体管或有机半导体晶体管)、电容器、电阻器和天线中的一种或多种。 

此外，本发明的存储器件和半导体器件具有存储信息的功能。本发明的存储器件和半导体器件用无线电信号执行发送/接收指令或数据，并且具有存储利用无线电信号发送和接收的信息或由利用无线电信号发送和接收的指令获得的处理结果的功能。 

在本发明中，在具有如下的存储器元件的存储器件和半导体器件中，所述存储器元件包括在一对电极之间的包含有机化合物的层、第一电极层和第二电极层，使用包含锡的合金层形成所述电极层中的至少一个。由于锡的内聚能(cohesive energy)相对较低，所以包含锡的电极不容易与包含有机化合物的层分离。另外，当使用包含锡的合金层形成所述电极层中的至少一个时，可以降低由于锡晶的结晶结构的改变所导致的收缩(contraction)和粗糙。此外，当使用包含锡的合金层形成所述电极层中的至少一个时，可以抑制锡的晶体生长，由此，可以抑制膜厚分布的变化。因此，可以防止存储器元件的存储器保持特性随时间改变，并且可以高产率地制造具有高度可靠的存储功能的存储器件和半导体器件。此外，可以高产率地制造非常薄、柔性 并且存储能力高度可靠的存储器件和半导体器件。 

附图说明

在附图中：图1A到1D是示出本发明的存储器件的制造工艺的截面图；图2A到2C是示出本发明的存储器件的制造工艺的截面图；图3A到3F是示出可以应用于本发明的存储器元件的结构的截面图；图4A到4C示出本发明的存储器件的结构的视图；图5是示出本发明的存储器件的结构的截面图；图6A到6C是示出本发明的存储器件的结构的视图；图7是示出本发明的半导体器件的结构的截面图；图8是示出本发明的存储器件的结构的视图；图9A到9C是示出本发明的半导体器件的制造工艺的截面图；图10A和10B是示出本发明的半导体器件的制造工艺的截面图；图11A和11B是示出本发明的半导体器件的制造工艺的截面图；图12A和12B是示出本发明的半导体器件的制造工艺的截面图；图13是示出本发明的半导体器件的制造工艺的截面图；图14A到14H是示出本发明的半导体器件的制造工艺的透视图和截面图；图15A到15F是示出本发明的半导体器件的制造工艺的透视图和截面图；图16A到16E是示出本发明的半导体器件的应用的视图；图17A到17C是示出本发明的半导体器件的应用的视图；图18是示出传统的半导体器件的截面图；图19A和19B是示出本发明的半导体器件的测量结果的曲线图；图20是示出本发明的半导体器件的测量结果的曲线图；图21A和21B是示出本发明的半导体器件的测量结果的曲线图， 而图21C是本发明的半导体器件实例的截面图；图22A和22B是示出本发明的半导体器件的测量结果的曲线图；图23A到23F是示出本发明的半导体器件的测量结果的曲线图；图24A和24B是示出本发明的半导体器件的测量结果的曲线图；图25A到25E是本发明的存储器元件的截面的观测图像；图26A和26B是示出本发明的半导体器件的制造工艺的截面图；图27A和27B是示出本发明的半导体器件的制造工艺的截面图；图28A和28B是示出本发明的半导体器件的制造工艺的截面图；以及图29是示出本发明的半导体器件的制造工艺的截面图。 

具体实施方式

在下文中，将参考附图描述本发明的实施方式。注意，本发明不局限于下列描述，本领域技术人员容易理解，可以用多种方式修改其方式和细节，而不偏离本发明的精神和范围。因此，本发明不应当解释为受限于实施方式的描述。在下面给出的本发明的结构中，在不同附图中，相同的部分或具有类似功能的部分由相同的附图标记表示。 

(实施方式1)在这个实施方式中，将描述本发明的存储器件的主要结构及其制造方法。典型地，将参考图1A到1D、图2A到2C以及图4A到4C描述制造具有存储器单元阵列的存储器件的方法，其中，具有存储器元件的每个存储器单元被以矩阵排列，所述存储器元件具有在一对电极之间的包含有机化合物的层、第一电极层和第二电极层。此外，将参考图3A到3F描述存储器元件的结构。 

如图4A所示，存储器件127具有存储器单元阵列132以及驱动该存储器单元阵列的驱动电路。在存储器单元阵列132中，存储器单 元21被以矩阵设置。存储器单元21具有存储器元件107(图1A)。存储器元件107在衬底100上具有在第一方向延伸的第一电极层103、形成在第一电极层103上的包含有机化合物的层105、以及在与第一方向相交的第二方向延伸的第二电极层106。此外，可以设置充当保护膜的绝缘层以便覆盖第二电极层106。 

以下将描述高产率地分离存储器元件和包括该存储器元件的元件层的方法，所述存储器元件具有在一对电极之间的包含有机化合物的层、第一电极层和第二电极层。 

如图1A所示，分离层101被形成在衬底100上，并且充当基底膜的绝缘层102被形成在分离层101上。第一电极层103被形成在绝缘层102上，并且绝缘层(或分隔物)104被形成在第一电极层103和充当基底膜的绝缘层102上。注意，在绝缘层(或分隔物)104中形成开口，以暴露第一电极层103。包含有机化合物的层105被形成在绝缘层(或分隔物)104和第一电极层103上。第二电极层106被形成在包含有机化合物的层105、绝缘层(或分隔物)104和充当基底膜的绝缘层102上。 

存储器元件107包括第一电极层103、包含有机化合物的层105和第二电极层106。此外，这里，从充当基底膜的绝缘层102到第二电极层106的叠层被称为元件层110。 

使用玻璃衬底、石英衬底、在一表面上形成有绝缘层的金属或不锈钢衬底、对工艺的处理温度具有耐热性的塑料衬底等等作为衬底100。由于上述的衬底100不限尺寸或形状，因此当一边的长度为大于或等于1m的矩形衬底被用作衬底100时，生产能力可以急速增加。这一点优于圆形硅衬底。 

利用溅射方法、等离子CVD方法、涂敷法、印制方法等等，使用下列物质将分离层101形成为单层或叠层：诸如钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)或硅(Si)的元素；包含上述任何元素作为其主要成分的合金；或包含上述任何元素作为其主要成分的化合物。在使用硅作为分离层的情况下，包含硅的层的结晶结构可以是非晶的、微晶的或多晶的。这里，涂敷法指在物体上流注(discharge)溶液以形成膜的方法，并且包括例如旋涂方法(spin coating method)和液滴流注方法(dropletdischarging method)。此外，液滴流注方法是通过微小的孔流注包含微粒成分的液滴以形成具有预定形状的图案的方法。 

如果分离层101具有单层结构，则优选使用钨层、钼层、或包含钨和钼的混合物的层来形成分离层101。替代地，使用包含钨的氧化物的层、包含钨的氧氮化合物的层、包含钼的氧化物的层、包含钼的氧氮化合物的层、或包含钨和钼的混合物的氧化物或氧氮化合物的层，来形成分离层101。注意，钨和钼的混合物相当于例如钨和钼的合金。 

在分离层101具有叠层结构的情况下，优选地，金属层被形成作为第一层，并且金属氧化物层或金属氮化氧化物层被形成作为第二层。代表性地，诸如钨层、钼层、或包含钨和钼的混合物的层的金属层被形成作为第一层。包含钨、钼或钨和钼的混合物的氧化物的层，或包含钨、钼或钨和钼的混合物的氮化氧化物的层，被形成作为第二层。 

在分离层101具有其中金属层被形成作为第一层并且金属氧化物层被形成作为第二层的叠层结构的情况下，可以利用以下形成该叠层结构：包含钨的层被形成作为金属层，并且由氧化物形成的绝缘层 被形成在其上，由此，包含钨的氧化物的层被形成作为在包含钨的层和绝缘层之间的界面中的金属氧化物层。此外，可以用这样的方式形成该金属氧化物层，即对金属层的表面进行热氧化处理、氧等离子体处理、使用具有强氧化性的溶液例如臭氧水的处理等。 

此外，对于分离层101，金属层可以被形成作为第一层，金属氮化物层或金属氧氮化物层可以被形成作为第二层。代表性地，在诸如钨层、钼层、或包含的钨和钼的混合物的层的金属层被形成作为第一层之后，可以形成包含钨、钼或钨和钼的混合物的氮化物的层，或包含钨、钼或钨和钼的混合物的氧氮化物的层，作为第二层。 

用WOx表示钨的氧化物，其中x大于或等于2并且小于或等于3。x可以是2(WO₂)、2.5(W₂O₅)、2.75(W₄O₁₁)、3(WO₃)等等。 

虽然按照上面的工艺分离层101被形成为与衬底100接触，但本发明不局限于该工艺。将作为基底的绝缘层可以被形成以与衬底100接触，并且分离层101可以被设为与该绝缘层接触。 

通过溅射方法、等离子CVD方法、涂敷法、印制方法等等，利用无机化合物将充当基底膜的绝缘层102形成为单层或叠层。作为无机化合物的典型实例，可以给出氧化硅、氮化硅、氧氮化硅(siliconoxynitride)、氮氧化硅(silicon nitride oxide)等等。注意，当氮化硅、氮氧化硅、氧氮化硅等等用于充当基底膜的绝缘层102时，可以防止水汽或诸如氧气的气体从外部进入后来形成的元件层。 

此外，充当基底膜的绝缘层102可以具有叠层结构。例如，可以使用无机化合物形成叠层结构。典型地，可以通过堆叠氧化硅、氮氧化硅和/或氧氮化硅来形成绝缘层102。 

可以利用溅射方法、等离子CVD方法、涂敷法、印制方法、电解镀敷(electrolytic plating)方法、无电镀敷(electroless plating)方法或蒸发方法等将第一电极层103形成为具有由具有高导电性的金属、合金、化合物等等形成的单层或多层结构。 

可以使用氧化铟锡(在下文中称为ITO)、包含硅的氧化铟锡、或包含2at.％到20at.％的氧化锌的氧化铟等等作为第一电极层103。此外，可以使用钛(Ti)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、或金属材料的氮化物(如氮化钛、氮化钨、氮化钼)、等等。 

另外，可以使用以下物质作为第一电极层103：诸如锂(Li)或铯(Cs)的碱金属，诸如镁(Mg)、钙(Ca)或锶(Sr)的碱土金属，铝(Al)，包含任何这些的合金(镁银合金或铝锂合金)，诸如铕(Eu)或镱(Yb)的稀土金属，包含任何这些的合金，等等。 

此外，第一电极层103可以由锡合金形成。锡合金的典型实例包括锡和银的合金、锡和铋的合金、锡和锑的合金、锡和铜的合金、锡和金的合金、锡和锌的合金、锡和铟的合金等等。此外，可以由锡与银、铋、锑、铜、金、锌和铟中的一种或多种元素的合金形成第一电极层103。注意，第一电极层103优选为包含大于或等于1at.％的锡的合金层。第一电极层103更优选为包含1at.％到10at.％(含端点)的锡的合金层，更优选为包含1at.％到7at.％(含端点)的锡的合金层，更优选为包含1at.％到6at.％(含端点)的锡的合金层，更优选为包含1at.％到5at.％(含端点)的锡的合金层，并且更优选为包含1到4at.％(含端点)的锡的合金层。 

可以利用蒸发方法、电子束蒸发方法、涂敷法等等形成包含有机 化合物的层105。 

在该实施方式中，在利用溅射方法形成具有50nm到200nm厚度的钛层之后，利用光刻方法将钛膜刻蚀为具有想要的形状以形成第一电极层103。接下来，通过蒸发方法使用NPB形成包含有机化合物的层。 

可以利用蒸发方法、溅射方法、CVD方法、印制方法、涂敷法、等等形成第二电极层106。第二电极层106可以由锡合金形成。锡合金的典型实例包括锡和银的合金、锡和铋的合金、锡和锑的合金、锡和铜的合金、锡和金的合金、锡和锌的合金、锡和铟的合金等等。此外，可以由锡与银、铋、锑、铜、金、锌和铟中的一种或多种元素的合金形成第二电极层106。注意，第二电极层106优选为包含大于或等于1at.％的锡的合金层。第二电极层106更优选为包含1到10at.％(含端点)的锡的合金层，更优选为包含1到7at.％(含端点)的锡的合金层，更优选为包含1到6at.％(含端点)的锡的合金层，更优选为包含1到5at.％(含端点)的锡的合金层，更优选为包含1到4at.％(含端点)的锡的合金层。 

此外，第二电极层106可以具有叠层结构。典型地，在锡合金层被形成作为第一层之后，钛(Ti)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、铝(Al)、镁(Mg)的金属层，或金属材料的氮化物(如氮化钛、氮化钨或氮化钼)等等可以被形成作为第二层。通过形成第二层，当在写入数据到存储器元件中产生强电流传导时，可以防止第一层的锡合金层剥落。 

通过形成使用包含锡的合金层的第一电极层103或第二电极层106，能够降低由于锡晶的结晶结构的改变而导致的收缩和粗糙。另 外，如果仅沉积锡，则厚度分布通过锡的晶体生长在第一电极层103或第二电极层106中局部地变化，并且产生这样的区域，在该区域中在第一电极层和第二电极层之间的距离较大。然而，通过利用包含锡的合金层形成第一电极层103或第二电极层106，可以防止在第一电极层103或第二电极层106中厚度分布局部地变化。另外，利用蒸发方法仅沉积锡来形成的第一电极层103或第二电极层106具有低的膜质量。然而，通过蒸发方法利用包含锡的合金层来形成第一电极层103或第二电极层106，可以获得平坦的膜。因此，可以避免数据变化，并且可以提高存储功能的可靠性。 

这里，利用蒸发方法同时蒸发锡和银，并且第二电极层106由锡和银的合金形成。 

现在，将在下文中参考图3A到3F示出存储器元件107的更具体的结构。 

如图3A所示，包含有机化合物的层105被形成为通过施加到第一电极层103和第二电极层106的电压来改变结晶条件、传导率和形状的层，以形成存储器元件107。通过施加到第一电极层103和第二电极层106的电压改变包含有机化合物的层105的结晶条件、传导率和形状，由此改变存储器元件的电阻。利用该变化，可以记录数据“0”或“1”。 

这里，使用有机化合物层300形成包含有机化合物的层105。注意，有机化合物层300可以具有有机化合物层的单层或多层结构。 

优选地，设置包含有机化合物的层105的厚度以便通过施加到第一电极层103和第二电极层106的电压改变存储器元件的电阻。包含有机化合物的层105的典型的厚度是1nm到100nm，优选10nm到 60nm，更优选5nm到30nm。 

有机化合物层300可以由具有空穴-传输特性的有机化合物或具有电子-传输特性的有机化合物形成。 

作为具有空穴-传输特性的有机化合物，给出例如酞菁(缩写：H₂Pc)、酞菁铜(缩写：CuPc)和酞菁氧钒(缩写：VOPc)。除它们之外，给出以下：4，4′，4″-三(N，N-二苯基氨基)三苯胺(缩写：TDATA)；4，4′，4″-三(N-(3-甲基苯基)-N-苯基氨基)三苯胺(缩写：MTDATA)；1，3，5-三(N，N-二(m-甲苯基)氨基)苯(缩写：m-MTDAB)；N，N′-二苯基-N，N′-二(3-甲基苯基)-1，1′-联苯基-4，4′-二胺(缩写：TPD)；4，4′-二(N-(1-萘基)-N-苯基氨基)联苯(缩写：NPB)；4，4′-二{N-[4-二(m-甲苯基)氨基]苯基-N-苯基氨基}联苯(缩写：DNTPD)；4，4′-二[N-(4-联苯基)-N-苯基氨基]联苯(缩写：BBPB)；4，4′，4″-三(N-咔唑基)三苯胺(缩写：TCTA)；等等。然而，本发明不局限于这些。这里提到的物质大部分具有大于或等于10^-6cm²/Vs的空穴迁移率。 

作为具有电子-传输特性有机化合物，可以使用由具有喹啉骨架或苯并喹啉骨架等等的金属络合物形成的以下材料：三(8-羟基喹啉)铝(缩写：Alq₃)；三(4-甲基-8-羟基喹啉)铝(缩写：Almq₃)；二(10-羟基苯并[h]-羟基喹啉)铍(缩写：BeBq₂)；二(2-甲基-8-羟基喹啉)-4-苯基苯酚-铝(BAlq)；等等。除它们之外，还可以使用诸如具有基于噁唑的配位体或基于噻唑的配位体等等的以下材料：二(2-(2-羟基苯基)苯并噁唑)锌(缩写：Zn(BOX)₂)；二(2-(2-羟基苯基)苯并噻唑)锌(缩写：Zn(BTZ)₂)；等等。此外，除这样的金属络合物之外，还可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(缩写：PBD)；1，3-二(5-(p-叔丁基苯基)1，3，4-噁二唑-2-基)苯(缩写：OXD-7)；3-(4-叔丁基苯基)-4-苯基-5-(4- 联苯基)-1，2，4-三唑(缩写：TAZ)；3-(4-叔丁基苯基)-4-(4-乙基苯基)-5(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)；红菲咯啉(缩写：BPhen)；浴铜灵(缩写：BCP)；等等。这里提到的物质大部分具有大于或等于10^-6cm²/Vs的电子迁移率。 

注意，也可以使用迁移率在上述范围之外的物质，例如2，3-二(4-二苯基氨基苯基)喹喔啉(缩写：TPAQn)，9-(4-(N-咔唑基)苯基-10-苯基蒽(在下文中，称为CzPA)，等等。 

此外，可以使用多种上面提到的有机化合物形成有机化合物层300。此外，可以通过堆叠上面提到的有机化合物形成有机化合物层300。 

另外，在有机化合物层300中，绝缘体也可以被混合到具有空穴传输特性或电子传输特性的有机化合物中。注意，无需均匀地分散绝缘体。通过将绝缘体混合到有机化合物里可以改善有机化合物层300的形态。因此，由于可以抑制膜的部分结晶等，所以可以进一步抑制存储器元件的行为变化。 

此外，如图3B所示，包含有机化合物的层105可以由有机化合物层300和缓冲层301形成。缓冲层301由热稳定和化学稳定的无机化合物或有机化合物形成。典型地，缓冲层301由无机绝缘体、无机半导体或有机绝缘体形成。 

当缓冲层301由无机绝缘体或有机绝缘体形成时，缓冲层301是用于将诸如空穴或电子的电荷从第一电极层或第二电极层利用隧穿效应注入到有机化合物层的层。缓冲层301具有能够在预定电压下利用隧穿效应将电荷注入到有机化合物层300的厚度。缓冲层301作为绝缘体的典型的厚度是0.1nm到4nm(含端点)，优选地，0.1nm 到2nm(含端点)。由于缓冲层301的厚度是如0.1nm到4nm(含端点)那样薄，在缓冲层301中产生隧穿效应，从而改善向有机化合物层300的电荷-注入特性。因此，当缓冲层301的厚度超过4nm时，在缓冲层301中不容易产生隧穿效应，从而难以将电荷注入到有机化合物层300；因此，在向存储器元件中写入时所施加的电压增加。 

形成缓冲层301的无机绝缘体的典型实例是具有绝缘特性的氧化物，典型的有氧化锂、氧化钠、氧化钾、氧化铷、氧化铍、氧化镁、氧化钙、氧化锶、氧化钡、氧化铯、氧化锆、氧化铪、氧化钫、氧化钽、氧化锝、氧化锰、氧化铁、氧化钴、氧化钯、氧化银、氧化铝、氧化镓、或氧化铋等等。 

此外，形成缓冲层301的无机绝缘体的典型实例是具有绝缘特性的氟化物，典型的有氟化锂、氟化钠、氟化钾、氟化铯、氟化铍、氟化镁、氟化钙、氟化锶、氟化钡、氟化铝、氟化银、或氟化锰等等；具有绝缘特性的氯化物，典型的有氯化锂、氯化钠、氯化钾、氯化铯、氯化铍、氯化钙、氯化钡、氯化铝、氯化锡、氯化银、氯化锌、氯化钛、氯化锶、氯化铁、氯化钯、氯化锑、氯化锶、氯化铊、氯化铜、氯化锰、或氯化钌等等；具有绝缘特性的溴化物，典型的有溴化钙、溴化铯、溴化银、溴化钡、或溴化锂等等；以及具有绝缘特性的碘化物，典型的有碘化钠、碘化钾、碘化钡、碘化铊、碘化银、碘化钛、碘化钙、碘化硅、或碘化铯等等。 

形成缓冲层301的无机绝缘体的典型实例是具有绝缘特性的碳酸盐，典型的有碳酸锂、碳酸钙、碳酸钠、碳酸锰、碳酸锶、碳酸钡、碳酸铁、碳酸钴、碳酸镍、碳酸铜、碳酸银、或碳酸锌、等等；具有绝缘特性的硫酸盐，典型的有硫化锂、硫化钙、硫化钠、硫化镁、硫化锶、硫化钡、硫化钛、硫化锆、硫化锰、硫化铁、硫化钴、硫化镍、硫化铜、硫化银、硫化锌、硫化铝、硫化铟、硫化锡、硫化锑、或硫 化铋、等等；具有绝缘特性的硝酸盐，典型的有硝酸锂、硝酸钾、硝酸钠、硝酸镁、硝酸钙、硝酸锶、硝酸钡、硝酸钛、硝酸锆、硝酸锰、硝酸铁、硝酸钴、硝酸镍、硝酸铜、硝酸银、硝酸锌、硝酸铝、硝酸铟、或硝酸锡、等等；以及具有绝缘特性的氮化物，典型的有氮化铝、或氮化硅、等等。 

注意，当缓冲层301由无机绝缘体形成时，缓冲层301的厚度优选为0.1nm到4nm(含端点)。当绝缘层的厚度超过4nm时，在写入时施加的电压增加。 

形成缓冲层301的有机绝缘体的典型实例是有机树脂，典型的有聚酰亚胺、丙烯酸树脂、聚酰胺、苯并环丁烯树脂、聚酯、酚醛清漆树酯、三聚氰胺树脂、酚醛树脂、环氧树脂、硅酮树脂、呋喃树脂、邻苯二甲酸二烯丙脂树脂、等等。 

缓冲层301可以是由无机绝缘体、有机绝缘体、或半导体形成的单层，或可以是由无机绝缘体、有机绝缘体、和半导体堆叠形成的多层。例如，可以适当使用无机绝缘体层和半导体层的叠层，无机绝缘体层和有机绝缘体层的叠层，有机绝缘体层和半导体层的叠层，等等。 

形成缓冲层301的无机半导体的典型实例是诸如下列半导体：硅、锗、氧化钼、氧化锡、氧化铋、氧化钒、氧化钛、氧化铁、氧化铬、氧化铜、氧化锰硅、氧化镍、氧化锌、硅锗、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、或钛酸锶。注意，缓冲层301并不总是必须由一种半导体形成。可以通过混合多种半导体材料形成缓冲层301。 

注意，当缓冲层301由无机半导体形成时，对于缓冲层301的厚度没有特别的限制，只要其大于或等于0.1nm即可，例如，厚度可以 小于或等于10nm，或者大于或等于10nm。 

可以利用蒸发方法、电子束蒸发方法、溅射方法、CVD方法、等等形成缓冲层301。此外，可以使用旋涂方法、溶胶-凝胶法、印制方法、液滴流注方法、等等。 

如图3C所示，可以利用有机化合物层300和具有凹陷和凸起的连续的缓冲层302形成包含有机化合物的层105。优选在缓冲层的凸起部分厚度为0.1nm到10nm(含端点)，优选2nm到8nm(含端点)，并且凹陷部分为大于或等于0.1nm并小于4nm，优选大于或等于1nm并小于2nm。 

如图3D所示，可以利用有机化合物层300和分散的不连续绝缘层303形成包含有机化合物的层105。不连续绝缘层303可以具有岛形状、条纹形状、类网形状、等等。 

此外，可以提供绝缘颗粒代替缓冲层301到303。在这种情况下，绝缘颗粒优选具有粒度为0.1nm到4nm(含端点)，或更优选1nm到4nm(含端点)。 

注意，在图3B到3D中，缓冲层301到303被设在第一电极层103和有机化合物层300之间；然而，缓冲层301到303也可以被设在第二电极层106和有机化合物层300之间。 

此外，如图3E所示，缓冲层301到303或绝缘颗粒可以被设在第一电极层103和有机化合物层300之间，以及在有机化合物层300和第二电极层106之间。 

由厚度为小于或等于4nm，优选小于或等于2nm的无机绝缘体 或有机绝缘体形成的缓冲层被设在第一电极层103和有机化合物层300之间，或在有机化合物层300和第二电极层106之间，由此，隧穿电流流过绝缘层。因此，可以减小在写入数据到存储器元件时施加的电压和电流值的变化。此外，当由厚度为小于或等于4nm，优选小于或等于2nm的无机绝缘体或有机绝缘体形成的缓冲层被设在第一电极层103和有机化合物层300之间，或在有机化合物层300和第二电极层106之间时，由于隧穿效应，电荷注入特性被增强，并且可以增加有机化合物层300的厚度，从而使得能够在初始状态中防止短路。因此，可以改善存储器件和半导体器件的可靠性。 

作为与上述结构不同的结构，可以在第一电极层103和包含有机化合物的层105之间，或在第二电极层106和包含有机化合物的层105之间，提供具有整流效应的元件(图3F)。典型地，给出肖特基二极管、具有PN结的二极管、栅极连接到漏极的晶体管、等等作为具有整流效应的元件。当然，也可以使用具有其它结构的二极管。这里，示出一种情形，其中包括半导体层304和305的P-N结二极管306被设在第一电极层103和包含有机化合物的层105之间。半导体层304和305中的一个是n型半导体，而另一个是p型半导体。通过用这种方式提供具有整流效应的元件，可以改善存储器单元的选择性，并且可以改善读取和写入。 

接下来，封闭层111被形成在第二电极层106上，如图1B所示。然后，粘合构件112附接到封闭层111的表面。 

优选利用涂敷法涂敷成分然后加热并干燥该成分来形成封闭层111。由于这样的封闭层111被提供作为在后面的分离步骤中工作的保护层，封闭层111优选为表面上具有较少凹陷和凸起的绝缘层。可以利用涂敷法形成这样的绝缘层。替代地，可以通过利用CVD方法、溅射方法、等等形成薄膜然后利用CMP方法抛光薄膜的表面的步骤 来形成封闭层111。此外，替代地，可以通过利用CVD方法、溅射方法、等等形成薄膜，然后形成抗蚀层，并且刻蚀抗蚀层和薄膜，来形成封闭层111。 

利用涂敷法形成的封闭层111由以下形成：有机化合物，例如丙烯酸树脂、聚酰亚胺树脂、三聚氰胺树脂、聚酯树脂、聚碳酸酯树酯、酚醛树脂、环氧树脂、聚缩醛、聚醚、聚氨酯、聚酰胺(尼龙)、呋喃树脂、或邻苯二甲酸二烯丙酯(diallylphthalate)树脂；在利用硅氧烷聚合物基材料(典型的有石英玻璃)来作为原材料形成的包含硅、氧和氢的化合物当中包括Si-O-Si键的无机硅氧烷聚合物；或有机硅氧烷聚合物，其中键合到硅的氢被诸如甲基或苯基的有机基团取代，典型的有烷基硅氧烷聚合物、烷基硅倍半氧烷(alkylsilsesquioxane)聚合物、硅倍半氧烷(silsesquioxane)氢化物聚合物、或烷基硅倍半氧烷氢化物聚合物。利用如上所述的CVD方法、溅射方法、等等形成的薄膜由氧化硅、氧氮化硅、氮氧化硅、氮化硅等等形成。 

这里，封闭层111由环氧树脂通过利用涂敷法涂敷一种成分并且将其烤干形成。 

在形成第一绝缘层102、第一电极层103、绝缘层104、包含有机化合物的层105、第二电极层106或封闭层111之后，可以进行热处理以使分离层101中的金属氧化物层弱化(weaken)。替代地，可以通过用于形成绝缘层104或封闭层111的热处理，使分离层101中的金属氧化物层弱化。 

可以使用光塑性粘合剂膜、热塑性粘合剂膜等等作为粘合构件112。此外，可以适当地使用胶带、片、基片、滚筒等等代替膜作为粘合构件112。此外，在光塑性粘合剂膜、热塑性粘合剂膜、等等被用作粘合构件112之后，其可以通过滚筒绕卷。此外，可以提供利用 静电力或吸附力附接到封闭层111的表面的构件代替粘合构件112。这里，可以使用光塑性粘合剂膜作为粘合构件112。 

接下来，如图1C所示，分离层101和充当基底膜的绝缘层102被彼此分离。在形成在分离层101和绝缘层102之间的界面处的金属氧化物层处利用物理方法将元件层110从具有分离层的衬底100分离。该物理方法是指改变某些动力能(机械能)的动力学方法或机械方法。典型的物理方法涉及机械力附加(例如，利用人手或手柄工具的分离，或利用卷滚筒的分离处理(division treatment)。 

在该实施方式中，使用这样一种方法，其中，在衬底和元件层之间形成包括金属层和金属氧化物层的分离层，通过利用热处理使金属氧化物层弱化，并且物理地分离元件层。然而，本发明不局限于这些方法，并且可以适当使用以下方法：(1)提供包含氢的非晶硅层作为在衬底和元件层之间的分离层，并且通过流注利用激光束照射排出包含在非晶硅层中的氢气分离衬底的方法；(2)在衬底和元件层之间形成包括金属层和金属氧化物层的分离层，通过结晶使金属氧化物层弱化，并且通过使用溶液的刻蚀移除分离层的方法；(3)仅机械地移除设置有元件层和封闭层111的衬底100，或通过使用溶液或诸如NF₃、BrF₃或ClF₃的卤素氟化物气体的刻蚀移除衬底100的方法；(4)在衬底和元件层之间提供金属层和金属氧化物层作为分离层，通过结晶使金属氧化物层弱化，通过使用溶液或诸如NF₃、BrF₃或ClF₃的卤素氟化物气体的刻蚀移除金属层的一部分，然后在弱化的金属氧化物层处物理地分离元件层的方法，等等。 

在该实施方式中，第二电极层106由包含锡的合金形成，因此由于弹性形状容易改变。因此，当分离层101和充当基底膜的绝缘层102彼此分离时，即使向元件层110和封闭层111施加力，从而使元件层110和封闭层111弯曲，该力也被第二电极层106吸收；因此包含有 机化合物的层105和第二电极层106没有彼此分离，但是分离层101和充当基底膜的绝缘层102彼此分离。 

接下来，如图1D所示，粘合构件112从封闭层111分离。因此，可以形成薄的并且高度可靠的存储器件113。 

替代地，在图1C所示的步骤之后，如图2A所示，利用粘合剂122可以将柔性衬底120附接到充当基底膜的绝缘层102。 

柔性衬底120优选是柔性的、薄的并且重量轻的衬底。典型地，可以使用诸如PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)、聚丙烯、聚环硫丙烷(polypropylene sulfid)、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜、或聚邻苯二甲酰胺、等等的塑料衬底，由纤维材料制成的纸，陶瓷片，等等。在使用这些衬底的情况下，粘合剂122被设在封闭层111和柔性衬底120之间，并且封闭层111和柔性衬底120彼此附接。 

此外，还可以使用由纤维材料制成的纸，包括基底材料膜(聚酯、聚酰胺、无机蒸镀膜、等等)和粘性有机树脂膜(基于丙烯酸的有机树脂、基于环氧的有机树脂、等等)的叠层膜等等作为柔性衬底120。在使用这些衬底的情况下，通过热压将柔性衬底120附接到绝缘层102，并且在增塑(plasticized)之后粘性有机树脂膜被固化，由此可以将绝缘层102稳固地附接到叠层膜。在这种情况下，粘合剂122不是必需被设在绝缘层102和柔性衬底120之间。 

此后，粘合构件112被从封闭层111分离，从而可以形成存储器件128，如图2B所示。 

然后，如图2C所示，利用粘合剂123将柔性衬底125附接到封 闭层111，由此可以形成存储器件126。 

通过象图2B所示的存储器件128那样，为元件层110或封闭层111的一个表面提供柔性衬底，可以增强存储器件的机械强度。此外，通过象图2C所示的存储器件126那样用柔性衬底封闭元件层110和封闭层111的周围区域，可以改善机械强度和对外界环境的耐受力。 

通过前面的工艺，可以高产率地制造具有存储器元件的柔性存储器件。 

接下来，将参考图4A到4C解释上述存储器件的数据写入操作和数据读取操作。 

如图4A所示，存储器单元21具有第一电极层、第二电极层和包含有机化合物的层，其中第一电极层连接到字线Wy(1≤y≤n)，第二电极层连接到位线Bx(1≤x≤m)。包含有机化合物的层被设在第一电极层和第二电极层之间。 

将描述当写入数据到存储器单元时进行的操作。将描述通过电作用写入数据的情形。注意，通过改变存储器单元的电学特性执行写入；存储器单元的初始状态(其中没有施加电作用的状态)用数据“0”表示，而其中改变了电学特性的状态用数据“1”表示。 

当“1”的数据被写入存储器单元21时，首先，通过解码器133和134和选择器135选择存储器单元21。具体地，通过解码器134，预定电压V2被施加到连接到存储器单元21的字线W3。另外，连接到存储器单元21的位线B3通过解码器133和选择器135连接到读取/写入电路136。从读取/写入电路136将写入电压V1输出到位线B3。用这种方式，电压Vw＝V1-V2被施加在形成存储器单元21的第一电 极层和第二电极层之间。通过适当地选择电势Vw，物理地或电学地改变被设在导电层之间的包含有机化合物的层的特性，从而执行“1”的数据的写入。具体地，可以改变处于数据“1”的状态中的在第一电极层和第二电极层之间的电阻，从而使得该电阻远小于在读取操作电压下处于数据“0”的状态下的阻抗。电压Vw可以设置为从5V到15V或从-5V到-15V。例如，可以设置电压Vw，使得(V1，V2)＝(0V，从5V到15V)，或(V1，V2)＝(从3V到5V，从-12V到-2V)，等等。 

注意，控制写入使得不将数据“1”写入连接到未选择的字线和未选择的位线的存储器单元中。例如，未选择的字线和未选择的位线可以置于浮置状态。需将通过其可以维持选择性的特性(诸如二极管特性等等)提供给存储器单元中的存储器元件。 

另一方面，当数据“0”被写入存储器单元21时，不施加电作用到存储器单元21。在电路工作中，例如，即使如在写入数据“1”的情况下那样，通过解码器133和134和选择器135选择存储器单元21，从读取/写入电路136输出到位线B3的电势也与选择的字线W3的电势或未选择的字线的电势近似相等。可以将不改变存储器单元21的电学特性的电压(例如，-5到5V)施加在包括在存储器单元21中的第一和第二电极层之间。 

接下来，将描述(图4B和4C)从存储器单元读取数据中的操作。利用具有数据“0”的存储器单元的电学特性与具有数据“1”的存储器单元的电学特性的差异进行数据读取。例如，将描述利用电阻的差异读出数据的方法；该方法具有以下条件：在包括在具有数据“0”的存储器单元中的第一和第二电极层之间的有效电阻(下面简称为存储器单元的电阻)在读取电压下为R0，并且具有数据“1”的存储器单元的电阻在该读取电压下为R1。设置R1和R0使得R1＜＜R0。可以给 出例如包括图4B示出的电阻元件146和差动放大器147的读取/写入电路136作为读取/写入电路的读取部分的结构。电阻元件146具有阻抗值Rr，其中R1＜Rr＜R0。晶体管148可以用作电阻元件146的替代，或钟控(clocked)倒相器149可以用作差动放大器的替代(图4C)。在进行读取时变成Hi(高)而在没有进行读取时变成Low(低)的信号或反信号被输入到钟控倒相器149。注意，电路结构不局限于图4B和4C中示出的电路结构。 

当执行从存储器单元21读取数据时，首先，利用解码器133和134和选择器135选择存储器单元21。具体地，通过解码器134，预定电压Vy被施加到连接到存储器单元21的字线W3。另外，利用解码器133和选择器135，连接到存储器单元21的位线b3连接到读取/写入电路136的端子P。结果，端子P的电势Vp变成基于电阻元件146(阻抗值：Rr)和存储器单元21(阻抗值：R0或R1)的阻抗分额(division)确定的值。因此，如果存储器单元21具有数据“0”，则Vp0＝Vy+(V0-Vy)×R0/(R0+Rr)。此外，当存储器单元21具有数据“1”时，则Vp1＝Vy+(V0-Vy)×R1/(R1+Rr)。结果，在图4B中通过选择Vref使其在Vp0和Vp之间，或在图4C中通过提供转变点(transition point)在Vp0和Vp1之间的钟控倒相器，输出低(Low)/高(High)(或高/低)作为对应于数据“0”/“1”的输出电势，由此可以执行读取。 

例如，设置差动放大器在Vdd＝3V下工作，并且设置Vy、V0和Vref使得Vy＝0V，V0＝3V，以及Vref＝1.5V。如果R0/Rr＝Rr/R1＝9，在存储器单元具有数据“0”的情况下，Vp0是2.7V并且输出High作为Vout，而在存储器单元具有数据“1”的情况下，Vp1是0.3V并且输出Low作为Vout。用这种方式，可以执行存储器单元的读取。 

根据上述方法，通过利用阻抗值的差异和阻抗分额的电压值读出包含有机化合物的层105的电阻。注意，读取方法不局限于该方法。例如，除了利用电阻差异的方法之外，还可以利用电流值的差异进行读取。在存储器单元的电学特性在数据“0”和数据“1”的状态之间在阈值电压中具有不同的二极管特性的情况下，可以利用阈值电压的差异进行读取。 

如上所述，依据这种实施方式，可以高产率地制造高度可靠地存储数据的柔性存储器件。 

(实施方式2)在该实施方式中，将描述利用分离方法形成的在上述实施方式中示出的存储器件的另一方式。典型地，将参考图5和图6A到6C描述具有存储器单元阵列的存储器件的主要结构，其中，每个存储器单元具有开关元件和存储器元件。图5是在该实施方式中的存储器件的截面图，而图6A到6C示出在该实施方式中的存储器件的结构。 

如图6A所示，在该实施方式中的存储器件221具有存储器单元阵列222以及驱动存储器单元阵列222的驱动电路。存储器单元阵列222具有被以矩阵设置的多个存储器单元220。如图6A和图5所示，在存储器件221中，形成驱动电路的晶体管、这里形成解码器224的晶体管152、用作开关元件的晶体管151、以及连接到晶体管151的存储器元件107，被形成在用作基底膜的绝缘层150上。存储器元件107具有形成在绝缘层205上的第一电极层103、包含有机化合物的层105、以及第二电极层106。注意，包含有机化合物的层105被形成在第一电极层103和用作分隔物并且覆盖一部分第一电极层103的绝缘层104上。此外，使用薄膜晶体管作为晶体管151。存储器件221可以具有用作覆盖第二电极层106的保护层的绝缘层(未示出)。 

形成封闭层111，从而覆盖从用作基底膜的绝缘层150到第二电极层106的叠层。这里，覆盖有封闭层111的叠层称为元件层201。 

用柔性衬底120和125封闭元件层201和封闭层111。用粘合剂122将柔性衬底120附接到封闭层111。用粘合剂123将柔性衬底125附接到封闭层111。 

分离形成在衬底上的元件层201的方法以及将柔性衬底附接到元件层和封闭层111的方法视需要可以是在实施方式中描述的方法。 

在适当时，可以使用利用硅片的MOS晶体管、利用SOI衬底的MOS晶体管、薄膜晶体管、有机半导体晶体管、等等作为晶体管151和152。这里，使用薄膜晶体管作为晶体管151和152。这里，使用顶栅薄膜晶体管作为晶体管151和152；然而，本发明不局限于此。也可以使用底栅薄膜晶体管。 

存储器元件107形成在绝缘层205上。用这种方式，当提供绝缘层205并且存储器元件107形成在其上时，第一电极层103可以置于给定的位置。也就是说，存储器元件107可以形成在晶体管151上。结果，存储器件可以被更高度地集成。 

可以利用与在上述实施方式中描述的绝缘层104相同的材料和相同的方法形成绝缘层205。 

对于附接到元件层201和封闭层111的柔性衬底，使用如实施方式1中示出的柔性衬底120那样的柔性衬底，具有热塑性树脂的膜，由纤维材料制成的纸，陶瓷片等等，由此可以实现存储器件的尺寸、厚度和重量的减小。 

接下来，将参考图6A到6C描述该实施方式中描述的存储器件的数据写入操作和数据读取操作。 

存储器单元220具有字线Wy(1≤y≤n)、位线Bx(1≤x≤m)、晶体管151和存储器元件107。存储器元件107具有其中包含有机化合物的层插入在一对导电层之间的结构。晶体管151的栅电极连接到字线，晶体管151的源电极和漏电极中的一个连接到位线，并且其源电极和漏电极中的另一个连接到包括在存储器元件107内的第一电极层。存储器元件107的第二电极层连接到连接端。该连接端连接到公共电极(电势Vcom)。 

接下来，将描述在写入数据到存储器单元阵列222时的操作。 

这里，将描述通过电作用将数据写入第三行、第三列的存储器单元220的情形。注意，通过改变存储器单元的电学特性执行写入；存储器单元的初始状态(没有施加电作用的状态)用数据“0”表示，而改变了电学特性的状态用数据“1”表示。 

当数据″1″被写入到存储器单元220中时，首先，利用解码器223和224和选择器225选择存储器单元220。具体地，通过解码器224将预定电压V22施加到连接到存储器单元220的字线W3。另外，连接到存储器单元220的位线B3通过解码器223和选择器225连接到读取/写入电路226。从读取/写入电路226将写入电压V21输出到位线B3。 

因此，形成存储器单元220的晶体管151被导通，并且存储器元件107被电连接到位线，然后近似Vw＝Vcom-V21的电压被施加到存储器元件107。注意，存储器元件107的第二电极层连接到具有电势Vcom的公共电极。通过适当地选择电势Vw来物理地或电学地改 变设在导电层之间的包含有机化合物的层105的特性，并且执行数据“1”的写入。具体地，可以改变处于数据“1”的状态下在第一电极层和第二电极层之间的电阻，使得在读出操作，该电阻远小于处于数据“0”的状态下的阻抗，或者第一电极层和第二电极层可以被短路。可以适当地从(V21，V22，Vcom)＝(5V到15V，5V到15V，0V)或(-12V到0V，-12V到0V，3V到5V)的范围选择电势。可以在5V到15V或-5V到-15V范围内设置电压Vw。 

注意，控制写入使得不将数据“1”写入连接到未选择的字线或未选择的位线的存储器单元。具体地，可以将使连接到未选择的字线的存储器单元的晶体管处于OFF状态的电势(如0V)施加到未选择的字线，而未选择的位线可以被置于浮置状态或被施加大致与Vcom相同的电平。 

另一方面，当数据“0”被写入存储器单元220时，电作用不被施加到存储器单元220。在电路操作中，例如按与写入数据“1”的情形类似的方式，通过解码器223和224以及选择器225选择存储器单元220；然而，与Vcom大致相同电平的输出电势被从读取/写入电路226施加到位线B3，或者位线B3被置于浮置状态。结果，低压(如-5到5V)被施加到存储器元件107，或者没有电压被施加到存储器元件107，因此不改变存储器元件的电学特性，并且可以实现数据“0”的写入。 

接下来，将描述在通过电作用读出数据中的操作。利用具有数据“0”的存储器元件与具有数据“1”的存储器元件具有不同的电特性的事实来实现数据读取。例如，将描述利用电阻的差异读出数据的方法；该方法具有以下条件：包括在具有数据“0”的存储器单元内的存储器元件的电阻在读出操作时是R0，并且包括在具有数据“1”的存储器单元内的存储器元件的电阻在读出操作时是R1。注意，R1＜＜R0。可以给出例如包括图6B示出的电阻元件246和差动放大器247的读取/写 入电路226作为读取/写入电路的读取部分的组件。电阻元件246具有阻抗值Rr，其中R1＜Rr＜R0。晶体管250可以用作电阻元件246的替代，或者钟控倒相器251可以用作差动放大器的替代(图6C)。注意，电路结构不局限于图6B和6C示出的那些结构。 

当从第三行、第三列存储器单元220执行读取数据时，首先，利用解码器223和选择器225选择存储器单元220。具体地，通过解码器224施加预定电压V24到连接到存储器单元220的字线W3，并且晶体管151被导通。连接到存储器单元220的位线B3通过解码器223和选择器225连接到读取/写入电路226的一端P。结果，端P的电势Vp是利用电阻元件246(阻抗值：Rr)和存储器元件107(阻抗值：R0或R1)的Vcom和V0的阻抗分额确定的值。因此，当存储器单元220具有数据“0”时，对于Vp0的值变成Vp0＝Vcom+(V0-Vcom)×R0/(R0+Rr)。另外，当存储器单元220具有数据“1”时，对于VP1的值变成Vp1＝Vcom+(V0-Vcom)×R1/(R1+Rr)。结果，通过选择Vref使其在图6B中的Vp0和Vp1之间，或通过提供转变点在图6C中的Vp0和Vp1之间的钟控倒相器，输出Low/High(或High/Low)作为对应于数据“0”/“1”的输出电势，由此可以执行读取。 

例如，设置差动放大器在Vdd＝3V下工作，并且设置Vcom、V0和Vref使得Vcom＝0V，V0＝3V，以及Vref＝1.5V。假定R0/Rr＝Rr/R1＝9，并且支持可以忽略晶体管151的导通电阻(onresistance)，则当存储器单元的数据是“0”时，Vp0变成2.7V并且输出High作为Vout，而在存储器单元的数据是“1”时，Vp1变成0.3V并且输出Low作为Vout。用这种方式，可以执行存储器单元的读取。 

按照上述方法，通过利用阻抗分额以及存储器元件107的阻抗值的差异以一电压进行读取。注意，读取方法不局限于此。例如，除了 利用电阻的差异，可以利用电流值的差异进行读取。替代地，在存储器单元的电学特性具有在数据“0”和“1”之间阈值电压不同的二极管特性的情况下，阈值电压的差异可以被用来进行读取。 

如上所述，根据该实施方式，可以高产率地制造高度可靠地存储数据的柔性存储器件。 

(实施方式3)在该实施方式中，在下面将描述利用分离方法形成的在上述实施方式中示出的半导体器件的一个方式。典型地，将参考图7和8描述可以用无线电信号执行发送/接收指令或数据的半导体器件的主要结构。图7是在该实施方式中半导体器件的截面图。图8示出在该实施方式中半导体器件的结构。 

图8是示出可以用无线电信号执行发送/接收指令或数据的半导体器件的结构例子的框图。该半导体器件包括天线312、射频电路部分313、电源电路部分315、和逻辑电路部分317作为元件。天线312向也被称作读取器/写入器的通信装置发送信号/从其接收信号。作为用于传递信号的载波的频带，可以应用长波频带(30kHz到135kHz)、短波频带(6.78MHz、13.56MHz、27.125MHz、40.68MHz或5.0MHz)、微波带(2.45GHz、5.8GHz或24.125GHz)等等。取决于通信频带，天线312可以具有卷曲(coiled)形状、单极形状或双极形状。 

通过检测电容器部分314，天线312接收的载波被分到电源电路部分315和逻辑电路部分317中。在电源电路部分315中，利用整流电路部分320对载波进行半波整流，然后将其存储在存储电容器部分322中。即使利用接收的载波供给某一电平(level)或更多的功率，恒压电路部分324也输出恒定电压，并且提供操作半导体器件中逻辑 电路部分317等等所必需的电源。 

RF电路部分313中的解调电路部分318解调载波以产生操作逻辑电路部分317所必需的时钟信号，并且将时钟信号输出到具有较正时钟信号的功能的PLL电路部分328以及码识别/判断电路部分326。例如，基于对其进行了幅度调制(如幅移键控(ASK)调制)的接收信号，解调电路检测幅度涨落作为“0”或“1”的接收数据。解调电路部分318包括例如低通滤波器。另外，调制电路部分316发送传输数据作为对其进行了幅度调制(如ASK调制)的传输信号。 

码识别/判断电路部分326识别并且判断指令码。由码识别/判断电路部分326识别并且判断的指令码包括EOF信号(帧结束)、SOF信号(帧开始)、标记、命令码、掩码长度、掩码值、等等。码识别/判断电路部分326也包括用于检测传输错误的循环冗余校验(CRC)功能。码识别/判断电路部分326的判断结果被输出到存储器控制器部分330。基于判断结果，存储器控制器部分330控制从存储器部分332的数据读取。利用编码电路部分334编码从存储器部分332读出的数据，并且利用调制电路部分316调制该数据。接着，生成响应(response)信号。 

作为存储器部分332的结构，可以适当地使用如实施方式1所示的具有存储器元件的存储器单元或如实施方式2所示的具有连接到开关元件的存储器单元。此外，不但如上述实施方式所示的存储器单元，而且存储器部分332可以采用仅存储固定数据的掩模ROM(只读存储器)、可以以给定的定时从其读取和向其写入数据的存储器例如SRAM(静态随机存取存储器)、或具有用于积聚电荷的浮置电极的非易失存储器、等等。 

用这种方式，图8中示出的半导体器件具有通过接收来自也被称 作读取器/写入器的通信装置的指令向存储器部分332写入数据或从存储器部分332读出数据的功能。 

接下来，将参考图7描述在该实施方式中的半导体器件的截面结构。 

这里，示出了存储器控制器部分330、存储器部分332、天线312以及检测电容器部分314的截面图(图7)作为半导体器件的一部分。典型地，示出了包括在存储器控制器部分330内的晶体管152，包括在存储器部分332内的晶体管151和连接到晶体管151的存储器元件107，以及检测电容器部分314的电容器331、薄膜晶体管333和天线312，它们被形成在用作基底膜的绝缘层321上。注意，虽然在附图中未示出，但天线312和薄膜晶体管333彼此电连接。 

存储器元件107具有形成在绝缘层205上的第一电极层103、包含有机化合物的层105、以及第二电极层106。第二电极层106由如上述实施方式中所述的锡合金层形成。注意，包含有机化合物的层105被形成在第一电极层103和用作分隔物并且覆盖一部分第一电极层103的绝缘层104上。使用薄膜晶体管形成用作开关元件的晶体管151。也可以提供用作覆盖第二电极层106和天线312的保护层的绝缘层。注意，从充当基底膜的绝缘层150到天线312的叠层称为元件层341。 

此外，形成封闭层111使得覆盖元件层341。 

用柔性衬底120和125封闭元件层341和封闭层111。用粘合剂122将柔性衬底120附接到元件层341和封闭层111。用粘合剂123将柔性衬底125附接到封闭层111。 

用于分离形成在衬底上的元件层341的方法以及用于将柔性衬底附接到到元件的方法可以适当采用在上述实施方式中的那些方法。 

如上所述，根据该实施方式，可以高产率地制造具有高度可靠的存储功能并且可以无线地发送/接收数据的柔性半导体器件。(实施例1) 

在这个实施例中，在下面将参考图9A到15F描述用于制造具有其中连接到开关元件的存储器元件被以矩阵设置的存储器单元阵列、可以用无线电信号执行指令或数据的发送/接收的半导体器件的方法。 

分离层502被形成在衬底501上。使用玻璃衬底作为衬底501。分离层502具有金属层和金属氧化物层的叠层结构。使用利用溅射方法获得的具有30nm到200nm厚度的钨层、氮化钨层或钼层作为金属层。 

接下来，通过氧化金属层的表面形成金属氧化物层。通过使用纯水或臭氧水或使用氧等离子氧化表面可以形成金属氧化物层。替代地，可以通过在包括氧气的气氛中加热形成金属氧化物层。进一步替代地，可以在形成绝缘层的后面的步骤中形成金属氧化物层。在这种情况下，当利用等离子CVD方法形成氧化硅层或氧氮化硅层作为绝缘层时，分离层502的表面被氧化；从而形成金属氧化物层。 

接下来，第一绝缘层503被形成在金属氧化物层上。使用诸如氧化硅层、氮化硅层或氧氮化硅层的绝缘层作为第一绝缘层503。使用双层结构作为第一绝缘层503的典型实例，在该双层结构中，利用SiH₄、NH₃和N₂O作为反应气体通过PCVD方法形成的具有50nm到100nm厚度的氮氧化硅层与使用SiH₄和N₂O作为反应气体形成的具有100nm到150nm厚度的氧氮化硅层被堆叠。第一绝缘层503中 的一层优选为具有小于或等于10nm厚度的氮化硅层或氧氮化硅层。替代地，第一绝缘层503可以具有其中氮氧化硅层、氧氮化硅层以及氮化硅层顺序堆叠的三层结构。虽然这里给出形成第一绝缘层503作为基底绝缘膜的例子，但是如果不是必需的，则可以省略第一绝缘层503。 

接下来，半导体层被形成在第一绝缘层503上。半导体层如下形成：利用已知的方法(溅射方法、LPCVD方法、等离子CVD方法、等等)形成具有非晶态结构的半导体层，并且通过已知的结晶处理(如激光结晶、热结晶或使用诸如镍的催化剂的热结晶)以形成晶体半导体层；在晶体半导体层上使用第一光掩模形成抗蚀剂掩模；并且将晶体半导体层刻蚀为想要的形状。注意，利用等离子CVD方法，第一绝缘层和具有非晶态结构的半导体层可以被顺序堆叠，而不暴露于大气。这个半导体层被形成为具有25nm到80nm厚度(优选30nm到70nm)。晶体半导体层的材料不受限制；但是优选使用硅、硅锗(Si-Ge)合金、等等。 

替代地，可以使用连续波激光器作为具有非晶态结构的半导体层的结晶处理。为了在非晶态半导体层的结晶中获得具有大晶粒尺寸的晶体，优选使用能够连续波振荡的固态激光器并且应用基波的任意的二次到四次谐波。典型地，可以应用Nd:YVO₄激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。当使用连续波激光器时，从输出功率为10W的连续波YVO₄激光器发出的激光束通过非线性光学元件被转换为谐波。还有一种用于通过将YVO₄晶体和非线性光学元件放在谐振器中来发射谐波的方法。接着，优选利用光学系统将激光束在受照表面上形成矩形形状或椭圆形以照射物品。此时，要求大约0.01到100MW/cm²(优选0.1到10MW/cm²)的功率密度。接着，可以用激光束照射半导体层，同时半导体层相对于激光束以大约10到2000cm/s的速度移动。 

替代地，可以使用连续侧向凝固方法(SLS方法)作为具有非晶态结构的半导体层的结晶处理。在SLS方法中，用穿过缝形(slit-shaped)掩模的脉冲准分子激光束照射样品。它是一种通过执行每次发射将样品和激光束的相对位置移动超横向生长的晶体的长度的结晶化过程，来顺序形成超横向生长的晶体的方法，该超横向生长是人工控制的。接下来，在必要时，将非常少量的杂质元素(硼或磷)加入到半导体层，以控制薄膜晶体管的阈值。这里，使用离子掺杂方法，其中，不利用质量离析乙硼烷(B₂H₆)，而是利用等离子激发乙硼烷。 

接下来，利用第二光掩模在后来将成为电容器的电容器电极的半导体层上形成抗蚀剂掩模，并且通过引入杂质元素形成低浓度杂质区域。可以使用给予n型导电性的杂质元素或给予p型导电性的杂质元素作为该杂质元素。可以使用磷(P)、砷(As)、等等作为给予n型导电性的杂质元素。这里，将磷(P)加入半导体层使其被在1×10¹⁵到1×10¹⁹/cm³的浓度包含以形成n型杂质区域。 

接着，利用包含氢氟酸的刻蚀剂移除半导体层表面上的氧化层，并且同时清洁半导体层的表面。 

接下来，形成覆盖半导体层的第二绝缘层。利用等离子CVD方法或溅射方法形成第二绝缘层为具有1nm到200nm的厚度。将第二绝缘层形成为具有包含硅的绝缘层的单层或叠层结构，其中包含硅的绝缘层优选为如10nm到50nm那样薄，然后通过微波利用等离子体进行表面氮化处理。第二绝缘层充当后面将形成的薄膜晶体管的栅绝缘层。 

接下来，栅电极504到507和电容器电极508被形成在第二绝缘层上。利用第三光掩模在利用溅射方法获得的具有100nm到500nm厚度的导电层上形成抗蚀剂掩模，并且将导电层刻蚀为想要的形状， 从而形成栅电极504到507和电容器电极508。 

可以使用与硅反应并变成硅化物的材料作为栅电极504到507和电容器电极508的材料，并且诸如Ti、W、Ni、Cr、Mo、Ta、Co、Zr、V、Pd、Hf、Pt或Fe的元素，或包含该元素作为其主要成分的合金材料或化合物材料可以被形成作为单层或叠层。然而，优选使用作为高熔点金属的W或Mo作为薄膜晶体管的栅电极。在用叠层形成栅电极504到507和电容器电极508的情况下，当充当上层的材料层由上述材料形成时，充当下层的材料层可以掺杂有诸如磷的杂质元素的多晶硅层形成。替代地，可以使用上述材料形成上层，并且可以使用上述材料的氮化物形成下层。此时，金属氮化物形成下层半导体层，这可以防止在上层中的金属扩散到栅绝缘层或下面的半导体层中。 

接下来，使用第四光掩模形成抗蚀剂掩模以覆盖将作为p沟道薄膜晶体管的区域中的半导体层，并且使用栅极505到507作为掩模用杂质元素掺杂将作为n沟道薄膜晶体管的区域中的半导体层，由此形成低浓度杂质区域。这里，以1×10¹⁵到1×10¹⁹/cm³的浓度将磷(P)加入将作为n沟道薄膜晶体管的区域中的半导体层，以形成n型杂质区域。 

接下来，移除抗蚀剂掩模，使用第五光掩模形成另一抗蚀剂掩模以覆盖将作为n沟道薄膜晶体管的区域中的半导体层，并且使用栅极504作为掩模用杂质元素掺杂将作为p沟道薄膜晶体管的区域中的半导体层，由此形成p型杂质区域。可以使用硼(B)、铝(Al)、镓(Ga)、等等作为p型杂质元素。这里，以1×10¹⁹/cm³到1×10²⁰/cm³的浓度将硼(B)加入将作为p沟道薄膜晶体管的区域中的半导体层，以形成p型杂质区域。结果，在将作为p沟道薄膜晶体管的区域中的半导体层中形成源或漏区514和515以及沟道形成区516。 

接下来，在栅电极504到507和电容器电极508的两侧上形成侧墙510。对于侧墙510的制造方法，利用等离子CVD方法、溅射方法、等等，使用包含诸如硅的氧化物或硅的氮化物的无机材料的层或包含诸如有机树脂的有机材料的层覆盖第二绝缘层、栅电极504到507以及电容器电极508，来以单层或叠层形成第三绝缘层。接着，利用主要在垂直方向进行的各向异性刻蚀选择性地刻蚀第三绝缘层，以形成与栅电极504到507和电容器电极508的侧表面接触的绝缘层(侧墙510)。注意，在形成侧墙510的同时刻蚀并且移除第二绝缘层的一部分。在移除第二绝缘层的一部分时，在栅电极504到507、电容器电极508和侧墙510下形成栅绝缘层512。 

接下来，使用第六光掩模形成抗蚀剂掩模以覆盖将作为p沟道薄膜晶体管的区域中的半导体层，并且使用栅电极505到507、电容器电极508和侧墙510作为掩模，用杂质元素掺杂将作为n沟道薄膜晶体管的区域中的半导体层，由此形成高浓度杂质区域。在掺杂杂质元素之后移除该抗蚀剂掩模。这里，以1×10¹⁹到1×10²⁰/cm³的浓度将磷(P)加入将作为n沟道薄膜晶体管的区域中的半导体层，以形成n型高浓度杂质区域。结果，在将作为n沟道薄膜晶体管的区域中的半导体层中形成源或漏区517和518、LDD区519和520、以及沟道形成区521。LDD区519和520形成在侧墙510下。此外，在将成为电容器的电容器电极的半导体层中形成低浓度杂质区511和高浓度杂质区513。 

示出了在被包括在n沟道薄膜晶体管内的半导体层中形成LDD区并且在被包括在p沟道薄膜晶体管内的半导体层中不形成LDD区的结构；然而，本发明不局限于该结构。可以在n沟道薄膜晶体管和p沟道薄膜晶体管的每个半导体层中形成LDD区。 

接下来，在利用溅射方法、LPCVD方法、等离子CVD方法、等等形成包含氢的第四绝缘层522之后，执行对加入到半导体层的杂质元素的激活处理和氢化处理。通过使用热炉的热处理(在300℃到550℃热处理1到12小时)或使用灯光源的快速热退火方法(RTA方法)执行杂质元素的激活处理和氢化处理。对于包含氢的第四绝缘层522，使用通过PCVD方法获得的氮氧化硅层。这里，包含氢的第四绝缘层522的厚度被设置为50nm到200nm。另外，当使用促进结晶的金属元素(诸如镍)晶化半导体层时，在激活的同时还可以执行用于减少沟道形成区中的镍的吸除(gettering)。注意，包含氢的第四绝缘层522是层间绝缘层的第一层。 

然后，利用溅射方法、LPCVD方法、等离子CVD方法、等等将第五绝缘层523和第六绝缘层524形成分别作为层间绝缘层的第二层和第三层。作为第五绝缘层523和第六绝缘层524，以单层或叠层形成诸如氧化硅层、氮化硅层、或氧氮化硅层的绝缘层。这里第五绝缘层523的厚度被设置为50nm到200nm，并且第六绝缘层524的厚度被设置为300nm到800nm。 

通过各步骤至此的半导体器件截面图对应于图9A。 

接下来，使用第九光掩模形成抗蚀剂掩模。接着，选择性地刻蚀第四绝缘层522、第五绝缘层523和第六绝缘层524，并且形成到达半导体层的接触孔以及到达栅电极的接触孔。接着，在刻蚀后移除抗蚀剂掩模。 

接下来，利用包含氢氟酸的刻蚀剂移除暴露的半导体层表面上的氧化层，并且同时清洗暴露的半导体层的表面。 

接下来，利用溅射方法形成导电层。使用诸如Ti、W、Ni、Cr、 Mo、Ta、Co、Zr、V、Pd、Hf、Pt、Fe、Al、或Cu的元素，或包含该元素作为其主要成分的合金材料或化合物材料的单层或叠层形成该导电层。 

接下来，使用第十光掩模形成抗蚀剂掩模，并且选择性地刻蚀该导电层以形成源电极或漏电极525到532，栅引线布线535到538，电容器的电容器布线533、534和539，存储器元件第二电极层的引线布线541，以及导电层542。注意，虽然在附图中未示出，但是导电层542电连接到电源部分603中的薄膜晶体管。在刻蚀导电层之后，移除该抗蚀剂掩模。 

通过各步骤至此的半导体器件截面图对应于图9B。在这个实施例中，可以利用十个光掩模在相同的衬底上形成在逻辑电路部分中的薄膜晶体管、在存储器部分中的薄膜晶体管、以及在电源部分603中的薄膜晶体管和电容器。 

接下来，形成第七绝缘层540以覆盖在逻辑电路部分601中的薄膜晶体管、在存储器部分602中的薄膜晶体管、以及在电源部分603中的薄膜晶体管和电容器。使用包含氧化硅的绝缘层或有机树脂层作为第七绝缘层540。在试图改善无线芯片的可靠性中，优选使用包含氧化硅的绝缘层。在利用丝网印刷法形成将在后来形成的天线的情况下，优选第七绝缘层540具有平面表面；因此，优选使用通过涂敷法形成的有机树脂层。实践者可以适当地选择第七绝缘层540的材料。此外，在这个实施例中，示出了后来形成的天线与驱动电路和存储器部分重叠的例子；因此，第七绝缘层540充当将该天线绝缘的层间绝缘层。在天线被形成为具有圆形(例如，环形天线)或螺旋形状的情况下，天线的两端之一引出有下层的布线；因此，优选提供第七绝缘层540。然而，在应用微波方法并且天线被形成为具有线性形状(诸如偶极天线)、平面形状(诸如片天线)、等等的情况下，可以放置 后面将形成的天线以便不与驱动电路和存储器部分重叠；因此，不要求提供第七绝缘层540。 

接下来，使用第十一光掩模形成抗蚀剂掩模，并且选择性地刻蚀第七绝缘层540以形成到达引线布线541的开口以及到达导电层542的开口。接着，在刻蚀后移除抗蚀剂掩模。 

接下来，金属层被形成在第七绝缘层540上。使用Ti、Ni或Au的单层或叠层作为金属层。然后，使用第十二光掩模形成抗蚀剂掩模，并且有选择地刻蚀金属层以形成存储器元件的第一电极层543、连接到引线布线541的导电层544、以及天线的基底膜545。注意，还可以利用金属掩模而不使用抗蚀剂掩模通过溅射方法形成这里的第一电极层543、导电层544和基底膜545。通过提供天线的基底膜，可以确保与天线的宽的接触面积。替代地，取决于电路设计的布局，可以不形成导电层544和引线布线541。 

通过各步骤至此的半导体器件截面图对应于图9C。 

接下来，形成第八绝缘层548使得覆盖第一电极层543、导电层544、天线的基底膜545和第七绝缘层540。第八绝缘层可以由类似于第七绝缘层540的材料形成。此处，应用具有0.8μm到1.5μm厚度光敏聚酰亚胺，并且利用第十三光掩模曝光光敏聚酰亚胺并显影。接着，在200℃到350℃加热该光敏聚酰亚胺以形成第八绝缘层548。 

接下来，在基底膜545上形成天线546。可以利用这样的方法形成天线546，即利用溅射方法形成诸如Al或Ag的金属层然后使用光掩模刻蚀金属层，或利用丝网印刷法形成天线546。如果优先考虑减小光掩模的数目，则可以利用丝网印刷法形成天线。此处，在使用银膏印刷之后，在200℃到350℃执行烘焙，形成具有5μm到20μm厚 度的天线。 

接下来，在第一电极层543和第八绝缘层548的一部分上形成包含有机化合物的层549。可以适当地利用蒸发方法、涂敷法、液滴流注方法、印制方法、等等形成包含有机化合物的层549。此处，利用蒸发方法蒸发具有1nm到4nm厚度的氟化钙层，然后蒸发具有5nm到20nm厚度的CzPA以形成包含有机化合物的层549。 

通过各步骤至此的半导体器件截面图对应于图10A。 

接下来，在包含有机化合物的层549、导电层544和第八绝缘层548的一部分上形成存储器元件的第二电极层550。第二电极层550也连接到导电层544。可以适当地利用蒸发方法、溅射方法、涂敷法、液滴流注方法、印制方法、等等形成第二电极层550。此处，利用蒸发方法蒸发具有50nm到200nm厚度的锡和银的合金层以形成第二电极层550。 

通过各步骤至此的半导体器件的截面图对应于图10B。在这个实施例中，可以在相同的衬底上形成在逻辑电路部分601中的薄膜晶体管、在存储器部分602中的薄膜晶体管和存储器元件600、以及在电源部分603中的薄膜晶体管和天线。 

此外，在这个实施例中，虽然给出使用光掩模形成抗蚀剂掩模的例子，但是本发明不局限于其，也可以利用液滴流注方法有选择地形成抗蚀剂材料，而不使用光掩模形成抗蚀剂掩模。 

接下来，形成第九绝缘层551以便覆盖第八绝缘层548、第二电极层550和天线546。优选地，第九绝缘层551减少表面上的凸起和凹陷，由此优选使用有机树脂形成第九绝缘层551。在这个实施例中， 利用印制方法印制环氧树脂，并且在160℃烘烤30分钟以形成具有10μm到30μm厚度的第九绝缘层551。注意，从第一绝缘层到第二电极层的叠层称为元件层554。第九绝缘层551用作封闭元件层554的封闭层。 

接下来，为了容易地执行后面的分离步骤，执行用激光束照射以形成凹槽(附图中未示出)。 

接下来，支持构件552被提供在第九绝缘层551上。此处，作为支持构件552，具有粘合层553的膜被附接到第九绝缘层551。 

通过各步骤至此的半导体器件的截面图对应于图11A，并且半导体器件的透视图对应于图14A。另外，沿着图14A中的线A-B获得的截面图对应于图14B。 

接下来，从衬底501分离元件层和封闭层。具体地，利用物理方法在分离层502处将元件层554和绝缘层551从衬底501分离。该物理方法是指改变某些动力能(机械能)的动力学方法或机械方法。典型的物理方法涉及机械力附加(例如通过人手或夹具的剥离或通过旋转滚筒的分离处理)。此处，具有粘性的滚筒561被附接到支持构件552的表面，并且旋转滚筒561，由此从衬底501分离元件层554和绝缘层551。具体地，在金属氧化物层中、在第一绝缘层503和分离层502之间界面中、或在分离层502中产生分离，由此可以用相对小的力从衬底501分离元件层554和绝缘层551。 

通过各步骤至此的半导体器件的截面图对应于图14B，并且半导体器件的透视图对应于图14C。另外，沿着图14C中的线A-B获得的截面图对应于图14D。 

接下来，第一柔性衬底被附接到从分离层分离的元件层554和绝缘层551。此处，利用粘合剂563将第一柔性衬底562附接到元件层554和绝缘层551的表面。 

可以适当地使用实施方式1中示出的柔性衬底120作为第一柔性衬底562。此外，可以使用纸、预浸料(prepreg)、陶瓷片、等等。可以使用各种可固化粘合剂作为粘合剂563，例如反应性可固化粘合剂、热可固化粘合剂、诸如紫外线可固化粘合剂的光可固化粘合剂、以及厌氧粘合剂。 

通过各步骤至此的半导体器件的截面图对应于图12A，并且半导体器件的透视图对应于图14E。另外，沿着图14E中的线A-B获得的截面图对应于图14F。 

接下来，如图14G和14h所示，把半导体器件翻转过来使得第一柔性衬底562位于上面而支持构件552位于下面，并且利用切割手段564切割第一柔性衬底562、元件层554和绝缘层551，于是半导体器件被分成多个单独的薄膜集成电路。可以适当使用激光切割方法、切片(dicing)方法、划片方法、等等作为切割手段564。此处，不分割支持构件552，利用切割器切割第一柔性衬底562、绝缘层551和元件层554以将其分割。 

结果，如15A和15B所示，在元件层和封闭树脂中形成凹槽571。分割的元件层被称为薄膜集成电路572，分割的封闭树脂被称为树脂层575。薄膜集成电路572、树脂层575和分割的第一柔性衬底573被称为叠层586。 

沿着线A-B获得的通过步骤直至此处的叠层586的截面图对应于图12B。 

接下来，如图15C所示，利用拾取装置拾取设在支持构件552上的叠层586，并且将其附接到第二柔性衬底583。注意，从供给滚筒581馈送第二柔性衬底583。利用收集滚筒582收集附接了叠层586的第二柔性衬底583。粘合层584被设在第二柔性衬底583的表面上，并且利用该粘合层可以将叠层586附接到第二柔性衬底583。 

可以使用塑料、纸、预浸料、陶瓷片、等等作为第二柔性衬底583。可以使用各种可固化粘合剂作为粘合层，例如反应性可固化粘合剂、热可固化粘合剂、诸如紫外线可固化粘合剂的光可固化粘合剂、以及厌氧粘合剂。 

此外，在形成纸的工艺中提供叠层，并且可以在纸片内部提供叠层。另外，沿着图15C中的线C-D获得的截面图对应于图15D。 

接下来，如图15E所示，第三柔性衬底593被附接到第二柔性衬底的其上设有叠层586的表面。具体地，从供给滚筒591馈送其上设有叠层586的第二柔性衬底583。此外，从供给滚筒592馈送第三柔性衬底593。可以利用一对滚筒595和596的压力和转速封闭第二柔性衬底和第三柔性衬底。也就是说，可以用第二柔性衬底583和第三柔性衬底593封闭叠层586，并且第二柔性衬底583和第三柔性衬底593可以彼此粘附。 

通过各步骤至此的半导体器件的截面图对应于图13，并且半导体器件的透视图对应于图16E。另外，沿着图15E中的线C-D获得的截面图对应于图15F。 

此后，利用切割装置切割第二柔性衬底583和第三柔性衬底593彼此接触的区域，由此可以制造柔性半导体器件。 (实施例2) 

在这个实施例中，将描述具有存储器元件的半导体器件，该存储器元件使用锡和铋的合金层作为第二电极层。 

在这个实施例中，在衬底上形成具有存储器元件的半导体器件，测量设备直接地连接到半导体器件，并且通过施加电压到存储器元件写入数据。将参考图19A和19B解释在那时在写入电压下的写入率。注意，通过施加电压到存储器元件并且使其中短路来写入数据。 

在存储器元件中，在衬底上顺序地堆叠第一电极层、包含有机化合物的层和第二电极层。衬底是玻璃衬底，使用具有100nm厚度的钛层形成第一电极层，使用具有1nm厚度的氧化锡层和具有10nm厚度的CzPA层形成包含有机化合物的层，并且使用具有200nm厚度的锡和铋的合金层形成第二电极层。 

利用溅射方法形成第一导电层，然后，通过光刻步骤在第一导电层上形成抗蚀剂掩模，并且使用该抗蚀剂掩模有选择地刻蚀第一导电层，从而形成第一电极层。另外，利用蒸发方法形成包含有机化合物的层。此外，利用将锡对铋的摩尔比率为为1∶1.1的锡和铋放入钽舟，通过加热形成混合锡和铋的熔融物并且蒸发熔融物的步骤来形成第二电极层。顶部形状是方形并且一边的长度为10μm的存储器元件称为样品1。此外，具有上述结构的、顶部形状为正方形并且一边的长度为5μm的存储器元件称为样品2。 

图19A示出当电压被施加到样品1的存储器元件以执行写入时的写入率。图19B示出样品2的存储器元件的写入率。在图19A和19B中，横轴表示电压值，纵轴表示写入率。写入时间被设置为10毫秒。在样品1的存储器元件中，在高于9V的电压处开始写入，写 入成功率在11V时达到100％。另外，在样品2的存储器元件中，在高于8V的电压处开始写入，写入成功率在11V时达到95％。 

接下来，图20示出其他的存储器元件的写入率，在每个存储器元件中，通过蒸发锡和铋的合金形成第二电极层。 

图20中的写入率是在每个都具有如下存储器元件的半导体器件的写入电压下的写入率。在该存储器元件中，在衬底上顺序地堆叠第一电极层、包含有机化合物的层和第二电极层。使用玻璃衬底形成衬底，使用具有100nm厚度的钛层形成第一电极层，使用具有2nm厚度的氟化钙层、具有10nm厚度的CzPA层、和具有2nm厚度的氟化钙层形成包含有机化合物的层，并且使用具有300nm厚度的锡和铋的合金层形成第二电极层。 

如下形成图20中示出的每个存储器元件：利用溅射方法形成第一导电层，接着，通过光刻步骤在第一导电层上形成抗蚀剂掩模，并且使用抗蚀剂掩模有选择地刻蚀第一导电层，从而形成第一电极层；利用蒸发方法形成包含有机化合物的层；以及通过将锡对铋的摩尔比率为43∶57的锡和铋的合金放入钽舟并且将其蒸发的步骤形成第二电极层。对于顶部形状为正方形并且一边的长度为10μm的存储器元件，用实线表示写入率。对于顶部形状为正方形并且一边的长度为5μm的存储器元件，用虚线表示写入率。 

在图20中，横轴表示电压值，纵轴表示写入率。写入时间被设置为10毫秒。 

根据图20，发现在具有顶部形状中一边的长度为10μm的存储器元件的半导体器件中，以及在具有顶部形状中一边的长度为5μm的存储器元件的半导体器件中，在高于8V的电压开始写入，并且写入 成功率在10V时达到100％。 

如上所述，通过对于第二电极层使用锡和铋的合金，可以高速执行写入。另外，当使用插入在一对氟化钙层之间的有机化合物层形成包含有机化合物的层时，可以降低写入电压的变化。(实施例3) 

这个实施例将描述具有使用锡和银的合金层作为第二电极层的存储器元件的半导体器件。 

对于类似于实施例1形成半导体器件(注意，通过溅射方法使用具有5μm厚度的铝层形成天线546)，形成具有不同结构的存储器元件的三种样品。 

如图21C所示，对于样品3，利用溅射方法形成的具有100nm厚度的钛层用作第一电极层701，利用蒸发方法形成的具有200nm厚度的锡和银的合金层用作第二电极层702，并且利用蒸发方法形成的具有1nm厚度的SnO₂层703和利用蒸发方法形成的具有10nm厚度的CzPA层704用作包含有机化合物的层。 

对于样品4，利用溅射方法形成的具有100nm厚度的钛层用作该第一电极层701，利用蒸发方法形成的具有200nm厚度的锡和银的合金层用作第二电极层702，并且利用蒸发方法形成的具有1nm厚度的氟化钙层705和利用蒸发方法形成的具有10nm厚度的CzPA层704用作包含有机化合物的层。 

对于样品5，利用溅射方法形成的具有100nm厚度的钛层用作该第一电极层701，利用蒸发方法形成的具有200nm厚度的锡和银的合金层用作第二电极层702，并且利用蒸发方法形成的具有1nm厚度 的氟化钙层705、利用蒸发方法形成的具有10nm厚度的CzPA层705、以及具有1nm厚度的氟化钙层706用作包含有机化合物的层。 

在样品3到5中，通过将锡对银的摩尔比率为1∶0.27的锡和银放入钽舟，通过加热形成其中混合了锡和银的熔融物，以及蒸发熔融物的步骤，来形成第二电极层702。 

对样品3到5执行如图11B所示的分离过程。样品3的元件或其他的半导体元件的不破坏元件的分离成功率是92％到100％。样品4的分离成功率是76％。样品5的分离成功率是96％。也就是说，当锡和银的合金层用作第二电极层时，可以高产率地分离元件。此外，可以高产率地制造柔性半导体器件。 

图21A和21B示出通过将测量设备直接连接到在图10B中示出的、类似于实施例1形成的半导体器件而测量的写入率(注意，没有形成分离层502和天线546)。该半导体器件包括在玻璃衬底上形成的无分离过程的存储器元件。 

图21A示出每个都具有顶部形状为正方形并且一边的长度为10μm的存储器元件的样品3到5的写入率，而图21B示出每个都具有顶部形状为正方形并且一边的长度为5μm的存储器元件的样品3到5的写入率。 

在每个曲线图中，圆形标记、正方形标记和三角形标记分别示出样品3、样品4和样品5的写入率。 

根据图21A，在每个样品中，在高于7V的电压下开始写入，并且在11V时完成100％的写入。另外，根据图21B，在高于7V的电压下开始写入，并且在12V时完成100％的写入。 

接下来，图22A和22B示出在使用读取器/写入器对如图13所示的、类似于实施例1形成的半导体器件中的存储器元件无线地执行写入时的写入成功率。该半导体器件是通过分离过程附接到柔性衬底的半导体器件。在半导体器件可以工作的1.6到6.7V范围内的电压下对存储器元件执行写入。 

图22A示出具有图21C中示出的样品4的结构的存储器元件的半导体器件的写入率，而图22B示出具有图21C中示出的样品5的结构的存储器元件的半导体器件的写入率。 

根据图22A，发现通过来自读取器/写入器的一次(one-time)写入指令可以将数据以99.2％的比率(rate)写入存储器元件。另外，根据图22B，发现通过来自读取器/写入器的一次写入指令可以将数据以93.9％的比率写入存储器元件。也就是说，可以形成具有良好的写入率的半导体器件。 

接下来，图23A到23F示出在如图13所示的、类似于实施例1形成的半导体器件已经被保持在某一条件下之后使用读取器/写入器对存储器元件无线地执行写入时的写入率。该半导体器件是通过分离过程的附接到柔性衬底的半导体器件。在半导体器件可以工作的1.6到6.7V范围内的电压下对存储器元件执行写入。 

在图21A到21C中示出的样品3到5中的每一个已经被保持在高温下(+85℃)或在高温且高湿度下(+85℃且湿度为85％)一定的时段之后，使用读取器/写入器将数据无线地写入存储器元件。注意，样品已经在上述条件下保持了84小时、240小时和500小时。 

图23A到23C示出被保持在高温下(+85℃)的半导体器件的 写入率，而图23D到23F示出被保持在高温且高湿度(+85℃且湿度为85％)下的半导体器件的写入率。此外，图23A和23D示出图21C中示出的样品3的测量结果，图23B和23E示出图21C中示出的样品4的测量结果，而图23C和23F示出图21C中示出的样品5的测量结果。 

根据图23B和23E，在具有使用具有1nm厚度的氟化钙层和具有10nm厚度CzPA层作为包含有机化合物的层，以及具有20nm厚度锡和银的合金作为第二电极层形成的存储器元件的半导体器件中，也在半导体器件已经被保持在高温下以及在高温且高湿度下一段长的时间(84小时、240小时和500小时)之后，可以通过一次写入指令写入数据。 

根据图23C和23F，在具有使用具有1nm厚度的氟化钙层、具有10nm厚度CzPA层和具有1nm厚度氟化钙层作为包含有机化合物的层，以及具有20nm厚度锡和银的合金作为第二电极层而形成的存储器元件的半导体器件中，也在半导体器件已经被保持在高温下以及在高温和高湿度下一段长的时间(84小时、240小时和500小时)之后，可以通过一次写入指令写入数据。 

根据上述，发现通过使用锡和银的合金层作为第二电极层，被保持在高温下和在高温且高湿度下的半导体器件的数据的变化率被降低。也就是说，通过使用锡和银的合金层作为存储器元件的一个电极，可以提高存储功能的可靠性。 

接下来，图24A和24B示出通过蒸发锡和银的合金用于第二电极层形成的存储器元件的写入率。 

图24A中的写入率示出具有如下存储器元件的半导体器件的测 量结果。存储器元件是图21C中示出的样品4的元件。衬底是玻璃衬底，使用具有100nm厚度的钛层形成第一电极层，使用具有2nm厚度的氟化钙层和具有10nm厚度的CzPA层形成包含有机化合物的层，并且使用具有200nm厚度的锡和银的合金层形成第二电极层。 

图24B中的写入率示出具有如下存储器元件的半导体器件在写入电压下的写入率。该存储器元件是图21C中示出的样品5的元件。衬底是玻璃衬底，使用具有100nm厚度的钛层形成第一电极层，使用具有2nm厚度的氟化钙层、具有10nm厚度的CzPA层、和具有2nm厚度的氟化钙层形成包含有机化合物的层，并且使用具有200nm厚度的锡和银的合金层形成第二电极层。 

在图24A和24B中示出的每个存储器元件中，利用溅射方法形成第一导电层，然后，通过光刻步骤在第一导电层上形成抗蚀剂掩模，并且使用抗蚀剂掩模有选择地刻蚀第一导电层，从而形成第一电极层；利用蒸发方法形成包含有机化合物的层；以及通过将锡对银的摩尔比率为1∶0.035的锡和银的合金放入钽舟并且将其蒸发的步骤形成第二电极层。对于顶部形状为正方形并且一边长度为10μm的存储器元件，用实线表示写入率。对于顶部形状为正方形并且一边长度为5μm的存储器元件，用虚线表示写入率。 

在图24A和24B中，横轴表示电压值，纵轴表示写入率。写入时间被设置为10毫秒。 

根据图24A，在具有顶部形状中一边的长度为5μm的存储器元件的半导体器件中，以及在具有顶部形状中一边的长度为10μm的存储器元件的半导体器件中，发现在高于6V的电压下开始写入并且在9V时写入成功率达到100％。 

根据图24B，在具有顶部形状中的一边的长度为5μm的存储器元件的半导体器件中以及在具有顶部形状中的一边的长度为10μm的存储器元件的半导体器件中，发现在高于7V的电压下开始写入并且在10V时写入成功率达到100％。(实施例4) 

这个实施例将描述在包括使用锡和银的合金层作为第二电极层的存储器元件的半导体器件中，第二电极层中锡的比例、第二电极层的凸起和凹陷、以及分离成功率。 

对于类似于实施例1直到图10A中的步骤形成的半导体器件(注意，没有形成天线546)，形成具有用于存储器元件的第二电极层的不同组成的五种样品(样品6到10)。表1示出包含在第二电极层中的锡的百分比(原子百分数)。注意，通过使用STEM(扫描透射电子显微镜)和EDX(电子色散X射线谱)的元素分析测量锡的百分比。 

[表1] 

	样品6	样品7	样品8	样品9	样品10
						第二电极层中锡  的原子百分比	21.1	4.3	4.3	6.1	100  30～40

在样品10中，形成二种区域，一种区域具有100at.％的锡，一种区域具有30at.％到40at.％锡的锡和银的合金。 

对于在这个实施例中的存储器元件的结构，具有100nm厚度的钛层被形成作为第一电极层，具有1nm厚度的CaF₂层、具有10nm厚度的CzPA层和具有1nm厚度的CaF₂层被形成作为包含有机化合物的层，并且具有200nm厚度的锡和银的合金层被形成作为第二电 极层。 

利用溅射方法形成第一导电层，然后，通过光刻步骤在第一导电层上形成抗蚀剂掩模，并且使用该抗蚀剂掩模有选择地刻蚀第一导电层，从而形成第一电极层。另外，利用蒸发方法形成包含有机化合物的层。此外，通过使用其中一定比例的锡和银被融化的合金的蒸发方法形成第二电极层。表2示出在每个样品中第二电极层的蒸发源中锡和银的合金的百分比(重量百分数)。 

[表2] 

	样品6	样品7	样品8	样品9	样品10
						锡的重量百分比	25	33.3	40	50	80
银的重量百分比	75	66.6	60	50	20

图25A到25E示出通过使用STEM观察样品6到10的存储器元件的横截面获得的观测图像(Z-反差(Z-contrast)图象)。图25A、25B、25C、25D和25E分别是样品6、7、8、9和10的存储器元件周围的截面图。 

根据图25A到25E，在样品6和10中，在凸起和凹陷之间的差异大，并且在第二电极层中在膜厚分布的均匀性低。另一方面，在样品7到9中，在凸起和凹陷之间的差异小，并且在第二电极层中薄厚分布的均匀性高。也就是说，在锡和银的合金中，在使锡的比例小于或等于10at.％，进一步的，小于或等于6.1at.％(除0at.％外)时，可以降低由于锡晶体的结晶结构的改变而导致的第二电极层的收缩、粗糙、等等，可以降低在第一电极层和第二电极层之间的距离的变化，并且可以降低写入的变化。 

接下来，以下将描述在第二电极层中锡的比例以及分离成功率。 包括在第二电极层中具有0at.％的锡的存储器元件的样品被称为样品11，包括在第二电极层中具有21.1at.％的锡的存储器元件的样品被称为样品12，包括在第二电极层中具有4.3at.％的锡的存储器元件的样品被称为样品13，而包括在第二电极层中具有100at.％或30at.％到40at.％的锡的存储器元件的样品被称为样品14。 

首先，将参考图9A到13描述样品12和13的半导体器件的制造工艺。 

在衬底501上形成绝缘膜(附图中未示出)，并且在绝缘膜上形成分离层502。此处，使用具有一边为126.6mm的方形玻璃衬底(由Corning Incorporated制造的EAGLE2000)作为衬底501。对于绝缘膜，通过使用硅烷气体和一氧化二氮的等离子CVD方法形成具有100nm厚度的氧氮化硅膜。对于分离层502，通过使用氩气溅射钨靶形成具有30nm厚度的钨层。 

接下来，在分离层上形成第一绝缘层503。对于第一绝缘层503，通过使用氧气和氩气溅射硅靶形成具有200nm厚度的氧化硅层，通过使用SiH₄、NH3和N₂O的等离子CVD方法形成具有50nm厚度的氮氧化硅层，并且通过使用SiH₄和N₂O的等离子CVD方法形成具有100nm厚度的氧氮化硅层。注意，在通过溅射方法形成具有200nm厚度的氧化硅层时，对钨层的表面执行氧等离子处理，并且在钨层的表面上形成几nm厚度的氧化钨层。 

接下来，半导体层被形成在第一绝缘层503上。此处，对于半导体层，通过使用硅烷气体的等离子CVD方法形成非晶硅层，然后通过在500℃加热1小时以及在550℃加热4小移除包含在非晶硅层中的氢。此后，用氢氟酸移除在非晶硅层表面上的氧化物膜，然后用Nd:YVO₄激光器的二次谐波(532nm)的连续波激光束照射非晶硅 层以形成结晶硅层。 

接下来，为了控制薄膜晶体管的阈值，将非常少量的杂质元素(硼或磷)加入到结晶硅层。此处，使用离子掺杂方法，其中2.5％乙硼烷(B₂H₆)不是利用质量离析的而是通过等离子体激发的，并且用1×10¹⁷/cm³到7×10¹⁷/cm³的硼掺杂结晶硅层。 

接下来，抗蚀剂被应用在结晶硅层上，然后使用光掩模进行曝光并且进行显影以形成抗蚀剂掩模。使用抗蚀剂掩模有选择地刻蚀结晶硅层以形成分离的结晶硅层。此处，移除在结晶体硅层的表面上的氧化物膜，利用氢氟酸和过氧化氢溶液在结晶硅层的表面上形成氧化物膜，然后应用抗蚀剂。使用光掩模曝光抗蚀剂并且显影以形成抗蚀剂掩模。接着，借助于抗蚀剂掩模，通过使用SF₆和O₂干法刻蚀结晶硅层，从而形成分离的结晶硅层。此后，移除抗蚀剂掩模。 

接下来，在分离的结晶硅层上形成用作栅绝缘膜的第二绝缘层。此处，对于第二绝缘层，通过使用SiH₄和N₂O的等离子CVD方法形成具有20nm厚度的氧氮化硅层。 

接下来，使用光掩模形成抗蚀剂掩模，通过将杂质元素(硼或磷)引入到结晶硅层形成低浓度杂质区域511以成为电容器的电容器电极。此处，利用5％磷化氢的离子掺杂使得磷(P)以1×10¹⁵到1×10¹⁹/cm³的浓度被包含在结晶硅层中，形成n型低浓度杂质区域511。此后，移除抗蚀剂掩模。 

接下来，在第二绝缘层上形成栅电极504到507和电容器电极508。此处，使用氮化钽作为靶并且使用氩气作为溅射气体进行溅射以形成具有30nm厚度的氮化钽层。接着，使用钨作为靶并且使用氩气作为溅射气体进行溅射以形成具有370nm厚度的钨层。此后，用 抗蚀剂涂敷钨层的表面，使用光掩模曝光抗蚀剂并且显影，从而形成抗蚀剂掩模。接着，借助于抗蚀剂掩模，通过使用Cl₂、SF₆和O₂干法刻蚀钨层和氮化钽层以形成栅电极504到507和电容器电极508。此后，移除抗蚀剂掩模。 

接下来，使用光掩模形成抗蚀剂掩模使得覆盖将作为p沟道薄膜晶体管的区域中的半导体层，并且使用栅电极505到507作为掩模将杂质元素加入将作为n沟道薄膜晶体管的区域中的半导体层而形成低浓度杂质区域。此处，利用5％磷化氢的离子掺杂使得磷(P)以1×10¹⁵到1×10¹⁹/cm³的浓度被包含在将成为n沟道薄膜晶体管的区域中的半导体层中，形成n型低浓度杂质区域。此后，移除抗蚀剂掩模。 

接下来，使用光掩模形成抗蚀剂掩模使得覆盖将作为n沟道薄膜晶体管的区域中的半导体层，并且使用栅电极504作为掩模将杂质元素加入将作为p沟道薄膜晶体管的区域中的半导体层而形成p型源和漏区514和515。此处，利用15％乙硼烷的离子掺杂使得硼(B)以1×10¹⁹到1×10²⁰/cm³的浓度被包含在将称为p沟道薄膜晶体管的区域中的半导体层中，形成p型源和漏区514和515。另外，形成沟道形成区域516。接着，移除抗蚀剂掩模。 

接下来，在栅电极504到507和电容器电极508的两侧上形成侧墙510。此处，通过使用SiH₄和N₂O的等离子CVD方法形成具有100nm厚度的氧氮化硅层，然后利用LPCVD方法形成具有200nm厚度的氧化硅层。接着，在氧化硅层上应用抗蚀剂，并且利用湿法刻蚀刻蚀形成在衬底的背面上的氧化硅层。此后，移除在氧化硅层上的抗蚀剂，并且使用CHF₃和O₂干法刻蚀氧化硅层和氧氮化硅层以形成侧墙510。注意，在形成侧墙510的同时刻蚀并且移除一部分第二绝缘层。第二绝缘层的一部分被移除，并且在栅电极504到507、电容器电极508和侧墙510下形成栅绝缘层512的左侧部分。 

接下来，使用光掩模形成抗蚀剂掩模使得覆盖将作为p沟道薄膜晶体管的区域中的半导体层，并且使用栅电极505到507、电容器电极508和侧墙510作为掩模，将杂质元素加入将作为n沟道薄膜晶体管的区域中的半导体层，而形成高浓度杂质区域。此处，利用5％磷化氢的离子掺杂使得磷以1×10¹⁹到1×10²⁰/cm³的浓度被包含在将成为n沟道薄膜晶体管的区域中的结晶硅层中，形成n型高浓度杂质区域。具体地，在将作为n沟道薄膜晶体管的区域中的半导体层中形成源或漏区517和518、LDD区519和520、以及沟道形成区521。LDD区519和520形成在侧墙510下。此外，在将成为电容器的电容器电极的半导体层中形成低浓度杂质区511和高浓度杂质区513。接着，移除抗蚀剂掩模。 

接下来，在形成包含氢的第四绝缘层522之后执行对加入到半导体层的杂质元素的激活处理。这里，通过使用SiH₄和N₂O的等离子CVD方法形成具有50nm厚度的氧氮化硅层，然后通过在氮气氛中在550℃加热4小时执行杂质元素的激活处理。 

接下来，形成第五绝缘层523和第六绝缘层524分别作为层间绝缘层的第二层和第三层。此处，对于第五绝缘层523，通过使用SiH₄、NH₃和N₂O的等离子CVD方法形成具有100nm厚度的氮氧化硅层，然后通过使用SiH₄和N₂O的等离子CVD方法形成具有600nm厚度的氧氮化硅层作为第六绝缘层524。 

接下来，执行结晶硅层的氢化处理。此处，在氮气氛中在410℃进行加热1小时。 

通过各步骤至此的半导体器件的截面图对应于图9A。 

接下来，抗蚀剂被应用在第六绝缘层524上，然后利用光掩模对抗蚀剂曝光并且显影以形成抗蚀剂掩模。此后，有选择地刻蚀第四绝缘层522、第五绝缘层523和第六绝缘层524，并且形成到达半导体层的接触孔以及到达栅电极的接触孔。此处，通过使用CHF₃和H₂的干法刻蚀刻蚀第四绝缘层522、第五绝缘层523和第六绝缘层524。接着，在刻蚀后移除抗蚀剂掩模。 

接下来，用包含氢氟酸的刻蚀剂移除暴露的半导体层表面上的氧化层，并且同时清洗暴露的半导体层的表面。 

接下来，利用溅射方法形成导电层。此处，通过使用钛作为靶的溅射方法形成具有60nm厚度的钛层，通过使用氮化钛作为靶的溅射方法形成具有40nm厚度的氮化钛层，通过使用铝作为靶的溅射方法形成具有500nm厚度的铝层，并且通过使用钛作为靶的溅射方法形成具有100nm厚度的钛层。 

接下来，在应用抗蚀剂之后，利用光掩模对抗蚀剂曝光并且显影以形成抗蚀剂掩模。接着，有选择地刻蚀导电层以形成源电极或漏电极525到532，栅引线布线535到538，电容器的电容器布线533、534和539，存储器元件第二电极层的引线布线541，以及导电层542。此后，移除抗蚀剂掩模。 

通过各步骤至此的半导体器件截面图对应于图9B。在相同的衬底上形成在逻辑电路部分601中的薄膜晶体管、在存储器部分602中的薄膜晶体管、以及在电源部分603中的薄膜晶体管和电容器。 

接下来，形成第七绝缘层540以覆盖第六绝缘层524，源电极或漏电极525到532，栅引线布线535到538，电容器的电容器布线533、534和539，存储器元件第二电极层的引线布线541，以及导电层542。 此处，应用光敏聚酰亚胺作为第七绝缘层540，然后对光敏聚酰亚胺使用光掩模曝光、显影并且通过在300℃加热1小时的烘烤以形成具有1500nm厚度、具有到达引线布线541的开口和到达导电层542的开口的第七绝缘层540。 

接下来，在第七绝缘层540上形成存储器元件的第一电极层543、连接到引线布线541的导电层544、以及天线的基底膜545。此处，使用钛作为靶形成具有100nm厚度的钛层，然后在钛层上应用抗蚀剂。对抗蚀剂使用光掩模曝光并且显影，从而形成抗蚀剂掩模。然后，借助于抗蚀剂掩模，使用BCl₃和Cl₂干法刻蚀钛层以形成存储器元件的第一电极层543、连接到引线布线541的导电层544、以及天线的基底膜545。此后，移除抗蚀剂掩模。 

通过各步骤至此的半导体器件截面图对应于图9C。 

接下来，形成第八绝缘层548使得覆盖第一电极层543、导电层544、天线的基底膜545和第七绝缘层540。此处，作为第八绝缘层，应用光敏聚酰亚胺，并且对光敏聚酰亚胺使用光掩模曝光并且显影。接着，在250℃加热该光敏聚酰亚胺1小时以形成具有800nm厚度的第八绝缘层548。 

接下来，在基底膜545上形成天线546。在基底膜545上通过丝网印刷法印制银膏之后，在200℃加热银膏30分钟以形成天线546。 

接下来，在第一电极层543和第八绝缘层548的一部分上形成包含有机化合物的层549。此处，蒸发具有1nm厚度的氟化钙层，然后蒸发具有10nm厚度的CzPA和具有1nm厚度的氟化钙层以形成包含有机化合物的层549。 

通过各步骤至此的半导体器件截面图对应于图10A。 

接下来，在包含有机化合物的层549、导电层544和第八绝缘层548的一部分上通过蒸发方法形成存储器元件的第二电极层550。第二电极层550也连接到导电层544。此处，对于样品12，包含21.1at.％的锡的锡和银的合金被形成为200nm厚。进一步地，对于样品13，包含4.3at.％的锡的锡和银的合金被形成为200nm厚。 

通过各步骤至此的半导体器件的截面图对应于图10B。在这个实施例中，可以在相同的衬底上形成在逻辑电路部分601中的薄膜晶体管、在存储器部分602中的薄膜晶体管和存储器元件600、以及在电源部分603中的薄膜晶体管和天线。 

接下来，形成第九绝缘层551以便覆盖第八绝缘层548、第二电极层550和天线546。此处，对于第九绝缘层551，通过印制方法印制组成物并且在160℃烘烤30分钟，形成具有10μm到30μm厚度的环氧树脂。注意，从第一绝缘层到第二电极层的叠层被称为元件层554。第九绝缘层551用作封闭元件层554的封闭层。 

接下来，为了容易地执行后面的分离步骤，用激光束照射分离层以形成凹槽。 

接下来，支持构件552被提供在第九绝缘层551上。此处，作为支持构件552，热分离膜被附接到第九绝缘层551。 

通过各步骤至此的半导体器件的截面图对应于图11A。 

接下来，从衬底501分离元件层554和第九绝缘层551。具体地，利用物理方法在分离层502处从衬底501分离元件层554和第九绝缘 层551。此处，具有粘性的滚筒561被附接到支持构件552的表面，并且旋转滚筒561，由此可以从衬底501分离元件层554和第九绝缘层551。 

通过各步骤至此的半导体器件的截面图对应于图11B。 

接下来，第一柔性衬底562被附接到从分离层分离的元件层554和绝缘层551。此处，在元件层554和绝缘层551表面上提供具有热塑粘合剂层的层压膜作为第一柔性衬底，并且通过滚筒按压层压膜，其被加热到135℃并附接到元件层554和绝缘层551的表面。 

通过各步骤至此的半导体器件截面图对应于图12A。此后，支持构件552被加热并且从第九绝缘层551分离。 

接下来，第二柔性衬底583被附接到第九绝缘层551。此处，在绝缘层551表面上提供具有热塑粘合剂层的层压膜作为第二柔性衬底583，并且通过滚筒按压层压膜，其被加热到135℃并坚固地附接到第九绝缘层551的表面。 

此后，用紫外激光束有选择地照射彼此重叠的第一柔性衬底、元件层和第二柔性衬底的一部分以便分割，由此可以制造半导体器件。 

接下来，将参考图9A到9C和26A到29描述样品11和14的制造步骤。 

类似于样品12和13，通过图9A到9C示出的步骤，在第七绝缘层540上形成存储器元件的第一电极层543、连接到引线布线541的导电层544、以及连接端的基底膜545。 

接下来，如图26A所示，形成第八绝缘层548使得覆盖第一电极层543、导电层544、和第七绝缘层540。 

接下来，在基底膜545上形成导电层621。通过丝网印刷法在基底膜545上印制银膏之后，在200℃加热银膏30分钟以形成导电层621。 

接下来，在第一电极层543和第八绝缘层548的一部分上形成包含有机化合物的层549。此处，蒸发具有1nm厚度的氟化钙层，然后蒸发具有10nm厚度的CzPA和具有1nm厚度的氟化钙层，以形成包含有机化合物的层549。 

通过各步骤至此的半导体器件的截面图对应于图26A。 

接下来，在包含有机化合物的层549、导电层544和第八绝缘层548的一部分上通过蒸发方法形成第二电极层550。第二电极层550也连接到导电层544。此处，对于样品11，不使用锡，并且形成具有200nm厚度的银。另外，对于样品14，形成具有200nm厚度的第二电极层，该第二电极层具有100at.％的锡以及包含30到40at.％的锡的锡和银的合金。 

通过各步骤至此的半导体器件的截面图对应于图26B。在这个实施例中，可以在相同的衬底上形成在逻辑电路部分601中的薄膜晶体管、在存储器部分602中的薄膜晶体管和存储器元件600以及在电源部分603中的薄膜晶体管。 

接下来，形成第十绝缘层622以便覆盖第八绝缘层548、第二电极层550和一部分导电层621。此处，作为第十绝缘层622，通过印制方法印制组成物并且在160℃烘烤30分钟，形成具有10μm到30 μm厚度的环氧树脂。注意，从第一绝缘层到连接端的叠层被称为元件层620。第十绝缘层622用作封闭元件层620的封闭层。 

接下来，为了容易地执行后面的分离步骤，用激光束照射分离层以形成凹槽(附图中未示出)。 

接下来，支持构件624被提供在第十绝缘层622上。此处，作为支持构件624，使用粘合剂623将热分离膜附接到第十绝缘层622。 

通过各步骤至此的半导体器件的截面图对应于图27A。 

接下来，从衬底501分离元件层620和第十绝缘层622。具体地，利用物理方法在分离层502处从衬底501分离元件层620和第十绝缘层622。此处，具有粘性的滚筒被附接到支持构件624的表面，并且旋转滚筒，由此从衬底501分离元件层620和第十绝缘层622。 

通过各步骤至此的半导体器件的截面图对应于图27B。 

接下来，第一柔性衬底562被附接到从分离层502分离的元件层620和第十绝缘层622。此处，在元件层620表面上提供具有热塑粘合剂层的层压膜作为第一柔性衬底562，并且通过滚筒按压层压膜，其加热到135℃并附接到元件层620的表面。 

通过各步骤至此的半导体器件的截面图对应于图28A。此后，支持构件624被加热并且从第十绝缘层622和导电层621分离。 

接下来，第一柔性衬底562被附接到切片架(dicing frame)的UV片(附图中未示出)。由于UV片是粘性的，第一柔性衬底562被固定到UV片上。接着，用紫外光照射UV片以降低UV片的粘性。 

接下来，在导电层621上形成连接端625。通过形成连接端625，可以有助于后面的与/到天线的对准和粘附。此处，在通过丝网印刷法在导电层621上印制银膏之后，在120℃加热银膏20分钟，从而形成连接端625。 

接下来，用激光束照射连接端625。由此，增强连接端625、导电层621和导电层542之间的粘着，并降低电阻。 

通过各步骤至此的半导体器件的截面图对应于图28B。 

接下来，在连接端和第十绝缘层622上印制各向异性的导电粘合剂并烘烤。此处，在120℃烘烤各向异性的导电粘合剂5分钟。 

接下来，元件层620被分割成多个部分(part)。此处，用激光束照射元件层620和第一柔性衬底562，并且元件层620被分割成多个部分。注意，在这种情况下，通过激光切割方法将元件层的一部分分割成多个部分；然而，可以适当使用切片方法、划片方法、等等代替激光切割方法。分割的元件层被称为薄膜集成电路630。 

接下来，薄膜集成电路630被从UV片分离。 

具有天线632的第二柔性衬底631和薄膜集成电路630被使用各向异性的导电粘合剂633彼此附接。 

天线632和薄膜集成电路630通过各向异性的导电粘合剂633中的导电颗粒634彼此连接。 

通过上面的工艺，如图29所示，可以制造不用接触就能够传输 数据的半导体器件。 

在这个实施例中，在一个衬底上提供多个半导体器件。表3中示出每一个衬底的分离成功率。 

[表3] 

	样品11	样品12	样品13	样品14
					分离成功率(％)	2	66	96	89.5

在仅使用银形成存储器元件的第二电极层(样品11)而不包含少量锡时，难以正常地分离存储器元件。此外，在仅使用锡或包含大于或等于21at.％锡的合金形成存储器元件的第二电极层(样品12和14)时，难以正常地分离存储器元件。然而，在使用包含少量锡并具有高的厚度分布均匀性的锡和银的合金形成存储器元件的第二电极层时，可以正常地分离存储器元件，此处，锡和银的合金包含4.3at.％的锡。发现在使用包含少量锡，典型地小于或等于10at.％，进一步的，小于或等于6.1at.％(除0at.％外)的锡的锡和银的合金形成存储器元件的第二电极层时，可以以高的比率正常地分离存储器元件。 

(实施例5)本发明的能够不接触就发送和接收数据的半导体器件，可以通过将其设在例如纸币、硬币、证券、证书(certificates)、无记名债券、包装容器、书、记录介质、个人物品、车辆、食品、衣服、保健品、生活用品、医药、电子器件、等等中，来使用。将参考图16A到17C描述其中的例子。 

图16A示出根据本发明具有内置半导体器件9010的标签的成品的状态的例子。在标签板(分离纸)9118上，形成具有内置半导体器件9010的标签9020。标签9020被放入箱9119。在标签上，写入有 关产品或服务的信息(例如产品名称、品牌、商标、商标所有者、卖方、制造商、等等)，同时将产品(或该类产品)独有的ID号分配给半导体器件9010，以使得可以容易地断定对诸如专利和商标的知识产权的假冒、侵权以及诸如不正当竞争的非法行为。另外，可以在半导体器件9010中输入太多以至于无法清楚地写在产品的包装或标签上的大量信息，例如生产区、销售区、质量、原料、效果、使用、数量、形状、价格、生产方法、使用说明、生产时间、使用时间、到期日、产品说明、有关产品的知识产权的信息、等等，从而经营者和消费者可以使用简单的阅读器访问该信息。虽然可以由生产者容易地进行信息的重写、删除、等等，但是不允许经营者或消费者进行信息的重写、删除、等等。 

图16B示出具有内置半导体器件的标记9120。通过将具有内置半导体器件的标记设置在产品上，产品的管理变得更容易。例如，在产品失窃的情况下，通过追踪产品的轨迹可以快速断定窃贼。用这种方式，通过提供具有内置半导体器件的标记，可以递送在所谓的可跟踪性方面优秀的产品(可跟踪性意味着通过追踪轨迹为顺利地抓住可能发生在制造和递送的每个复杂的阶段的问题的起因作准备)。 

图16C示出根据本发明具有内置半导体器件的ID卡9141的成品的状态的例子。ID卡包括各种卡片，例如现金卡、信用卡、预付卡、电子票券、电子货币、电话卡和会员证。 

图16D示出根据本发明具有内置半导体器件9010的无记名债券9122的成品的状态的例子。无记名债券包括但当然不限于印花(stamp)、票券、入场券、商品券、书券、文具券、啤酒券、米券、各种礼券以及各种服务券。另外，本发明的半导体器件可以被提供在诸如支票、帐单和期票的证券中，诸如驾驶执照和居民卡的证明，等等，而不限于无记名债券。 

图16E示出用于包装产品的具有内置半导体器件9010的包装膜9127。例如通过在下部膜上任意地散布半导体器件9010以及用上部膜覆盖这些器件，可以制造包装膜9127。将包装膜9127放入箱9129中，并且可以用切割器9128切去期望数量的膜并且使用它。对包装膜9127的材料没有特别限制。例如，可以使用诸如薄膜树脂、铝箔和纸的材料。 

图17A和17B分别示出书9123和塑料瓶9124，根据本发明具有内置半导体器件9010的标签9020被附接到书9123和塑料瓶9124。注意，商品不局限于这些，并且标签可以被附接到各种商品，例如，诸如用于包装盒装午餐的纸的包装容器；诸如DVD软件和录像带的记录介质；包括诸如自行车的有轮交通工具和船的交通工具；诸如包和眼镜的个人物品；诸如食物和饮料的食品；诸如衣服和鞋袜的衣物；诸如医疗器材和健康用具的卫生保健品；诸如家具和照明设备的生活用品；诸如药和农药的医药；以及诸如液晶显示器、EL显示器、电视机(电视接收机、薄电视接收机)和移动电话的电子设备。用于本发明的半导体器件相当薄，因此，在标签被安装在诸如书的商品上时，不损害功能或设计。此外，在本发明的半导体器件的情况下，可以以集成方式形成天线和芯片使得更容易直接将本发明的半导体器件传送到具有曲面的产品上。 

图17C示出标签9020被直接附接到诸如水果9131的新鲜食物的状态。在标签被附接到产品时，标签可能被剥离。然而，在将产品包装在包装膜中时，难以剥离包装膜，带来安全性的某些优点。 

在提供本发明的半导体器件用于纸币、硬币、证券、证书、无记名债券、等等时，可以防止假冒。在本发明的半导体器件被设在包装容器、书、记录介质、个人物品、食品、衣物、生活用品、电子设备、 等等中时，可以更加有效地执行检查系统、租赁系统、等等。在本发明的半导体器件被设在交通工具、卫生保健品、医药、等等中时，可以防止假冒和盗窃，并且可以防止药被以错误的方式服用。 

如上所述，本发明的半导体器件可以用于任何产品。由于本发明的半导体器件较薄并且更易于弯曲，用户可以自然地使用具有附接的该半导体器件的产品。注意，该实施例可以和其他实施方式以及实施例自由地组合。本申请基于2006年11月29日提交给日本特许厅的日本专利申请2006-321032，通过引用而将其全文并入本文中。 

Claims (17)

1.一种半导体装置，包括：

第一柔性衬底；

元件层，具有被设在所述第一柔性衬底上的存储器元件；以及

绝缘层，被形成在所述元件层上，

其中所述存储器元件包括在第一电极层和第二电极层之间的包含有机化合物的层；并且

其中，所述第一电极层或第二电极层包括包含锡和银的合金，

其中，该合金包含1到10原子百分比的锡。

2.根据权利要求1的半导体装置，其中所述元件层还具有被设在所述第一柔性衬底上的半导体元件。

3.根据权利要求1的半导体装置，还包括被设在所述绝缘层上的第二柔性衬底。

4.根据权利要求1的半导体装置，还包括天线。

5.根据权利要求4的半导体装置，还包括：

解调电路，被配置用于解调通过所述天线接收的载波；以及

电源电路，被配置用于从通过所述天线接收的载波生成恒定电压。

6.一种包括存储器元件的装置，该存储器元件包括在第一电极层和第二电极层之间的包含有机化合物的层，

其中，所述第二电极层包括包含锡和银的合金，并且

其中，该合金含1到10原子百分比的锡。

7.根据权利要求6的装置，还包括半导体元件。

8.根据权利要求6的装置，还包括天线。

9.根据权利要求8的装置，还包括：

解调电路，被配置用于解调通过所述天线接收的载波；以及

电源电路，被配置用于从通过所述天线接收的载波生成恒定电压。

10.一种用于制造存储器件的方法，包括步骤：

在衬底上形成分离层；

在所述分离层上形成具有存储器元件的元件层，所述存储器元件包括在第一电极层和第二电极层之间的包含有机化合物的层；以及

在所述分离层处将所述衬底和所述元件层彼此分离，

其中，使用包含锡和银的合金形成所述第一电极层或第二电极层，

其中，该合金包含1到10原子百分比的锡。

11.根据权利要求10的用于制造存储器件的方法，还包括在所述元件层上形成绝缘层的步骤。

12.根据权利要求10的用于制造存储器件的方法，还包括以下步骤：在所述分离层处将所述衬底和所述元件层彼此分离之后，将柔性衬底附接到所述元件层。

13.根据权利要求10的用于制造存储器件的方法，还包括以下步骤：在所述分离层处将所述衬底和所述元件层彼此分离之后，将柔性衬底附接到所述元件层的上表面和下表面。

14.一种用于制造半导体器件的方法，包括步骤：

在衬底上形成分离层；

在所述分离层上形成具有晶体管、存储器元件和天线的元件层，所述存储器元件包括在第一电极层和第二电极层之间的包含有机化合物的层，以及

在所述分离层处将所述衬底和所述元件层彼此分离，

其中，使用包含锡和银的合金形成所述第一电极层或所述第二电极层，

其中，该合金包含1到10原子百分比的锡。

15.根据权利要求14的用于制造半导体器件的方法，还包括在所述元件层上形成绝缘层的步骤。

16.根据权利要求14的用于制造半导体器件的方法，还包括以下步骤：在所述分离层处将所述衬底和所述元件层彼此分离之后，将柔性衬底附接到所述元件层。

17.根据权利要求14的用于制造半导体器件的方法，还包括以下步骤：在所述分离层处将所述衬底和所述元件层彼此分离之后，将柔性衬底附接到所述元件层的上表面和下表面。

Images