[go: up one dir, main page]

CN101510499A - 集成电路结构的蚀刻方法 - Google Patents

集成电路结构的蚀刻方法 Download PDF

Info

Publication number
CN101510499A
CN101510499A CNA2008101354972A CN200810135497A CN101510499A CN 101510499 A CN101510499 A CN 101510499A CN A2008101354972 A CNA2008101354972 A CN A2008101354972A CN 200810135497 A CN200810135497 A CN 200810135497A CN 101510499 A CN101510499 A CN 101510499A
Authority
CN
China
Prior art keywords
layer
ditches
irrigation canals
integrated circuit
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101354972A
Other languages
English (en)
Other versions
CN101510499B (zh
Inventor
李俊鸿
钟嘉麒
陈欣志
许俊豪
陈能国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101510499A publication Critical patent/CN101510499A/zh
Application granted granted Critical
Publication of CN101510499B publication Critical patent/CN101510499B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种在沟渠中的集成电路结构的蚀刻方法。设置欲蚀刻层于此结构上与沟渠中。沉积碳氟基(CF－based)聚合物于欲蚀刻层上，再沉积氧氯化硅(SiOCl)基聚合物的覆盖层。碳氟基聚合物降低沟渠的宽度至一程度，以使很少或没有氧氯化硅基聚合物沉积在沟渠的底部。进行氧等离子体蚀刻，以蚀刻穿过位在沟渠底部的碳氟基聚合物。此氧等离子体蚀刻对氧氯化硅基聚合物具有很小的作用，因此结构的上表面仍受到聚合物的覆盖。因此，这些上表面在后续蚀刻欲蚀刻层期间仍受到充分的保护。

Description

集成电路结构的蚀刻方法
技术领域
本发明有关于一种在半导体元件制造期间有效地制造具小关键尺寸的图案的蚀刻技术，且特别是有关于一种自我对准蚀刻技术，可蚀刻穿过小关键尺寸的沟渠结构中的单一薄膜或复合薄膜。
背景技术
随着元件尺寸的持续缩减，光刻特征的关键尺寸也必须缩减。然而，在光刻屏蔽技术可能不再有效或无法制造所需的小几何图形(例如小于10nm)时，小几何图型的常见光刻图案化日益困难，特别是沟渠结构。已建议出各种技术，例如回流(Reflowing)经图案化后的光阻罩幕、或利用具有小心选择的波长的光，来形成所需的小图案于掩膜上。
另一技术是利用自我对准蚀刻技术(亦即无掩膜)，此自我对准蚀刻技术利用所沉积的聚合物层1来图案化与缩减暴露于蚀刻剂气体的衬底物。此技术的问题在于其会在后续蚀刻步骤期间，对聚合物层下方的一层或多层的上边与转角造成不想要的蚀刻伤害。图1是会发生的常见蚀刻结果，包括蚀刻掉上表面2与使欲蚀刻的层8的转角4与6圆形化。这样的问题随着沟渠尺寸的缩减而变得更严重。
既然传统技术无法在后续蚀刻工艺中保护蚀刻层的上边与转角免于受损，因此亟需提供一种自我对准蚀刻技术(亦即一种不使用掩膜的技术)，可在尽量减轻或消除对元件特征的上表面与转角所造成的有害伤害下，形成小关键尺寸的蚀刻特征。所需的技术应可在单一工艺反应室中达成，以降低成本。
发明内容
本发明所要解决的技术问题就是在提供一种集成电路结构的蚀刻方法，尤其是揭露一种自我对准蚀刻技术的蚀刻工艺，可在尽量减轻或防止对上层元件特征的上表面与转角所造成的有害伤害下，形成半导体元件中的小关键尺寸的蚀刻特征。
因此，根据本发明的上述目的，揭露一种工艺，其中沉积第一碳氟基聚合物(CF group Polymer)层于欲蚀刻层上，其中欲蚀刻层设置在具有沟渠形成于其中的结构上。碳氟聚合物沉积步骤可利用碳氢氟化合物(CxHyFz)气体(例如，甲烷(CH4)、四氟甲烷(CF4)、八氟环丁烷(C4F8)、二氟甲烷(CH2F2)、一氟甲烷(CH3F)等等)，且在等离子反应室中发生。接着，在用以沉积碳氟聚合物的相同反应室中，沉积薄聚合物覆盖层于第一碳氟聚合物层上，其中聚合物覆盖层的材料选自于氧氯化硅(SiOCl)基聚合物。由于碳氟基聚合物设置在沟渠的侧壁上，因此沟渠变窄，如此一来因碳氟聚合物沉积与聚合物覆盖层的短沉积时间所产生的高深宽比特征，会使得很少或没有氧氯化硅基聚合物能沉积在沟渠的底部。进行利用氧基等离子体的第一蚀刻步骤，以蚀刻沟渠底部的碳氟聚合物。由于聚合物覆盖层对于氧基等离子体的蚀刻相对具有抵抗力，因此沟渠底部的碳氟聚合物遭到蚀刻，而使覆盖层与位在覆盖层下方的碳氟聚合物相对地不受影响。因此，结构的上表面，包括环绕高深宽比的沟渠的转角，在后续蚀刻步骤期间仍旧受到保护。
为了实现上述目的，本发明揭露一种集成电路结构的蚀刻方法，至少包括：提供一基底结构，基底结构至少包括一基材，其中基底结构具有一沟渠，且沟渠具有多个侧面与一底面；提供一欲蚀刻层于基底结构上；提供一第一聚合物层于欲蚀刻层上，第一聚合物层具有一第一部分位于沟渠的侧面上、一第二部分位于沟渠的底面上、以及一第三部分位于基底结构的一上表面上；提供一聚合物覆盖层至少于第一聚合物层的该第三部分上；进行一第一蚀刻步骤，以移除第一聚合物层的第二部分，并暴露出位于沟渠中部分的欲蚀刻层；以及进行一第二蚀刻步骤，以移除位于沟渠中部分的欲蚀刻层，并暴露出部分的基底结构；其中第一聚合物层在第二蚀刻步骤期间保护直接邻接于沟渠的欲蚀刻层的一部分。
为了实现上述目的，本发明还揭露一种集成电路结构的蚀刻方法，至少包括：提供一基底结构，基底结构具有一沟渠，且沟渠具有多个侧面与一底面；提供一欲蚀刻层于基底结构上；提供一第一碳氟聚合物层于欲蚀刻层上，第一碳氟聚合物层具有一第一部分位于沟渠的侧面上、一第二部分位于沟渠的底面上、以及一第三部分位于基底结构的一上表面上；提供一聚合物覆盖层至少于第一碳氟聚合物层的第三部分上；进行一第一等离子体蚀刻步骤，以移除第一碳氟聚合物层的第二部分，并暴露出位于沟渠中部分的欲蚀刻层；以及进行一第二等离子体蚀刻步骤，以移除位于沟渠中的欲蚀刻层，并暴露出基底结构；其中第一碳氟聚合物层在第二等离子体蚀刻步骤期间保护直接邻接于沟渠的欲蚀刻层的一部分。
为了实现上述目的，本发明又揭露一种集成电路结构的蚀刻方法，至少包括：提供一基底结构，基底结构具有一沟渠，且沟渠具有多个侧面与一底面；提供一欲蚀刻层于基底结构上；提供一第一聚合物层于欲蚀刻层上，第一聚合物层具有一第一部分位于沟渠的侧面上、一第二部分位于沟渠的该底面上、以及一第三部分位于基底结构的一上表面上；提供一聚合物覆盖层至少于第一聚合物层的第三部分上，其中聚合物覆盖层至少包括氧氯化硅基材料；进行一第一等离子体蚀刻步骤，以移除第一聚合物层的第二部分，并暴露出位于沟渠中部分的欲蚀刻层；以及进行一第二等离子体蚀刻步骤，以移除位于沟渠中的欲蚀刻层，并暴露出基底结构；其中第一聚合物层在第二等离子体蚀刻步骤期间保护直接邻接于沟渠的欲蚀刻层的一部分。
本发明的集成电路结构的蚀刻方法可在尽量减轻或消除对元件特征的上表面与转角所造成的有害伤害下，形成小关键尺寸的蚀刻特征，并可在单一工艺反应室中达成，以降低成本。
附图说明
本发明的上述与其它特征及优点已完整地揭露或加以凸显在上述本发明的较佳实施例配合所附附图所作的详细描述中，其中相同图号代表相同构件，其中，
图1是利用传统自我对准蚀刻工艺所获得的蚀刻结果的剖面图；
图2是具有沟渠形成于相邻突出结构之间的基线结构的剖面图；
图3是图2的结构于蚀刻层沉积于基线结构的上表面上后的示意图；
图4是图3的结构于第一聚合物层沉积于蚀刻层的上表面上后的示意图；
图5是图4的结构于第二聚合物层沉积于第一聚合物层的上表面上后的示意图；
图6是图5的结构于第一蚀刻步骤后的示意图；
图7是图6的结构于第二蚀刻步骤后的示意图；
图8是图7的结构于第一聚合物层移除后的示意图。
【主要元件符号说明】
1：聚合物层                     2：上表面
4：转角                         6：转角
8：欲蚀刻的层                   16：基底结构
18：沟渠                        20：欲蚀刻层
22：碳氟聚合物层                24：上表面
26：侧面                        28：底面
30：覆盖层                      32：上表面
34：底面                        36：上表面
38：转角                        BT：厚度
CLT：厚度                       ST：厚度
UT：厚度                        W：宽度
具体实施方式
根据本发明的一实施例，在此所揭露的是一种蚀刻穿过位于基线结构的重复沟渠上方的蚀刻层的方法，无需光刻也不会对邻近于沟渠的数层造成损害。沉积碳氟聚合物(CF Polymer)于基线结构的暴露表面上，因而获得高深宽比(Aspect Ratio)的沟渠(>4)(亦即，指一沟渠的沟渠深度大于其宽度的四倍)。利用四氯化硅(SiCl4)、溴化氢(HBr)与氧气沉积氧氯化硅聚合物覆盖层于碳氟聚合物上。在碳氟聚合物沉积后，聚合物沟渠特征的深宽比变得更高。碳氟聚合物沟渠的较高深宽比仅允许一层非常薄的氧氯化硅聚合物沉积在聚合物沟渠的底部。一层比较厚的氧氯化硅聚合物则沉积在元件特征的上部。由于氧氯化硅聚合物对氧基(O2 based)蚀刻具有良好选择性，因此沉积在元件特征的上部上的聚合物层将可在氧基蚀刻期间受到保护，其中氧基蚀刻系用以移除沉积在沟渠底部的聚合物。因此，在后续蚀刻步骤中，剩余的聚合物(碳氟/氧氯化硅)具有足够厚度来保护上边与转角，因而不会对这些特征造成蚀刻伤害。因此，增设氧氯化硅聚合物覆盖层于碳氟聚合物上可便利地避免蚀刻到欲蚀刻层的上边与转角。
请参照图2，提供基底结构16。此基底结构16可至少包括基材材料、以及可适合特定应用的一或多层硅、介电薄膜(二氧化硅、与氮化硅等等)、导电薄膜(铝、钨、与氮化钛等等)、或有机材料。基底结构16可至少包括一或多个沟渠18形成于其中。可了解的一点是，虽然以下描述仅提及单一沟渠18，但所揭露的工艺一般是应用于大量的这类沟渠18上，如此可应用在以整个晶圆为基础的处理方法中。在一实施例中，沟渠18的宽度W可为约20nm至约500nm之间，且深宽比可大于约2(即沟渠深度：沟渠宽度为2：1)。
请参照图3，沉积欲蚀刻层20于基底结构16上，以形成一相对均匀层于基底结构16上。欲蚀刻层20可至少包括硅、介电薄膜(例如，二氧化硅与氮化硅)、导电薄膜(例如，铝、钨与氮化钛)、有机材料或其组合。此欲蚀刻层20的厚度可介于约2nm至约150nm之间。
请参照图4，接着可沉积碳氟聚合物层22于欲蚀刻层20上，如图4所示。可利用碳氢氟化合物(CxHyFz)气体(例如，甲烷(CH4)、四氟甲烷(CF4)、二氟甲烷(CH2F2))、溴化氢与添加气体(例如，一氧化碳、氮气与氧气)，且在等离子体反应室中沉积碳氟聚合物层22。碳氟聚合物层22的沉积造成沟渠18的宽度变窄，而导致深宽比大于4(即沟渠深度：沟渠宽度为4：1)。共形(Conformal)与非共形(Non-conformal)聚合物沉积技术均可应用在此沉积步骤中。
在一实施例中，此沉积步骤导致碳氟聚合物层22在邻近于沟渠18的欲蚀刻层20的上表面24上的厚度UT为约15nm至约500nm；在沟渠18中的欲蚀刻层20的侧面26上的厚度ST为约3nm至约200nm；而在沟渠18底部的欲蚀刻层20的底面28上的厚度BT为约5nm至约250nm。
在图5中，形成覆盖层30于碳氟聚合物层22的上表面32上。覆盖层30可至少包括硅-氧-氯(Si-O-Cl)聚合物层，其中此硅-氧-氯(Si-O-Cl)聚合物层的沉积可利用四氯化硅(SiCl4)、溴化氢与氧气且在等离子体反应室中进行。在一实施例中，在碳氟聚合物层22沉积后，沟渠18中出现大于4：1的深宽比。受到因碳氟聚合物的沉积(请参见图4与图5)所导致沟渠的“变窄(necking)”与窄化(narrowing)的影响，因此大于4：1的深宽比的存在可确保很少或者没有硅-氧-氯聚合物层沉积在沟渠的底面34上。由于硅-氧-氯聚合物通常可对氧基蚀刻提供良好的抵抗能力，因此沟渠底部的硅-氧-氯聚合物覆盖层30的实质厚度可能会提供阻碍后续蚀刻穿过聚合物层与欲蚀刻层20的作用。在一实施例中，碳氟聚合物层22与聚合物覆盖层30是在同一等离子体反应室中实施，以尽量减少污染的机会。
从邻近于沟渠18的碳氟聚合物层22的上表面32上测量下，覆盖层30的厚度CLT可从约5nm至约30nm之间。
现将参照图6至图8来描述蚀刻工艺。在图6中，进行等离子体蚀刻工艺，以移除碳氟聚合物层22位于沟渠18底部的部分，并暴露出沟渠18中的欲蚀刻层20的上表面。可利用具有添加气体，例如氩气、氦气、或氮气，的氧基等离子体来进行此蚀刻步骤。如上所述，覆盖层30的聚合物(硅-氧-氯)对氧基蚀刻具有良好的抵抗力，因此在此蚀刻步骤期间，覆盖层30保护位于欲蚀刻层20的上表面与转角上的碳氟聚合物层22免于遭到移除。既然很少或没有硅-氧-氯聚合物存在沟渠18的底部，氧基蚀刻可蚀刻穿过碳氟聚合物层22，而达成如图6所示的设置。
可了解的一点是，覆盖层30的聚合物仅需提供抵抗氧基蚀刻剂足够的保护，以防止欲蚀刻层20的上表面与转角上的碳氟聚合物层22遭到移除，如此一来，欲蚀刻层20在后续的蚀刻步骤期间可获得碳氟聚合物层22充分的保护。因此，在一实施例中，氧基蚀刻不会移除覆盖层30的聚合物的全部厚度。在另一实施例中，氧基蚀刻确实移除覆盖层30的聚合物的全部厚度，但留下足够厚度的碳氟聚合物层22，以在后续蚀刻步骤期间保护欲蚀刻层20的上表面36与转角38。
接下来，如图7所示，进行等离子体蚀刻工艺，以移除上一蚀刻步骤在沟渠18底面所暴露出的欲蚀刻层20的部分。欲蚀刻层20可为单一薄膜，例如二氧化硅、氮化硅、氧化铝(Al2O3)、氮化钛、与氮化钽等等，或者欲蚀刻层20可为由一层以上所构成的复合薄膜，例如ONO结构(氧化物-氮化物-氧化物)、与二氧化硅/氮化硅/氧化铝结构(SiO2/Si3N4/Al2O3)等等。碳氟氢化合物(CyFxHz)(例如，四氟甲烷、三氟甲烷、与二氟甲烷)与六氟化硫(SF6)气体是用以蚀刻介电材料二氧化硅与氮化硅的主要蚀刻剂，而氯气与氯化硼(BCl3)气体是用以蚀刻氧化铝与氮化钛的主要蚀刻剂。氯气与溴化氢气体是用以蚀刻氮化钽的主要蚀刻剂。可看出覆盖层30在此蚀刻步骤期间遭到移除。
最后，利用氧基等离子体来进行碳氟聚合物层22的剥除，以形成如图8所示的安排。所形成的欲蚀刻层20维持其上表面36与转角38不受到损害。
上述工艺可在低成本下实施。由于上述的小深宽比，因此可大幅度地防止薄覆盖氧氯化硅聚合物沉积在紧密但分隔开的相邻结构之间的沟渠之中，而无需屏蔽。因此，氧氯化硅聚合物可在氧基聚合物蚀刻工艺期间防止碳氟聚合物层遭到大量移除，但不会妨碍沟渠与下方的欲蚀刻层的蚀刻。
虽然本发明已以多个实施例揭露如上，然其并非用以限定本发明，任何熟悉此技术的人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (20)

1、一种集成电路结构的蚀刻方法，其特征在于，至少包括：
提供一基底结构，该基底结构至少包括一基材，其中该基底结构具有一沟渠，且该沟渠具有多个侧面与一底面；
提供一欲蚀刻层于该基底结构上；
提供一第一聚合物层于该欲蚀刻层上，该第一聚合物层具有一第一部分位于该沟渠的该些侧面上、一第二部分位于该沟渠的该底面上、以及一第三部分位于该基底结构的一上表面上；
提供一聚合物覆盖层至少于该第一聚合物层的该第三部分上；
进行一第一蚀刻步骤，以移除该第一聚合物层的该第二部分，并暴露出位于该沟渠中部分的该欲蚀刻层；以及
进行一第二蚀刻步骤，以移除位于该沟渠中部分的该欲蚀刻层，并暴露出部分的该基底结构；
其中该第一聚合物层在该第二蚀刻步骤期间保护直接邻接于该沟渠的该欲蚀刻层的一部分。
2、根据权利要求1所述的集成电路结构的蚀刻方法，其特征在于，该基底结构所定义的该沟渠的一深宽比大于2。
3、根据权利要求1所述的集成电路结构的蚀刻方法，其特征在于，提供该第一聚合物层的步骤导致该沟渠的一留存高度大于该沟渠的一留存宽度的四倍。
4、根据权利要求1所述的集成电路结构的蚀刻方法，其特征在于，该第一聚合物层至少包括一碳氟基聚合物。
5、根据权利要求4所述的集成电路结构的蚀刻方法，其特征在于，该第一聚合物层是利用CxHyFz化学物来加以沉积。
6、根据权利要求1所述的集成电路结构的蚀刻方法，其特征在于，该聚合物覆盖层至少包括Si-O-Cl基材料。
7、根据权利要求6所述的集成电路结构的蚀刻方法，其特征在于，该聚合物覆盖层是利用四氯化硅、溴化氢与氧气化学物来加以沉积。
8、根据权利要求1所述的集成电路结构的蚀刻方法，其特征在于，该第一蚀刻步骤至少包括一等离子体蚀刻工艺，且该等离子体蚀刻工艺利用一氧基化学物。
9、一种集成电路结构的蚀刻方法，其特征在于，至少包括：
提供一基底结构，该基底结构具有一沟渠，且该沟渠具有多个侧面与一底面，其中该沟渠的一深度大于该沟渠的一宽度的二倍；
提供一欲蚀刻层于该基底结构上；
提供一第一碳氟聚合物层于该欲蚀刻层上，该第一碳氟聚合物层具有一第一部分位于该沟渠的该些侧面上、一第二部分位于该沟渠的该底面上、以及一第三部分位于该基底结构的一上表面上；
提供一聚合物覆盖层至少于该第一碳氟聚合物层的该第三部分上；
进行一第一等离子体蚀刻步骤，以移除该第一碳氟聚合物层的该第二部分，并暴露出位于该沟渠中部分的该欲蚀刻层；以及
进行一第二等离子体蚀刻步骤，该第一碳氟聚合物层覆盖部分在位于该沟渠的一上转角处的该欲蚀刻层上，移除位于该沟渠中的该欲蚀刻层，并暴露出该基底结构。
10、根据权利要求9所述的集成电路结构的蚀刻方法，其特征在于，提供该第一碳氟聚合物层的步骤导致该沟渠的一留存高度大于该沟渠的一留存宽度的四倍。
11、根据权利要求9所述的集成电路结构的蚀刻方法，其特征在于，该第一等离子体蚀刻步骤并未移除覆盖在该第一碳氟聚合物层的第三部分上的所有的该聚合物覆盖层。
12、根据权利要求9所述的集成电路结构的蚀刻方法，其特征在于，该第一碳氟聚合物层是利用CxHyFz化学物来加以沉积。
13、根据权利要求9所述的集成电路结构的蚀刻方法，其特征在于，该聚合物覆盖层至少包括Si-O-Cl基材料。
14、根据权利要求13所述的集成电路结构的蚀刻方法，其特征在于，该聚合物覆盖层是利用四氯化硅、溴化氢与氧气化学物来加以沉积。
15、根据权利要求9所述的集成电路结构的蚀刻方法，其特征在于，该该第一等离子体蚀刻步骤至少包括利用一氧基化学物。
16、一种集成电路结构的蚀刻方法，其特征在于，至少包括：
提供一基底结构，该基底结构具有一沟渠，且该沟渠具有多个侧面与一底面；
提供一欲蚀刻层于该基底结构上；
提供一第一聚合物层于该欲蚀刻层上，该第一聚合物层具有一第一部分位于该沟渠的该些侧面上、一第二部分位于该沟渠的该底面上、以及一第三部分位于该基底结构的一上表面上；
提供一聚合物覆盖层至少于该第一聚合物层的该第三部分上，其中该聚合物覆盖层至少包括氧氯化硅基材料；
进行一第一等离子体蚀刻步骤，以移除该第一聚合物层的该第二部分，并暴露出位于该沟渠中部分的该欲蚀刻层；以及
进行一第二等离子体蚀刻步骤，以移除位于该沟渠中的该欲蚀刻层，并暴露出该基底结构，
其中该第一聚合物层在该第二等离子体蚀刻步骤期间保护直接邻接于该沟渠的该欲蚀刻层的一部分。
17、根据权利要求16所述的集成电路结构的蚀刻方法，其特征在于，提供该第一聚合物层的步骤导致该沟渠的一留存高度大于该沟渠的一留存宽度的四倍。
18、根据权利要求16所述的集成电路结构的蚀刻方法，其特征在于，该第一聚合物层至少包括一碳氟基聚合物。
19、根据权利要求16所述的集成电路结构的蚀刻方法，其特征在于，该聚合物覆盖层是利用四氯化硅、溴化氢与氧气化学物来加以沉积。
20、根据权利要求16所述的集成电路结构的蚀刻方法，其特征在于，该第一蚀刻步骤至少包括利用一氧基化学物。
CN2008101354972A 2008-02-12 2008-08-12 集成电路结构的蚀刻方法 Expired - Fee Related CN101510499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/029,834 US8124537B2 (en) 2008-02-12 2008-02-12 Method for etching integrated circuit structure
US12/029,834 2008-02-12

Publications (2)

Publication Number Publication Date
CN101510499A true CN101510499A (zh) 2009-08-19
CN101510499B CN101510499B (zh) 2011-03-16

Family

ID=40939249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101354972A Expired - Fee Related CN101510499B (zh) 2008-02-12 2008-08-12 集成电路结构的蚀刻方法

Country Status (2)

Country Link
US (1) US8124537B2 (zh)
CN (1) CN101510499B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112424925A (zh) * 2018-08-31 2021-02-26 玛特森技术公司 从氮化钛表面去除氧化物

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8221635B2 (en) * 2009-03-03 2012-07-17 Raytheon Company Process for multiple platings and fine etch accuracy on the same printed wiring board
US8394723B2 (en) * 2010-01-07 2013-03-12 Lam Research Corporation Aspect ratio adjustment of mask pattern using trimming to alter geometry of photoresist features
KR101342038B1 (ko) * 2011-08-10 2013-12-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR101860493B1 (ko) * 2011-10-20 2018-05-24 삼성디스플레이 주식회사 미세 패턴 마스크의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법
US8809194B2 (en) * 2012-03-07 2014-08-19 Tokyo Electron Limited Formation of SiOCl-containing layer on spacer sidewalls to prevent CD loss during spacer etch
US8592327B2 (en) * 2012-03-07 2013-11-26 Tokyo Electron Limited Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage
WO2020121540A1 (ja) * 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置
CN115223862B (zh) * 2022-08-22 2025-03-14 北京北方华创微电子装备有限公司 沟槽刻蚀方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037211A (en) * 1997-05-05 2000-03-14 Vanguard International Semiconductor Corporation Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes
KR100284535B1 (ko) * 1998-06-17 2001-04-02 윤종용 반도체장치의자기정렬콘택형성방법
US6329292B1 (en) * 1998-07-09 2001-12-11 Applied Materials, Inc. Integrated self aligned contact etch
US6368974B1 (en) * 1999-08-02 2002-04-09 United Microelectronics Corp. Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US6849546B1 (en) * 2003-11-04 2005-02-01 Taiwan Semiconductor Manufacturing Co. Method for improving interlevel dielectric gap filling over semiconductor structures having high aspect ratios
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112424925A (zh) * 2018-08-31 2021-02-26 玛特森技术公司 从氮化钛表面去除氧化物

Also Published As

Publication number Publication date
US20090203217A1 (en) 2009-08-13
CN101510499B (zh) 2011-03-16
US8124537B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
CN101510499A (zh) 集成电路结构的蚀刻方法
KR101321159B1 (ko) 에칭 마스크 스택을 이용하는 다중 마스크 프로세스
KR100790999B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
JP5925546B2 (ja) 半導体装置の製造方法
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
US7939446B1 (en) Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication
KR100780944B1 (ko) 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
KR102478334B1 (ko) 로우-k층 보호 방법
US11062913B2 (en) Etching process with in-situ formation of protective layer
KR100875662B1 (ko) 반도체 소자의 패턴 형성 방법
JP5100198B2 (ja) 半導体素子の微細パターンの形成方法
US20070264811A1 (en) Method for forming salicide in semiconductor device
JP2008218999A (ja) 半導体装置の製造方法
US9384994B2 (en) Method of forming multiple patterning spacer structures
TW200917336A (en) Method for selectively forming symmetrical or assymetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
CN1107971C (zh) 半导体器件中层的刻蚀方法
KR20080002536A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100400302B1 (ko) 반도체 소자의 제조 방법
CN109524302B (zh) 半导体组件及其制造方法
US11784056B2 (en) Self-aligned double patterning
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100548562B1 (ko) 스토리지노드 플러그 형성 방법
TW530375B (en) Method to improve the spacer loss
KR100699678B1 (ko) 하드 마스크를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316