[go: up one dir, main page]

CN101501512A - 专用探针卡测试系统的设计方法 - Google Patents

专用探针卡测试系统的设计方法 Download PDF

Info

Publication number
CN101501512A
CN101501512A CNA2007800218368A CN200780021836A CN101501512A CN 101501512 A CN101501512 A CN 101501512A CN A2007800218368 A CNA2007800218368 A CN A2007800218368A CN 200780021836 A CN200780021836 A CN 200780021836A CN 101501512 A CN101501512 A CN 101501512A
Authority
CN
China
Prior art keywords
probe
test
dut
signal
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800218368A
Other languages
English (en)
Inventor
C·A·米勒
M·E·克拉弗特
R·J·汉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of CN101501512A publication Critical patent/CN101501512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供了一种用晶片测试系统中的单板可编程控制器对探针卡进行设计和编程的方法。在CAD晶片布局和探针卡设计过程中，包括了可编程控制器的引入考虑。CAD设计可以进一步被载入可编程控制器中，比如FPGA，从而对其进行编程：(1)控制信号到特定IC的方向，即使是在测试过程中；(2)产生测试矢量信号以便提供给IC；以及(3)接收测试信号，并且处理来自接收到的信号的测试结果。在一些实施方式中，只提供老化测试，以限制所需的测试系统电路，使得通过使用探针卡上的可编程控制器，可以从常规测试设备中消除在探针卡外部的文本设备或者使其显著地减少。

Description

专用探针卡测试系统的设计方法
技术领域
本发明的实施方式涉及用探针卡对测试系统进行编程。更具体的是，本发明实施方式涉及具有单板(on board)特性的探针卡，被用于测试在晶片上的集成电路(IC)。
背景技术
晶片测试装置通常包括具有探针的探针卡，用于电接触在晶片上的IC的焊点。对于每一种IC设计而言，IC接触焊点在晶体片上的位置以及测试所需要传送的信号都是不同的。在测试系统里，还要考虑测试线路的长度以及探针卡上的各部件以最好地解释测试结果。测试设备的成本考虑也是很重要的，所以设计师们通常试图仅做出测试信号软件变化以及改变探针卡从而适应不同的晶片布局，因为更换主要的测试系统控制器部件和操作软件明显更贵。对测试系统进行设计和编程以适应晶片上不同的IC配置的常规步骤在下文被考虑。
I 集成电路的设计和晶片布局处理
关于晶片布局处理的考虑限定了测试系统的边界，其中包括采用什么IC部件和如何将IC置于晶片上。用于接触IC上的焊点的测试系统探针位置以及用于向探针传递信号的线路上所提供的信号是基于IC晶片布局而确定的。在美国专利6,539,531中描述了一种用于晶片上的IC布局的处理，该专利由Miller等人在2003年3月25日发表，题目为“Method of Designing，Fabricating，Testingand Interconnecting an IC to External Circuit Nodes”。
图1说明了在晶片上设计和制造IC的典型的现有技术过程。一位设计工程师首先制定设计规范(70)，概要地描述了IC的总体体系结构，然后开发了IC的高阶硬件描述语言(HDL)模型(72)。该设计工程师也对电路模拟器(74)进行编程，以模拟基于HDL电路模型的电路行为。
此后，该设计工程师通常利用计算机辅助逻辑拼合工具(76)，将高阶HDL电路模型转变为该电路的特定技术的行为模型，例如连线表(netlist)。连线表模型通常基于单元库(80)所提供的模型来描述电路部件的行为。单元库(80)中的每个单元包括连线表-级别的行为模型以及结构模型(掩模布局)，这些模型用于每一个可能被并入IC中的电路部件。单元库(80)可以包括用于描述低等级电路部件(比如单独的电阻器和晶体管)的单元以及更高等级标准电路部件(比如逻辑门、存储器和中央处理单元)。
在反复的拼合过程中，该设计工程师使用模拟器和其他工具来验证基于连线表模型(82)的电路操作，并且可以反复地调整HDL模型以产生满足各种约束的连线表模型。
在验证连线表电路模型的逻辑和时序之后，该设计工程师使用额外的计算机辅助设计工具，建立IC的输入/输出(I/O)的平面布置(78)固定位置。置放和路由工具建立了IC各层的详细布局，从而描绘了用于使那些单元相连的导体是如何被路由的(86)。除了电路部件的行为模型之外，单元库(84)中每个部件单元也包括可纳入该IC布局中的电路部件的结构模型(掩模轮廓)。计算机辅助设计(CAD)工具改变了IC设计，从而使每一种变化都经历模拟和验证(88)以便确定它在多大程度上满足该规范。布局规划输出是以一组掩模为形式的IC的结构模型，用于告诉IC制造商如何制造IC的各层。
II 测试系统的设计和制造
一旦晶片的IC设计完成，焊点的布局和焊点的引脚功能就被用来构造测试系统并对其进行编程以便在制造过程中测试晶片上的部件。为了降低成本，可替换的探针卡通常被构造成测试系统控制器和晶片之间的接口，因为测试系统控制器的结构修改的费用是相当高的。
探针卡包括探针和内部通道路由线路，用于将探针链接到连接器从而链接到测试系统控制器。像开关和电容器这样的部件可以被包含在通道路径中。在创建用于制造探针卡的多个层的掩模之前，进行通道的排布。一旦设计完成，就能够通过使用许多用于创建带探针元件的微机电系统(MEMS)的方法，来创造和制造探针卡，例如，上述探针包括光刻的弹性接触件、导线焊接、针形探针和蛇形探针。然后，可以对测试系统控制器进行编程以产生合适的测试信号以便通过探针卡的通道予以提供，并分析收到的信号来解释测试结果。
为了便于参考，图2显示了用探针卡对半导体晶片上的待测器件(DUT)进行测试的典型测试系统的方框图。测试系统包括测试系统控制器4，它可以是一个自动测试设备(ATE)测试器或通用计算机，通过通信电缆6连接到测试头8。测试系统也包括由工作台12组成的探测器，工作台12用来安装被测试的晶片14，工作台12是可移动的以便用探针卡18上的探针16来接触晶片14。探测器10包括用于支撑着探针16的探针卡18，探针16用于接触晶片14上所形成的DUT。
在测试系统中，测试信号是由测试系统控制器4产生的，并且通过通信电缆6、测试头8、探针卡18、探针16被最终传输到晶片14上的DUT。来自测试系统控制器4的测试数据被分配到通过电缆6而提供的各个测试通道中并且在测试头8中被分开，使得每个通道连接到单独的一个探针16。柔性电缆连接器24将测试头8中的通道链接到探针卡18。探针卡18然后将每个通道链接到单独的一个探针16。然后，通过探针卡18，向测试头8提供来自晶片上的DUT的测试结果，以便传回到测试系统控制器。一旦测试完成，晶片就被切割成单独的DUT。
图3展示了一个典型的探针卡18的各个部件的横截面图。探针卡18被配置成为弹性探针16提供电路径和机械支撑，这些探针直接接触晶片。探针卡的电路径被设置成穿过印刷电路板(PCB)30、插入机构32和空间转换器34。通过柔性电缆连接器24(通常连接在PCB30的外围)，提供来自测试头8的测试数据。通道传输线40向PCB30上的接触焊点水平地分配来自PCB30中的连接器24的信号，以匹配于空间转换器34上的焊点的路由节距。插入机构32包括基板42，弹性探针电接触件44被设置在基板42的两侧。插入机构32将PCB30上的各个焊点连接到用于在空间转换器34上形成连接盘栅格阵列(LGA)的焊点。位于空间变换器34的基板45中的轨迹46分配从LGA到配置成阵列的弹性探针16的多种连接或者对这些连接进行“空间变换”。
通过背板50、支架(探针头支架)52、框架(探针头硬框架)54、板簧56和调平引脚(leveling pin)62，为电气部件提供机械支撑。背板50被设置在PCB30的一边上，同时支架52被设置在PCB30的另一边上并且用螺丝59附在上面。用螺丝58将板簧56附在支架52上面。板簧56延伸到可移动地将框架54固定在支架52内壁之内。框架54包括水平延伸部60，用于在它的内壁之内支撑空间转换器34。框架54包围探针头并且到支架52的容差很小，使得横向移动被限制。
调平引脚62完成了对电子部件的机械支撑并且提供空间转换器34的调平。调平引脚62被调整以致黄铜球66提供了一个与空间转换器34接触的点。黄铜球66接触空间转换器34的LGA的外围，以保持和电子部件相隔离。通过使用推进螺丝或调平引脚62对这些球进行精确调节，就实现了基板的调平。通过背板50和PCB30中的支撑件65，使调平引脚62旋转。调平引脚62的移动被板簧56补偿，以致黄铜球66与空间转换器34保持接触。图4显示出图3的探针卡的各部件的分解组装图。图5显示出图4的PCB30的反面的透视图，来说明在其外围的连接器24的布置。
在下列美国专利中描述了探针卡组件的备选实施方式：Eldridge等人的美国专利6,624,648，题目为“探针卡组件”，2003年9月23日发布；Eldridge等人的美国专利6,615,485，题目为“探针卡组件和配套元件及其制造方法”，2003年9月23日发布；Khandros，Jr.等人的美国专利6,838,893，题目为“探针卡组件”，2005年1月4日发布；Sporck等人的美国专利6,856,150，题目为“带有共面子卡的探针卡”，2005年2月15日发布。
III 晶片测试
测试系统在一个实例中通常被用于在制造过程中测试晶片上的存储器部件(例如动态随机存取存储器(DRAM))，同时IC仍然是晶片上的管芯，这是在晶片被切割成单个芯片之前。“可修理的”动态随机存取存储器DRAM通常具有一个或多个备用的存储器单元的行或列，它们可以代替具有缺陷单元的行或列。晶片测试包含“冗余分析”，以决定怎样最好地分配备用的行或列从而代替包含缺陷单元的行或列。然后，用激光或别的方法修复存储器，来适当地改变IC里面的信号通路，使得备用的单元的行和/或列代替了有缺陷单元的行或列。
当IC没有可维修的存储器时，晶片被切割成单独的管芯并被封装。经封装的IC可以经历“老化”处理，其中在炉子中对其进行加热，以使其经受它可能在其工作环境中遇到的热和电压应力。
随着晶片上的DUT的密度不断增大，典型测试系统控制器的局限在于：在探针卡的单次触地(touch down)期间，无法测试所有的DUT。在技术推进下，单一的晶片上制造了更多的DUT。为了避免新测试系统控制器的成本，测试系统在晶片上执行多次触地。然而，多次触地是不受欢迎的，因为多次触地增加了晶片损坏的可能性，并且多次触地进一步增加了测试系统中的探针的磨损，更换这些探针可能很昂贵。
发明内容
依照本发明的一些实施方式，提供了一种对具有一个或多个智能单板特征的探针卡进行设计和编程的方法。探针卡的单板特征可以包括下列之中的至少一个或者更多：(a)探针卡上所包括的控制部件，比如微控制器、处理器、或者FPGA；(b)层叠的或垂直取向的子卡，它们被设置在用于构成探针卡的PCB上的外形区域的多个测试系统控制器连接之间，层叠的子卡用于容纳测试电路组件；(c)使用单板微控制器或FPGA以及相关联的多路复用器和D/A转换器而提供的测试功能；和(d)在探针卡上提供的微控制器或FPGA以及测试系统控制器之间使用通讯总线。
在本发明的一些实施方式中，测试系统被配置成在晶片被切割之前对晶片上的IC执行老化测试。老化测试部件可以被直接设置在探针卡上，或者被设置附接到主探针卡上的层叠的子卡上。
在更近一步的实施方式中，仅执行老化测试，以限制所需的测试系统部件，从而有可能不再需要复杂的ATE型测试系统控制器。测试电路可以被设置在探针卡上，连同外部电源和个人计算机以便与测试电路相接从而不再需要ATE型测试器。
在一些实施方式中，简化的探针卡能够可以被添加到框架和盒子上，通过用单一的个人电脑或者主机控制器来控制该框架里所有探针卡。
附图说明
本发明更详细的实施方式以附图的方式来说明：
图1阐明了在晶片上设计和制造IC的典型现有技术过程。
图2显示出在半导体晶片上用探针卡来测试待测器件的典型的测试系统方框图。
图3显示出典型探针卡的各部件的横截面图。
图4显示出图3的探针卡的各部件的分解组装图。
图5显示出图4的PCB的背面的透视图。
图6显示出依照本发明的一些实施方式从图3所示探针卡配置修改而成的探针卡的横截面图，其中包括可以对其进行编程以执行测试的多个单板(onboard)部件。
图7显示出依照本发明的一些实施方式图6中探针卡的各部件的电路图。
图8显示出依照本发明的一些实施方式图6中探针卡的各部件的另一电路图。
图8A显示出依照本发明的一些实施方式的备选的电路图，用来说明探针卡具有在子卡上的并行-串行转换能力以及在主PCB上的串行-并行转换能力以便于分配到DUT。
图9说明了依照本发明的一些实施方式的测试系统的设置，其中测试基本上减少成老化测试从而减少所需的测试电路部件。
图10显示出图9的探针卡上可包括的、用于对非易失性存储器执行老化测试的电路的实施方式。
图11显示出具有FPGA的本发明的实施方式，FPGA提供了结合图10所描述的部件的功能以便对非易失性存储器执行老化测试，同时还与测试控制器和电源相接。
图12也说明本发明的其它实施方式，其中许多探针卡可以一起连接在一个框架中以构成单个探测器。
具体实施方式
I.具有单板智能电路的探针卡
图6显示出根据本发明的一些实施方式从图3所示的探针卡配置修改而成的探针卡的横截面图，其中包括多个单板部件，可以对这些部件进行编程以执行测试。该探针卡包括两个子卡100。为了方便，从图3-6，各部件都被相似地标识。图6所示的子卡100是通过层叠的连接器1041-4连接的。尽管示出了两个子卡100，但是单个卡、不止两个卡、或不带子卡100的PCB都可以被用于支撑单板智能电路。
如图所示，子卡100可以被设置在测试系统控制器接口连接器24之间可用的间隙之中。用连接器24附接的测试系统控制器(未示出)可以限制连接器24上方的高度，其内可以层叠着多个子卡。在所示的配置中，在背板50中可以设置一个开口，从而形成轮廓区域，在该区域中子卡100可以连接到基部PCB30。根据本发明的一些实施方式，探针卡上可用于子卡的区域通常是由测试系统控制器连接和各种探测器限制所规定的。在测试系统控制器接口连接器24之间的水平间距很有限的情况下，通过在探针卡18的轮廓区域内层叠着另外的子卡100，就可以获得宽阔的区域以容纳本发明一些实施方式的体系结构的其它电路。在图6未示出的一些备选实施方式中，子卡的排布并不限于在接口连接器24所限定的外围之内。在一些实施方式中，一个或多个子卡可以被置于由接口连接器24所限定的周边之外。
层叠的连接器1041-4为一个或多个分立的部件114提供了间隔，这些部件114可以被设置在基部PCB30和/或子卡100的表面上。分立的部件114可以包括不同类型的部件，例如，用于电源线路的一个或多个旁路电容器。在一些实施方式中，这些类型的分立部件112也可以被设置在空间变换器34中。在一些实施方式中，分立的部件112可以是去耦电容器。为了容纳分立的部件112，可以从插入机构32中除去许多弹性接触件44，并且使空间变换器34中所设置的线路重新排布。一个或多个分立的部件112(比如去耦电容器)可以被设置成密切靠近用于向探针16传输电能的线路，以增大对测试结果有影响的电源线上的电容。通过被设置成密切靠近于电容将改善去耦之处，较小的电容可以被用于上述电容器。
在一些实施方式中，子卡100可以包括分立的部件114，它们可以是一个或多个微控制器。尽管子卡100上有示出，但是相似的微控制器可以被设置在子卡100、基部PCB30和空间变换器34中的一个或多个之上。上述微控制器可以是任何可编程控制器，其中包括微处理器、序列发生器、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、或其它可被编程/配置成控制器以便产生测试或控制信号并将这些信号提供给各电路的控制器或设备。在一个实施方式中，上述微控制器是具有A/D能力的微芯片PIC18FXX20，这可以从亚利桑那州Chandler市的Microchip Technology股份有限公司买到。
子卡100或基部PCB30上的分立部件114、或空间变换器34上的分立部件112可以包括一个或多个存储器，以便于微控制器使用，或者便于探针卡上的另一个处理器或其它类型的分立部件112、114或探针卡外部的部件使用。该存储器可以是用于提供暂时存储的随机存取存储器(RAM)或用于提供永久存储的器件(比如闪存)。上述存储器也可以是用于FPGA的配置存储器、或具有单板微控制器的存储器。为了使微控制器或其它处理器能够执行测试，可以对上述存储器进行编程以包括测试向量或测试程序。相似的是，上述存储器可以包括代码以产生测试信号并基于接收到的测试信号来解释测试结果，还可以提供测试系统配置。
为了容纳微控制器(比如图7的微控制器)和存储器或其它作为分立部件114而被包括在此的可发热的部件，可以在子卡100上或在基部PCB30上包括温度控制系统以及分立部件114。温度控制系统可以包括温度传感器以及散热片、风扇、电冷却器、加热器、或其它用于将部件温度维持在期望的范围中的器件。
分立部件112和114可以另外包括一个或多个调压器、DC/DC转换器、继电器、多路复用器、开关、D/A转换器、A/D转换器、移位寄存器等。在图7和8的电路图中，显示出根据本发明一些实施方式的分立部件114的示例。
参照图7，显示出空间变换器34的一些实施方式，其中包括与每一个探针串联排布的薄膜电阻器1201-4，以便向各个DUT1241-4提供输入。空间变换器34中的电阻器1201-4与每一个DUT1241-4的输入是串联的，以帮助将发生故障的或短路的DUT与良好的DUT输入隔开。如图6所示，空间变换器34可以是多层陶瓷基板，或者可以由多层有机基板构成，在路由线路到探针的路径中的一个或多个层上提供了用于构成的电阻器1201-4薄膜材料。2003年8月5日发布的Miller等人的题为“Closed-Grid Bus Architecture For Wafer InterconnectStructure”的美国专利6,603,323描述了一种典型的DUT隔离电阻器。
在其它实施方式中，作为串联电阻器的备选方案，缓冲器可以与每一个DUT输入串联，以隔离发生故障的DUT，Miller等人于2003年10月23日提交的题为“Isolation Buffers With Controlled Equal Time Delay”的美国申请10/693,133对此进行了描述。然后，在基部PCB30或子卡100上包括一种电路，以确保在具有缓冲器的每一条线路中所提供的延迟是均匀的，上述美国申请10/693,133描述了这种电路。
需要编程的分立设备的其它细节在下文中再进行描述。
A.DUT电能隔离和电能控制
系统可用的DUT电源的数目可以是有限的。然而，如果使用单个电源来驱动多个DUT，则发生故障的或短路的DUT可能会影响连接到同一测试系统控制器电源的其它良好的器件。可能有用的是，控制由用于驱动多个DUT的电源所提供的电能，因为在新增每一个通道分支的情况下可能会使电能减少。
如图7所示，本发明的一些实施方式使用调压器1301-4、限流器或开关，它们与每一个DUT电源引脚串联以隔离发生故障的DUT。尽管图7显示出四个调压器，但是可能有更多或更少的调压器。此外，尽管显示出的是从测试系统控制器4中提供电能，但是也可以通过DC/DC转换器134从单独的电源向调压器1301-4提供电能。调压器1301-4可以具有从测试系统控制器电源线132提供的电能，并且分配来自电源线132的电能以便向多个DUT1241-4供电。通过检测因具有短路或相似故障的DUT而导致的电流浪涌，并且接下来切断或限制流向发生故障的DUT的电流，调压器1301-4就将发生故障的DUT与良好的DUT隔离开。尽管图7中显示成调压器，但是调压器1301-4也可以被替换成具有相似的反馈从而能够隔离发生故障的DUT的开关或限流器。
除了由调压器1301-4提供电源隔离以外，本发明的一些实施方式还提供了可编程部件以增大来自DUT电源通道的电能从而使单个电源能够更好地驱动多个DUT。在所示的实施方式中，为了增大电能，在测试系统控制器4和DUT调压器1301-4之间的子卡100上，可以提供DC-DC转换器134，以提供额外的DUT电能。测试系统控制器4具有这样一种电源，该电源通常提供可编程的电压输出，其具有固定的最大电流。许多DUT在比测试系统控制器4所提供的要低的电压下工作。因此，测试系统控制器4可以被编程到更高的电压，并且DC/DC转换器134可以向下调节到较低的电压和较高的电流，从而使测试系统控制器的电源能够驱动更多的DUT。如果使用独立的PC来替代测试系统控制器4，则它可以在较小的电流下工作，从而减小引线传输的负电流。
为了确保将精准的电压提供给测试系统，本发明的一些实施方式对调压器1301-4和其它探针卡部件进行校准和监控。图7显示出微控制器110，连接微控制器110是为了监控调压器1301-4的输出，以便确定何时因DUT故障而切断电流。除了接收电流信号以外，探针卡的微控制器110、或其它处理器或分立部件都可以被配置成校准调压器1301-4。然后，可以从微控制器110或其它部件中提供控制信号，以便控制通过调压器1301-4而输出的电压。
B.探针卡自测
通过在探针卡中扇出测试信号就可以在DUT测试过程中提供并行性，并且测试功能的一部分可以被移动到探针卡上。探针卡上的特征可以用于确保探针卡测试功能完整性，而无需另外的测试系统控制器功能。在常规的探针卡中，测试系统控制器通常可以监控每一个通道以查看其完整性。当单个测试系统控制器通道经多个分支而被分配给多个DUT并且多个部件被添加到多个通道分支中以隔离DUT时，由设计用于单个未分配的通道的测试系统控制器所做出的探针卡完整性检查可能不再是用于测试系统的有效的检查。
相应地，如图7所示，本发明的一些实施方式对已分配的通道上的部件执行自测，还对探针卡部件(比如微控制器10、串行-并行寄存器(控制器)146、多路复用器140和142、D/A转换器144、A/D转换器147和探针卡10的其它电路部件)进行自测，以确保添加到探针卡的测试功能的完整性。用微控制器110、或其它子卡或基部PCB30上的处理单元执行的操作模式可以提供自测，从而允许单独的子卡PCB组件和基部PCB组件被测试。
微控制器110的存储器中的控制软件可以提供自测。然后，可以从微控制器110向测试系统控制器4或其它用户接口(未示出，比如在探针卡18外部的个人计算机)报告测试结果。微控制器110也可以包括一种可编程模式，从而允许探针卡被重新配置以便用标准探针卡测试度量工具进行探针卡测试。标准度量工具的一个示例是由Applied Precision股份有限公司制造的probeWoRx系统。这种工具可能需要进行硬件或软件修改以适用于探针卡上所设置的各种测试特征。使用具有这种可编程模式的探针卡，允许在将探针卡安装到晶片测试环境中的测试系统中的同时执行自测。
除了自测模式以外，微控制器110或探针卡18的其它处理器可以包括一种实时或接近实时监控并报告探针卡18的“健康状态”或性能的模式。作为一个示例，图7所示微控制器110用于接收调压器1301-4的输出，其中DUT的“健康状态”涉及到DUT是否已发生故障。当然，DUT的“健康状态”可能涉及到其它参数信息。探针卡上用于校准调压器1301-4的电路以及探针卡的其它部件可以进一步确保“健康状态”监控的准确度。同样可以连接微控制器110或探针卡上的其它电路，以监控DUT的“健康状态”，或者确保基部PCB 30和子卡100部件正良好地工作着并且将结果报告给测试系统控制器4或其它用户接口。
除了自测和实时或接近实时的“健康状态”监控以外，微控制器110、或探针卡18的其它处理器可以提供事件记录。例如，所记录的事件可以包括测试历史、晶片统计、合格/故障统计、DUT位置/引脚故障、或其它用探针卡测试时期望得到的数据。微控制器110中所包括的存储器或者探针卡18上所单独包括的存储器都可以被用于存储事件记录数据。
C.串行总线接口
为了减少使用子卡时所需的路由线路和连接器资源的量，根据本发明的实施方式可以提供串行总线145，这与并行连接相反。图7中的微控制器110在一些实施方式中提供了一种串行总线接口，以控制串行总线145，而无需另外的区域面积开销。探针卡18的串行总线145允许使用比串行接口要少的接口引线来分配探针卡内建自测(BIST)特征。
串行总线145被设置在子卡100和基部PCB30之间。尽管图7显示出单个子卡100，但是更多的子卡可以与额外的子卡之间或额外的子卡和基部PCB
30之间所设置的串行总线一起使用。串行总线145能够使用比并行总线要少的连接器和引线资源在基部PCB30和子卡之间进行通信。串行到并行转换器(比如串行-并行移位寄存器146)被设置在基部PCB30上，以便使用比完全并行接口要少的路由线路和连接器资源将串行总线信号分配到各个DUT。
尽管显示成简单的串行-并行移位寄存器146，但是串行-并行移位器件146可以是可编程控制器，比如处理器、DSP、FPGA、PLD、或具有基本的并行-串行转换功能的微控制器。作为处理器，单元146也可以被配置成执行自测功能，将编程或数据提供给子卡上的其它处理器，并且通过串行总线145提供菊花链式连接的处理器。
作为处理器，串行/并行控制器单元146可以进一步利用压缩的数据格式，并且可以对数据和测试矢量进行压缩和解压缩。例如，串行/并行控制器单元146可以被配置成接收来自未附接到串行总线的部件的二进制编码的十进制(BCD)数据，并且将BCD数据转换成串行数据以便于后续的分配。探针卡18的子卡100或基部PCB 30之一上所包括的其它可编程控制器或处理器可以提供相似的数据压缩和解压缩。
相似的是，被配置成处理器的串行/并行控制器单元146使探针卡能够支撑DUT的扫描测试特征。在制造过程中通常使用扫描端口以提供芯片的内建自测(BIST)，该扫描端口随后在制造之后并不连接到封装引线。在DUT扫描端口连接到串行/并行控制器单元的情况下，或者在其它扫描测试电路附接到串行总线的情况下，与测试系统控制器4相关联或相分离的串行/并行控制器单元146可以启用DUT的扫描测试特征。
图7还显示出到测试系统控制器4的串行接口133。串行接口133被显示成一条线路，但是包括多个引线，从而使用比并行接口要少的引线和连接器资源实现来自测试系统控制器4的串行通信。通过使用串行接口133，测试系统控制器4可以将控制信号路由到串行到并行转换器146或者路由到微控制器110。在一些实施方式中，可以从测试系统控制器4的接合测试动作组(JTAG)串行端口中提供串行接口133，同时测试系统控制器4的扫描寄存器被用于提供来自测试系统控制器4的串行控制信号。
尽管所示的测试系统控制器4具有与微控制器110相连的串行接口133，但是也可以提供其它类型的通信接口，比如并行接口135。也可以使用其它接口，要么与串行接口133相结合，要么单独使用。其它类型的接口包括RF、无线、网络、IR、或测试系统控制器4可用的各种连接。尽管仅显示出连接到微控制器110，但是并行接口135也可以直接地或通过总线而连接到探针卡18上的其它器件。
串行总线145也可以被用于将模拟信号分配给DUT并且分配来自DUT的模拟信号。本发明的实施方式可以包括串行数模转换器(DAC)144以便将串行信号转换成模拟形式并且将这些信号分配给多个DUT。数模转换器144接收通过串行总线145从串行-并行移位寄存器146输入的测试信号，尽管该信号也可以从连接到串行总线145的其它部件中提供。数模转换器144可以使每个封装中包含多个数模转换器(通常每个封装中有8、16或32个)，它们连接到串行接口总线145以便使用比并行接口要少的引线和PCB面积将模拟电压传递到DUT。还可以包括模数转换器(ADC)147，以便接收来自DUT的模拟信号并且转换成数字形式从而通过串行总线来提供信号。还可以提供模拟多路复用器(MUX)142，以便将来自调压器1301-4的输出的反馈提供给微控制器110，从而使微控制器能够确保调压器1301-4恰当地起作用以便于自测和测试完整性保证。
D.用于可编程路由的FPGA
图8显示出根据本发明的一些实施方式可以在图6的探针卡上使用的各个部件的电路图。图8的电路修改了图7，使用FPGA 150替代了基部PCB 30上的串行-并行移位寄存器146、串行DAC 144和串行ADC 147。在一些实施方式中，它替换了比所有的三个部件要少的部件(比如任何两个)。
FPGA 150可以包括单板微控制器，或者可以被编程/配置成提供微控制器110的诸多功能中的一种或多种以及另外的功能。在图8中，显示出除去了图7的微控制器110，其功能假定由FPGA 150实现。相似的是，图8的FPGA 150可被编程为执行图7的模拟多路复用器142的诸多功能中的一种或多种以及另外的功能。在图8中，显示出调压器1301-4的输出被提供给FPGA 150，并且在图8中除去了图7的模拟多路复用器142。其它部件都从图7移至图8，并且被相似地标记。
通过像Verilog这样的程序，可以对FPGA 150进行编程或配置。在将FPGA150安装在探针卡18上之前，可以提供FPGA 150的编程或配置。在安装之后，通过使用连接到探针卡18的测试系统控制器4或其它用户接口，可以进一步执行FPGA 150的编程或配置。基于来自一个或多个DUT的响应，可以在工作期间对FPGA 150进行重新配置或部分地重新配置，以促进DUT所必需的特定测试。根据DUT响应，重新配置可以允许来自测试系统控制器的通道重新连接到不同的探针。
FPGA 150可以位于基部PCB 150上，以减少子卡100和基部PCB 30之间的路由线路和连接器的数目。或者，子卡100或单独的PCB上可以包括FPGA 150。所示FPGA 150提供了到串行总线145的串行接口以便与测试系统控制器4的串行接口133进行有效的通信，还提供了并行接口以便与测试系统控制器4的并行接口135进行通信。
图8A显示出根据本发明一些实施方式对图8的电路所作的修改，从而示出了如何可以使单独的FPGA 150A和150B具有一些移至子卡100的功能。为了进行有效的信号传输，子卡100上的FPGA 150A被显示成通过并行总线135接收并行的信号并且将并行的信号转换成串行的以便传输到基部PCB 150上的FPGA 150B。然后，FPGA 150B将信号从串行转换成并行以便发送到各个DUT1241-4。相似的是，在FPGA 150B中，将来自DUT1241-4的信号从并行转换成串行以便发送到FPGA 150A，同时FPGA 150A将串行数据转换成并行的以便通过并行接口135往回发送给测试系统控制器4。尽管显示出FPGA 150A和150B，但是应该理解，可以使用分立的并行到串行转换器以及串行到并行转换器。相似的是，尽管显示出在串行和并行信号之间的转换，但是应该理解，根据设计要求，在不转换的情况下也可以进行传输。
II.探针卡设计和编程
可以基于设计数据库或DUT的测试台，对微控制器110或FPGA 150进行编程。在一些实施方式中，用于开发DUT的CAD设计系统的输出可以被用于合成测试程序，该测试程序被载入FPGA 150中或微控制器110程序存储器中，该存储器位于探针卡18上。设计探针卡所使用的设计或CAD工具可以直接使用CAD设计数据库或者对其进行后处理。将控制设备并入作为CAD设计过程一部分的库中，就能够更好地预测来自IC和探针卡的期望的测试结果，还能够制造测试部件并对它们进行编程。
A.探针卡和IC设计
本发明的一些实施方式提供了用于合并待测IC的设计以及具有控制单板部件的探针卡18的方法。上述美国专利6,539,531描述了交互式组合设计过程的设计、制造和测试的更多细节。
根据本发明的一些实施方式，常规单元库被扩展以包括计算部件，除了其常规的IC部件单元以外，计算部件还可以作为探针卡部件单元被包括在探针卡上。这种探针卡部件单元可以包括可编程控制器，比如FPGA。可以用存储器中所存储的代码对FPGA进行重新配置，以便将测试信号从各种通道路由到不同的探针以便接触待测IC。在一些实施方式中，可以用代码对FPGA或其它可编程控制器进行重新编程，以便将来自单个通道的信号路由到完全不同的待测DUT。FPGA或其它可编程控制器的这些特征可以被包括在单元库的部件单元中。
在单元库中可以获得IC部件单元和探针卡部件单元的情况下，用于设计、模拟和验证待测IC的内部的CAD工具也可以同时开发、模拟和验证该测试系统。这使CAD工具能够将待测IC和探针卡视为统一的设计，从而赋予它们灵活性以便不仅能够选择并安排待测IC内部的系统部件，还能够选择并安排待测IC外部的系统部件。
如上所述，图1示出了设计、制造、测试并互连常规IC的流程。根据本发明的一些实施方式，可以修改这种流程，以便包括下述的探针卡18的智能特征。
参照图1，设计工程师首先产生一设计规范(70)，用于概要地描述IC的行为并指定IC内部电路的性能标准和约束以及用于IC的I/O、电源和接地互连系统的性能标准和约束。根据本发明的一些实施方式，可以修改规范(70)，以便包括一个或多个用于探针卡18上的智能部件(比如FPGA、微控制器110和串行到并行寄存器146)的设计规范。
然后，该设计工程师使用CAD工具来开发待测IC、探针卡上的IC以及相关测试部件的高级HDL行为模型(72)，并且使用电路模拟器(74)来模拟电路逻辑的行为从而产生HDL行为模型(72)。该设计工程师可以反复调节并模拟HDL模型，直到该模拟验证了该电路逻辑像指定的那样工作。之后，该设计工程师使用CAD合成工具(76)将高级HDL行为模型(72)转换成该电路的低级专用技术行为模型，比如连线表(netlist)。该连线表描述了那些使用单元库(80)中所包括的探针卡部件单元和待测IC部件单元的行为模型的电路部件。每一个连线表部件也提供了在探针卡部件单元和其它待测IC部件单元之间进行布局和互连所需的掩模(比如光刻掩模)的物理模型。在合成(76)的过程中，CAD工具不仅反复地设计并模拟上述逻辑，它们还反复地设计在待测IC部件和探针卡18上的部件之间的整个互连系统。
在合成(76)的过程中，使用模拟和验证工具(82)来验证由连线表模型所描述的电路和互连系统将符合逻辑和时序规范。合成(76)可以反复地模拟并改变待测的IC电路部件以及从部件单元库(80)中选用的探针卡部件及其互连系统，从而使性能最佳化。在验证连线表的逻辑和时序之后，将该连线表作为一种输入提供给用于实现详细的平面布置图(78)的CAD工具。在平面布置过程(78)中，布置和路由工具(86)将部件单元(84)在待测IC之内的位置固定下来，其中包括其接合焊点。根据本发明的一些实施方式，在该平面布置过程(78)中，也详细设计了探针卡中的每一个互连系统的外部。模拟和验证(88)还确保了待测IC和探针卡被恰当地排布。
在本发明的一些实施方式中，FPGA 150被用作探针卡组件上的控制IC之一，作为CAD布局的一部分，模拟了路由和内部配置的逻辑，还模拟了在PCB和任何子卡中导向FPGA 150的I/O引脚的轨迹以及从这些引脚导出的轨迹。在不同的探针或接触节距用于DUT的情况下，设计师可以修改多个PCB层中的FPGA和轨迹。在备选的实施方式中，在不同的测试环境中DUT配置仍然相同的情况下，也有可能仅基于CAD数据来修改测试代码或FPGA，并且其余的电路将很大程度上从前一次设计循环中重复使用。由此，单个探针卡可以被用于多种测试配置。
平面布置过程(78)的输出是用于限定晶片和探针卡组件上的IC的一组掩模的描述。这些掩模允许IC制造商制造晶片和探针卡(89)。
B.可编程的路由
上文将探针卡中的信号、电源和接地轨迹描述成是用某种类型的空间变换器来路由的，要么是利用空间变换器34，要么是利用基部PCB30。一旦这些轨迹被制造，就几乎没有做出改变的灵活性了。通过诸如继电器、开关或FPGA，可以将灵活性构建到探针卡中，从而提供可控的轨迹重新路由。使用可编程的或可控的IC对测试信号进行路由，这提供了很大程度的灵活性，从而允许通过对探针卡上的IC进行简单地重新编程，将同一个探针卡用于许多设计。在一些实施方式中，从附接到探针卡的自动测试设备，对探针卡的IC进行控制或编程，从而允许测试工程师在调试测试程序时实时地对探针卡进行重新编程。
在一些实施方式中，如图8所示，FPGA 150被配置成提供可编程的测试通道路由，从而允许选择不同的测试通道路径到达特定的探针。FPGA 150可以用于控制路由，并且提供串行-并行移位功能，或者用于在不提供任何串行-并行移位的情况下控制轨迹路由。探针卡上的其它可编程IC(比如PLD或简单的可编程开关)可以相似地被用于提供可编程的轨迹路由。可以将用于设置FPGA的路由路径的编程从上述CAD设计软件中下载到FPGA的配置存储器中。
如上文结合图6所描述的那样，连接器24将来自测试系统控制器4的信号分配到基部PCB 30的连接器24。然后，通道传输线路40将来自连接器24的信号水平分配到PCB 30中以便连接到DUT。在本发明的一些实施方式中，比如图8所示的实施方式中，通过基部PCB 30上的FPGA 150，对PCB的通道传输线路40进行路由，从而能够使测试系统控制器4的路由资源可编程地连接到不同的DUT。被测试的DUT可以被设置在晶片上，或者可以在从晶片中切割下来的单独的管芯上测试DUT。可测试的DUT可以包括存储器件以及其它部件，存储器件的非限制性示例包括DRAM、SRAM、SDRAM、MPU和闪存。FPGA 150简单地用作可编程的开关矩阵。来自测试系统控制器4的资源可以被串联地或直接地提供给子卡上或空间变换器34上的FPGA 150，以便能够将测试系统控制器资源可编程地连接到不同的DUT。通过测试系统控制器4或通过单独的连接(未示出)从用户接口(比如个人计算机)连接到FPGA 150，这允许对FPGA 150进行重新编程以便按期望的方式重新配置轨迹路由。
通过设计FPGA路由和电路以及DUT电路，可以增强CAD系统。FPGA路由可以减少在DUT电路上进行测试所需的部件，并且将它们移到FPGA中。此外，在使用灵活的FPGA路由的情况下，可以为DUT更经济地配置DUT电路，同时复杂的部分都被移至测试系统的FPGA中。
在下列专利中描述了一种用于设计探针卡基板以及待测晶片上的电路布局的相似的系统：Eldridge等人的题为“Concurrent Design And SubsequentPartitioning Of Product And Test Die”的美国专利6,429,029；以及题为“TestAssembly Including A Test Die For Testing A Semiconductor Product Die”的美国专利6,551,844。这些专利都描述了一种CAD系统，能够最初以一种统一的设计同时设计产品管芯(在待测晶片上)和测试管芯(用于探针卡空间变换器的基板布局)。然后，该设计方法将统一的设计分成测试管芯和产品管芯。然后，在单独的半导体晶片上制造产品管芯和测试管芯。通过随后将产品电路和测试电路划分成单独的管芯，就可以使产品管芯上的嵌入式测试电路被消除或达到最小。这往往会减小产品管芯的尺寸并减小制造该产品管芯的成本，同时在产品管芯内维持高度的产品电路测试覆盖率。然后，可以使用测试管芯来测试一个或多个晶片上的多个产品管芯。
根据本发明的一些实施方式，可以执行这些专利中所描述的相似的过程，以同时设计随后被单独制造的产品管芯和测试管芯。本发明简化了测试管芯的制造过程，因为根据本发明可以对FPGA进行编程从而提供测试管芯和测试管芯上所需的任何电路的路由。相应地，在与单板FPGA一起使用的实际测试管芯基板中，将需要有限的制造差异，从而实现大部分的设计差异。
C.可编程的测试信号的生成以及测试结果的解释
除了可编程的路由以外，根据本发明的一些实施方式，可以对探针卡18上的微控制器110或FPGA150进行编程以产生测试信号，和/或接收测试信号返回并且提供关于这些测试信号的解释。以探针卡18上的存储器中所存储的代码为形式，可以将编程提供给探针卡18。上述存储器可以是作为探针卡18上的微控制器110的一部分的单板存储器，或者作为单独的存储器芯片可被微控制器110访问到。用于产生测试矢量信号并解释测试数据的代码可以是由CAD合成工具产生的，这些工具模拟测试系统的操作。由CAD设计工具所产生的代码可以简单地被装入探针卡110上的存储器中。
III.老化测试器
图9示出了根据本发明的一些实施方式的测试系统设置，其中测试基本上减少到老化测试以便减少所需的测试电路部件。如图所示，个人计算机270和电源272(与上述ATE测试器4相反)将外部信号提供给探针卡18。此外，所示的探针卡18包括子卡100以便支撑与图6所示相似的探针卡18上的电路元件114。注意到，尽管显示出层叠的子卡100，但是在一些实施方式中，电路元件100可以被设置在探针卡18的主PCB 30上。
在使用图9的各部件的情况下，可利用本发明不同的实施方式提供的特征包括：(1)控制探针卡18上所包括的测试电路；(2)在测试闪存或非易失性存储器时每个晶片14上具有有限的测试通道焊点；以及(3)在期望只进行老化测试时不需要接收信号处理，从而允许个人计算机270和电源272与更少的电路(比更复杂的ATE测试器要少)一起使用以便提供电能并控制信号。图9的各部件允许对晶片14上的DUT进行老化，尽管可以预见该晶片可以至少被部分地切割成携带DUT的单独的管芯，或者完全被切割，并且这些管芯(在安装到封装或器件中之前)一起被固定在一种利用探测器10(作为上述图9的支撑和测试部件)进行测试的夹具中。也可以预见，除了老化测试以外，利用图9的配置，外加另外的引线和测试部件，可以执行更复杂的测试。图10示出了在图9的探针卡上可以包括的电路的实施方式，用于执行非易失性存储器的老化测试。如图所示，该电路包括微控制器202、存储器204、地址计数器206、开始环路计数寄存器208、环路计数器210、时钟212和缓冲器214。该系统受到微控制器202控制，微控制器202可以是各种可编程控制设备之一，其中包括微处理器、数字信号处理器、或序列发生器。存储器204存储多种编程状态以便于通过缓冲器214进行发送从而将不同的值编程到DUT的非易失性存储器中，并且随后擦除非易失性存储器以提供老化测试。从缓冲器214通过探针卡的通道向弹性接触件提供存储器204的输出，以便连接到晶片上的各个DUT的焊点。
为了提供编程状态的序列，微控制器202提供了控制信号以设置时钟212，然后，向开始环路地址寄存器208和环路计数器210提供控制信号以便开始从地址计数器206中流出地址序列。时钟212和环路计数器210通过与门211向地址计数器206提供信号，从而通过存储器204的存储器地址按顺序地进行计数。当存储器204的每一个位置被寻址时，微控制器202就提供合适的编程和擦除信号，它们被寻址到非易失性存储器阵列204的各个存储器单元。存储器204可以具有所存储的矢量或测试程序，用于控制如微控制器202所写入的编程和擦除操作。外部连接可以同样被提供给微控制器202，比如从图9所示的个人计算机270连接到微控制器202，从而提供用于改变存储器204的内容的测试矢量。在一些实施方式中，微控制器202通过接口将测试状态信息提供给外部用户接口上的显示器，比如图9所示的个人计算机270。
对于图10所示的实施方式，提供了输出缓冲器214，以便向每一个DUT提供信号，使得晶片上所有的DUT都可以被设置成并行的，而没有等待状态。在一些实施方式中，提供至少一个引脚来监控来自DUT的就绪/繁忙状态，从而暂时地停止某些编程操作。在老化测试只提供发送信号的情况下，如果在超时之后DUT处于繁忙状态，则测试将继续。此外，在没有读取状态的情况下，程序验证循环次数是不需要的。此外，尽管对于每个DUT只显示出8个控制输出是来自于每一个输出缓冲器214，但是该数目可以改变，从而示出了在具有串行输入的非易失性存储器(特别是闪存)上通常使用最小数目的控制引脚。对于闪存而言，通常只要求每个DUT有一个或两个电源输入，并且晶片上所有的DUT只需要单个接地连接线。图10的电路的操作被进一步简化，只具有初始化步骤以及向存储器204提供地址的环路。
尽管图10的各部件被配置成发送信号从而对非易失性存储器的存储单元进行编程和擦除，但是在一些实施方式中，可以包括一些部件以便接收或读取非易失性存储器的状态从而执行另外的测试。为了读取信号，可以使用另外的读取缓冲器，在输出缓冲器214被停用时这些读取缓冲器被启用，这些读取缓冲器的输出通过一些通道而连接到外部测试器或个人计算机。可以按同样的方式将测试信号从读取缓冲器引导至微控制器，微控制器处理这些信号并且将测试结果提供给外部用户显示器，比如图9所示的个人计算机显示器。
在其它实施方式中，图10的一个或多个部件可以被编程到探针卡上设置的现场可编程门阵列(FPGA)或其它可编程逻辑器件(PLD)中。作为FPGA的单板元件，可以包括微控制器202以及存储器204。此外，关于那些使用了图10未示出的部件的系统，比如用于从存储器中进行读取的系统，应该理解，另外的部件可以被编程到FPGA或其它PLD中。
根据本发明的一些实施方式，只进行老化测试的系统是特别针对闪存而配置的，并且在测试通道上提供了高电压和电流从而能够对非易失性闪存进行编程和擦除操作。对于那些使用大尺寸晶体管构成非易失性存储单元的非易失性闪存而言，在阵列中的DUT焊点之间，提供了较大的间距。在DUT焊点之间使用大间距的原因还在于，非易失性存储器通常使用串行接口连接。用于老化测试的大间距和有限的电路能够使本发明一些实施方式的测试系统在单次触地过程中测试晶片上所有的DUT。通过使用单个个人计算机，同样可以控制用于闪存老化测试的多个探针卡。
通过使用探针卡上的FPGA以及与FPGA相接的外部个人计算机(如图9-10所示)，测试功能被分配在用于上述有效操作的各部件之间。FPGA或本地卡控制器所执行的功能包括：测试序列控制；测试向量产生；测试结果的报告；以及探针卡上的各部件的功能的诊断自测。如果提供了接收能力，则FPGA或本地卡控制器可以通过断开电源或发送停用/未就绪信号，使不起作用的DUT停用。个人计算机所执行的测试功能可以包括：将测试特定DUT配置所需的诊断、测试序列和模式信息下载到探针卡上的FPGA或控制器；收集并报告来自FPGA或控制器的测试信息；以及提供与探针卡部件、探测器和电源相接的接口。在一些实施方式中，接触检测器被设置在探针卡的每一个弹性探针上，并且受个人计算机监控从而控制探测器的移动。
图11示出了具有FPGA 150的本发明实施方式，FPGA 150提供了结合图10所描述的各部件的功能，以便测试非易失性存储元件并且与测试控制器270和电源272相接。图11的电路还示出了在探针卡上的电源电路部件，用于将电源272的电能提供给DUT 124，从而能够使用在探针卡外部的有限的电源部件。在探针卡上直接包括电源控制部件和FPGA 150的情况下，可以从简单的电源272中提供电能，并且可以从简单的测试控制器270中提供控制，如图9所示，而非使用复杂的电源(比如在ATE测试器中那样)。
图11所示新增的电源控制电路用于接收来自简单的电源的电能，并且将电能分配给DUT 124，同时隔离发生故障的或短路的DUT以防止它们影响其它连接到公共电源单元272的正常器件。在图11中，为了隔离发生故障的电源，提供了调压器130，使它们与每一个DUT电能引脚串联。调压器130具有从电源272提供的电能并且将信号分配给多个DUT 124。通过检测因具有短路或相似故障的DUT而导致的电流浪涌，并且接下来切断或限制流向发生故障的DUT的电流，调压器130就将根据相同电压源而工作的发生故障的DUT与良好的DUT隔离开。尽管图11示出了调压器130，但是可以用具有相似的反馈从而能够隔离发生故障的DUT的开关或限流器来替换调压器130。
在图11中，除了使电源线与发生故障的DUT隔离以外，还可以提供电源控制以防止来自单个电源272的电能的减少。在所示的实施方式中，为了增大电能，可以在子卡100上设置DC/DC转换器134以提供额外的DUT电能。电源272可以具有可编程的电压输出，其具有固定的最大电流。许多DUT可以在比电源272所提供的电压要低的电压下工作。在这种情况下，测试系统控制器可以被编程到更高的电压，并且DC/DC转换器134可以向下调节到较低的电压和较高的电流，从而使电源272能够驱动更多的DUT。然后，通过调节器130，可以将控制信号提供给FPGA 150并且从FPGA 150中提供控制信号，以便控制电压输出。
为了容纳电源控制部件(比如DC/DC转换器134和调压器130)以及探针卡上所使用的其它发热元件、或在提供用于老化测试的热量时可能会过热的部件，探针卡上所包括的分立的部件可以被用于减小温度并且在子卡100或基部PCB 30上设置温度控制系统。温度控制系统可以包括温度传感器以及散热片、风扇、电冷却器、加热器、或其它用于将部件温度维持在期望的范围中的器件。
图11所示的FPGA 150可以将程序和擦除信号提供给DUT的焊点。在将FPGA 150安装在探针卡上之前，可以提供FPGA 150的编程或配置。在安装之后，通过使用连接到探针卡的测试系统控制器270，可以进一步执行FPGA 150的编程或配置。基于来自一个或多个DUT的响应，可以重新配置FPGA150，以促进DUT所必需的特定测试。可以通过软件对FPGA进行定制，以便测试特定的DUT设计。在一些实施方式中，从附接到探针卡的自动测试设备，对FPGA进行控制或编程，从而允许测试工程师在调试测试程序时实时地对探针卡进行重新编程。在其它实施方式中，响应于测试过程中所接收到的数据，可以在“工作”期间对FPGA进行重新编程。通过使用上述CAD软件，可以同样地对FPGA 150进行编程。
FPGA 150可以位于基部PCB 30上，而非在子卡100上，以减少子卡100和基部PCB30之间的路由线路和连接器的个数，尽管可以想像到子卡100之一上可以包括FPGA 150。所示的FPGA1 50提供了一种接口，能够与测试系统控制器270进行有效的通信，从而配置FPGA以适应不同的DUT配置并且将测试结果提供给外部个人计算机。
图11所示的部件可以位于可能需要的任何探针卡PCB上。电源可以位于与探针卡上的可编程控制器或其它IC相同的PCB上。此外，根据设计要求，FPGA 150可以被配置成充当电源，这样就不再需要其它单独的电能传递部件。
尽管本文所描述的实施方式都是用于测试存储器件(比如闪存、DRAM或SRAM)，但是可以预想到这些实施方式同样可以用于非存储器件的老化测试，比如微处理器单元(MPU)或可编程逻辑器件(PLD)。通过使用探针卡和用户接口(如图9所配置的那样)，可以将操作或指令的序列写入晶片上的DUT，比如MPU或PLD，以便进行老化测试。此外，在每个晶片上的DUT的数目有限的情况下，通过使用一般的用户接口或个人计算机而非更复杂的ATE测试器件，可以提供另外的信号以便读取存储单元状态。使用比读取和写入所必需的要少的引线和部件，就可以很容易地进行读取以及老化测试。这可能要求在DUT上实现一系列高速接口。
图12示出了本发明的其它实施方式，其中许多探针卡18可以一起连接在框架360中以形成单个探测器。图12示出了可以是矩形或任何其它形状而非图5所示圆形的探针卡。夹具360能够使探针卡18像带盒那样插入。如果被测晶片相对很小，则只需要单个探针卡18，但是如果较大的晶片被测试，则另外的探针卡也可以被插入框架360中以形成这样一种探测器，该探测器仍然能够在单次触地过程中测试该较大晶片上或接触区域中所有的DUT。如图12所示，框架360中所有的探针卡18都可以连接到单个个人计算机270，尽管若需要重要的处理则可以想见到多个计算机270或更复杂的ATE测试器。如图9中那样，图12所示探针卡18具有附加于其上的子卡100，用于支撑部件114，尽管根据设计要求可以取消这些子卡。根据本发明一些实施方式所制造的探针卡组件可以进一步被用于测试那些以从晶片中切割下来的DUT，这些DUT被重新组装成各个管芯或载体中的管芯位置，比如，Miller等人于2002年6月19日提交的题为“Test Method for Yielding a Known Good Die”的美国申请10/177/367中对此进行了描述。
图2或前面的图所示的本发明的一些实施方式的测试系统可以被进一步用于老化测试，其中包括易失性存储器的老化测试，其中可以使用测试系统执行存储单元的编程和擦除的许多次循环。在老化测试之后，可以执行其它测试以使包含故障存储单元的多行存储单元断开连接，然后，再将晶片切割成单独的芯片。作为另一个备选方案，没有通过老化测试之后的其它测试的DUT可以在切割晶片之后被丢弃，从而避免了对发生故障的DUT管芯进行封装的成本。
尽管上文描述了本发明的特定实施方式，但是这仅是向本领域技术人员展示如何实施和利用这些实施方式。例如，尽管各个特征在本文中是单独描述的，但是本发明的各实施方式可以按测试要求单独使用或组合使用。许多其它修改将落在本发明的范围中，其范围由权利要求书限定。

Claims (27)

1.一种对测试系统进行编程以执行集成电路(IC)测试的方法，所述方法包括：
向探针卡上的存储器提供代码，所述探针卡包括多个探针，所述代码可以被探针卡上的可编程控制器读取，以便控制从测试系统控制器的通道通过探针向IC提供测试信号的过程，
其中测试系统控制器的通道与多个探针之间的互连关系是可以通过代码进行配置的。
2.如权利要求1所述的方法，其特征在于，
所述可编程控制器包括现场可编程门阵列(FPGA)，并且所述代码是可读的以便配置FPGA从而将来自测试系统控制器的各个通道的信号选择性地路由到探针卡上不同的探针。
3.如权利要求2所述的方法，其特征在于，
所述FPGA将来自各个通道的信号选择性地路由到由IC所形成的不同的待测器件(DUT)。
4.如权利要求1所述的方法，其特征在于，
所述代码可以被可编程控制器读取以启动可编程控制器从而产生测试信号并且将这些测试信号从探针卡施加到IC。
5.如权利要求1所述的方法，其特征在于，
所述代码还可以被可编程控制器读取以启动可编程控制器从而处理由探针卡从IC处接收到的测试信号结果并且将经处理的结果从探针卡提供给用户界面。
6.如权利要求5所述的方法，其特征在于，
所述可编程控制器包括下列之中的至少一种：现场可编程门阵列(FPGA)，数字信号处理器(DSP)，以及微处理器。
7.如权利要求1所述的方法，其特征在于，
所述可编程控制器被设置在附接到探针卡的主PCB上的子卡上，所述可编程控制器以串行方式提供从子卡到主PCB的测试信号，
所述方法还包括：
在主PCB上将从可编程控制器处接收到的测试信号从串行转换成并行；以及
将测试信号分配到探针。
8.如权利要求1所述的方法，其特征在于，
代码是从计算机辅助设计(CAD)系统中获得的。
9.如权利要求8所述的方法，其特征在于，
探针和IC之间的互连是可以基于CAD进行配置的。
10.如权利要求1所述的方法，其特征在于，
所述代码包括用于设计测试系统控制器的通道与探针卡的探针之间的互连的计算机可读介质，
所述方法还包括：
(a)提供一种结构部件单元的单元库，这种单元库包括用于待测IC的IC部件以及可被包括在探针卡中的部件，这种单元库还包括用于结构部件单元的结构模型和行为模型，结构模型用于描述相应的结构部件单元的布局；以及
(b)提供具有互连部件单元的单元库，每一个互连部件单元用于在至少一个结构部件单元和至少另一个结构部件单元之间形成信号路径，其中每一个互连部件单元包括用于其相应的互连系统部件的结构模型和行为模型。
11.如权利要求10所述的方法，还包括如下步骤：
(c)选择将要被包括在待测IC和探针卡中的结构部件单元，并且选择互连部件单元；
(d)基于在步骤(c)中所选择的互连部件单元和结构部件单元中的至少一个之中所包括的行为模型，创建所述待测IC和所述探针卡的行为模型；以及
(e)使用在步骤(d)中所创建的行为模型，来模拟在探针卡和待测IC之间进行通信时所述待测IC和所述探针卡的行为。
12.如权利要求11所述的方法，还包括如下步骤：
(f)基于探针卡上的可编程部件以及在步骤(c)中所选择的互连部件单元，来产生探针卡结构模型，以及
(g)根据所述探针卡结构模型，来制造探针卡。
13.如权利要求11所述的方法，其特征在于，
步骤(c)包括确定探针卡上的FPGA的配置以便选择性地引导在探针卡和待测IC之间的信号，
所述方法还包括：
(f)基于步骤(c)中所确定的配置，对探针卡上的FPGA进行编程。
14.如权利要求11所述的方法，还包括如下步骤：
(f)基于步骤(d)的行为模型，对探针卡上的可编程控制器进行编程以便产生测试信号从而将测试信号从探针卡提供到待测IC。
15.如权利要求14所述的方法，还包括如下步骤：
(h)对探针卡上的可编程控制器进行编程以便基于从待测IC处接收到的信号来确定测试结果，所述编程是基于步骤(d)的行为模型。
16.如权利要求3所述的方法，其特征在于，
所述探针卡的可编程控制器被配置成发送程序和擦除电压以便提供用于对构成待测器件(DUT)的IC进行老化的信号，所述DUT包括存储器。
17.如权利要求16所述的方法，其特征在于，
所述探针卡被配置成只发送用于进行老化的信号。
18.如权利要求16所述的方法，其特征在于，
串行测试信号被提供给每一个DUT的至少一个串行端口。
19.如权利要求16所述的方法，其特征在于，
所述DUT包括下列之中的至少一种：DRAM，SRAM，SDRAM，MPU以及闪存。
20.如权利要求16所述的方法，其特征在于，
探针卡上的可编程控制器包括下列电路：
存储器，用于存储程序和擦除电压控制信号以便提供给DUT从而执行老化测试；
地址计数器，该地址计数器连接到存储器以便向存储器提供地址的序列，使得存储器向DUT提供控制数值的序列从而执行老化测试；
微控制器，用于将数据存储到存储器中并且提供信号以控制地址计数器从而使它能够向存储器发送地址的序列；以及
输出缓冲器，这些输出缓冲器被连接在探针卡上的存储器和通道之间，每一个输出缓冲器提供用于一个DUT的控制信号。
21.如权利要求16所述的方法，其特征在于，
所述可编程控制器包括现场可编程门阵列(FPGA)，所述方法还包括在老化期间对FPGA进行部分地重新编程。
22.一种用于执行集成电路(IC)的测试的方法，所述方法包括：
在IC的测试期间，对探针卡上的现场可编程门阵列(FPGA)进行部分地重新配置，所述探针卡包括多个探针，所述FPGA被重新配置以便控制在测试期间从测试系统控制器的各个通道到不同的探针再到IC的测试信号提供过程。
23.一种探针卡系统，包括：
探针卡，包括：
用于支撑探针的基板；
可编程控制器，用于控制从测试系统控制器的通道通过探针向待测器件(DUT)提供测试信号的过程；和
存储器，用于存储代码以配置可编程控制器；以及
计算机辅助设计(CAD)系统，用于确定一种对存储器进行编程的设计，以便如DUT的设计所确定的那样将信号从各个测试通道选择性地路由到不同的DUT。
24.如权利要求23所述的探针卡系统，其特征在于，
所述可编程控制器包括现场可编程门阵列(FPGA)。
25.如权利要求23所述的探针卡系统，其特征在于，
所述CAD系统还确定DUT的布局，并且基于为DUT确定的布局来选择信号的路由。
26.如权利要求25所述的探针卡系统，其特征在于，
所述CAD系统还提供一种电路元件的设计以便基于为DUT确定的布局来编程到所述可编程控制器中。
27.一种用权利要求23所述的探针卡系统对其进行测试的DUT。
CNA2007800218368A 2006-06-13 2007-05-25 专用探针卡测试系统的设计方法 Pending CN101501512A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/452,784 US8581610B2 (en) 2004-04-21 2006-06-13 Method of designing an application specific probe card test system
US11/452,784 2006-06-13

Publications (1)

Publication Number Publication Date
CN101501512A true CN101501512A (zh) 2009-08-05

Family

ID=38832623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800218368A Pending CN101501512A (zh) 2006-06-13 2007-05-25 专用探针卡测试系统的设计方法

Country Status (7)

Country Link
US (1) US8581610B2 (zh)
EP (1) EP2032998A4 (zh)
JP (1) JP5180199B2 (zh)
KR (1) KR20090028569A (zh)
CN (1) CN101501512A (zh)
TW (1) TWI497510B (zh)
WO (1) WO2007146583A2 (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169846A (zh) * 2011-01-27 2011-08-31 北京确安科技股份有限公司 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN102628923A (zh) * 2012-03-19 2012-08-08 硅谷数模半导体（北京）有限公司 模拟电路测试装置
CN102818923A (zh) * 2012-08-29 2012-12-12 上海宏力半导体制造有限公司 芯片内部电源输出电压测量系统及方法
CN103064006A (zh) * 2012-12-26 2013-04-24 中国科学院微电子研究所 集成电路的测试装置
CN104238549A (zh) * 2014-09-13 2014-12-24 国家电网公司 开闭所监控设备检测设备
CN104465436A (zh) * 2013-09-17 2015-03-25 东京毅力科创株式会社 衬底检查装置
CN104487852A (zh) * 2012-08-27 2015-04-01 爱德万测试公司 使用智能电流感测开关来保护探针的系统和方法
CN105319526A (zh) * 2009-09-30 2016-02-10 特克特朗尼克公司 减小被测设备的探针负载的信号采集系统
CN108008276A (zh) * 2017-11-29 2018-05-08 湖北航天技术研究院计量测试技术研究所 多路晶体管阵列测试辅助装置
CN109073706A (zh) * 2016-03-28 2018-12-21 东京毅力科创株式会社 基片检测装置
CN109375017A (zh) * 2018-11-01 2019-02-22 上海赛飞航空线缆制造有限公司 一种柔性电缆测试试验台
CN109782035A (zh) * 2017-11-13 2019-05-21 和硕联合科技股份有限公司 具有供电保护装置的检测治具
CN110136770A (zh) * 2019-05-31 2019-08-16 济南德欧雅安全技术有限公司 一种在应用程序中测试内存组件的测试夹具及测试方法
CN110504000A (zh) * 2019-08-26 2019-11-26 上海华力集成电路制造有限公司 晶圆级测试用测试机识别探针卡信息的方法
CN110720044A (zh) * 2017-06-02 2020-01-21 精炼金属股份有限公司 用于对构件进行电性触碰接触的接触模块和接触系统
WO2020135258A1 (zh) * 2018-12-29 2020-07-02 杭州广立微电子有限公司 一种能提高电阻测量精度的可寻址测试芯片及其测试系统
CN111443321A (zh) * 2020-03-13 2020-07-24 上海泽丰半导体科技有限公司 一种高速探针卡测试方法及测试系统
CN112236684A (zh) * 2018-06-08 2021-01-15 泰瑞达公司 具有分布式资源的测试系统
CN112513655A (zh) * 2018-08-20 2021-03-16 泰瑞达公司 基于载体的测试系统
CN112595955A (zh) * 2020-11-26 2021-04-02 中国计量大学 一种量子芯片检测治具及检测系统
CN112782555A (zh) * 2020-12-09 2021-05-11 中国电子科技集团公司第十一研究所 用于数字化红外探测器读出电路晶圆测试的电路板及装置
CN114325320A (zh) * 2021-12-27 2022-04-12 展讯通信（上海）有限公司 信号发生装置、芯片的可靠性测试系统
CN114823402A (zh) * 2022-03-03 2022-07-29 前海晶云(深圳)存储技术有限公司 半导体芯片测试方法、测试系统、计算机可读存储介质
CN114944187A (zh) * 2022-06-20 2022-08-26 西安微电子技术研究所 一种面向tsv重构堆叠存储器的老化测试系统

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579269B2 (en) 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements
US6525555B1 (en) 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7360130B2 (en) * 2004-05-24 2008-04-15 Jed Margolin Memory with integrated programmable controller
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
US20070218571A1 (en) * 2006-03-17 2007-09-20 Impinj, Inc. Disabling poorly testing RFID ICs
DE602006019069D1 (de) * 2006-05-18 2011-02-03 Dialog Semiconductor Gmbh Testvorrichtung für Speicher
US7649366B2 (en) 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
CN101680914A (zh) * 2007-04-03 2010-03-24 斯卡尼梅特里科斯有限公司 使用有源探针集成电路的电子电路的测试
US8362481B2 (en) 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
CN101730918B (zh) 2007-05-08 2013-03-27 斯卡尼梅特里科斯有限公司 超高速信号传送/接收
TW200846682A (en) * 2007-05-25 2008-12-01 King Yuan Electronics Co Ltd A probe card assembly with ZIF connectors, method of assembling, wafer testing system and wafer testing method introduced by the same
TW200846688A (en) * 2007-05-25 2008-12-01 King Yuan Electronics Co Ltd A testboard with ZIF connectors, method of assembling, integrated circuit testing system and testing method introduced by the same
US7768840B1 (en) * 2007-08-29 2010-08-03 Virage Logic Corporation Memory modeling using an intermediate level structural description
US7888955B2 (en) * 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources
US7977959B2 (en) 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
US8531202B2 (en) * 2007-10-11 2013-09-10 Veraconnex, Llc Probe card test apparatus and method
DE102007062974B4 (de) * 2007-12-21 2010-04-08 Phoenix Contact Gmbh & Co. Kg Signalverarbeitungsvorrichtung
TW200928654A (en) * 2007-12-31 2009-07-01 Powerchip Semiconductor Corp Voltage adjusting circuits
US7893701B2 (en) * 2008-05-05 2011-02-22 Formfactor, Inc. Method and apparatus for enhanced probe card architecture
KR100984682B1 (ko) * 2008-11-13 2010-10-04 엠텍비젼 주식회사 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법
TWM358407U (en) * 2008-12-31 2009-06-01 Princeton Technology Corp Semiconductor device test system of network monitoring
KR101313531B1 (ko) * 2009-02-27 2013-10-02 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
TWI386649B (zh) * 2009-03-18 2013-02-21 Mjc Probe Inc 探針卡
US7969175B2 (en) * 2009-05-07 2011-06-28 Aehr Test Systems Separate test electronics and blower modules in an apparatus for testing an integrated circuit
KR101090297B1 (ko) * 2009-06-12 2011-12-07 (주)브이알인사이트 반도체 검증용 적층형 ｆｐｇａ 보드
US8400176B2 (en) * 2009-08-18 2013-03-19 Formfactor, Inc. Wafer level contactor
US8127187B2 (en) * 2009-09-30 2012-02-28 Integrated Device Technology, Inc. Method and apparatus of ATE IC scan test using FPGA-based system
US8791711B2 (en) * 2009-10-21 2014-07-29 Stmicroelectronics S.R.L. Testing of electronic devices through capacitive interface
US8902016B2 (en) * 2009-10-21 2014-12-02 Stmicroelectronics S.R.L. Signal transmission through LC resonant circuits
KR101550870B1 (ko) * 2009-12-02 2015-09-07 삼성전자주식회사 프로브 카드를 구비한 테스트 장치 및 이를 이용한 테스트 방법
IT1398937B1 (it) * 2010-02-17 2013-03-28 St Microelectronics Srl Metodo per eseguire un testing elettrico di dispositivi elettronici
WO2012031362A1 (en) * 2010-09-07 2012-03-15 Corporation De L ' Ecole Polytechnique De Montreal Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributed-sensors and electrical signal propagation
ITMI20102434A1 (it) * 2010-12-28 2012-06-29 Technoprobe Spa Testa di misura per un'apparecchiatura di test di dispositivi elettronici
ITMI20102433A1 (it) * 2010-12-28 2012-06-29 Technoprobe Spa Sistema di interconnessione per un'apparecchiatura di test di dispositivi elettronici
JP2014515095A (ja) * 2011-03-16 2014-06-26 フォームファクター， インコーポレイテッド 無線プローブカード検証システム及び方法
US9470759B2 (en) * 2011-10-28 2016-10-18 Teradyne, Inc. Test instrument having a configurable interface
US9759772B2 (en) * 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
TWI452313B (zh) * 2012-11-29 2014-09-11 Univ Shu Te 基於ｆｐｇａ之嵌入式電路板檢測系統
TWI489113B (zh) * 2013-07-15 2015-06-21 Mpi Corp A probe card that switches the signal path
US9286181B2 (en) * 2013-07-31 2016-03-15 Globalfoundries Inc. Apparatus for capturing results of memory testing
JP2015081885A (ja) * 2013-10-24 2015-04-27 ソニー株式会社 半導体集積回路
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
US9122833B2 (en) * 2013-11-21 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing fin field effect transistor (FinFET)-based circuit and system for implementing the same
JP6393590B2 (ja) 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
JP6444723B2 (ja) 2014-01-09 2018-12-26 株式会社半導体エネルギー研究所 装置
US9379713B2 (en) 2014-01-17 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Data processing device and driving method thereof
JP2015165226A (ja) 2014-02-07 2015-09-17 株式会社半導体エネルギー研究所 装置
JP6545970B2 (ja) 2014-02-07 2019-07-17 株式会社半導体エネルギー研究所 装置
KR102179245B1 (ko) * 2014-03-19 2020-11-16 주식회사 아도반테스토 검사용 웨이퍼 및 시험 시스템
TWI569028B (zh) * 2014-05-02 2017-02-01 塞拉有限公司 除錯系統
US10126791B2 (en) * 2014-11-04 2018-11-13 Progranalog Corp. Configurable power management integrated circuit
KR102324800B1 (ko) * 2014-11-11 2021-11-11 삼성전자주식회사 충전가능 파워 모듈 및 이를 포함하는 테스트 시스템
CN104795110B (zh) * 2015-04-17 2017-10-20 深圳市江波龙电子有限公司 一种存储模块的测试装置
US9865360B2 (en) * 2015-10-22 2018-01-09 Sandisk Technologies Llc Burn-in memory testing
US10788534B2 (en) * 2015-12-18 2020-09-29 Zurich Instruments Ag Device for dynamic signal generation and analysis
US10235485B1 (en) * 2016-09-27 2019-03-19 Altera Corporation Partial reconfiguration debugging using hybrid models
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
US10241146B2 (en) * 2017-05-01 2019-03-26 Advantest Corporation Test system and method
CN107589368A (zh) * 2017-08-24 2018-01-16 成都天奥技术发展有限公司 Epc3c120f484型fpga配置/测试/调试适配器
US11520388B2 (en) * 2017-12-27 2022-12-06 Intel Corporation Systems and methods for integrating power and thermal management in an integrated circuit
US10761138B2 (en) * 2018-09-18 2020-09-01 Advantest Corporation Low cost built-in-self-test centric testing
CN111239614A (zh) * 2018-11-29 2020-06-05 深圳市泰斯电子有限公司 一种用于管理测试对象在交互界面上实现对象分配的方法
US10679723B1 (en) * 2018-12-06 2020-06-09 Pdf Solutions, Inc. Direct memory characterization using periphery transistors
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
TWI704361B (zh) * 2019-08-01 2020-09-11 正崴精密工業股份有限公司 自動化電路板測試系統及其方法
CN111552599B (zh) * 2020-04-26 2024-04-09 武汉精测电子集团股份有限公司 一种分布式进程处理系统、半导体老化测试方法及系统、分布式系统
US11215663B2 (en) * 2020-04-28 2022-01-04 Reedholm Systems Corporation Systems and methods for parametric testing
KR102326670B1 (ko) * 2020-07-14 2021-11-16 주식회사 엑시콘 진단 디바이스가 구비된 반도체 디바이스 테스트 장치
US11449657B2 (en) * 2020-12-16 2022-09-20 Nxp Usa, Inc. Integrated input/output pad and analog multiplexer architecture
TWI776476B (zh) * 2021-04-20 2022-09-01 旺矽科技股份有限公司 探針卡及其檢測裝置
CN113326168B (zh) * 2021-05-19 2022-06-28 杭州加速科技有限公司 用于芯片测试的引脚映射方法
US20220397601A1 (en) * 2021-06-11 2022-12-15 Nanya Technology Corporation Test system and test method to a wafer
TWI755342B (zh) * 2021-07-16 2022-02-11 陽榮科技股份有限公司 用於檢測記憶體控制器的檢測裝置
JPWO2023008227A1 (zh) * 2021-07-28 2023-02-02
KR102609902B1 (ko) 2021-09-14 2023-12-05 테크위드유 주식회사 실장 면적을 효율적으로 활용 가능한 테스트 회로
DE102022109878B3 (de) 2022-04-25 2023-08-10 Infineon Technologies Ag Begrenzungsschaltung mit gesteuerten parallelen Gleichstrom-Gleichstrom-Wandlern
TWI837980B (zh) * 2022-12-01 2024-04-01 英業達股份有限公司 具擴展性的傳輸線檢測系統及其方法
FR3154502A1 (fr) 2023-10-19 2025-04-25 Idemiafrance Dispositif pour tester une pluralité de circuits intégrés sur une galette en semi-conducteur
CN119395514B (zh) * 2024-12-31 2025-05-30 上海泽丰半导体科技有限公司 一种检测系统和检测方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3848188A (en) * 1973-09-10 1974-11-12 Probe Rite Inc Multiplexer control system for a multi-array test probe assembly
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US5363038A (en) 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card
KR970010656B1 (ko) 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
JPH0763788A (ja) 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
US6624648B2 (en) 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6727580B1 (en) 1993-11-16 2004-04-27 Formfactor, Inc. Microelectronic spring contact elements
US6064213A (en) 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6184053B1 (en) 1993-11-16 2001-02-06 Formfactor, Inc. Method of making microelectronic spring contact elements
US7579269B2 (en) 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements
US7064566B2 (en) 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6525555B1 (en) 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
JP3443947B2 (ja) 1994-07-22 2003-09-08 株式会社デンソー バーンイン専用ウェハおよびそれを用いたバーンイン方法
JP2725615B2 (ja) 1994-10-31 1998-03-11 日本電気株式会社 集積回路試験装置
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
US6551844B1 (en) 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US6429029B1 (en) 1997-01-15 2002-08-06 Formfactor, Inc. Concurrent design and subsequent partitioning of product and test die
US6255555B1 (en) * 1997-04-17 2001-07-03 Japan Science And Technology Corporation Transgenic mouse expressing human fusin and human CD4
JP3188876B2 (ja) 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP4124867B2 (ja) * 1998-07-14 2008-07-23 松下電器産業株式会社 変換装置
US6539531B2 (en) 1999-02-25 2003-03-25 Formfactor, Inc. Method of designing, fabricating, testing and interconnecting an IC to external circuit nodes
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
US6400173B1 (en) 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US6434503B1 (en) * 1999-12-30 2002-08-13 Infineon Technologies Richmond, Lp Automated creation of specific test programs from complex test programs
US7173444B2 (en) * 2000-04-04 2007-02-06 Ali Pourkeramati Structure and method for parallel testing of dies on a semiconductor wafer
US6701474B2 (en) * 2000-06-28 2004-03-02 Cadence Design Systems, Inc. System and method for testing integrated circuits
EP1473573B1 (en) * 2000-06-28 2007-04-18 Cadence Design Systems, Inc. Intelligent test adapter
US6603323B1 (en) 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
US6526557B1 (en) * 2000-07-25 2003-02-25 Xilinx, Inc. Architecture and method for partially reconfiguring an FPGA
US6927591B2 (en) * 2000-09-22 2005-08-09 Mccord Don Method and system for wafer and device level testing of an integrated circuit
US6791344B2 (en) * 2000-12-28 2004-09-14 International Business Machines Corporation System for and method of testing a microelectronic device using a dual probe technique
US6856150B2 (en) 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
US20030115517A1 (en) * 2001-12-18 2003-06-19 Rutten Ivo Wilhelmus Johaooes Marie Microprocessor-based probe for integrated circuit testing
US6810514B1 (en) * 2002-07-03 2004-10-26 Xilinx, Inc. Controller arrangement for partial reconfiguration of a programmable logic device
US6747473B2 (en) * 2002-09-23 2004-06-08 Lsi Logic Corporation Device under interface card with on-board testing
US6907595B2 (en) * 2002-12-13 2005-06-14 Xilinx, Inc. Partial reconfiguration of a programmable logic device using an on-chip processor
US7272806B2 (en) * 2003-02-19 2007-09-18 Hewlett-Packard Development Company, L.P. System and method for evaluating power and ground vias in a package design
US7307433B2 (en) 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7071724B2 (en) * 2004-06-25 2006-07-04 Infineon Technologies Ag Wafer probecard interface
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105319526A (zh) * 2009-09-30 2016-02-10 特克特朗尼克公司 减小被测设备的探针负载的信号采集系统
CN105319526B (zh) * 2009-09-30 2018-06-22 特克特朗尼克公司 减小被测设备的探针负载的信号采集系统
CN102169846A (zh) * 2011-01-27 2011-08-31 北京确安科技股份有限公司 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN102628923A (zh) * 2012-03-19 2012-08-08 硅谷数模半导体（北京）有限公司 模拟电路测试装置
CN102628923B (zh) * 2012-03-19 2015-04-08 硅谷数模半导体（北京）有限公司 模拟电路测试装置
CN104487852A (zh) * 2012-08-27 2015-04-01 爱德万测试公司 使用智能电流感测开关来保护探针的系统和方法
CN102818923A (zh) * 2012-08-29 2012-12-12 上海宏力半导体制造有限公司 芯片内部电源输出电压测量系统及方法
CN103064006A (zh) * 2012-12-26 2013-04-24 中国科学院微电子研究所 集成电路的测试装置
TWI641852B (zh) * 2013-09-17 2018-11-21 日商東京威力科創股份有限公司 Substrate inspection device
CN104465436A (zh) * 2013-09-17 2015-03-25 东京毅力科创株式会社 衬底检查装置
CN104465436B (zh) * 2013-09-17 2018-01-16 东京毅力科创株式会社 衬底检查装置
CN104238549A (zh) * 2014-09-13 2014-12-24 国家电网公司 开闭所监控设备检测设备
CN109073706B (zh) * 2016-03-28 2021-07-23 东京毅力科创株式会社 基片检测装置
CN109073706A (zh) * 2016-03-28 2018-12-21 东京毅力科创株式会社 基片检测装置
CN110720044A (zh) * 2017-06-02 2020-01-21 精炼金属股份有限公司 用于对构件进行电性触碰接触的接触模块和接触系统
CN109782035B (zh) * 2017-11-13 2021-04-30 和硕联合科技股份有限公司 具有供电保护装置的检测治具
CN109782035A (zh) * 2017-11-13 2019-05-21 和硕联合科技股份有限公司 具有供电保护装置的检测治具
CN108008276B (zh) * 2017-11-29 2024-01-26 湖北航天技术研究院计量测试技术研究所 多路晶体管阵列测试辅助装置
CN108008276A (zh) * 2017-11-29 2018-05-08 湖北航天技术研究院计量测试技术研究所 多路晶体管阵列测试辅助装置
CN112236684A (zh) * 2018-06-08 2021-01-15 泰瑞达公司 具有分布式资源的测试系统
CN112513655A (zh) * 2018-08-20 2021-03-16 泰瑞达公司 基于载体的测试系统
CN109375017A (zh) * 2018-11-01 2019-02-22 上海赛飞航空线缆制造有限公司 一种柔性电缆测试试验台
CN109375017B (zh) * 2018-11-01 2021-10-22 上海赛飞航空线缆制造有限公司 一种柔性电缆测试试验台
WO2020135258A1 (zh) * 2018-12-29 2020-07-02 杭州广立微电子有限公司 一种能提高电阻测量精度的可寻址测试芯片及其测试系统
CN110136770A (zh) * 2019-05-31 2019-08-16 济南德欧雅安全技术有限公司 一种在应用程序中测试内存组件的测试夹具及测试方法
CN110136770B (zh) * 2019-05-31 2020-09-22 济南德欧雅安全技术有限公司 一种在应用程序中测试内存组件的测试夹具及测试方法
CN110504000A (zh) * 2019-08-26 2019-11-26 上海华力集成电路制造有限公司 晶圆级测试用测试机识别探针卡信息的方法
CN111443321A (zh) * 2020-03-13 2020-07-24 上海泽丰半导体科技有限公司 一种高速探针卡测试方法及测试系统
CN112595955A (zh) * 2020-11-26 2021-04-02 中国计量大学 一种量子芯片检测治具及检测系统
CN112782555A (zh) * 2020-12-09 2021-05-11 中国电子科技集团公司第十一研究所 用于数字化红外探测器读出电路晶圆测试的电路板及装置
CN114325320A (zh) * 2021-12-27 2022-04-12 展讯通信（上海）有限公司 信号发生装置、芯片的可靠性测试系统
CN114325320B (zh) * 2021-12-27 2024-06-07 展讯通信（上海）有限公司 信号发生装置、芯片的可靠性测试系统
CN114823402A (zh) * 2022-03-03 2022-07-29 前海晶云(深圳)存储技术有限公司 半导体芯片测试方法、测试系统、计算机可读存储介质
CN114944187A (zh) * 2022-06-20 2022-08-26 西安微电子技术研究所 一种面向tsv重构堆叠存储器的老化测试系统

Also Published As

Publication number Publication date
JP2009540612A (ja) 2009-11-19
TWI497510B (zh) 2015-08-21
WO2007146583A2 (en) 2007-12-21
US20060273809A1 (en) 2006-12-07
JP5180199B2 (ja) 2013-04-10
EP2032998A2 (en) 2009-03-11
WO2007146583A3 (en) 2009-02-26
EP2032998A4 (en) 2013-09-11
TW200807427A (en) 2008-02-01
KR20090028569A (ko) 2009-03-18
US8581610B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN101501512A (zh) 专用探针卡测试系统的设计方法
CN1947022B (zh) 智能探针卡架构
TWI407120B (zh) 路由探針卡上信號的可程式裝置
US6400173B1 (en) Test system and manufacturing of semiconductor device
US7557596B2 (en) Test assembly including a test die for testing a semiconductor product die
US6429029B1 (en) Concurrent design and subsequent partitioning of product and test die
US7408372B2 (en) Method and apparatus for measuring device mismatches
US5717699A (en) Method and apparatus for accessing internal integrated circuit signals
US7512915B2 (en) Embedded test circuit for testing integrated circuits at the die level
US10082535B2 (en) Programmable test structure for characterization of integrated circuit fabrication processes
KR100554324B1 (ko) 반도체 제품 다이 테스트용 테스트 다이를 포함하는테스트 장치 및 반도체 제품 다이 테스트 방법
JP2001210685A5 (zh)
CN108351378A (zh) 测试多个裸片的系统及方法
Cunha et al. Validation by measurements of an IC modeling approach for SiP applications
Niggemeyer et al. Use of a field programmable gate array for education in manufacturing test and automatic test equipment
Ho DESIGN GUIDELINES FOR THE FABRICATION AND TESTING OF HIGH SPEED INTERGRATED CIRCUITS
Patel Analog Io Test-Chip Validation (PRE & Post–Silicon Validation)
Kondrat Managing test complexity through a comprehensive design-to-test strategy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090805