CN101453216B - D/a转换器 - Google Patents
D/a转换器 Download PDFInfo
- Publication number
- CN101453216B CN101453216B CN2008101761841A CN200810176184A CN101453216B CN 101453216 B CN101453216 B CN 101453216B CN 2008101761841 A CN2008101761841 A CN 2008101761841A CN 200810176184 A CN200810176184 A CN 200810176184A CN 101453216 B CN101453216 B CN 101453216B
- Authority
- CN
- China
- Prior art keywords
- converter
- control signal
- signal input
- switch
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000032683 aging Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/108—Converters having special provisions for facilitating access for testing purposes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种的D/A转换器，在用于晶片电平老化试验中、用在半导体工艺中可以形成的电阻元件和开关构成输出负载电阻，并内置于D/A转换器中，用控制信号切换上述开关来控制上述电阻元件的使用、不使用。现有的D/A转换器的构成是：为了让使用条件具有通用性而从LSI外部连接输出负载用电阻器、电流值设定用电阻器，进而输入电流值设定用基准电压。当在晶片状态下实施老化试验(晶片电平老化试验)时，由于半导体晶片上的焊盘间隔狭窄等的制约，往往不能在晶片上确保电阻和连接配线的空间，导致D/A转换器的晶片电平老化试验的实施困难。而根据本发明的D/A转换器，不用从外部连接老化试验用的电阻元件等就可以进行晶片电平老化。
Description
本申请是申请号为“200410049065.1”，申请日为“2004年6月11日”，发明名称为“D/A转换器”申请的分案申请。
技术领域
本发明涉及把数字信号变换为模拟信号的D/A转换器，特别涉及可以进行在D/A转换器的晶片状态下的老化(burn in)试验的技术。
背景技术
近年来，为了发挥廉价的CMOS的优点，而盛行制造在1块芯片上混装数字电路和模拟电路的系统LSI。
在这种LSI中，在与LSI外部的接口单元(部分)上，甚至可以说是必须使用把模拟信号变换为数字信号的A/D转换器和把数字信号变换为模拟信号的D/A转换器。
特别是在影象用途和通信用途的LSI中，可以高速动作的电流输出型的D/A转换器是必不可少的。一般来说，该电流输出型的D/A转换器其构成是在使用条件上具有通用性。
具体地说，其构成是如可以和LSI实用条件一致地设定模拟输出电流和输出电压那样，从LSI外部连接输出负载用电阻器、电流值设定用电阻器，进而输入电流值设定用基准电压。
而且，为了隔离电流输出型的D/A转换器的初始不良，而在把经过扩散工序完成的晶片组装到封装中的状态下，实施老化试验(又称为封装老化)。
图6是现有电流输出型的D/A转换器100的电路图。而且，在此展示把3位的数字信号变换为模拟信号的情况。
在图6中，现有电流输出型的D/A转换器100由以下部分构成：基准电压输入端子VREF、基准电阻连接端子IREF；数字输入端子IN1～IN3；作为电压发生电路的偏置电路101；译码器102；电流源晶体管IS1～IS7；差动开关SW1～SW7；模拟输出端子OUT。
基准电压输入端子VREF是用于从被设置在外部的电压源103向偏置电路101给予基准电压的基准电压输入端子，另外，基准电阻连接端子IREF是用于连接偏置电路101和外部电阻104的连接端子。
偏置电路101是电压发生电路，是发生输入到基准电压输入端子VREF的来自电压源103的电压，和与连接在基准电阻连接端子IREF上的外部电阻104相应的偏置电压Vb的电路。
译码器102译码输入到数字输入端子IN1～IN3的3位数字信号，输出到差动开关控制信号D1～D7。
电源晶体管IS1～IS7是输出来自被施加在电流源晶体管IS1～IS7的栅极端子上的偏置电路101的与偏置电压Vb对应的电流的晶体管。
差动开关SW1～SW7是根据从译码器102输出的差动开关控制信号D1～D7进行切换的开关，把从电流源晶体管IS1～IS7输出的电流输出到模拟输出端子OUT或者接地电源VSS。
模拟输出端子OUT是输出与数字输入信号相应的模拟电流的端子。
而后，在封装老化这样构成的D/A转换器时，对基准电压输入端子VREF从外部电压源103输入规定的输出电压，在基准电阻连接端子IREF上连接具有规定电阻值的外部电阻102后，需要在模拟输出端子OUT上连接具有进行电流-电压变换的规定电阻值的输出负载电阻105。
即，在对现有D/A转换器的封装老化中，至少需要进行在电流输出型的D/A转换器的动作中所需要的输出负载用的外接电阻的连接，电流值设定用的外接电阻的连接，以及电流值设定用基准电压的外部施加。
但是，在这种封装老化中，因为在封装组装后需要进行老化试验，所以在作为初始不良需要隔离前需要作为封装组装，存在产生多余的成本、高价的封装消耗等的问题。
因而，为了降低成本，最近实施了在晶片状态下的老化试验(以下称为晶片电平老化)。该晶片电平老化，和封装老化不同，是通过在半导体芯片上的焊盘上直接连接电阻器和配线，在晶片状态下进行老化试验。
另外，作为晶片电平老化的另一实施例，是特开平6-5677号公报(以下，称为专利文献1)所示。如被展开在专利文献1的图2中那样，代替从晶片外部连接外接电阻等，采用在半导体晶片内的半导体芯片的周围形成电阻等的无源元件，电气连接该已形成的电阻等的无源元件和输入输出焊盘的方法。
专利文献1—特开平6-5677号公报(第3页第2图)
但是，在晶片电平老化时，由于半导体晶片上的焊盘间隔窄等的制约，往往不能确保在晶片上连接电阻和配线等的空间，因为不能进行输出负载用的外接电阻的连接、电流值设定用的外接电阻的连接，以及电流值设定用基准电压的外部施加，而存在着电流输出型的D/A转换器的晶片电平老化试验难以实施这样的问题。
另外，当在半导体晶片内的半导体芯片的周围上形成电阻等无源元件电气连接的情况下，存在不能确保配置无源元件的空间的问题，以及当焊盘间隔等不同的情况下必须在每个LSI上设计晶片电平老化用的无源元件电路的问题。
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种不用从外部连接老化试验用的电阻元件等就可以进行晶片电平老化的D/A转换器。
为了解决上述问题，本发明的技术方案1的D/A转换器其特征在于：在把数字信号变换为模拟信号的电流输出型的D/A转换器中包括：接收来自外部的控制信号输入的控制信号输入端子；具有根据输入到上述控制输入端子的控制信号，切换与模拟输出节点的导通、非导通的切换机构的输出负载元件。
另外，本发明的技术方案2的D/A转换器其特征在于：在技术方案1所述的D/A转换器中，上述输出负载元件的切换机构根据输入到上述控制输入端子的控制信号，和模拟输出节点进行导通、非导通的切换，使得在通常动作模式时为非导通状态，在晶片电平老化模式时为导通状态。
另外，本发明的技术方案3的D/A转换器其特征在于：在技术方案1所述的D/A转换器中，上述输出负载元件由第1电阻元件和第1开关构成，上述第1开关根据输入到上述控制输入端子的控制信号，和上述第1电阻元件和模拟输出节点进行导通、非导通的切换。
另外，本发明的技术方案4的D/A转换器其特征在于：在技术方案1所述的D/A转换器中，上述输出负载元件由场效应晶体管构成，上述场效应晶体管根据输入到上述控制输入端子的控制信号，和该场效应晶体管和模拟输出节点进行导通、非导通的切换。
另外，本发明的技术方案5的D/A转换器其特征在于：在技术方案4所述的D/A转换器中，上述场效应晶体管是MOS晶体管，
另外，本发明的技术方案6的D/A转换器其特征在于：在技术方案5所述的D/A转换器中，上述MOS晶体管是N通道MOS晶体管，上述N通道MOS晶体管的漏极端子连接在模拟输出端子上，源极端子连接在接地电位上，向栅极端子输入上述控制信号。
另外，本发明的技术方案7的D/A转换器其特征在于：在技术方案5所述的D/A转换器中，上述MOS晶体管是P通道MOS晶体管，上述P通道MOS晶体管的漏极端子连接在模拟输出端子上，源极端子连接在电源电位上，向栅极端子输入上述控制信号。
另外，本发明的技术方案8的D/A转换器其特征在于：在技术方案1所述的D/A转换器中，进一步包括：晶片电平老化模式时的输出电流值设定用的第2电阻元件；进行晶片电平老化模式时的基准电阻连接和上述第2电阻元件的连接切换的第2开关，上述第2开关根据输入到上述控制输入端子的控制信号，进行上述基准电阻连接单元和上述第2电阻元件的导通、非导通的切换。
另外，本发明的技术方案9的D/A转换器其特征在于：在技术方案1所述的D/A转换器中，进一步包括：晶片电平老化模式时的输出电流值设定用的基准电压发生电路；进行晶片电平老化模式时的基准电压施加单元和上述基准电压发生电路的连接切换的第3开关，上述第3开关根据输入到上述控制输入端子的控制信号，进行上述基准电压施加单元和上述基准电压发生单元电路的导通、非导通的切换。
另外，本发明的技术方案10的D/A转换器其特征在于：在把数字信号变换为模拟信号的电流输出型D/A转换器中，具备晶片电平老化模式时的输出电流值设定用的第2电阻元件；进行晶片电平老化模式时的基准电阻连接单元和上述第2电阻元件的连接切换的第2开关，接收来自外部的控制信号输入的控制信号输入端子，上述第2开关根据输入到上述控制输入端子的控制信号，进行上述基准电阻连接单元和上述第2电阻元的导通、非导通的切换。
另外，本发明的技术方案11的D/A转换器其特征在于：在把数字信号变换为模拟信号的电流输出型D/A转换器中，具备晶片电平老化模式时的输出电流值设定用的基准电压发生电路；进行晶片电平老化模式时的基准电压施加单元和上述基准电压发生电路的连接切换的第3开关，接收来自外部的控制信号输入的控制信号输入端子，上述第3开关根据输入到上述控制输入端子的控制信号，进行上述基准电压施加单元和上述基准电压发生电路的导通、非导通的切换。
另外，本发明的技术方案12的半导体集成电路其特征在于：安装有从技术方案1到技术方案11的任意项所述的D/A转换器。
如果采用本发明的D/A转换器，由于具备接收来自外部的控制信号输入的控制信号输入端子，和具有根据输入到上述控制输入端子的控制信号，切换与模拟输出节点的导通、非导通的切换结构的输出负载元件，因而可以根据上述控制信号控制输出负载元件的导通、非导通，不连接输出负载用的外接电阻，可以容易实现在D/A转换器的晶片状态下的老化试验。
另外，如果采用本发明的D/A转换器，由于用一并具有开关功能和电阻元件功能的MOS晶体管形成输出负载元件，因而与用电阻元件和开关形成输出负载元件的情况相比，可以显著缩小电路面积。
另外，如果采用本发明的D/A转换器，由于具备晶片电平老化模式时的输出电流值设定用的电阻元件；进行晶片电平老化模式时的基准电阻连接单元和上述第2电阻元件的连接切换的开关；接收来自外部的控制信号输入的控制信号输入端子，因而可以根据输入到上述控制输入端子的控制信号，进行上述开关的切换，可以控制上述电阻元件和上述基准电阻连接单元的导通、非导通，不连接电流值设定用的外接电阻，就可以容易实现在D/A转换器的晶片状态下的老化试验。
另外，如果采用本发明的D/A转换器，由于具备晶片电平老化模式时的输出电流值设定用的基准电压发生电路；进行晶片电平老化模式时的基准电压施加单元和上述基准电压发生电路的连接切换的开关；接收来自外部的控制信号输入的控制信号输入端子，因而可以根据输入到上述控制输入端子的控制信号进行上述开关的切换，控制上述基准电压发生电路和基准电压施加单元的导通、非导通，不进行电流值设定用的基准电压的外部施加，就可以容易连实现D/A转换器在晶片状态下的老化试验。
附图说明
图1是表示基于本发明实施方式1的电流输出型的D/A转换器的构成一例的图。
图2是表示基于本发明实施方式2的电流输出型的D/A转换器的构成一例的图。
图3是表示基于本发明实施方式3的电流输出型的D/A转换器的构成一例的图。
图4是表示基于本发明实施方式4的电流输出型的D/A转换器的构成一例的图。
图5是表示基于本发明实施方式1的电流输出型的D/A转换器的其他构成的图。
图6是展示现有D/A转换器构成的图。
具体实施方式
(实施方式1)
下面，用图1来说明本发明实施方式1的D/A转换器。
图1是展示本发明实施方式1的电流输出型的D/A转换器构成一例的图。
在图1中，本发明实施方式1的电流输出型的D/A转换器1由以下部分构成：基准电压输入端子VREF、基准电阻连接端子IREF；数字输入端子IN1～IN3；作为电压发生电路的偏置电路101；译码器102；电流源晶体管IS1～IS7；差动开关SW1～SW7；模拟输出端子OUT；控制信号输入端子CONT；输出负载端子11；电阻元件12；开关13。
而且，在本发明实施方式1的电流输出型的D/A转换器1中，对于和用图6在前面叙述的现有电流输出型的D/A转换器100相同的构成要素标注相同的符号，在此省略说明。
输出负载元件11由电阻元件(第1电阻元件)14和开关(第1开关)15构成，电阻元件14的一端和VSS电源电压连接，另一端经由开关15与模拟输出端子OUT连接。而且，开关15的导通、非导通根据从控制信号输入端子CONT输入的信号控制。而且，该输出负载元件11如图5所示，可以把电阻元件14的一端连接在模拟输出端子OUT上，把另一端经由开关15连接在VSS电源上。
电阻元件(第2电阻元件)12是电流值设定用的电阻元件，电阻元件12的一端与VSS电源连接，另一端与为了经由开关(第2开关)13向偏置电路101给予基准电阻的基准电阻连接单元连接。另外，开关13的导通、非导通根据从控制信号输入端子CONT输入的信号控制。
以下，对于本发明实施方式1的电流输出型的D/A转换器1的动作，分为通常动作时，和晶片电平老化模式时说明。而且，在此，假设如果从控制信号输入端子CONT输入“L”信号则开关13以及开关15被控制为成为非导通状态，如果从控制信号输入端子CONT输入“H”信号则开关13以及开关15被控制为成为导通状态。
首先，在通常动作模式中，向控制信号输入端子CONT输入“L”信号，开关13以及开关15成为非导通状态。
因此，在用于晶片电平老化、被设定在D/A转换器1内的输出负载元件11，以及电阻元件12不会对通常动作有影响，输入到数字输入端子IN1～IN3的数字信号由偏置电路101、译码器102、电流源晶体管IS1～IS7，以及差动开关SW1～SW7进行DA变换，从模拟输出端子OUT输出被变换后的模拟信号。
另一方面，在晶片电平老化模式中，在控制信号输入端子CONT上输入“H”信号，开关13以及开关15成为导通状态，晶片电平老化处于可以实施的状态。
在本模式中，D/A转换器1的输出电流由从外部施加在VREF端子上的电压和被设置在D/A转换器1内的电阻元件12确定，不需要在IREF端子上连接外部电阻。另外，来自电流源晶体管IS1～IS7的电流因为流入构成输出负载元件11的电阻元件14，所以不需要如以往那样从外部向OUT端子连接输出负载用的外接电阻。
如上所述，如果采用本发明实施方式1的D/A转换器，则在D/A转换器1内，经由开关15把电阻元件14和模拟输出端子OUT连接，经由开关13把电阻元件12和偏置电路101连接，通过根据从控制信号输入端子CONT输入的信号控制开关15以及13的导通、非导通，由此不进行输出负载用的外接电阻的连接、电流值设定用的外接电阻的连接，就可以容易实现在D/A转换器的晶片状态下的老化试验。
而且，在本发明实施方式1的D/A转换器中，因为由被施加在VREF端子上的电压和电阻元件12确定D/A转换器的输出电流，所以通过调节从外部施加在VREF端子上的电压，具有可以调整输出电流值的效果。
(实施方式2)
以下，用图2说明本发明实施方式2的D/A转换器。
图2是展示本发明实施方式2的电流输出型的D/A转换器构成一例的图。
在图2中，本发明实施方式2的电流输出型的D/A转换器2由以下部分构成：基准电压输入端子VREF、基准电阻连接端子IREF；数字输入端子IN1～IN3；作为电压发生电路的偏置电路101；译码器102；电流源晶体管IS1～IS7；差动开关SW1～SW7；模拟输出端子OUT；控制信号输入端子CONT；输出负载端子21；电阻元件12；开关13。
而且，本发明实施方式2的电流输出型的D/A转换器2，是和在上述实施方式1中说明的电流输出型的D/A转换器1输出负载元件21的构成不同的转换器，其他构成因为和在上述实施方式1中说明的电流输出型的D/A转换器1相同，所以在此标注相同的符号并省略说明。
输出负载元件21只由N通道晶体管22构成，N通道MOS晶体管22的源极端子与VSS电源连接，漏极端子与模拟输出端子OUT连接。而且，栅极端子与控制信号输入端子CONT连接，N通道晶体管22的导通、非导通根据从控制信号输入端子CONT输入的信号控制。
一般来说，因为电阻元件12的电阻值比较大，所以即使开关13的导通电阻比较大也没关系，可以使开关13的面积比较小。另一方面，因为在上述实施方式1中说明的电流输出型的D/A转换器1中的电阻元件14的电阻值小，所以无论如何都需要减小与之连接的开关15的开关电阻。但是，当如上述实施方式1那样用电阻元件14和开关15形成输出负载元件11的情况下，元件面积比较大。
因而，在本发明实施方式2中，通过利用N通道MOS晶体管在非饱和区域中的电压-电流关系，只用N通道晶体管22构成输出负载元件21，实现电路规模的缩小。
具体地说，作为输出负载元件11，当内置开关和电阻元件的情况下，对于电阻元件的电阻值，因为需要把开关接通的电阻抑制在很小，所以对于电阻元件2um×2um＝4um2左右来说，开关大小为10um×20um＝200um2左右。
另一方面，当只内置N通道晶体管的情况下，为2um×20um＝40um2左右的尺寸，与在上述的输出负载元件11中内置开关和电阻元件的情况相比，可以使电路面积约为其1/5。
以下，对本发明实施方式2的电流输出型的D/A转换器2的动作，分为通常动作时和晶片电平老化模式时说明。而且，在此，假设如果从控制信号输入端子CONT输入“L”信号则开关13以及N通道晶体管22被控制成为非导通状态，如果从控制信号输入端子CONT输入“H”信号则开关13以及N通道晶体管22被控制成为导通状态。
首先，在通常动作模式中，向控制信号输入端子CONT输入“L”信号，开关13以及N通道晶体管22成为非导通状态。
因此，在用于晶片电平老化、被设定在D/A转换器2内的输出负载元件21，以及电阻元件12不会对通常动作有影响，输入到数字输入端子IN1～IN3的数字信号由偏置电路101、译码器102、电流源晶体管IS1～IS7，以及差动开关SW1～SW7进行DA变换，从模拟输出端子OUT输出被变换后的模拟信号。
另一方面，在晶片电平老化模式中，在控制信号输入端子CONT上输入“H”信号，开关13以及N通道晶体管22成为导通状态，晶片电平老化处于可以实施的状态。
在本模式中，D/A转换器2的输出电流由从外部施加在VREF端子上的电压和被设置在D/A转换器2内的电阻元件12确定，不需要在IREF端子上连接外部电阻。另外，来自电流源晶体管IS1～IS7的电流因为流入构成输出负载元件21的N通道晶体管22，所以不需要如以往那样从外部向OUT端子连接输出负载用的外接电阻。
如上所述，如果采用本发明实施方式2的D/A转换器，则通过只用一并具有开关功能和电阻元件功能的N通道晶体管22形成输出负载元件21，与用电阻元件和开关形成输出负载元件的情况下相比，可以显著缩小电路面积。
另外，在本发明实施方式2的D/A转换器中，由于在D/A转换器2内把由N通道晶体管22构成的输出负载元件21和模拟输出端子OUT连接，把电阻元件12经由开关13和偏置电路101连接，根据从控制信号输入端子CONT输入的信号控制N通道晶体管22以及开关13的导通、非导通，因而不进行输出负载用的外接电阻的连接，电流值设定用的外接电阻的连接，可以容易实现在D/A转换器的晶片状态下的老化试验。
另外，在本发明实施方式2的D/A转换器中，因为可以由施加在VREF端子上的电压和电阻元件12确定D/A转换器的输出电流，所以通过调节从外部施加在VREE端子上的电压，具有可以调节输出电流值的效果。
(实施方式3)
以下，用图3说明本发明实施方式3的D/A转换器。
图3是展示本发明实施方式3的电流输出型的D/A转换器构成一例的图。
在图3中，本发明实施方式3的电流输出型的D/A转换器3由以下部分构成：基准电压输入端子VREF、基准电阻连接端子IREF；数字输入端子IN1～IN3；作为电压发生电路的偏置电路101；译码器102；电流源晶体管IS1～IS7；差动开关SW1～SW7；模拟输出端子OUT；控制信号输入端子CONT；由N通道晶体管22构成的输出负载端子21；电阻元件12；开关13；基准电压发生电路31；开关32。
而且，本发明实施方式3的电流输出型的D/A转换器3是在上述实施方式2中说明的电流型的D/A转换器2上进一步设置基准电压发生电路31以及开关32，其他构成要素因为和在上述实施方式2中说明的电流输出型的D/A转换器2相同，所以在此标注相同的符号并省略说明。
基准电压发生电路31经由开关(第3开关)32用于向偏置电路101施加基准电压的基准电压施加单元连接。另外，开关32的导通、非导通根据从控制信号输入端子CONT输入的信号控制。
以下，对本发明实施方式2的电流输出型的D/A转换器3的动作，分为通常动作时和晶片电平老化模式时说明。而且，在此，假设如果从控制信号输入端子CONT输入“L”信号则开关13、N通道晶体管22以及开关32被控制成为非导通状态，如果从控制信号输入端子CONT输入“H”信号则开关13、N通道晶体管22以及开关32被控制成为导通状态。
首先，在通常动作模式中，向控制信号输入端子CONT输入“L”信号，开关13、N通道晶体管22以及开关32成为非导通状态。
因此，在用于晶片电平老化、被设定在D/A转换器3内的输出负载元件21、电阻元件12以及基准电压发生电路31不会对通常动作有影响，输入到数字输入端子IN1～IN3的数字信号由偏置电路101、译码器102、电流源晶体管IS1～IS7，以及差动开关SW1～SW7进行DA变换，从模拟输出端子OUT输出被变换后的模拟信号。
另一方面，在晶片电平老化模式中，在控制信号输入端子CONT上输入“H”信号，开关13、N通道晶体管22成为导通状态，晶片电平老化处于可以实施的状态。
在本模式中，基准电压发生电路31的输出电压被施加在偏置电路101中。因此，D/A转换器3的输出电流由被设置在D/A转换器3内的，基准电压发生电路31的输出电压和电阻元件12确定，不需要从外部向基准电压输入端子VREF输入基准电压。另外，来自电流源晶体管IS1～IS7的电流因为流入构成输出负载元件21的N通道晶体管22，所以不需要如以往那样从外部向OUT端子连接输出负载用的外接电阻。
如上所述，如果采用本发明实施方式3的D/A转换器，则通过在D/A转换器3内把由N通道晶体管22构成的输出负载元件21与模拟输出端子OUT连接，把电阻元件12经由开关13和偏置电路101连接，另外把基准电压发生电路31经由开关32和偏置电路101连接，同时根据从控制信号输入端子CONT输入的信号控制N通道晶体管22、开关13以及开关32的导通、非导通，由此不进行输出负载用的外接电阻的连接、电流值设定用的外接电阻的连接，以及电流值设定用的基准电压的外部施加，就可以容易实现在D/A转换器的晶片状态下的老化时试验。
另外，在本发明实施方式3的D/A转换器中，由于只用N通道晶体管22形成输出负载元件21，因而与用电阻元件和开关形成输出负载元件的情况相比，可以显著缩小电路面积。
(实施方式4)
以下，用图4说明本发明实施方式4的D/A转换器。
图4是展示本发明实施方式4的电流输出型的D/A转换器构成一例的图。
在图4中，本发明实施方式4的电流输出型的D/A转换器4由以下部分构成：基准电压输入端子VREF、基准电阻连接端子IREF；数字输入端子IN1～IN3；作为电压发生电路的偏置电路101；译码器102；电流源晶体管IS1～IS7；差动开关SW1～SW7；模拟输出端子OUT；控制信号输入端子CONT；由P通道晶体管42构成的输出负载端子41；电阻元件12；开关13。
而且，本发明实施方式4的电流输出型的D/A转换器4，是代替在上述实施方式2中说明的电流型的D/A转换器2的N通道晶体管22设置P通道晶体管42的转换器，除了电源在接地电源VSS和电源VDD之间变更外，因为其他的构成要素和在上述实施方式2中说明的电流输出型D/A转换器2相同，所以在此标注相同的符号省略说明。
输出负载元件41只由P通道晶体管42构成，P通道MOS晶体管42的源极端子与VDD电源连接，漏极端子与模拟输出端子OUT连接。而且，栅极端子与控制信号输入端子CONT连接，P通道晶体管22的导通、非导通根据从控制信号输入端子CONT输入的信号控制。
而且，该P通道晶体管42和在上述实施方式2中说明的N通道晶体管22一样，一并具有开关功能以及电阻元件功能，可以实现电路规模的缩小。
以下，对本发明实施方式4的电流输出型的D/A转换器4的动作，分为通常动作时和晶片电平老化模式时说明。而且，在此，假设如果从控制信号输入端子CONT输入“L”信号，则开关13以及P通道晶体管42被控制成为非导通状态，如果从控制信号输入端子CONT输入“H”信号则开关13以及P通道晶体管42被控制成为导通状态。
首先，在通常动作模式中，向控制信号输入端子CONT输入“L”信号，开关13以及P通道晶体管42成为非导通状态。
因此，在用于晶片电平老化、被设定在D/A转换器4内的输出负载元件41，以及电阻元件12不会对通常动作有影响，输入到数字输入端子IN1～IN3的数字信号由偏置电路101、译码器102、电流源晶体管IS1～IS7，以及差动开关SW1～SW7进行DA变换，从模拟输出端子OUT输出被变换后的模拟信号。
另一方面，在晶片电平老化模式中，在控制信号输入端子CONT上输入“H”信号，开关13以及P通道晶体管42成为导通状态，晶片电平老化处于可以实施的状态。
在本模式中，D/A转换器4的输出电流由从外部施加在VREF端子上的电压和被设置在D/A转换器4内的电阻元件12确定，不需要在IREF端子上连接外部电阻。另外，来自电流源晶体管IS1～IS7的电流因为流入构成输出负载元件41的P通道晶体管42，所以不需要如以往那样从外部向OUT端子连接输出负载用的外接电阻。
如上所述，如果采用本发明实施方式4的D/A转换器，则通过只用一并具有开关功能和电阻元件功能的P通道晶体管42形成输出负载元件41，与用电阻元件和开关形成输出负载元件的情况下相比，可以显著缩小电路面积。
另外，在本发明实施方式4的D/A转换器中，由于在D/A转换器4内把由P通道晶体管42构成的输出负载元件41和模拟输出端子OUT连接，把电阻元件12经由开关13和偏置电路101连接，根据从控制信号输入端子CONT输入的信号控制P通道晶体管22以及开关13的导通、非导通，因而不进行输出负载用的外接电阻的连接，电流值设定用的外接电阻的连接，可以容易实现在D/A转换器的晶片状态下的老化试验。
另外，在本发明实施方式4的D/A转换器中，因为可以由施加在VREF端子上的电压和电阻元件12确定D/A转换器的输出电流，所以通过调节从外部施加在VREF端子上的电压，具有可以调节输出电流值的效果。
而且，在从本发明实施方式1到4中，是使用把3位数字信号变换为模拟信号的D/A转换器说明，但在输入到D/A转换器中的数字信号的位数没有特别限定。
本发明的D/A转换器可以容易地实现在晶片状态下的老化试验，十分有效。
Claims (2)
1.一种D/A转换器，该D/A转换器为把数字信号变换为模拟信号的电流输出型的D/A转换器，其特征在于包括：
接收来自外部的控制信号输入的控制信号输入端子；
具有根据输入到上述控制信号输入端子的控制信号来切换与模拟输出节点之间的导通、非导通的切换机构的输出负载元件；
用于设定晶片电平老化模式时的输出电流值的电阻元件；和
能够进行晶片电平老化模式时的基准电阻连接单元与上述电阻元件的连接切换的第2开关；
上述第2开关根据输入到上述控制信号输入端子的控制信号来进行上述基准电阻连接单元与上述电阻元件之间的导通、非导通的切换。
2.一种D/A转换器，该D/A转换器为把数字信号变换为模拟信号的电流输出型的D/A转换器，其特征在于包括：
接收来自外部的控制信号输入的控制信号输入端子；
具有根据输入到上述控制信号输入端子的控制信号来切换与模拟输出节点之间的导通、非导通的切换机构的输出负载元件；
能够设定晶片电平老化模式时的输出电流值的基准电压发生电路；和
能够进行晶片电平老化模式时的基准电压施加单元与上述基准电压发生电路的连接切换的第2开关，
上述第2开关根据输入到上述控制信号输入端子的控制信号来进行上述基准电压施加单元与上述基准电压发生电路之间的导通、非导通的切换。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP167555/2003 | 2003-06-12 | ||
| JP2003167555 | 2003-06-12 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100490651A Division CN100517978C (zh) | 2003-06-12 | 2004-06-11 | D/a转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101453216A CN101453216A (zh) | 2009-06-10 |
| CN101453216B true CN101453216B (zh) | 2011-06-29 |
Family
ID=33549303
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101761841A Expired - Fee Related CN101453216B (zh) | 2003-06-12 | 2004-06-11 | D/a转换器 |
| CNB2004100490651A Expired - Fee Related CN100517978C (zh) | 2003-06-12 | 2004-06-11 | D/a转换器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100490651A Expired - Fee Related CN100517978C (zh) | 2003-06-12 | 2004-06-11 | D/a转换器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7019676B2 (zh) |
| CN (2) | CN101453216B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004030831D1 (de) * | 2004-08-02 | 2011-02-10 | Internat Business Machines Armonk | Verfahren zum garantieren der frische von ergebnissen für anfragen gegenüber einem nicht sicheren datenlager |
| JP2006074228A (ja) * | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | 電流駆動型ｄ／ａコンバータおよびそのバイアス回路 |
| JP4537840B2 (ja) * | 2004-12-13 | 2010-09-08 | 株式会社東芝 | 電流源セルおよびそれを用いたｄ／ａコンバータ |
| JP2007163301A (ja) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | バーンインテスト信号発生回路及びバーンインテスト方法 |
| JP4823765B2 (ja) * | 2006-05-30 | 2011-11-24 | ローム株式会社 | 電流出力型デジタルアナログ変換器ならびにそれを用いた負荷駆動装置および電子機器 |
| US7425909B2 (en) * | 2006-07-31 | 2008-09-16 | Analog Devices, Inc. | Low-noise programmable current source |
| DE102006048278B4 (de) * | 2006-10-04 | 2008-11-20 | Fortuna Spezialmaschinen Gmbh | Vorrichtung zum Falten und Verkleben von kunstoffkaschierten Zuschnitten |
| US7796073B2 (en) * | 2007-01-10 | 2010-09-14 | Panasonic Corporation | Current switch circuit and D/A converter, semiconductor integrated circuit, and communication device using the same |
| US7719454B2 (en) * | 2007-03-06 | 2010-05-18 | Embedded Engineering Services, Inc | Logical current division multiplexing for encoding multiple digital signals |
| US7583216B2 (en) * | 2007-09-28 | 2009-09-01 | Sigmatel, Inc. | Adjustable DAC and applications thereof |
| JP5069188B2 (ja) * | 2008-07-31 | 2012-11-07 | ラピスセミコンダクタ株式会社 | Ｄａ変換器 |
| WO2010035402A1 (ja) * | 2008-09-29 | 2010-04-01 | パナソニック株式会社 | 信号生成回路、並びにこれを用いたシングルスロープ型ａｄコンバータ及びカメラ |
| WO2010087410A1 (ja) * | 2009-01-29 | 2010-08-05 | 日本電信電話株式会社 | 電流スイッチ・セルおよびディジタル／アナログ変換器 |
| DE102014019830B4 (de) | 2013-03-15 | 2024-02-22 | Intel Corporation | Strom-Digital-Analog-Wandler |
| US9755740B2 (en) | 2015-12-30 | 2017-09-05 | Surefire Llc | Receivers for optical narrowcasting |
| US9917652B1 (en) * | 2017-06-06 | 2018-03-13 | Surefire Llc | Adaptive communications focal plane array |
| US10236986B1 (en) | 2018-01-05 | 2019-03-19 | Aron Surefire, Llc | Systems and methods for tiling free space optical transmissions |
| US10250948B1 (en) | 2018-01-05 | 2019-04-02 | Aron Surefire, Llc | Social media with optical narrowcasting |
| US10374623B1 (en) * | 2018-06-11 | 2019-08-06 | Ciena Corporation | Digital-to-analog converter and generation of high-bandwidth analog signals |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1175824A (zh) * | 1996-06-24 | 1998-03-11 | 现代电子产业株式会社 | 具有减少谐波失真的开关电容数字--模拟变换器 |
| CN1192612A (zh) * | 1997-03-04 | 1998-09-09 | 合泰半导体股份有限公司 | 数字模拟转换器 |
| US6225929B1 (en) * | 1998-12-02 | 2001-05-01 | Hewlett-Packard Company | Digital-to-analog converter having switchable current sources and resistor string |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
| US5001481A (en) * | 1990-01-30 | 1991-03-19 | David Sarnoff Research Center, Inc. | MOS transistor threshold compensation circuit |
| JPH07105722B2 (ja) * | 1990-06-05 | 1995-11-13 | 株式会社東芝 | Ｄ／ａコンバータ |
| JPH065677A (ja) | 1992-06-18 | 1994-01-14 | Nec Corp | 半導体装置 |
| US5399505A (en) * | 1993-07-23 | 1995-03-21 | Motorola, Inc. | Method and apparatus for performing wafer level testing of integrated circuit dice |
| US6577148B1 (en) * | 1994-08-31 | 2003-06-10 | Motorola, Inc. | Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer |
| JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | Ｄ／ａコンバータ |
| US5798723A (en) * | 1996-07-19 | 1998-08-25 | National Semiconductor Corporation | Accurate and precise current matching for low voltage CMOS digital to analog converters |
| WO1999048210A1 (fr) * | 1998-03-16 | 1999-09-23 | Hitachi, Ltd. | Circuit convertisseur n/a |
| US5841382A (en) | 1997-03-19 | 1998-11-24 | Lucent Technologies Inc. | Fast testing of D/A converters |
| JP3169884B2 (ja) | 1998-02-26 | 2001-05-28 | 日本電気アイシーマイコンシステム株式会社 | ディジタル・アナログ変換器及びそのテスト方法 |
| US6337648B1 (en) | 1998-11-25 | 2002-01-08 | Texas Instruments Inc. | MOS transistor digital-to-analog converter |
| JP2000243795A (ja) * | 1999-02-22 | 2000-09-08 | Ando Electric Co Ltd | バーンインテスタにおける電源電流測定回路 |
| US6562636B1 (en) * | 1999-07-14 | 2003-05-13 | Aehr Test Systems | Wafer level burn-in and electrical test system and method |
| JP2001156638A (ja) * | 1999-11-24 | 2001-06-08 | Mitsubishi Electric Corp | ディジタル−アナログ変換回路 |
| TW432574B (en) * | 2000-01-19 | 2001-05-01 | Yang Wen Kun | Wafer level burn in device and method |
| JP3626698B2 (ja) * | 2001-05-14 | 2005-03-09 | 松下電器産業株式会社 | 半導体装置 |
| US6747583B2 (en) * | 2001-06-29 | 2004-06-08 | Analog Devices, Inc. | Compensating circuit for use in a switch circuit comprising scaled current steering switches, a switch circuit comprising the compensating circuit, and a method for minimising time-skew in switching scaled current steering switches |
| JP3958042B2 (ja) * | 2001-12-20 | 2007-08-15 | 沖電気工業株式会社 | ディジタル・アナログ・コンバータ、電流源及び差動アンプ |
| KR100831359B1 (ko) * | 2003-01-23 | 2008-05-21 | 삼성전자주식회사 | 스큐 및 글리치가 적은 디지털 아날로그 변환장치 |
| US6778117B1 (en) * | 2003-02-28 | 2004-08-17 | Silicon Laboratories, Inc. | Local oscillator and mixer for a radio frequency receiver and related method |
| US6917316B2 (en) * | 2003-05-19 | 2005-07-12 | Semtech Corporation | Digital adjustment of gain and offset for digital to analog converters |
| US6897799B1 (en) * | 2004-07-22 | 2005-05-24 | Northrop Grumman Corporation | Current parking return to zero digital-to-analog converter |
-
2004
- 2004-06-10 US US10/864,376 patent/US7019676B2/en not_active Expired - Fee Related
- 2004-06-11 CN CN2008101761841A patent/CN101453216B/zh not_active Expired - Fee Related
- 2004-06-11 CN CNB2004100490651A patent/CN100517978C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1175824A (zh) * | 1996-06-24 | 1998-03-11 | 现代电子产业株式会社 | 具有减少谐波失真的开关电容数字--模拟变换器 |
| CN1192612A (zh) * | 1997-03-04 | 1998-09-09 | 合泰半导体股份有限公司 | 数字模拟转换器 |
| US6225929B1 (en) * | 1998-12-02 | 2001-05-01 | Hewlett-Packard Company | Digital-to-analog converter having switchable current sources and resistor string |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100517978C (zh) | 2009-07-22 |
| US20050001752A1 (en) | 2005-01-06 |
| CN1574645A (zh) | 2005-02-02 |
| CN101453216A (zh) | 2009-06-10 |
| US7019676B2 (en) | 2006-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101453216B (zh) | D/a转换器 | |
| JP4502190B2 (ja) | レベルシフタ、レベル変換回路及び半導体集積回路 | |
| US10079603B1 (en) | Configurable, multi-functional driver circuit | |
| US6369734B2 (en) | Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter | |
| JPS63262574A (ja) | テスト・モ−ド始動回路 | |
| TWI343183B (en) | A three-state output buffer circuit and an interface circuit using the same | |
| JP2855701B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| US9520880B2 (en) | Configurable analog front ends for circuits with substantially gate enclosed inner electrode MOSFET switch | |
| JPH09107070A (ja) | 半導体集積回路装置 | |
| US6498508B2 (en) | Semiconductor integrated circuit device and testing method therefor | |
| JP3916623B2 (ja) | Ｄ／ａコンバータ | |
| JP5476642B2 (ja) | 半導体装置 | |
| US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
| US6603219B2 (en) | Semiconductor integrated circuit | |
| JP2739785B2 (ja) | テスト信号入力回路 | |
| JP2000269432A (ja) | 半導体集積回路装置 | |
| JP4591241B2 (ja) | マルチチップモジュール | |
| US20240154612A1 (en) | Voltage supply | |
| US20230100835A1 (en) | Low power bi-directional architecture for current output digital to analog conversion | |
| JP5655197B2 (ja) | 半導体パッケージ | |
| JP3711075B2 (ja) | 出力バッファ回路、および入出力バッファ回路 | |
| JP2006292638A (ja) | ボード上に実装された回路の検査方法 | |
| JP3100804B2 (ja) | アナログスイッチ | |
| US6380795B1 (en) | Semiconductor integrated circuit | |
| JP2671808B2 (ja) | インタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110629 Termination date: 20130611 |