[go: up one dir, main page]

CN101451234B - 钛膜的成膜方法和钛膜的成膜装置 - Google Patents

钛膜的成膜方法和钛膜的成膜装置 Download PDF

Info

Publication number
CN101451234B
CN101451234B CN2008101857115A CN200810185711A CN101451234B CN 101451234 B CN101451234 B CN 101451234B CN 2008101857115 A CN2008101857115 A CN 2008101857115A CN 200810185711 A CN200810185711 A CN 200810185711A CN 101451234 B CN101451234 B CN 101451234B
Authority
CN
China
Prior art keywords
film
gas
titanium
film forming
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101857115A
Other languages
English (en)
Other versions
CN101451234A (zh
Inventor
成嶋健索
熊谷晃
若林哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101451234A publication Critical patent/CN101451234A/zh
Application granted granted Critical
Publication of CN101451234B publication Critical patent/CN101451234B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C21/00Alloys based on aluminium
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C27/00Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04Alloys based on tungsten or molybdenum
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供钛膜的成膜方法和钛膜的成膜装置,通过使钛的硅化物结构一致,能够改善表面形态等。在钛膜的成膜方法中,在能够抽真空的处理容器(14)内供给包含钛的原料气体、还原气体和非活性气体,并且在上述处理容器内产生等离子体,在从表面露出有硅部分(6)和绝缘膜(2)的被处理体(W)的表面上形成钛膜(8),其中,将上述还原气体的供给量相对于上述还原气体和非活性气体的合计流量的比率设定为67%以下。由此,使钛的硅化物结构一致,改善表面形态等。

Description

钛膜的成膜方法和钛膜的成膜装置
技术领域
本发明涉及从表面露出有硅部分和绝缘膜的半导体晶片等的表面上形成钛膜的成膜方法和成膜装置。
背景技术
一般地,为了制造半导体集成电路,对半导体晶片反复实施成膜、蚀刻、氧扩散、退火等各种热处理,作为进行这种处理的装置的一个例子,例如使用在专利文献1等中公开的等离子体处理装置。而且,与半导体集成电路的进一步高集成化和高微细化的要求相对应,在埋入半导体元件的绝缘膜、为了实现多层化的电路结构之间的绝缘的层间绝缘膜等上形成的孔,例如接触孔、通路孔的直径也越来越微细化,随之,为了达到埋入该孔中的配线的良好的导通的埋入技术变得重要。
在进行上述埋入处理的情况下,一般使用铝、钨或者它们的合金,在该埋入之前,以减少与从孔下端部露出的例如硅基板的接触电阻等为目的,形成钛(Ti)膜,使得在该Ti膜与硅基板的界面部分产生硅化物化,作为硅化钛形成TiSi2,使得接触电阻减少(专利文献2、3等)。
这里,说明伴随上述硅化物化的Ti膜的成膜方法。图10是表示作为Ti膜的成膜对象的半导体晶片的一部分的放大截面图。作为被处理体的半导体晶片W例如由硅基板构成,在其上表面形成例如由SiO2构成的绝缘膜2,在该绝缘膜2中形成微细的孔4。而且,作为下层的导电层的硅部分6从该孔4的底部露出。
该硅部分6例如由通过在硅基板中掺杂n型或者p型杂质而形成的扩散层构成,由此,成为在晶片W的表面(包括孔的底部)上露出有硅部分6和绝缘膜2的状态。
对于这样的半导体晶片W,在将该晶片W维持为规定的温度的同时,作为原料气体例如使用TiCl4气体,作为还原气体例如使用H2气体,作为等离子体化用的气体例如使用Ar气体,通过进行等离子体CVD(Chemical Vapor Deposition:化学气相沉积)处理,在整个表面上形成Ti膜8。在等离子体中,TiCl4按照以下的反应被分解,生成低次氯化物的前驱体(precursor)。首先,原料的TiCl4根据式1被活性化。接着,被活性化的TiCl4 *根据式2形成TiCl3,成为对成膜有贡献的前驱体。而且,根据式3,TiCl3进一步分解形成TiCl2,这也成为对成膜有贡献的前驱体。其中,“*”表示已活性化。以下相同。
TiCl4+Ar→TiCl4 *+Ar       (1)
TiCl4 *+H/H*→TiCl3+HCl    (2)
TiCl3+H/H*→TiCl2+HCl     (3)
TiCl2是非常活跃的前驱体,在绝缘膜例如SiO2膜上按照式4(H2还原反应)使Ti膜成膜。
TiCl2+H2→Ti+2HCl         (4)
如上所述,大量供给H2气体,通过成为高浓度的H2气体环境,促进Ti成膜。另外,以HCl的状态使Cl从前驱体脱离、进行排气,从而抑制Cl向Ti膜中的混入。为此,与Ar气体相比较,以相当大的流量供给H2气体。
而且,在孔4的底部成膜的Ti膜8与硅部分6接触,其边界被硅化物化,这里例如形成由TiSi2构成的硅化钛10。
然而,如果在650℃左右的温度区域内进行Ti膜的成膜处理,则Ti与硅基板反应进行硅化物化从而形成的硅化钛膜TiSi2的结晶相在晶片内产生偏差(参差)。从而,TiSi2中的Ti膜厚(Ti的含有量)在晶片内产生偏差,其结果,绝缘膜上和硅上的Ti成膜的选择比也在晶片面内产生很大偏差。另外,还产生由该结晶相的偏差引起的TiSi2膜的表面形态(morphology)的恶化。
另外,还存在下述问题:通过在比550℃附近更低的温度区域中进行Ti的硅化物化,形成成分不同的TiSi、Ti5Si3等硅化物相,硅化钛膜的薄层电阻(sheet resistance)的面内均匀性极度恶化。
[专利文献1]日本特开平8-339895号公报
[专利文献2]日本特开平11-040518号公报
[专利文献3]日本特开2003-055767号公报
发明内容
本发明着眼于以上的问题点,为了有效地解决上述问题而提出。本发明的目的在于提供钛膜的成膜方法和钛膜的成膜装置,能够在钛的硅化物化的过程中抑制硅化钛膜的结晶和成分的偏差,通过使硅化物相一致而改善晶片面内均匀性,同时能够改善硅化钛膜的表面形态、薄层电阻。
本发明者们对于Ti的硅化物化进行了精心研究,结果得到通过相对于Ar气体抑制H2气体的供给量能够控制硅化物化的见解,由此实现了本发明。
方案1的发明是一种钛膜的成膜方法,其向能够抽真空的处理容器内供给包含钛的原料气体、还原气体和非活性气体,并且在上述处理容器内产生等离子体,在从表面露出有硅部分和绝缘膜的被处理体的表面上形成钛膜,该钛膜的成膜方法的特征在于:上述还原气体的供给量相对于上述还原气体和非活性气体的合计流量的比率设定为67%以下。
这样,在钛膜的成膜时将还原气体的供给量相对于还原气体和非活性气体的合计流量的比率设定为67%以下,因此,在钛的硅化物化的过程中,通过抑制硅化钛膜的结晶和成分的偏差、使硅化物相一致,从而能够改善晶片面内均匀性,同时改善硅化钛膜的表面形态、薄层电阻。
在这种情况下,例如,如方案2中所记载的,通过在上述硅部分上形成上述钛膜,上述硅部分被硅化物化,形成硅化钛。
另外,例如,如方案3中所记载的,上述还原气体的供给量的比率的下限是3.5%。
另外,例如,如方案4中所记载的,上述钛膜的成膜时的温度在525~600℃的范围内。
这样,钛膜的成膜时的温度在525~600℃的范围内,特别能够提高通过硅化物化形成的硅化钛膜的薄层电阻、膜厚的面内均匀性,更能够达到薄层电阻的降低。
另外,例如,如方案5中所记载的,首先供给上述还原气体和非活性气体进行等离子体化,然后,在等离子体中供给上述原料气体。
另外,例如,如方案6中所记载的,同时供给上述还原气体、非活性气体和原料气体,然后进行等离子体化。
另外,例如,如方案7中所记载的,上述原料气体是TiCl4,上述非活性气体是稀有气体,上述还原气体是H2
方案8的发明是一种钛膜的成膜装置,在从表面露出有硅部分和绝缘膜的被处理体的表面上形成钛膜,该钛膜的成膜装置的特征在于,包括:能够真空排气的处理容器;保持设置在上述处理容器内的上述被处理体的载置台;加热上述被处理体的加热单元;向上述处理容器内供给包含钛的原料气体、还原气体和非活性气体的气体导入单元;在上述处理容器内形成等离子体的等离子形成单元;和以进行方案1~7中任一项所述的成膜方法的方式进行控制的控制部。
方案9的发明是一种存储介质,其特征在于:存储有在使用钛膜的成膜装置在上述被处理体的表面上形成钛膜时,以进行方案1~7中任一项所述的成膜方法的方式进行控制的计算机能够读取的程序,该钛膜的成膜装置包括:能够真空排气的处理容器;设置在上述处理容器内、保持从表面露出有硅部分和绝缘膜的被处理体的载置台;加热上述被处理体的加热单元;向上述处理容器内供给包含钛的原料气体、还原气体和非活性气体的气体导入单元;在上述处理容器内形成等离子体的等离子体形成单元;和控制装置整体的控制部。
根据本发明的钛膜的成膜方法和钛膜的成膜装置,能够发挥下述优异的作用效果。
在钛膜的成膜时,将还原气体的供给量相对于还原气体和非活性气体的合计流量的比率设定为67%以下,因此,通过在钛膜的硅化物化的过程中抑制硅化钛膜的结晶和成分的偏差、使硅化物相一致,从而能够改善晶片面内均匀性,同时改善硅化钛膜的表面形态、薄层电阻。
特别是,根据方案4的发明,钛膜的成膜时的温度在525~600℃的范围内,特别能够提高通过硅化物化形成的硅化钛膜的薄层电阻、膜厚的面内均匀性,能够进一步达到薄层电阻的降低。
附图说明
图1是表示实施本发明的钛膜的成膜方法的钛膜的成膜装置的一个例子的截面结构图。
图2是表示各气体的供给状态和等离子体点火的定时的时序图。
图3是表示用于调查在硅基板上形成的Ti膜的硅化物化的状况的X射线衍射分析的结果的衍射光谱。
图4是改变氢气的供给量的比率而成膜的Ti(硅化钛)的表面的电子显微镜照片。
图5是表示氢气的供给量的比率与在半导体晶片上沉积的Ti膜的选择比的关系的曲线。
图6是表示晶片温度与膜厚和膜厚的偏差的关系的曲线。
图7是表示晶片温度与薄层电阻的平均值和薄层电阻的偏差的关系的曲线。
图8是表示晶片温度与选择比的关系的曲线。
图9是表示晶片温度与电阻率的关系的曲线。
图10是表示作为Ti膜的成膜对象的半导体晶片的一部分的放大截面图。
符号说明
2绝缘膜
6硅部分
8钛膜
14处理容器
12Ti膜的成膜装置
18喷淋头部(气体导入单元)
24高频电源
28等离子体形成单元
38载置台
42加热器(加热单元)
66气体供给系统
74控制部
76存储介质
W半导体晶片(被处理体)
具体实施方式
以下,参照附图,详细叙述本发明的钛膜的成膜方法和钛膜的成膜装置的一个优选的实施例。
图1是表示实施本发明的钛膜的成膜方法的钛膜的成膜装置的一个例子的截面结构图。另外,这里以通过等离子体CVD进行钛膜(Ti膜)的成膜、进行硅化物化的情况为例进行说明。
如图所示,该Ti膜的成膜装置12,例如具有由铝成形为圆筒状的处理容器14,该处理容器14接地。在该处理容器14的顶部,作为气体导入单元,设置有在下表面具有多个气体喷出口16的喷淋头部18,由此,能够将各种需要的气体导入到处理容器14内的处理空间S中。另外,该喷淋头部18内被划分为,在其中作为原料气体的TiCl4与作为还原气体的H2不混合,直至两种气体向处理空间S喷出时才开始混合,即所谓的后混合结构。另外,不限于这种结构,也可以使用在喷淋头部18内使两种气体混合的所谓预混合结构的喷淋头部。
该喷淋头部18的整体由例如镍、哈氏合金(hastelloy,商品名)、铝、碳、石墨或者这些材料的组合构成,作为整体由导电体构成,兼用作平行平板电极的上部电极。在作为该上部电极的喷淋头部18的外周侧、上方侧,例如利用由石英、氧化铝(Al2O3)等构成的绝缘体20覆盖整体,上述喷淋头部18通过该绝缘体20以绝缘状态安装固定在处理容器14侧。在这种情况下,在上述喷淋头部18、绝缘体20和处理容器14的各接合部中,分别插入有例如由O形圈等构成的密封部件22,使得能够维持处理容器14内的气密性。
而且,在该喷淋头部18上,连接有等离子体形成单元28。具体地讲,该等离子体形成单元28具有例如产生450kHz的高频电压的高频电源24,该高频电源24通过匹配电路26与上述喷淋头部18连接,根据需要在作为上述上部电极的喷淋头部18上施加高频电压。另外,该高频电压的频率不限于450kHz,也可以使用其它的频率,例如13.56MHz等,具体地讲,能够使用300kHz~27MHz的范围内的频率。
而且,在该处理容器14的侧壁上形成有用于搬入搬出晶片的搬入搬出口30,在该搬入搬出口30上设置有闸阀32,使其能够开关。在该闸阀32上,为了将半导体晶片以不暴露在大气中的方式进行搬送,连接有未图示的负载锁定室、传输腔室等。
另外,该处理容器14的底部的中央向下方凹部状地被成形,在其侧面设置有与未图示的真空泵等连接的排气口34,根据需要能够对处理容器14内进行抽真空。而且,在该处理容器14内,为了截置作为被处理体的半导体晶片W,设置有从其底部通过支柱36被支承的载置台38。该载置台38兼用作下部电极,在该载置台38的上部周缘部,以包围晶片W的周围的方式设置有环状的聚焦环40。在作为该下部电极的载置台38与作为上述上部电极的喷淋头部18之间的处理空间S中,通过向上部电极施加高频电压,能够产生等离子体。
具体地讲,该载置台38例如整体由AlN等陶瓷构成,在其内部,作为加热单元以一定的图案形状排列并埋入有例如由钼、钨线等电阻体构成的加热器42。加热器电源44通过配线46连接在该加热器42上,根据需要,向上述加热器42供给电力,使得能够将晶片W控制为规定的温度。进而,在该载置台38的内部,为了发挥下部电极的功能,在面内方向遍及大致整个区域地埋入有例如将钼线等网格状地(网状)编织构成的电极本体48。而且,该电极本体48通过配线50接地。另外,在该电极本体48上也可以施加高频电压作为偏置电压。
而且,在上述载置台38上,形成有在上下方向贯通该载置台38的3个销孔52(图1中仅记述有2个),在各销孔52中,能够以松配合的状态插通其下端被圆弧状的连接环54共同支承的例如石英制的按压提升销56。而且,上述连接环54支承在贯通容器底部并设置为能够上下移动的出没杆58的上端,该出没杆58的下端与致动器60连接。由此,在晶片W的交接时,使上述各按压提升销56从各销孔52的上端向上方出没。另外,在上述出没杆58的相对于容器底部的贯通部上,插入设置有能够伸缩的波纹管62,使得上述出没杆62能够在维持处理容器14内的气密性的同时升降。
而且,在上述喷淋头部18的气体导入口64上,连接有供给在处理中所需要的各种气体的气体供给系统66。具体地讲,在这里作为气体供给系统66,分别连接有流过作为原料气体的例如TiCl4气体的原料气体管68、流过作为等离子体用气体的非活性气体例如Ar气体的等离子体用气体管70、和流过作为还原气体的例如H2气体的还原气体管72。而且,在各气体管68、70、72中分别插入设置有控制各气体的供给量的质量流量控制器那样的流量控制器68A、70A、72A和开关阀68B、70B、72B。
而且,该装置整体例如通过由计算机构成的控制部74被控制,例如控制各气体的供给的开始、停止、各气体的流量控制、晶片W的温度控制、处理容器14内的压力控制、等离子体产生用的高频电力的供给以及供给的停止等。另外,在该控制中所需要的能够由计算机读取的程序存储在存储介质76中。该存储介质76例如由软盘、CD(CompactDisc)、CD-ROM、硬盘、闪存或者DVD等构成。
接着,参照图2~图5说明使用以上结构的成膜装置进行的本发明的钛膜的成膜方法。图2是表示各气体的供给状态和等离子体点火的定时的时序图,图3是表示为了调查在硅基板上形成的Ti膜的硅化物化的状况的X射线衍射分析的结果的曲线,图4是改变氢气的供给量的比率而成膜的Ti(硅化钛)的表面的电子显微镜照片,图5是表示氢气的供给量的比率与在半导体晶片上沉积的Ti膜的选择比的关系的曲线。
在这里使用的半导体晶片W也如图10所示,是在表面上露出有硅部分和绝缘膜的晶片,上述硅部分可以是硅基板,也可以是形成在基板上的硅膜。在底部露出有硅部分的孔与接触孔、通路孔相对应。而且,作为绝缘膜,氧化硅膜(SiO2膜)与其相对应,在该SiO2膜上和作为硅部分的Si上分别形成有Ti膜。
首先,使设置在处理容器14的侧壁上的闸阀32为打开状态,从未图示的负载锁定室等中通过搬入搬出口30将未处理的上述那样的半导体晶片W搬入到该处理容器14内,通过将其交接到按压提升销56上并使其下降,将晶片W放置到作为下部电极的载置台38上。
接着,使处理容器14内为密闭状态,增加向加热器42投入的电力,将成为预热状态的载置台38的温度升温并维持到处理温度。而且,与此同时,使各开关阀68B、70B、72B为打开状态,从作为上部电极的喷淋头部18,将作为等离子体气体的Ar气体、作为还原气体的H2气体、作为原料气体的TiCl4气体,在分别进行流量控制的同时向处理容器14内进行供给,同时从排气口34对处理容器14内进行抽真空,将处理容器14内维持为规定的处理压力。
而且,进而通过驱动上述高频电源24,在作为上部电极的喷淋头部18与作为下部电极的载置台38之间施加例如450kHz的高频电压,由此,在处理空间S中产生等离子体,利用等离子体分解TiCl4气体,使Ti膜沉积到晶片W的表面。与此同时,例如沉积在从孔的底部露出的硅部分上的Ti膜与基底的Si反应而硅化物化,在边界部分中形成硅化钛(TixSiy:x、y是正的整数)。
此处,各气体的供给状态的一个例子如图2所示,首先供给Ar气体和H2气体,在各自的供给量稳定以后,进行等离子体点火,产生等离子体。然后,如果上述Ar气体、H2气体已等离子体化,则随后供给TiCl4气体,还原或者分解该TiCl4气体,通过等离子体CVD在晶片上沉积Ti膜。另外,上述各种气体的供给状态、等离子体点火的定时不限于上述的顺序,例如也可以如图2中的虚线表示的那样,在供给Ar、H2、TiCl4各气体之后使等离子体点火。
在上述那样的由等离子体CVD进行的Ti膜的成膜处理中,在现有的成膜方法中,相比于Ar气体更多地供给H2气体,而在这里,作为本发明方法的特征,将作为还原气体的H2气体的供给量相对于H2气体和作为非活性气体的Ar气体的合计流量的比率,即“H2/H2+Ar”设定为67%以下。如上所述,通过将H2气体的供给量的比率(=H2/H2+Ar)设定为67%以下,通过硅化物化形成的硅化钛的硅化物相一致,在晶片面内单一,其结果,能够改善晶片面内的膜厚以及薄层电阻的均匀性。
如果详细地说明这一点,则如上所述。即,如果H2浓度较高,则在等离子体气氛中生成大量的氢原子(H)或者氢自由基(H*),促进TiCl4的还原反应,大量生成TiCl2。其结果,Ti膜的成膜过程中活性的前躯体TiCl2的成膜反应为支配性的。如果TiCl2吸附到硅表面上,则与SiO2表面不同,TiCl2直接与Si发生反应,成为硅化钛(Si还原反应),同时Si成为SiCl2并挥发,蚀刻硅基板。
上述Si还原反应相比于H2还原反应较为活跃,因此在基板温度为650℃附近的高温区域中,在TiSi2的C49结晶相以外还形成C54结晶相。另外,在550℃附近的温度区域中,通过硅化物化,作为硅化钛膜,与TiSi一同形成具有异质的组成的Ti5Si3的硅化物相。
如果这样在硅化钛膜的硅化物相中发生偏差,则不仅硅化钛膜的膜厚(成膜速率)、薄层电阻等电特性的面内均匀性恶化,而且在550℃附近的温度区域中薄层电阻增大,在650℃附近的温度区域中表面形态恶化。
而如果使H2浓度减少,则能够抑制在等离子体气氛中的TiCl4的还原反应,在Ti膜的成膜过程中,TiCl3的前躯体的成膜反应为支配性的。作为比较稳定的前躯体的TiCl3如果吸附到Si表面上,则与SiO2表面同样,被H或者H*还原形成Ti膜,该Ti膜由于热与Si发生反应,进行硅化物化而形为硅化钛。
其结果,硅化钛膜在晶片面内从多个硅化物相混合存在的状态转变为由Ti成膜的温度区域决定的单一的硅化物相。
这里,实际地使H2的供给量的比率进行各种变化,对在Si基板上形成的Ti膜向哪种硅化物相硅化物化进行了研究,说明其评价结果。
图3是表示为了调查已成膜的Ti膜的硅化物化的状况而进行的X射线衍射的结果的衍射光谱。Ti膜的成膜时的处理条件是处理温度(晶片温度)为640℃、处理压力为500Pa、高频电力为500W、TiCl4的流量为12sccm、Ar的流量为1600~4800sccm、H2的流量为800~4000sccm,在裸的硅基板上进行成膜。这时,如图3中表示的那样,在17~83%的范围内使H2的供给量的比率进行各种变化。图3中表示了TiSi2·C54和TiSi2·C49的各峰值的位置。另外,关于X射线的强度(纵轴),在每个H2比率下向上下方向偏移,使得易于判别是否有峰值。
根据该图3能够明确,在H2的供给量的比率(=H2/H2+Ar)为83%的情况下,不仅看到了TiSi2·C49的峰值,而且还看到了结晶相不同的TiSi2·C54的峰值,判断为两个结晶相C49、C54混合存在,使得表面形态恶化。
与此相对,在H2的供给量的比率是67%、50%、33%、17%这样比较低的情况下,看到了TiSi2·C49的峰值,但是没有看到TiSi2·C54的峰值。从而,在H2的供给量的比率为67%以下的情况下,能够确认能够使硅化钛的结晶相一致为TiSi2·C49。
这样,根据本发明,在钛膜的成膜时,将还原气体的供给量相对于还原气体和非活性气体的合计流量的比率设定为67%以下,因此,通过使钛的硅化物结构的结晶相一致,能够改善表面形态。另外,在这种情况下,如果使H2气体的供给量过少,则还原作用变小,不能够充分地进行Ti膜自身的成膜,因此该H2的供给量的比率的下限是3.5%左右。
进而,相比于上述情况仅稍改变H2气体的供给量的比率地拍摄了在裸的硅基板上形成有Ti膜(硅化钛)时的表面的电子显微镜照片,参照图4说明其评价结果。这里,使H2气体的供给量的比率在14~71%变化,表示出这时的晶片的中央(center)和周缘部(edge)的电子显微镜照片。其中,关于评价结果,“×”表示不良,“○”表示良好,“◎”表示最佳。
该Ti膜的成膜条件是处理温度(晶片温度)为640℃、处理压力为500Pa、TiCl4的流量为12sccm、高频电力为500W。根据该电子显微镜照片,在H2气体的供给量的比率为71%时(比67%大),在表面上看到了相当大的凹凸,表面形态成为相当差的状态。
与此相对,在H2气体的供给量的比率为57%、43%、29%、14%的情况下,与上述71%的情况相比较,凹凸的尺寸相当小,改善了表面形态。而且,特别是在H2气体的供给量的比率为29%和14%的情况下,表面的凹凸格外小,表面光滑,能够确认能够大幅改善表面形态。
这里,为了进行参照,在进行在图3中说明的评价时的成膜条件下改变H2气体的供给量的比率,并且对在硅上形成的Ti的膜厚与在SiO2膜上形成的Ti的膜厚的比(选择比)进行研究,图5表示其评价结果。这里,在SiO2上进行Ti膜的成膜的情况下,氧化硅基板的表面而形成SiO2膜,并形成其上的Ti膜。另外,形成在硅上的Ti膜厚,是测定在通过硅化物化形成的硅化钛中含有的Ti的量并换算成膜厚而得的。Ti成膜时的处理条件与在图3中说明的情况完全相同。另外,也在H2气体的供给量的比率为12%的情况下进行。图5中,横轴为H2气体的供给量的比率,纵轴为Ti膜的选择比,即“Si上的Ti膜的膜厚/SiO2上的膜厚”,分别表示出晶片中心的值和平均值。
根据图5能够明确,在H2气体的供给量的比率为较高的83%的情况下,选择比的平均值是1.55,相对的晶片中心的值是1.95,在晶片面内产生很大的偏差。与此相对,在H2气体供给量的比率为较低的67~12%的情况下,选择比的平均值、晶片中心的值均稳定为1.4左右,可知选择比在晶片面内均匀。该情况的产生能够推断为是因为:如上所述,根据H2气体浓度的不同,从原料的TiCl4气体生成的前躯体的量改变,如果减少H2气体供给量,则在成膜过程中起支配性作用的前躯体从TiCl2转变为TiCl3
另外,对在SiO2绝缘膜上形成直径为60nm的孔、从孔底部露出有Si部分的晶片,如上述所示,降低H2气体的供给量的比率地进行Ti膜的成膜,与现有的成膜方法相比较,在本发明的成膜方法的情况下,能够大约2倍左右地改善阶梯覆盖(step coverage)。该情况的产生能够推断为是因为:如上所述,通过减少H2气体浓度,在Ti成膜过程中起支配性作用的前躯体从TiCl2转变为TiCl3
接着,对使H2气体的供给量的比率为一定(20%)而进行成膜实验所形成的Ti膜或者硅化钛的膜厚的特性进行了研究,说明其评价结果。这里为了进行比较,同时记述了以H2气体的供给量的比率较大的现有的成膜方法形成的Ti膜或者硅化钛的膜厚的特性。
图6是表示晶片温度与膜厚和膜厚的偏差的关系的曲线,图7是表示晶片温度与薄层电阻的平均值和薄层电阻的偏差的关系的曲线,图8是表示晶片温度与选择比的关系的曲线,图9是表示晶片温度与电阻率的关系的曲线,图7(A)~图9(A)中的任一个均表示本发明方法的情况,图7(B)~图9(B)中的任一个均表示现有的成膜方法的情况。
在成膜试验中,在裸的硅基板和被SiO2膜覆盖的硅基板上分别实施成膜处理。关于成膜条件,H2气体的供给量的比率全部是20%、处理压力是500Pa、TiCl4是12sccm、Ar和H2的合计流量是5600sccm、H2的供给量是1120sccm、Ar的供给量是4480sccm。另外,晶片温度在500~650℃(现有方法的情况下是到670℃)中变化。
另外,图6表示的膜厚使用荧光X射线分析器(XRF)进行测定,求得膜中的Ti原子的量并换算为膜厚。从而,如果是Ti单体的薄膜,则求取实际的物理膜厚,但如果是硅化钛的薄膜,则因为通过硅化物化其体积增大,所以通过使上述换算值为约2.4倍而求得物理的薄厚。
首先,关于膜厚,在图6(B)表示的现有方法的情况下,在Si上和SiO2上,随着晶片温度的上升膜厚都逐渐增大,SiO2上的膜厚大致直线地增大,相对的,Si上的膜厚大致呈二次曲线地增大。其理由是,如上所述,在Si上,在H2还原反应的Ti成膜以外,还产生Si还原反应的Ti成膜。
然而,在温度550~600℃之间的低温区域中,如点T1所示,Si上的膜厚一度大幅下落,随之,Si上的膜厚的偏差如点T2所示变大而恶化。另外,膜厚的偏差的“M-m”表示膜厚的最大值与最小值之差。
与此相对,在图6(A)所示的本发明方法的情况下,随着晶片温度的上升,SiO2上的膜厚大致直线地增大,另外,Si上的膜厚不会像点T1表示的那样在中途下落,而是大致呈二次曲线地增大。随之,Si上的膜厚的偏差也不会像点T2表示的那样存在很大的峰值,而是存在于大致允许范围内,能够确认显示出良好的结果。
换句话讲,通过使相对于Ar气体的H2气体的供给量的比率如上所述例如降低到67%以下、且将晶片温度设定在550~600℃左右的范围内,不仅能够改善表面形态还能够提高晶片面内的Si(硅部分)上的膜厚的面内均匀性。
这里,如上所述,在图6(B)中点T1所示的表现出膜厚的大幅下降的现象能够理解如下。即,在硅上形成Ti膜时根据温度的不同形成的硅化物相不同,在小于525℃的低温区域中,Ti与Si不发生反应,保持Ti膜不变,在525~600℃的中温区域中,形成TiSi(titan-mono-silicide:单硅化钛),在大于600℃的高温区域中,形成TiSi2(二硅化钛)。于是在525~550℃附近存在Ti/TiSi转折点,在600℃附近存在TiSi/TiSi2转折点。
而且,如上所述,SiO2上Ti膜的成膜速度随着晶片温度的上升而单调增加,而与此相对,Si上Ti的成膜速度在向TiSi转变的550℃处下降,在作为TiSi的生成温度的550~600℃附近小于SiO2上的成膜速度。
与此同时,上述转折点附近的中温区域中,如上所述作为硅化钛膜,与TiSi一同形成具有异质的组成的Ti5Si3的硅化物相,因此,在晶片面内硅化物相混合存在。该情况的产生能够认为是由Ti成膜过程中的前躯体的TiCl2与TiCl3的混合存在而引起的,其结果,Ti膜的成膜速度不均匀,因此,认为会产生图6(B)所示的点T1表示的膜厚的较大的偏差。
接着,测定了在图6中说明的成膜实验中形成的Ti膜或者硅化钛的薄层电阻并求得其偏差,参照图7说明其评价结果。图7中的曲线中,左纵轴为薄层电阻的平均值,右纵轴为薄层电阻的偏差。另外横轴表示晶片温度。
在图7(B)表示的现有方法的情况下,Si上和SiO2上的薄膜都存在随着晶片温度的上升薄层电阻逐渐下降的倾向,但在温度525~600℃间的中温区域中,Si上的硅化钛膜如点T3所示急剧地上跳变大并产生峰值。而且,随之,在上述温度区域中,薄层电阻的偏差也如点T4所示产生峰值,薄层电阻的面内均匀性严重恶化。
与此相对,在图7(A)表示的本发明方法的情况下,随着晶片温度的上升SiO2上的Ti膜的薄层电阻大致直线下降,另外,Si上的硅化钛膜的薄层电阻并不会产生点T3所示的很大的峰值,而以大于上述Si上的情况的倾斜角度大致直线地下降。
而且,随之,上述SiO2上的Ti膜的薄层电阻的偏差和上述Si上的硅化钛膜的薄层电阻的偏差也不会有点T4所示的很大的峰值,而存在于大致允许范围内,能够确认显示出良好的结果。从而,能够理解为:在晶片温度在525~600℃左右的范围内时,通过适用本发明的方法,可以使Si(硅部分)上的硅化钛膜的薄层电阻的面内均匀性提高。
接着,根据在图6中的成膜实验中求出的Ti膜的各膜厚,计算Si上的膜厚与SiO2上的膜厚的比(=Si上的膜厚/SiO2上的膜厚),即选择比,说明该选择比的评价结果。
如图8(B)所示,在现有的成膜方法的情况下,由于如图6(B)所示的特别是在温度550~600℃的范围内产生的膜厚的下降,导致在温度550~600℃中选择比大幅下降,从这一点考虑也判断为不优选。
与此相对,在图8(A)所示的本发明的成膜方法的情况下,消除了上述的温度550~600℃的范围内的选择比的下降,判断为能够得到优选的结果。
接着,根据在图7的成膜实验中求出的各薄层电阻的平均值,计算Si上的硅化钛的电阻率和SiO2上的Ti膜的电阻率,说明该电阻率的评价结果。如图9(B)所示,在现有的成膜方法的情况下,由于图7(B)所示的特别是在温度525~600℃的范围内产生的Si上的薄层电阻值的上跳,导致在温度525~600℃中电阻率上跳,在点T5表示出峰值,从这一点考虑也判断为不优选。
与此相对,如图9(A)所示,在本发明的成膜方法的情况下,上述的温度525~600℃的范围内的电阻率的变化较为平缓,消除了峰值,判断为能够得到优选的结果。另外,在上述图1中说明的成膜装置只不过表示一个例子,当然并不限定于该例。
另外,这里以使用TiCl4气体作为原料气体的情况为例进行了说明,但并不限定于此,只要是含有Ti的气体即可,例如,作为有机钛,还能够使用TDMAT(二甲氨基钛)、TDEAT(二乙氨基钛)等。
进而,在这里使用Ar气体作为非活性气体,但并不限定于此,也能够使用He、Ne等其它稀有气体。
另外,这里以半导体晶片作为被处理体为例进行了说明,但并不限定于此,在玻璃基板、LCD基板、陶瓷基板等中也能够适用本发明。

Claims (4)

1.一种钛膜的成膜方法,其向能够抽真空的处理容器内供给包含钛的原料气体、还原气体和非活性气体,并且在所述处理容器内产生等离子体,在从表面露出有硅部分和绝缘膜的被处理体的表面上形成钛膜,该钛膜的成膜方法的特征在于:
所述还原气体的供给量相对于所述还原气体和非活性气体的合计流量的比率设定为14~29%,
所述钛膜的成膜时的温度在550~600℃的范围内,
通过在所述硅部分上形成所述钛膜,所述硅部分被硅化物化,形成硅化钛,
所述非活性气体是Ar,所述还原气体是H2
2.如权利要求1所述的钛膜的成膜方法,其特征在于:
首先供给所述还原气体和非活性气体并进行等离子体化,之后在等离子体中供给所述原料气体。
3.如权利要求1所述的钛膜的成膜方法,其特征在于:
同时供给所述还原气体、非活性气体和原料气体,之后进行等离子体化。
4.如权利要求1所述的钛膜的成膜方法,其特征在于:
所述原料气体是TiCl4
CN2008101857115A 2007-12-08 2008-12-08 钛膜的成膜方法和钛膜的成膜装置 Expired - Fee Related CN101451234B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007317782 2007-12-08
JP2007-317782 2007-12-08
JP2007317782A JP2009141227A (ja) 2007-12-08 2007-12-08 チタン膜の成膜方法及びチタン膜の成膜装置

Publications (2)

Publication Number Publication Date
CN101451234A CN101451234A (zh) 2009-06-10
CN101451234B true CN101451234B (zh) 2012-06-06

Family

ID=40733718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101857115A Expired - Fee Related CN101451234B (zh) 2007-12-08 2008-12-08 钛膜的成膜方法和钛膜的成膜装置

Country Status (3)

Country Link
JP (1) JP2009141227A (zh)
KR (1) KR20090060198A (zh)
CN (1) CN101451234B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806315A (zh) * 2004-04-09 2006-07-19 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697111A (ja) * 1992-09-11 1994-04-08 Sony Corp バリアメタルの形成方法
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
JP3254997B2 (ja) * 1995-12-25 2002-02-12 ソニー株式会社 プラズマcvd方法、およびこれにより形成された金属膜を有する半導体装置
JP3050152B2 (ja) * 1997-01-23 2000-06-12 日本電気株式会社 半導体装置の製造方法
JP3636866B2 (ja) * 1997-07-16 2005-04-06 東京エレクトロン株式会社 CVD−Ti膜の成膜方法
JP3171245B2 (ja) * 1998-07-27 2001-05-28 日本電気株式会社 Ti除去方法及びそれを用いたホールの形成方法
KR20010018820A (ko) * 1999-08-23 2001-03-15 윤종용 플라즈마 화학기상증착에 의한 오믹층 증착방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806315A (zh) * 2004-04-09 2006-07-19 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序

Also Published As

Publication number Publication date
CN101451234A (zh) 2009-06-10
KR20090060198A (ko) 2009-06-11
JP2009141227A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
KR101742061B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램
CN110959186B (zh) 在互连金属化中沉积钌层
US9147578B2 (en) Contact clean by remote plasma and repair of silicide surface
US10283404B2 (en) Selective deposition of WCN barrier/adhesion layer for interconnect
US7981794B2 (en) Film forming method and substrate processing apparatus
CN110622283B (zh) 减少或消除钨膜中缺陷的方法
KR100714269B1 (ko) 반도체 소자 제조에 사용되는 금속층 형성방법
KR20010093766A (ko) 텅스텐 화학기상증착에 적합한 감소된 플루오르 오염물
JP2005244244A (ja) ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ
US20220275510A1 (en) Thermal atomic layer deposition of silicon-containing films
CN114641592B (zh) 金属沉积
US20220165554A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
US20250183041A1 (en) Low resistance molybdenum deposition for logic source/drain contacts
KR20040088110A (ko) 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
US9187822B2 (en) Method for forming Ge-Sb-Te film and storage medium
CN101451234B (zh) 钛膜的成膜方法和钛膜的成膜装置
WO2022066419A1 (en) Nitride capping of titanium material to improve barrier properties
JP5224628B2 (ja) ランダム粒子構造を持つ多結晶シリコン膜の堆積方法、ドープされたランダム粒子構造を持つ多結晶シリコンゲート電極を堆積させる方法及びタングステン/シリコン複合膜を形成する方法
US8900991B2 (en) Film forming method and storage medium
KR20250075734A (ko) 합금 원자 층 증착에서 전구체들의 균질 혼합을 위한 시스템들 및 방법들
US7341950B2 (en) Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
WO2023211927A1 (en) Metal silicide contact formation
WO2024091543A1 (en) Selective molybdenum fill

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120606

Termination date: 20211208