[go: up one dir, main page]

CN101400599B - 各向异性形状部件的安装方法 - Google Patents

各向异性形状部件的安装方法 Download PDF

Info

Publication number
CN101400599B
CN101400599B CN200780008666XA CN200780008666A CN101400599B CN 101400599 B CN101400599 B CN 101400599B CN 200780008666X A CN200780008666X A CN 200780008666XA CN 200780008666 A CN200780008666 A CN 200780008666A CN 101400599 B CN101400599 B CN 101400599B
Authority
CN
China
Prior art keywords
substrate
shaped member
liquid
region
anisotropy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780008666XA
Other languages
English (en)
Other versions
CN101400599A (zh
Inventor
鸟井秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101400599A publication Critical patent/CN101400599A/zh
Application granted granted Critical
Publication of CN101400599B publication Critical patent/CN101400599B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y10S977/721—On a silicon substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供各向异性形状部件的安装方法和安装装置、电子器件的制造方法、电子器件和显示装置。在本发明的安装方法中，包括：(I)在设置在基板(1)的一个主面上的第一区域(11)中配置第一液体(3)的工序；(II)使在转印基板(21)的一个主面上以在规定的方向上取向的方式配置的作为各向异性形状部件的柱状部件(2)与配置在第一区域(11)中的第一液体(3)接触，从而使柱状部件(2)移动到第一液体(3)的区域中的工序；和(III)从基板(1)上除去第一液体(3)的工序。

Description

各向异性形状部件的安装方法
技术领域
本发明涉及各向异性形状部件的安装方法和安装装置、使用该安装方法的电子器件的制造方法、电子器件和显示装置。
背景技术
在有源型液晶显示装置、有机场致发光显示装置等平板显示器中使用的薄膜晶体管(TFT)、在大规模集成电路(LSI)中使用的晶体管，是通过真空薄膜工艺和光刻工艺，对薄膜材料进行微细加工处理而制造得到的。特别是，在显示装置中，因为随着近年来的普及而大型化，所以在光刻工艺时使用的曝光装置等制造设备也需要大型化，大量的设备投资是必须的。而且，光掩模的价格也增大。
由于近年来纳米工艺技术的进步，使用例如柱状且直径小于数百nm的部件(以下称为纳米部件)的电子器件的构想和研究开发迅速发展。在柱状的纳米部件中，包括例如碳纳米管、半导体纳米线等针状纳米微粒子。作为在电子器件中利用纳米部件的例子，例如，在“D.Wang，et al.，‘Germanium nanowire field-effect transistors with SiO2and high-k HfO2 gate dielectric’，Appl.Phys.Lett.Vol.83，pp.2432，2003.”中，公开了使用半导体纳米线的场效应晶体管(以下记为FET)在常温下的动作。使用这种纳米部件的场效应晶体管，因为通过涂敷工艺制作而成，所以与现有薄膜工艺相比较，能够从使用多个大型真空设备的工艺中解脱出来。从而具有包括低成本化在内的许多优点。
但是，为了使用纳米部件实现晶体管特性，需要将纳米部件配置在规定的微细区域中，而且在该区域中需要在一轴方向上取向。这是因为，通过在以在一轴方向上取向的方式配置的柱状的纳米部件的两端部分形成源极电极和漏极电极，能够实现场效应晶体管。从而，为了制造利用纳米部件的涂敷型的场效应晶体管，在将纳米部件安装在基板上时正确地控制取向方向和配置位置成为一个重要课题。例如，作为控制纳米部件的取向方向、配置位置的方法，公开了通过使在基板的表面上具有多个槽的聚二甲基硅氧烷(PDMS)制造的模型与基板的表面接触，在基板表面上形成液体流的水路，使分散有纳米部件的液体在该水路中流动，从而在基板上使柱状的纳米部件取向并进行涂敷的方法(以下称为流动法)(参照美国专利6872645号说明书和Y.Huang，et al.，“Directed Assembly of One-Dimensional Nanostructuresinto Functional Networks”，Science，vol.291，pp.630，2001)。
此外，作为使纳米部件在基板上取向配置的别的方法，例如，还公开有使用已取向配置有纳米部件的转印片(施主片)，并在预先设置有粘接层(缓冲层)的基板上转印纳米部件的方法(参照日本特开2005-244240号公报)。在该方法中，使转印片和基板的粘接层临时接合，并通过激光束照射而加热将要转印的图案，使转印片的纳米部件与粘接层粘接(将纳米部件转印在基板侧上)。由转印层(转印的纳米部件的层)和基底层(保持有转印层的膜)形成转印片，在基底层上设置有通过激光加热粘接性降低的膜。
另一方面，有源型液晶显示装置、有机场致发光显示装置形成在玻璃基板上，矩阵状地配置在基板上的像素通过配置在其附近的晶体管进行控制。在现有技术中，因为不能够在玻璃基板上形成结晶半导体的晶体管，所以将使用非晶硅、多晶硅薄膜的FET用于像素的控制。非晶硅、多晶硅薄膜具有能够廉价地在大面积的基板上进行制作的优点，但是存在与结晶硅相比迁移率小，不能够高速动作的问题。为了解决该问题，至今已经提出了预先在由结晶硅构成的硅晶片上制作多个FET，从晶片中切出这些FET，并预先在基板中开出能够放入这些FET的大小的孔，然后使用这些孔，将上述FET配置在基板上的方法(例如，参照美国专利6417025号说明书，日本特开2003-5212号公报和“信息显示(Information Display)”，p12～16，1999年)。
但是，在将柱状的纳米部件安装在基板上时，如果为了控制取向方向、配置位置而使用现有的流动法，则存在难以进行稳定的取向和配置的问题。
此外，在使用通过在设置有粘接层的基板上进行转印而配置纳米 部件的方法时，纳米部件维持在转印片中的排列状态地固定在粘接层上。在转印片上排列纳米部件时，可以以其长度方向大致平行的方式排列纳米部件，但是进一步使多个纳米部件的端部的位置一致地排列纳米部件是非常困难的。因此，在使用该方法时，以长度方向大致平行并且端部的位置大致一致的方式将纳米部件配置在基板上是困难的。此外，因为使用粘接层，所以还存在产生纳米部件埋入粘接层中而不能够实现晶体管特性等问题的可能性。
另一方面，在将预先形成的FET、硅片等部件配置在基板上时，如果使用现有方法，则存在不能够在规定的位置上以正确取向的方式配置FET、硅片的问题。进而，因为这样能够正确配置的概率低，所以必须准备多于必需的量的部件，还存在制造成本上升的问题。
发明内容
鉴于以上的状况，本发明的一个目的是提供在将柱状的纳米部件等各向异性形状部件安装在基板上时，用于正确地在规定的位置进行安装的新安装方法和安装装置。此外，本发明的另一个目的是提供使用该安装方法的电子器件的制造方法，进而提供通过该制造方法制造的电子器件和显示装置。
本发明的各向异性形状部件的安装方法，是将各向异性形状部件安装在基板上的方法，包括：
(I)在设置在上述基板的一个主面(A)上的第一区域中配置第一液体的工序；
(II)使在转印基板的一个主面(B)上以在规定的方向上取向的方式配置的各向异性形状部件与配置在上述第一区域中的上述第一液体接触，从而使上述各向异性形状部件移动到上述第一液体的区域中的工序；和
(III)从上述主面(A)上除去上述第一液体的工序。
其中，本说明书中的“各向异性形状部件”是形状上具有各向异性的部件，具体地说，包括柱状部件(例如圆柱状部件)和板状部件等。各向异性形状部件是例如长轴的平均长度与短轴的平均长度的比大于1.5倍的部件，优选的是，为柱状部件(例如圆柱状部件)时优选
Figure G200780008666XD00041
制造工序的截面图。
图8是表示在转印基板上配置各向异性形状部件的状态的示意图。
图9是表示本发明的安装装置的一个例子的示意图。
图10是表示板状部件的一个例子的立体图。
图11A～图11G是关于板状部件的制造方法的一个例子，示意性地表示各工序的截面图。
图12A是概略地表示背栅型场效应晶体管的结构的平面图，图12B是其截面图。
图13A～图13C是表示图12A和图12B所示的背栅型场效应晶体管的制造工序的截面图和平面图。
图14A是概略地表示顶栅型场效应晶体管的结构的平面图，图14B是其截面图。
图15A～图15E是表示图14A和图14B所示的顶栅型场效应晶体管的制造工序的截面图和平面图。
图16是表示驱动TFT的电路结构的立体图。
图17是表示作为本发明的显示装置的一个实施方式的有机EL显示器的结构的立体图。
图18A是示意性地表示将各向异性形状部件配置在转印基板上的方法的例子的立体图，图18B是其截面图。
图19A是表示本发明的安装装置的其他例子的示意图，图19B是表示覆盖层(blanket)的一部分表面的平面图，图19C是表示基板的一部分的立体图。
具体实施方式
下面说明本发明的实施方式。在以下的说明中使用的图中，存在为了容易观察而省略阴影线的情况。此外，在下面的说明中，有在相同的部分上附加相同的标号并省略重复说明的情况。
(安装方法)
本发明的安装方法是将各向异性形状部件安装在基板上的方法。该方法包括：
(I)在设置在上述基板的一个主面(A)上的第一区域中配置第
Figure G200780008666XD00071
“亲液性”，将第一液体的润湿性低的性质称为“防液性”。例如，当第一液体包括水的情况下，将第一液体的润湿性高的性质称为“亲水性”，将第二液体的润湿性低的性质称为“防水性”。因为第一液体相对固体表面的润湿性不仅与固体的表面能量有关，还与第一液体的表面张力有关，所以对表示“亲液性”和“防液性”的固体的表面能量的值没有特别的限定，为“亲液性”时，优选其表面能量为40mJ/m2以上(优选60～1000mJ/m2)，为“防液性”时，优选其表面能量为5mJ/m2以上、不足40mJ/m2(优选5～25mJ/m2的范围)。
另外，作为形成第二区域的方法的一个例子，能够举出在第二区域的至少一部分中配置第一液体的润湿性比第一区域低的有机膜的方法。根据该方法，能够容易地形成第一区域和第二区域。
配置在第一区域中的第一液体的量没有特别的限定。但是，在工序(II)中，优选使第一液体的量为各向异性形状部件在第一液体内不会运动得过大而导致其取向状态改变的程度的量，从而使得各向异性形状部件能够更可靠地保持在转印基板上的取向状态地存在于第一液体的区域中。
作为第一液体，例如能够使用有机溶剂、水或它们的混合液。例如甲醇、乙醇、乙二醇和甘油等醇、水、或水和醇的混合液等。
[工序(II)]
在工序(II)中，使配置在预先准备的转印基板上的各向异性形状部件与基板的主面(A)的第一液体接触。这时，考虑到配置在转印基板上的各向异性形状部件的取向方向、和已安装在基板上的状态下的各向异性形状部件的取向方向，使转印基板的方向相对基板的主面(A)为规定的方向。在转印基板上取向配置的各向异性形状部件与封闭在第一区域内的第一液体接触，利用第一液体的表面张力向第一液体的区域移动。因为此时各向异性形状部件保持在转印基板上的取向方向地被转印至第一区域，所以能够使各向异性形状部件可靠地在规定的方向上取向并配置在第一区域内。
接着，说明制作配置有各向异性形状部件的转印基板的方法的一个例子。
为了准备这种转印基板，例如，本发明的安装方法也可以使用在 主面(B)中形成有沿着规定的方向延伸的槽的转印基板，在工序(II)之前，还包括(i)通过在形成有上述槽的主面(B)上使分散有各向异性形状部件的第二液体流动，将上述各向异性形状部件以在规定的方向上取向的方式配置在主面(B)上的工序。
此外，也可以将转印基板设置在辊的表面上，并且，以槽沿着上述辊的周向延伸的方式形成主面(B)，在该情况下，也可以在工序(II)中，通过使上述辊旋转，使上述转印基板的主面(B)与配置在基板的第一区域中的第一液体接触，从而使各向异性形状部件移动到上述第一液体的区域中。而且，在工序(i)中，使将分散有上述各向异性形状部件的上述第二液体保持在表面上的部件供给辊与上述转印基板的上述主面(B)接触，从而也能够在上述主面(B)上使分散有上述各向异性形状部件的第二液体流动。
在这种方法的情况下，通过根据各向异性形状部件的形状适当设定槽的宽度，能够以在规定的方向上取向的方式配置各向异性形状部件。例如，在各向异性形状部件为柱状部件时，通过使槽的宽度形成得比柱状部件的长轴的长度短，能够使柱状部件以其长轴沿着槽的方向取向。此外，分散各向异性形状部件的第二液体是能够分散各向异性形状部件的液体即可，没有特别的限定，例如，能够使用甲醇、乙醇、丙醇、氯仿、二氯丁烷等。此外，在转印时第二液体也可以残留在转印基板上，在该情况下，优选不使第二液体与第一液体混合。为此，优选将难与第一液体混合的液体用作第二液体。例如在第一液体是水时，作为第二液体，能够适用难与水混合的氯仿和二氯丁烷。
[工序(III)]
在工序(III)中，从基板的主面(A)上除去第一液体。对除去第一液体的方法没有特别的限定，例如可以通过自然干燥除去，也可以通过加热和/或减压除去。
通过从第一区域除去第一液体的工序，各向异性形状部件保持其取向状态地配置在第一区域中。另外，如上所述，如果适当地设定配置在第一区域中的第一液体的量，则能够更可靠地保持第一液体中的各向异性形状部件的取向状态。
通过以上的各工序，能够在基板的规定的区域中并且在规定的方 向上取向地可靠地安装各向异性形状部件。
此外，如果使用本发明的安装方法，则能够一次安装多个各向异性形状部件。即，如果在基板的一个主面(A)上制作多个第一区域，将第一液体配置在各第一区域中，则使用上述方法，能够将多个各向异性形状部件正确地配置在规定的区域中。
另外，对安装各向异性形状部件的基板没有限定，能够使用由无机材料、高分子树脂材料、或无机材料和高分子树脂材料的复合材料形成的基板。作为无机材料，能够使用氧化铝等陶瓷、硅和玻璃等。作为高分子树脂材料，能够使用聚酰亚胺树脂、聚酰胺树脂、环氧树脂、聚碳酸脂树脂等。作为无机材料和高分子树脂材料的复合材料，例如能够使用包括由玻璃、陶瓷或金属构成的纤维和高分子树脂材料的复合材料。此外，因为即使基板材料具有导电性，只要基板表面是绝缘性的即可，所以也可以使用SOI基板、在表面上形成有绝缘膜的化合物半导体基板。
下面，分成安装的各向异性形状部件是柱状部件，特别是纳米线等微小的柱状部件的情况，和是元件芯片、片状半导体等板状部件的情况，分别说明第一区域的形状、部件。其中，此处所谓的微小的柱状部件是指例如最大直径在1μm以下的柱状部件，优选为最大直径在500nm以下的部件。以下将这种柱状部件称为纳米部件。
首先，说明安装的各向异性形状部件为柱状部件的情况。
在安装的部件为柱状部件时，第一区域的形状可以根据安装的柱状部件的形状决定，例如，在使第一区域为长方形时，能够使第一区域的短边方向的长度比该柱状部件的长轴的长度短，也能够使第一区域的短边方向的长度在该柱状部件的长轴的长度以上。其中，这里所谓的短边方向是长方形的第一区域中与长边方向正交的方向。在本发明的安装方法中，因为通过转印而将预先在转印基板上取向配置的柱状部件配置在第一区域中，所以即使在将第一区域的短边方向的长度形成为柱状部件的长轴的长度以上的情况下，也能够以可靠地在规定的方向上取向的方式配置柱状部件。在本发明的安装方法中，也可以将第一区域的短边方向的长度设定在例如相对柱状部件的长轴的长度为0.8倍以上1.5倍以下的范围内。如果设定为这样的范围，则能够以 取向为柱状部件的长轴沿着第一区域的短边方向的朝向的方式将柱状部件安装在第一区域中。
作为柱状部件，特别是最大直径在1μm以下的纳米部件，例如是纳米管、纳米线、纳米棒、纳米带和触须线(whisker)等。例如，在以这些纳米部件在一轴方向上取向的方式配置该纳米部件，并在其两端配置第一电极和第二电极而制造晶体管等电子器件的情况下，可以使用显示出半导体特性的部件。作为这样的部件，例如能够举出硅纳米线等。
在各向异性形状部件为板状部件的情况下，设置在基板上的第一区域的形状可以根据安装在该第一区域中的板状部件的形状而决定。例如，优选这时的第一区域的形状具有三角形、四边形、五边形等多边形、圆形或椭圆形等与安装的板状部件的规定的面(在安装在基板上的状态下与基板相对的面)的形状相对应的形状。此时，优选使板状部件的规定的面的形状与第一区域的形状尽可能地相似，更优选实质上相等。
板状部件例如也可以是包括电子器件的元件芯片。包括在元件芯片中的电子器件，例如是晶体管(例如场效应晶体管)、电阻、电容器或电感器等。包括在元件芯片中的电子器件可以是一个，也可以是多个。元件芯片也可以包括由多个电子器件构成的电路。包括在元件芯片中的电子器件可以是单晶硅晶体管，也可以是集成有单晶硅晶体管的电路元件。元件芯片的最长边例如为1000μm以下。
在包括在元件芯片中的电子器件是场效应晶体管时，预先在安装元件芯片的基板上，以与晶体管的源极电极、漏极电极和栅极电极对应的方式形成电极图案，此处，由本发明的安装方法配置元件芯片即可。这样的晶体管例如能够用作有源矩阵型的显示装置的像素控制用晶体管。
此外，板状部件例如也可以是片状半导体。在该情况下，例如进而形成与安装在基板上的片状半导体电连接的电极，能够制造该片状半导体作为沟道区域起作用的场效应晶体管。
(安装装置)
本发明的安装装置是用于将各向异性形状部件安装在基板上的安 装装置，包括：在设置在上述基板的一个主面(A)上的第一区域中配置第一液体的液体配置单元；和使在转印基板的一个主面(B)上以在规定的方向上取向的方式配置的上述各向异性形状部件与配置在上述第一区域中的上述第一液体接触的转印单元。
液体配置单元只要包括能够相对基板配置第一液体的机构即可，例如包括在喷墨法、使用配量器(dispenser)的方法、或丝网印刷法等中使用的众所周知的机构即可。此外，也可以包括使第一液体雾状化并喷到基板上的机构，以将第一液体气化所得的蒸气喷到基板上并在基板的第一区域中凝结成第一液体的方式配置的机构。特别是在喷墨法中使用的喷出装置，因为能够在正确地控制其体积的同时将微小的液滴配置在规定的位置上，所以优选。此外，作为液体配置单元，也可以包括并用能够连续地将第一液体供给至基板上的辊和刮刀的机构。
转印单元包括能够使配置在转印基板上的各向异性形状部件与配置在基板的第一区域中的第一液体接触的机构即可。转印单元也可以包括，例如以使转印基板的主面(B)与基板的主面(A)相对的朝向保持转印基板，并且能够使转印基板沿着与基板的主面(A)正交的方向移动的机构。在该情况下，通过以使主面(B)与主面(A)接触的方式，使转印基板相对基板的主面(A)移动，能够使主面(B)上的各向异性形状部件与第一液体接触。
此外，也能够使用辊作为转印单元。在该情况下，转印基板以设置在辊的圆筒形状的表面上的状态被使用，通过使辊表面的转印基板与基板接触而进行各向异性形状部件的转印。
本发明的安装装置也可以进一步包括从基板的主面(A)上除去第一液体的液体除去单元。液体除去单元例如能够包括能够通过加热、减压除去液体的众所周知的机构。
(电子器件的制造方法)
本发明的电子器件的制造方法是制造包括基板、安装在该基板上的各向异性形状部件、以及与该各向异性形状部件电连接的第一电极和第二电极的电子器件的方法，包括通过本发明的安装方法将各向异性形状部件安装在基板的一个主面上的工序。能够将纳米线等柱状部 件、片状半导体等板状部件用作各向异性形状部件。第一电极和第二电极可以在将各向异性形状部件安装在基板上之后形成，也可以在将各向异性形状部件安装在基板上之前预先形成。
由该制造方法制造的电子器件，没有特别的限定，可以是晶体管。作为晶体管，例如能够举出背栅型场效应晶体管和顶栅型场效应晶体管等。
(显示装置)
本发明的显示装置包括由本发明的电子器件的制造方法制造的电子器件。作为本发明的显示装置的一个例子，例如能够举出包括基板、安装在基板上的晶体管(电子器件)、以及用于控制该晶体管的第一配线和第二配线的显示装置。在该情况下，晶体管通过电极端子与第一配线和第二配线电连接。
作为本发明的显示装置，例如能够举出液晶显示器、有机场致发光显示器、等离子体显示器、利用电泳现象的显示器、和利用磁性粉末的显示器等。
(电子器件)
本发明的电子器件包括在一个主面上设置有第一区域、和包围上述第一区域且表面能量比上述第一区域低的第二区域的基板；以在规定的方向上取向的方式配置在上述第一区域中的柱状部件；以及与上述柱状部件电连接的第一电极和第二电极，上述第一区域为长方形状，并且，上述第一区域的短边方向的长度为上述柱状部件的长轴的0.8倍以上1.5倍以下，上述柱状部件以长轴方向沿着上述第一区域的短边方向的方式取向并配置。本发明的电子器件也可以是将显示出半导体特性的部件用作柱状部件，作为半导体装置起作用的电子器件。在该情况下，也能够是上述柱状部件的至少一部分作为沟道区域起作用的场效应晶体管。
(实施方式1)
参照附图说明本发明的各向异性形状部件的安装方法和安装装置的一个例子。而且，在本实施方式中，说明各向异性形状部件是柱状部件的情况。
图3A是表示使用本实施方式的安装方法安装在基板上的柱状部 件的平面图，图3B是表示通过图3A的线I-I且与基板垂直的截面的图。在本实施方式中，在设置在基板1的一个主面上的第一区域11中配置有柱状部件2。在本实施方式中，在基板1上设置有多个第一区域11，这些多个第一区域11以相互不连接的方式分离地形成。第一区域11为长方形，在一个第一区域11内安装有多个柱状部件2(在图中为13个部件)。在本实施方式中，第一区域11的短边方向的长度与柱状部件2的长轴的长度大致相同，柱状部件2以其长轴与第一区域11的短边方向大致一致的方式取向并配置。此外，在基板1的一个主面上，设置有包围第一区域11的第二区域12。以在本实施方式的安装方法中使用的后述的第一液体的润湿性比第一区域11低的方式形成第二区域12。另外，在本实施方式中，因为使用水作为第一液体，所以设第一区域为亲水性的区域，设第二区域为防水性的区域。此外，为了使柱状部件在第一液体的区域中高效地移动，柱状部件的表面的至少一部分为亲水性。
下面说明本实施方式的安装方法。这里，为了说明的方便，如图4所示，准备在一个主面上设置有一个第一区域11和包围它的第二区域12的基板1，说明在该基板1上安装柱状部件的方法。
图1A～图1E使用通过图4的线II-II且与基板垂直的截面，表示使用本实施方式的安装方法将部件安装在基板上时的各工序。图2A～图2E使用通过图4的线III-III且与基板垂直的截面，表示使用本实施方式的安装方法将部件安装在基板上时的各工序。
在图4所示的基板1中，在其一个主面上，预先施加表面处理而形成第一区域11和第二区域12。在本实施方式中，以短边方向的长度L1与部件的长轴的长度大致相同的方式形成第一区域11。例如，在使用长轴的平均长度为10μm、平均直径为0.2μm的作为圆柱状部件的纳米线作为配置的柱状部件时，第一区域11例如能够为短边方向的长度L1＝10μm、长度方向的长度L2＝30μm的长方形。在该情况下，在每一个第一区域11中配置1～数10根纳米线。另外，在本实施方式中，使第一区域11的短边方向的长度L1与柱状部件的长轴的长度大致相同，但是不限于此，也可以比长轴的长度长。
在本实施方式中，用作柱状部件2的纳米线能够由金属、半导体 或绝缘体等各种材料制造而成。例如，能够利用VLS(Vapor-Liquid-Solid：蒸气-液体-固体)生长机制，通过CVD法使用催化剂金属粒子生长由硅构成的纳米线。根据该方法，通过控制催化剂金属粒子的粒子直径的大小、生长时间，能够制造直径、长度一致的纳米线。该纳米线，通过取出到空气中导致表面被轻微氧化，从而被亲水性化。在硅纳米线的生长中，作为上述催化剂金属粒子的材料，能够适用金、铁、钴和镍等过渡金属、或这些过渡金属的合金。
首先，如图1A和图2A所示，在图4所示的基板1的第一区域11上配置第一液体3。如上所述，在本实施方式中将水用作第一液体3。配置第一液体3的方法没有特别的限定，能够使用使第一液体的液滴与基板1的设置有第一区域11的面接触的方法、并用辊和刮刀而涂敷第一液体的方法等。第一区域11是第一液体(此处为水)的润湿性高的亲水性区域，并且，被第一液体的润湿性低的防水性的第二区域12包围。从而，配置在第一区域11中的第一液体3能够稳定地存在于第一区域11内。
接着，准备在一个主面上，柱状部件2在一个方向上取向并配置着的转印基板21。如图1B和图2B所示，以配置有柱状部件2的面与配置在基板1上的第一液体3相对的方式配置该转印基板21。柱状部件2的表面的至少一部分为第一液体3的润湿性高的亲水性。
如图1C和图2C所示，使转印基板21所配置的柱状部件2与封闭在基板1的第一区域11内的第一液体3接触。由此，因为柱状部件2移动到第一液体3的区域中，所以能够将柱状部件2转印到基板1上的长方形的第一区域11中。即，存在于转印基板的表面的柱状部件2与配置在基板1的第一区域11中的第一液体3接触，通过该第一液体3的表面张力被牵引至第一液体3一侧。因此，柱状部件2能够维持在转印基板21中的取向状态地被转印到基板1上。
此后，从基板1移走转印基板21。如图1D和图2D所示，配置在转印基板21的表面上的柱状部件2被引入至基板1的第一液体3的区域中。接着，使第一液体3干燥并除去，如图1E和图2E所示，柱状部件2在基板1的第一区域11中取向并配置。
接着，参照图5A～图5C说明在基板1上形成第一区域11和第二 区域12的方法的一个例子。在本实施方式中，说明基板1是硅基板，安装的柱状部件2是纳米线的情况。
在硅基板上形成第一区域，首先，通过在存在氧的气氛中对硅基板进行电晕放电处理、等离子体处理使基板表面氧化，从而使基板的整个面为亲水性。此外，也可以通过等离子体CVD法在硅基板上堆积氧化硅膜，使基板的表面为亲水性。接着，如图5A所示，使用光刻法，在安装纳米线的规定的位置上，形成长方形(在安装的纳米线的尺寸是例如长轴的平均长度10μm、平均直径0.2μm的情况下，例如为纵30μm、宽10μm的长方形)的抗蚀膜51。
接着，形成防水性的区域。例如，可以通过等离子体CVD法堆积硅氮化膜等防水性薄膜，从而形成防水性的区域。此外，也可以通过形成具有例如由通式CxFyHz(x为1～10的整数，y为1～19的整数，z为例如满足z＝2x-y+1的整数)表示的疏水性官能基的有机单分子膜，从而形成防水性的区域。在本实施方式中，例如，在干燥气氛中，将形成有抗蚀膜51的基板1浸渍在包含1vol％的CF3(CF2)7C2H4SiCl3的甲苯溶液中1小时。此后，在用甲苯洗净基板1之后，通过干燥除去甲苯。由此，如图5B所示，在抗蚀膜51以外的区域中形成氟类单分子膜52，作为防水性的第二区域。进一步，用丙酮除去抗蚀膜51，制作如图5C所示的，设置有亲水性的微细图案(第一区域11)和包围它的第二区域12的基板1。
下面，说明以在规定的方向上取向的方式将柱状部件配置在转印基板的一个主面上的方法的一个例子。
在图6中，表示了没有配置柱状部件的状态的转印基板21的立体图。在转印基板21的表面上形成有槽21a。该槽21a的宽度的大小、深度没有特别的限定，根据所使用的柱状部件的大小(这里是纳米线的直径)等适当地设定。例如在使用平均直径为0.2μm、平均长度为10μm的纳米线时，例如，形成以2μm的间隔配置有宽度2μm、深度3μm的微细的槽的图案。在整个面上形成有这样的槽21a的图案的转印基板21上，作为柱状部件的纳米线以其长轴沿着槽21a的方式取向并配置。转印基板21通过图7A～图7E所示的工序被制造。
在玻璃基板31(参照图7A)的表面上，通过高频溅射形成例如膜 厚3μm的铜薄膜32(参照图7B)。接着，使用光刻法形成例如宽度2μm、间隔2μm的槽图案形状的正型抗蚀膜33(参照图7C)。接着，例如使用5重量％的氯化铁(FeCl3)水溶液，对铜薄膜32进行蚀刻，并用纯水充分地清洗，制作图7D所示的槽图案形状的铜薄膜32。进一步，在剥离抗蚀膜33之后，将铜薄膜32的表面曝露在臭氧气氛中并进行洗净，在包含防水性的官能基(这里为氟烷基)和具有与铜结合的性质的官能基(这里为巯基)这两者的CF3(CF2)7C2H4SH的醇溶液中浸渍每块玻璃基板31，在形成有图案的铜薄膜32上形成防水性单分子膜。这样，能够制作用于使纳米线取向并配置的转印基板21(参照图7E)。此时，在转印基板21上形成的槽21a的底部分21b中露出亲水性的玻璃基板。
在图8中，表示在转印基板21的整个表面上使作为柱状部件的纳米线在一方向上取向并进行配置的方法的一个例子。将分散有纳米线的丙醇溶液(第二液体)41放置在转印基板21的形成有槽21a的表面上，通过使用刮刀42使该溶液41在转印基板21的表面上流动，以纳米线的长轴方向沿着槽的长度方向的方式，使纳米线在槽21a的凹部取向并配置。这样，能够使作为柱状部件的纳米线在一方向上取向地配置在转印基板21的整个面上。
此外，能够效率更高地使柱状部件在转印基板21上取向并配置的方法的例子如图18A和图18B所示。图18A是表示将纳米线配置在转印基板21上时的刮刀的移动方向的立体图，图18B是其截面图。在该方法中，使刮刀42沿着转印基板21的槽21a的延伸方向移动，即，使分散有纳米线的丙醇溶液(第二液体)41在沿着槽21a的方向上流动。根据该方法，能够高效地以纳米线的长轴方向沿着槽21a的长度方向的方式将纳米线配置在槽21a的凹部中。
下面说明本发明的安装装置的一个例子。
图9是示意性地表示本实施方式的安装装置的结构的图。图9所示的安装装置51是用于使纳米线等柱状部件在如上所述的形成有亲水性的第一区域和防水性的第二区域的基板1上取向并配置的装置的一个例子。
安装装置51包括在设置在基板1的一个主面上的第一区域中配置 第一液体的液体配置单元；使转印基板的配置有柱状部件的面与配置在第一区域中的第一液体接触的转印单元；和用于除去第一液体的液体除去单元。具体地说，包括：用于以载置有基板1的状态将基板1搬送到各作业位置的搬送托盘52；将搬送托盘52搬送到各作业位置的搬送机构53；相对基板1喷出雾状的第一液体的喷雾器(液体配置单元)54；保持转印基板21，使转印基板21沿着使转印基板21的配置有柱状部件2的面与基板1接触的方向移动的转印基板可动机构(转印单元)55；和用于干燥基板1上的第一液体的干燥机构(液体除去单元)56。作为搬送机构53，此处例如使用搬送辊。通过搬送辊的旋转，使载置在搬送辊上的搬送托盘52移动到各作业位置。作为转印基板可动机构55，例如能够使用能够进行压力驱动的装置(压力驱动方式的装置)，此处例如使用具有精密上下驱动机构的压力机。将转印基板21安装在上下驱动的滑动板55a上，通过将滑动板55a向下侧驱动，使转印基板21与搬送托盘52上的基板1的表面接触，从而将柱状部件2转印到基板1上。此外，作为干燥机构56，此处使用例如喷出干燥空气的鼓风机方式的装置。另外，图9所示的装置是一个例子，本发明的安装装置不限定于此。
在该装置51中，基板1以载置在搬送托盘52上的状态通过搬送机构53被搬送到各作业位置。首先，将基板1搬送到喷雾器54的位置，将加热作为第一液体的水而制成的雾喷到形成有第一区域的面上。通过该操作，将微细的水均匀地配置在各个第一区域中。将配置有水的基板1搬送到转印基板可动机构55的位置。此处，预先形成水蒸气100％的气氛。转印基板21以取向配置有柱状部件2的面与基板1相对的方式设置在转印基板可动机构55上，通过使该机构55的滑动板55a相对基板1的配置有第一液体的面上下移动，能够保持取向状态地将多个柱状部件转印到基板1的第一区域中。接着，通过搬送机构53，将基板1搬送到干燥机构56的位置。此处，使作为第一液体的水蒸发。此时，随着水的蒸发，柱状部件2被限制在第一区域中，保持取向状态地安装在基板1上。
进一步说明本发明的安装装置的其他例子。
图19A是示意性地表示本发明的安装装置的一个例子的图。该安 装装置191包括用于在设置在基板1的一个主面上的第一区域中配置第一液体(此处为水)3的水辊(液体配置单元)192、和以将作为转印基板的为圆筒状结构体的覆盖层193卷绕在表面上的方式形成的转印辊(转印单元)194。在安装装置191中进一步设置有：用于将分散有柱状部件2的第二液体195供给至覆盖层193的表面的部件供给辊196；用于将分散有柱状部件2的第二液体195供给至部件供给辊196的配量器197；用于调节覆盖层193的表面上的第二液体(包括柱状部件2)195的量的刮刀198；用于调节第一区域上的第一液体3的量的刮刀199；和用于搬送基板1的搬送辊200等。另外，为了容易地将柱状部件2供给覆盖层193，例如，也可以在将柱状部件2供给覆盖层193之前，通过辊等将第二液体195供给至覆盖层193的表面。
图19B是表示覆盖层193的一部分表面的平面图。在覆盖层193的表面上，条状地形成有与覆盖层的旋转方向大致平行地延伸(沿转印辊194的周向延伸)的槽193a。另外，为了容易观察图面，方便起见地在槽193a上画有阴影线。如图19A所示，通过部件供给辊196，包括柱状部件2的第二液体195沿着覆盖层193的槽193a被供给至(流到)覆盖层193的表面上。从而，以长轴方向沿着槽193a的长度方向的方式，高效地将柱状部件2配置在槽193a的凹部中。图19C是表示基板1的一部分的立体图。另外，为了容易观察图面，方便起见地在第一区域11上画有阴影线。
参照图19A～图19C说明使用该安装装置191的安装方法的例子。通过部件供给辊196将柱状部件2供给至覆盖层193的表面。此时，也可以与柱状部件2一起供给第二液体195。在覆盖层193的表面上，柱状部件2以其长轴方向与槽193a大致平行的方式取向。覆盖层193以在其表面上保持有柱状部件2的状态，通过转印辊194旋转移动到转印位置(与基板1上的第一液体3接触的位置)。另一方面，设置有第一区域11的基板1通过搬送辊200被搬送到转印位置。通过设置在基板1的搬送方向中转印位置的上游侧的水辊192，在向转印位置搬送的途中，将第一液体3配置在第一区域11上。在转印位置上，通过使覆盖层193与第一液体3接触，使覆盖层193上的柱状部件2与第一液体3接触，柱状部件2移动到第一液体3的区域中。之后，通过自 然干燥除去第一液体3，柱状部件2在第一区域11中取向配置。这样，使用利用roll-to-roll方式的安装装置191，从而能够更高效地将柱状部件配置在规定的区域中。
另外，这里通过自然干燥除去第一液体，但是不限定于此，作为用于除去液体的机构(液体除去部)，也可以另外设置干燥机等。
如上所述，根据本实施方式的安装方法和安装装置，能够将柱状部件以在规定的方向上取向的方式配置在基板上。另外，在本实施方式中，使用水作为第一液体，但是不限定于此，也可以使用甲醇、乙醇、乙二醇和甘油等醇，水和醇的混合液等。
(实施方式2)
参照附图说明本发明的各向异性形状部件的安装方法和安装装置的一个例子。另外，在本实施方式中，说明各向异性形状部件是板状部件的情况。
作为板状部件，例如能够举出包括片状半导体、晶体管等电子器件的元件芯片等。此处，举出板状部件本身是作为晶体管起作用的元件芯片的情况为例进行说明。
在图10中表示本实施方式中的板状部件61的立体图。板状部件61，在半导体硅基板62上形成有2个由镍构成的电极64和绝缘膜63，而且在绝缘膜63上形成有栅极电极65。板状部件61的尺寸是纵10μm、横30μm、整体厚度4μm。该部件61本身是电子器件，形成2个电极64作为源极电极和漏极电极起作用的FET。
在图11A～图11G中表示板状部件61的制造方法。首先，准备半导体硅的晶片71，通过等离子体CVD法形成由氧化硅膜构成的绝缘膜72，通过施加图案蚀刻处理使绝缘膜72图案化(参照图11A)。进而，使由镍构成的电极膜74形成图案(参照图11B)。进而，在已图案化的绝缘膜72上形成由铂构成的电极膜75(参照图11C)。接着，使用热可塑性蜡76将形成有电极膜74、75的晶片71贴附在玻璃制的保持基板77上(参照图11D)。接着，以被保持基板77保持的状态，使用CMP装置(化学机械抛光装置)研磨晶片71的背面使其变薄，并使用精密切割锯装置从晶片71的背面侧进行切断，分离成图11所示的板状部件61的小片(参照图11E)。在充分洗净各板状部件61的研磨面 (半导体硅基板62的背面)之后，将该研磨面载置在托盘78上进行加热，从而使热可塑性蜡76软化，将保持基板77从板状部件61卸下(参照图11F)。由此能够制造多个板状部件61。
进一步，保持该排列状态不变，使用醇类的液体，将板状部件61转印在转印基板79上。由此，能够准备多个板状部件61在规定的方向上取向并配置的转印基板79(参照图11G)。
作为本实施方式的安装装置，能够使用在实施方式1中说明的安装装置(参照图9)。以该情况下，通过在图9中代替转印基板21而使用转印基板79(参照图11G)，能够利用同样的安装装置。
在板状部件为片状半导体的情况下，使制作成规定的形状的片状半导体以在规定的方向上取向的方式配置在转印基板上，由此能够使用同样的安装方法和安装装置，在基板上的规定的区域中，以在规定的方向上取向的方式进行安装。
(实施方式3)
在实施方式3中，说明本发明的电子器件和其制造方法的一个例子。在本实施方式中，说明电子器件为背栅型的FET的情况。
图12A是本实施方式的背栅型的FET的概略平面图。图12B表示通过图12A的线IV-IV且与基板垂直的截面。本实施方式中的FET101利用由实施方式1中说明的方法制作得到的将柱状部件安装在基板上的结构。此处，作为柱状部件，使用显示出半导体特性的硅纳米线。
如图12A和图12B所示，本实施方式的FET101具有由使载流子(电子或空穴)移动的多个硅纳米线102的束构成的沟道区域103。硅纳米线102配置在第一区域104内，源极电极105和漏极电极106(第一电极和第二电极)与硅纳米线102连接。源极电极105和漏极电极106设置在栅极绝缘膜107上，栅极电极108配置在栅极绝缘膜107下。栅极电极108形成在硅基板109上。在具有这样的结构的FET101中，通过使用驱动电路(未图示)升高/降低栅极电极108的电位，能够控制沟道区域103的导电性，执行晶体管动作。
下面，参照图13A～图13C说明制造背栅型的FET101的方法。在图13A～图13C中，表示用于说明本实施方式的制造方法中的各工序的平面图和其V-V线截面图。另外，在图13中表示了只有一个晶体 管的形成方法，但是实际上，能够在基板上形成多个结构与其相同的晶体管。
如图13A所示，首先，在硅基板109的表面被杂质掺杂为p型而形成的硅膜(栅极电极108)上，堆积由硅氧化物构成的栅极绝缘膜107。进一步，在其上形成亲液性的第一区域104和包围第一区域104的第二区域。各区域的形成方法如实施方式1所说明的那样。第一区域104为长方形，它的尺寸根据安装的硅纳米线的形状而决定。在本实施方式中，以第一区域104的短边方向的长度与硅纳米线的长轴的长度大致相同的方式形成。
接着，通过利用实施方式1中说明的转印的安装方法，以硅纳米线102的长轴的方向沿着第一区域104的短边方向的方式，使硅纳米线102取向并配置。
接着，如图13C所示，在栅极绝缘膜107上形成源极电极105和漏极电极106。以配置的硅纳米线102与两电极107、108电连接的方式形成两电极107、108。这些电极材料优选例如是由钛、金、铂、钴或镍等金属形成的硅化物。
此外，在本实施方式中制造的电子器件也可以是以下说明的顶栅型的FET。图14A是顶栅型的FET111的概略平面图。图14B表示通过图14A的线VI-VI且与基板垂直的截面。在该顶栅型的FET111中，在设置在硅基板112上的亲液性的第一区域113中配置硅纳米线114的束，通过该硅纳米线114的束构成沟道区域115。源极电极116和漏极电极117与硅纳米线114电连接。在硅纳米线114上设置有栅极绝缘膜118，在栅极绝缘膜118上设置有栅极电极119。在具有以上结构的FET111中，与图12A和图12B所示的FET101同样，通过使用驱动电路(未图示)升高/降低栅极电极119的电位，能够控制沟道区域115的导电性，执行晶体管动作。
下面，参照图15A～图15E说明制造顶栅型的FET111的方法。在图15A～图15E中，表示了用于说明本实施方式的制造方法中的各工序的平面图和其VII-VII线截面图。
如图15A所示，首先，在硅基板112的表面上形成周围被防水性的第二区域包围的长方形的亲液性的第一区域113。各区域的形成方法 和其形状与上述背栅型的FET的情况相同。
接着，如图15B所示，将硅纳米线114配置在第一区域113中。硅纳米线114能够使用与背栅型场效应晶体管的情况相同的方法进行配置。
接着，如图15C所示，设置与硅纳米线114电连接的源极电极116和漏极电极117(第一电极和第二电极)。
接着，如图15D所示，在设置有两电极156、157的区域以外的表面上形成栅极绝缘膜118。
接着，如图15E所示，在栅极绝缘膜118上形成栅极电极119。
根据以上的方法能够制造顶栅型的FET111。另外，源极电极116、漏极电极117和栅极电极119的材料，与上述背栅型的FET同样，优选是例如由钛、金、铂、钴或镍等金属形成的硅化物。
(实施方式4)
实施方式3中说明的晶体管能够被用作在显示装置等中使用的薄膜晶体管(TFT)。在图16中，表示将利用以在规定的方向上取向的方式配置的柱状部件而形成的晶体管用作显示装置的TFT的情况，也表示了用于驱动该TFT的电路结构。在图16所示的电路结构中，源极电极线122和栅极电极线123隔着栅极绝缘膜124垂直交叉地设置在基板121上。而且，在由源极电极线122和栅极电极线123划出的区域中设置有TFT125和像素电极126。TFT125具有：与源极电极线122连接的源极电极127；与像素电极126连接的漏极电极128；设置在源极电极127和漏极电极128之间的栅极绝缘膜129；和设置在栅极绝缘膜129上，且与栅极电极线123连接的栅极电极130。而且，虽然在图16中没有显示，但是在栅极绝缘膜129之下或内部，设置有连接在源极电极127和漏极电极128之间的纳米线。
在使用本发明的安装方法将柱状部件安装在基板上时，能够使用挠性基板作为基板。因此，将本发明的安装方法用于图16所示的TFT制作是有用的。另外，图16所示的TFT能够用于图17所示的显示面板(显示装置)。
图17是表示使用图16所示的TFT的有机EL显示器的面板结构的立体图。在图17所示的面板结构中具有：矩阵状地配置有TFT131 的塑料基板132；设置在塑料基板132上的有机EL层133；设置在有机EL层133上的透明电极134；和设置在透明电极134上的保护膜135。另外，TFT131与栅极电极线136和源极电极线137连接。
产业上的可利用性
本发明的各向异性形状部件的安装方法和安装装置，能够在将属于各向异性形状部件的纳米线等柱状部件以在规定的方向上取向的方式配置在基板上时使用。根据该安装方法和安装装置，能够以低成本以及工业规模制造例如晶体管等电子器件。由此，不仅能够用于显示装置，也能够用于利用半导体特性的气体传感器、生物传感器等能够在廉价的树脂基板上形成的通用的半导体装置的制造中。此外，如果使用显示出导电性的金属特性的部件作为柱状部件，则能够使用本发明的方法和装置制造通用的电配线。进而，本发明的安装方法和安装装置，因为也能够使微细的FET等板状的半导体装置以在规定的方向上取向的方式配置，所以也能够适用于显示装置用的TFT驱动电路的制造等。

Claims (10)

1.一种各向异性形状部件的安装方法，其将各向异性形状部件安装在基板上，其特征在于，包括：
(I)在设置在所述基板的一个主面上的第一区域中配置第一液体的工序；
(II)使在转印基板的一个主面上以在规定的方向上取向的方式配置的各向异性形状部件与配置在所述第一区域中的所述第一液体接触，从而使所述各向异性形状部件移动到所述第一液体的区域中的工序；和
(III)从所述基板的所述主面上除去所述第一液体的工序。
2.如权利要求1所述的各向异性形状部件的安装方法，其特征在于：
在所述基板的所述主面上设置有包围所述第一区域的第二区域，
所述第一液体相对所述第一区域的润湿性比所述第一液体相对所述第二区域的润湿性高。
3.如权利要求2所述的各向异性形状部件的安装方法，其特征在于：
所述第一区域为亲水性，所述第二区域为防水性，并且所述第一液体包括水。
4.如权利要求3所述的各向异性形状部件的安装方法，其特征在于：
所述各向异性形状部件的表面的至少一部分为亲水性。
5.如权利要求1所述的各向异性形状部件的安装方法，其特征在于：
在所述转印基板的所述主面上形成有沿规定的方向延伸的槽，
在所述工序(II)之前，
还包括(i)通过在形成有所述槽的所述转印基板的所述主面上使分散有所述各向异性形状部件的第二液体流动，将所述各向异性形状部件以在所述规定的方向上取向的方式配置在所述转印基板的所述主面上的工序。
6.如权利要求5所述的各向异性形状部件的安装方法，其特征在于：
所述转印基板设置在辊的表面上，并且所述槽以沿所述辊的周向延伸的方式形成，
在所述工序(II)中，通过使所述辊旋转，使所述转印基板的所述主面与配置在所述基板的所述第一区域中的所述第一液体接触，使所述各向异性形状部件移动到所述第一液体的区域中。
7.如权利要求6所述的各向异性形状部件的安装方法，其特征在于：
在所述工序(i)中，使部件供给辊与所述转印基板的所述主面接触，所述部件供给辊在表面上保持分散有所述各向异性形状部件的所述第二液体，由此在所述转印基板的所述主面上使分散有所述各向异性形状部件的第二液体流动。
8.如权利要求1所述的各向异性形状部件的安装方法，其特征在于：
所述各向异性形状部件是柱状部件，并且所述第一区域为长方形；
所述第一区域的短边方向的长度为所述柱状部件的长轴的平均长度的0.8倍以上1.5倍以下。
9.如权利要求8所述的各向异性形状部件的安装方法，其特征在于：
在所述工序(II)中，以所述柱状部件的长轴方向沿着所述第一区域的短边方向的方式，使配置在所述转印基板的所述主面上的所述各向异性形状部件与所述第一液体接触。
10.如权利要求1所述的各向异性形状部件的安装方法，其特征在于：
所述各向异性形状部件是板状部件，并且所述第一区域具有与所述板状部件的在安装在所述基板上的状态下与所述基板相对的面的形状对应的形状，
在所述工序(II)中，在使所述板状部件与所述第一液体接触时，使所述板状部件的所述在安装在所述基板上的状态下与所述基板相对的面与所述基板的所述主面相对。
CN200780008666XA 2006-03-10 2007-02-15 各向异性形状部件的安装方法 Expired - Fee Related CN101400599B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006066658 2006-03-10
JP066658/2006 2006-03-10
PCT/JP2007/052771 WO2007105405A1 (ja) 2006-03-10 2007-02-15 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置

Publications (2)

Publication Number Publication Date
CN101400599A CN101400599A (zh) 2009-04-01
CN101400599B true CN101400599B (zh) 2010-12-01

Family

ID=38509243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780008666XA Expired - Fee Related CN101400599B (zh) 2006-03-10 2007-02-15 各向异性形状部件的安装方法

Country Status (4)

Country Link
US (1) US7528004B2 (zh)
JP (1) JP4163250B2 (zh)
CN (1) CN101400599B (zh)
WO (1) WO2007105405A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329351A (ja) * 2006-06-08 2007-12-20 Sharp Corp 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法
US7915082B2 (en) * 2008-10-23 2011-03-29 Infineon Technologies Ag Semiconductor device
CN102017106B (zh) 2008-11-18 2012-07-04 松下电器产业株式会社 部件的装配方法
JP5453793B2 (ja) * 2008-12-10 2014-03-26 株式会社リコー 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
US8021960B2 (en) * 2009-10-06 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101161060B1 (ko) * 2009-11-30 2012-06-29 서강대학교산학협력단 나노입자를 기둥형태로 조직화시키기 위한 배열장치 및 그 배열방법
JP2011138902A (ja) * 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置
US8519479B2 (en) 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8445337B2 (en) 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
JP5779933B2 (ja) * 2011-03-25 2015-09-16 凸版印刷株式会社 薄膜トランジスタ装置およびその製造方法
US9070686B2 (en) * 2011-05-31 2015-06-30 International Business Machines Corporation Wiring switch designs based on a field effect device for reconfigurable interconnect paths
WO2013043926A1 (en) * 2011-09-20 2013-03-28 The Regents Of The University Of California Nanowire composite for thermoelectrics
JP2013088862A (ja) * 2011-10-13 2013-05-13 Elpida Memory Inc レイアウトデータ作成装置及び半導体装置
US9139416B2 (en) * 2012-08-01 2015-09-22 University Of South Carolina Microfluidic devices for the generation of nano-vapor bubbles and their methods of manufacture and use
US10180613B2 (en) * 2014-04-02 2019-01-15 Sharp Kabushiki Kaisha Optical device
CN110310964B (zh) * 2018-03-27 2021-11-16 北京赛特超润界面科技有限公司 一种可控图案化电学器件的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249626A (ja) * 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6569382B1 (en) * 1991-11-07 2003-05-27 Nanogen, Inc. Methods apparatus for the electronic, homogeneous assembly and fabrication of devices
US6827645B2 (en) * 1996-10-09 2004-12-07 Kabushiki Kaisha Sega Enterprises Game processing apparatus, game processing methods and recording media
WO2005043639A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. 導電性薄膜および薄膜トランジスタ
JP2005186270A (ja) * 2003-12-23 2005-07-14 Hewlett-Packard Development Co Lp ナノオブジェクトアレイの製造
CN1661813A (zh) * 2004-02-26 2005-08-31 三星Sdi株式会社 薄膜晶体管、显示器及其制造方法、及施主薄片制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US7335603B2 (en) * 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
EP1268087A4 (en) * 2000-03-22 2007-05-23 Univ Massachusetts NANOMETRIC CYLINDER MATRICES
WO2002015240A1 (en) 2000-08-15 2002-02-21 The Trustees Of The Universtiy Of Pennsylvania Directed assembly of nanometer-scale molecular devices
US7632434B2 (en) * 2000-11-17 2009-12-15 Wayne O. Duescher Abrasive agglomerate coated raised island articles
JP2003005212A (ja) 2001-06-20 2003-01-08 Seiko Instruments Inc 単結晶シリコントランジスタ素子を有する液晶表示装置およびその製造方法
CA2475790A1 (en) * 2002-02-11 2003-08-21 Rensselaer Polytechnic Institute Directed assembly of highly-organized carbon nanotube architectures
US7147894B2 (en) * 2002-03-25 2006-12-12 The University Of North Carolina At Chapel Hill Method for assembling nano objects
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US7335395B2 (en) * 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
JP4007113B2 (ja) * 2002-08-01 2007-11-14 富士ゼロックス株式会社 アライメントマーク付き高分子光導波路及び積層型高分子光導波路の製造方法
JP2004144987A (ja) * 2002-10-24 2004-05-20 Fuji Xerox Co Ltd 高分子光導波路の製造方法
JP4454931B2 (ja) * 2002-12-13 2010-04-21 キヤノン株式会社 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法
JP4748943B2 (ja) * 2003-02-28 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
WO2005052179A2 (en) * 2003-08-13 2005-06-09 The Johns Hopkins University Method of making carbon nanotube arrays, and thermal interfaces using same
JP4836465B2 (ja) * 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
US7632721B2 (en) 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7354850B2 (en) * 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
US7276389B2 (en) * 2004-02-25 2007-10-02 Samsung Electronics Co., Ltd. Article comprising metal oxide nanostructures and method for fabricating such nanostructures
US7064045B2 (en) * 2004-08-30 2006-06-20 Miradia Inc. Laser based method and device for forming spacer structures for packaging optical reflection devices
KR100682922B1 (ko) * 2005-01-21 2007-02-15 삼성전자주식회사 집속이온빔을 이용한 탄소나노튜브의 제조 방법
US7276424B2 (en) * 2005-06-29 2007-10-02 Hewlett-Packard Development Company, L.P. Fabrication of aligned nanowire lattices
JP2007067299A (ja) * 2005-09-01 2007-03-15 Dainippon Printing Co Ltd Ｉｃチップウエハ、ｉｃチップ及びその製造方法
CN100543905C (zh) * 2005-09-30 2009-09-23 北京富纳特创新科技有限公司 一种场发射装置及其制备方法
US7413924B2 (en) * 2005-10-31 2008-08-19 Motorola, Inc. Plasma etch process for defining catalyst pads on nanoemissive displays
US7575735B2 (en) * 2005-11-02 2009-08-18 The Research Foundation Of State University Of New York Metal oxide and metal fluoride nanostructures and methods of making same
KR100793336B1 (ko) * 2006-11-17 2008-01-11 삼성전기주식회사 발광 트랜지스터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569382B1 (en) * 1991-11-07 2003-05-27 Nanogen, Inc. Methods apparatus for the electronic, homogeneous assembly and fabrication of devices
US6827645B2 (en) * 1996-10-09 2004-12-07 Kabushiki Kaisha Sega Enterprises Game processing apparatus, game processing methods and recording media
JP2001249626A (ja) * 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
WO2005043639A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. 導電性薄膜および薄膜トランジスタ
JP2005186270A (ja) * 2003-12-23 2005-07-14 Hewlett-Packard Development Co Lp ナノオブジェクトアレイの製造
CN1661813A (zh) * 2004-02-26 2005-08-31 三星Sdi株式会社 薄膜晶体管、显示器及其制造方法、及施主薄片制造方法

Also Published As

Publication number Publication date
US7528004B2 (en) 2009-05-05
US20080293175A1 (en) 2008-11-27
WO2007105405A1 (ja) 2007-09-20
JP4163250B2 (ja) 2008-10-08
CN101400599A (zh) 2009-04-01
JPWO2007105405A1 (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
CN101400599B (zh) 各向异性形状部件的安装方法
EP1759422B1 (en) Electrical device comprising printable semiconductor elements
KR100873765B1 (ko) 전자 회로 구성 부재의 마운트 방법 및 마운트 장치
US7772125B2 (en) Structure in which cylindrical microstructure is maintained in anisotropic groove, method for fabricating the same, and semiconductor device, TFT driving circuit, panel, display and sensor using the structure in which cylindrical microstructure is maintained in anisotropic groove
JP4996846B2 (ja) 電界効果トランジスタ及びその製造方法
EP1850404B1 (en) Field effect transistor and manufacturing method thereof
US20080153188A1 (en) Apparatus and method for forming semiconductor layer
WO2008007226A2 (en) Thin-film transistor
JP2007158117A (ja) ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
JP2007152515A (ja) ナノワイヤ転写方法及びナノワイヤ転写装置
Sun et al. Materials and patterning techniques for macroelectronics
HK1196180A (zh) 組裝可印刷半導體元件和製造電子器件的方法
HK1191443B (zh) 一種用於製造可印刷半導體元件和將可印刷半導體元件安裝到基底表面的方法和裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20190215