[go: up one dir, main page]

CN101286529A - 薄膜晶体管、薄膜晶体管制造方法及液晶显示面板 - Google Patents

薄膜晶体管、薄膜晶体管制造方法及液晶显示面板 Download PDF

Info

Publication number
CN101286529A
CN101286529A CNA2007100740152A CN200710074015A CN101286529A CN 101286529 A CN101286529 A CN 101286529A CN A2007100740152 A CNA2007100740152 A CN A2007100740152A CN 200710074015 A CN200710074015 A CN 200710074015A CN 101286529 A CN101286529 A CN 101286529A
Authority
CN
China
Prior art keywords
film transistor
passage area
passivation layer
amorphous silicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100740152A
Other languages
English (en)
Inventor
颜硕廷
洪肇逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Shenzhen Co Ltd
Innolux Corp
Original Assignee
Innolux Shenzhen Co Ltd
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Shenzhen Co Ltd, Innolux Display Corp filed Critical Innolux Shenzhen Co Ltd
Priority to CNA2007100740152A priority Critical patent/CN101286529A/zh
Priority to US12/082,801 priority patent/US20080252834A1/en
Publication of CN101286529A publication Critical patent/CN101286529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及其制造方法。该薄膜晶体管包括一基底、一设置在该基底表面的栅极、一覆盖该基底及该栅极的栅极钝化层、一设置在该栅极钝化层表面的通道区域、一覆盖该栅极钝化层及部分通道区域的漏极与源极及一设置在该漏极与该通道区域之间的导电薄膜，其中该导电薄膜的功函数大于该通道区域的功函数。在该漏极与该通道区域之间设置具较高功函数的导电薄膜，提高该漏极与该通道区域间的能障值以有效改善薄膜晶体管的漏电流特性。同时本发明还提供一种采用该薄膜晶体管的液晶显示面板。

Description

薄膜晶体管、薄膜晶体管制造方法及液晶显示面板
技术领域
本发明涉及一种薄膜晶体管及其制造方法，以及采用该薄膜晶体管的液晶显示面板。
背景技术
在薄膜晶体管液晶显示面板中，显示区域的透光度主要取决于像素电极与公共电极之间的电压差。当薄膜晶体管打开，数据电压通过打开的薄膜晶体管传输至像素电极，然后该薄膜晶体管立即关闭，将电荷保持在液晶电容上，此时所储存的电荷若有漏失，即会造成液晶电容电压的改变，直到新的数据电压再次输入之前。而通常需要保证该液晶电容电压的改变不能使受影响的显示区域亮度变化量超过一个灰阶，否则将导致画质异常。
其中造成电荷漏失的原因，主要包括液晶本身以及薄膜晶体管的漏电流。所以，薄膜晶体管的漏电流大小会影响到薄膜晶体管关闭状态下的像素电极的电信号精确度。
请参阅图1，是一种现有技术所揭示薄膜晶体管的结构示意图。该薄膜晶体管100包括一基底101、一位于该基底101表面的栅极102、一覆盖在该基底101及该栅极102表面的栅极钝化层103、一位于该栅极钝化层103表面的非晶硅薄膜104、一位于该非晶硅薄膜104表面的重掺杂非晶硅薄膜105、一源极106、一漏极107及一保护层108。其中该源极106及该漏极107分别形成在该栅极钝化层103及该重掺杂非晶硅薄膜105表面，且该源极106及该漏极107之间通过一沟道(未标示)间隔，使得该源极106及该漏极107彼此绝缘。该保护层108覆盖该源极106、该漏极107及该沟道所在区域。该非晶硅薄膜104以及位于该非晶硅薄膜104表面的重掺杂非晶硅薄膜105在该源极106与该漏极107之间形成一通道区域(未标示)。
请参阅图2，是图1所述薄膜晶体管100的制造方法流程图，该薄膜晶体管100的制造方法包括以下步骤：
步骤S10：提供一基底101；
步骤S11：形成栅极102；
在该基底101表面沉积一栅极金属层，并使其图案化形成栅极102。
步骤S12：形成栅极钝化层103；
在该栅极102及该基底101没有被栅极102所覆盖的区域表面沉积一氮化硅薄膜，该氮化硅薄膜形成栅极钝化层103。
步骤S13：形成通道区域图案；
在该栅极钝化层103表面依序沉积一非晶硅薄膜104及一重掺杂非晶硅薄膜105，并湿蚀刻该非晶硅薄膜104及该重掺杂非晶硅105，使其形成通道区域图案。由于湿蚀刻是一种等向性蚀刻，因此该非晶硅薄膜104除会被向基底101方向蚀刻之外，也会发生侧向蚀刻，使该非晶硅薄膜104边缘呈一倾斜角结构。
步骤S14：形成源极106及漏极107；
在该非晶硅薄膜104及该重掺杂非晶硅薄膜105表面沉积漏极及源极金属层，并使其图案化，形成源极106及漏极107。然后在该源极106及漏极107表面涂布光阻剂，以该光阻剂做为遮蔽，蚀刻该重掺杂非晶硅薄膜105，并且过蚀刻至该非晶硅薄膜104，以确保该漏极107与该源极106不会短路，且使该非晶硅薄膜104侧面与该漏极107及源极106表面之间形成肖特基接触(Schottky Contact)。
步骤S15：形成保护层108。
去除涂覆在该源极106及漏极107表面的光阻剂，在该源极106、漏极107及位于通道区域的非晶硅薄膜104表面沉积一氮化硅薄膜，形成一保护层108，并使其图案化，获得薄膜晶体管100。
然而，利用上述薄膜晶体管制造方法制得的薄膜晶体管100中，在形成通道区域图案的步骤中，由于该非晶硅薄膜104边缘会发生侧向蚀刻，使该非晶硅薄膜104边缘呈一倾斜角结构，致使该非晶硅薄膜104与该漏极107及该源极106金属表面直接接触，并在该接触界面形成肖特基接触(Schottky Contact)，即该非晶硅薄膜104与该漏极107及源极106金属接触的接触界面形成一较低能障。当该漏极107或该源极106的电压较该栅极101的电压高时，使该漏极107或源极106的电压较该非晶硅薄膜104的电压高，由于该漏极107及该源极106金属与该非晶硅薄膜104的功函数相差较小，则存在于该漏极107及该源极106金属与该非晶硅薄膜104接触界面的能障较小，故该薄膜晶体管100容易产生漏电流。当该漏极107或该源极106的电压与该栅极101的电压差越大时，该薄膜晶体管100产生的漏电流会越大。当将该薄膜晶体管100应用于液晶显示面板时，常常会因为该薄膜晶体管100产生的漏电流影响，使该薄膜晶体管100对液晶电容电压的控制能力变差，从而影响液晶显示面板的影像质量。
发明内容
为解决现有技术薄膜晶体管容易产生漏电流的问题，有必要提供一种能有效减小漏电流的薄膜晶体管。
同时还有必要提供一种上述薄膜晶体管的制造方法。
另外，还有必要提供一种采用上述薄膜晶体管的液晶显示面板。
一种薄膜晶体管，其包括一基底、一设置在该基底表面的栅极、一覆盖该基底及该栅极的栅极钝化层、一设置在该栅极钝化层表面的通道区域、一覆盖该栅极钝化层及部分通道区域的漏极与源极及一设置在该漏极与该通道区域之间的导电薄膜，其中该导电薄膜的功函数大于该通道区域的功函数。
一种薄膜晶体管的制造方法，其包括以下步骤：提供一基底；在该基底表面沉积一栅极金属层；在该栅极及该基底表面形成栅极钝化层；在该栅极钝化层表面形成通道区域；在该通道区域表面形成一导电薄膜，其中该导电薄膜的功函数大于该通道区域的功函数；在该导电薄膜表面沉积漏极及源极金属；在该漏极、源极及该通道区域表面沉积一保护层。
一种液晶显示面板，其包括多行平行间隔设置的扫描线、多列平行间隔设置且与该多行扫描线垂直绝缘交叉的数据线、多个设置在该多行扫描线及该多列数据线所界定区域的像素电极、一相对该像素电极设置的公共电极及多个邻近该多行扫描线与多列条数据线交叉区域设置的薄膜晶体管，该薄膜晶体管包括一栅极、一覆盖该基底及该栅极的栅极钝化层、一设置在该栅极钝化层表面的通道区域、一覆盖该栅极钝化层及部分通道区域的漏极与源极及一设置在该漏极与该通道区域之间的导电薄膜，其中该导电薄膜的功函数大于该通道区域的功函数，且该栅极连接至其中一扫描线，该源极对应连接至其中一数据线，其漏极对应连接至其中一像素电极。
与现有技术相比，在本发明的薄膜晶体管制造方法及采用该方法制得的薄膜晶体管中，在该漏极与该通道区域之间设置具较高功函数的导电薄膜，提高该漏极与该通道区域间的能障值以有效改善薄膜晶体管的漏电流特性。当液晶显示面板采用该薄膜晶体管时，因为漏电流的减少，使该薄膜晶体管对液晶电容电压的控制能力增强，能够有效提高显示画面的质量。
附图说明
图1是一种现有技术薄膜晶体管的结构示意图。
图2是图1所示薄膜晶体管的制造方法的流程图。
图3是本发明液晶显示装置的结构示意图。
图4是沿图3所示液晶显示面板的IV-IV线的截面示意图。
图5是图4所示薄膜晶体管制造方法的流程图。
图6至图12是图5所示薄膜晶体管制造方法对应每一步骤的工艺示意图。
具体实施方式
请参阅图3，是本发明液晶显示面板的结构示意图。该液晶显示面板200包括多行相互平行的扫描线201、多列相互平行并分别与该扫描线201绝缘相交的数据线202、多个邻近该扫描线201与该数据线202交叉处设置的薄膜晶体管23、多个像素电极204及一与该多个像素电极204相对设置的公共电极205。该像素电极204矩阵排布在该多行相互平行的扫描线201及多列相互平行的扫描线201所界定的区域内。该薄膜晶体管23的栅极对应连接至一扫描线201，其源极对应连接至一数据线202，其漏极对应连接至一像素电极204。
当该多行扫描线201接收外界提供的扫描电压时，该多列数据线202接收外界提供的数据电压，并加载至相应的薄膜晶体管23的源极。如果此时该薄膜晶体管23处于打开状态，则该数据电压传送至该薄膜晶体管23的漏极并加载在该像素电极204。该公共电极205同时接收外界提供的公共电压，由此在该像素电极204与该公共电极205间会产生一电场以控制液晶分子的转动，从而实现图像显示。
其中该液晶显示面板200的薄膜晶体管23结构如图4所示，其是沿图3所示液晶显示面板200的IV-IV线的截面示意图。该薄膜晶体管23包括一基底231、一设置在该基底231表面的栅极232、一覆盖在该基底231的裸表面(即未被栅极232覆盖的基底231表面)及该栅极232表面的栅极钝化层233、一设置在该栅极钝化层233表面的非晶硅薄膜234，一位于该非晶硅薄膜234表面的两个重掺杂非晶硅薄膜235、两个导电薄膜239、一源极236、一漏极237及一保护层238。
该栅极232是采用物理气相沉积一定厚度的栅极金属层并图案化后形成，该栅极金属层的材质可以为铝合金、钼、铬、钽、或铜的一种，其厚度约为300纳米。该栅极钝化层233、该非晶硅薄膜234及该重掺杂非晶硅薄膜235依次形成在该栅极232表面。该重掺杂非晶硅薄膜235之间通过一沟道(未标示)间隔。该导电薄膜239是一氧化铟锡薄膜，该氧化铟锡薄膜对应设置在该重掺杂非晶硅薄膜235表面，同样由该沟道间隔，并在该导电薄膜239与该重掺杂非晶硅薄膜235接触界面形成欧姆接触，该导电薄膜239相较于该非晶硅薄膜234具有较高的功函数。该源极236及该漏极237的材质是铬金属或者钼金属，其分别对应设置在该导电薄膜239表面。该保护层238覆盖该源极236及该漏极237表面及该沟道所在区域表面。其中该重掺杂非晶硅薄膜235及该非晶硅薄膜234形成一导通区域(未标示)，通过该导通区域实现该源极236及该漏极237的导通。
在该液晶显示面板200的薄膜晶体管23中，在该源极236及该漏极237与该非晶硅薄膜235之间设置该导电薄膜239，因为该导电薄膜239的材质是氧化铟锡薄膜，而氧化铟锡薄膜的功函数大于形成该源极236及该漏极237的铬金属或者钼金属的功函数，从而避免该源极236及该漏极237与该非晶硅薄膜235直接接触形成肖特基接触，增大接触界面的接触电阻，在该导电薄膜239与该非晶硅薄膜235相接触界面形成的能障值较高，降低导通电流，有效减少该薄膜晶体管23的漏电流特性。
请参阅图5，是上述薄膜晶体管23的制造方法流程图，该薄膜晶体管23的制造方法包括以下步骤：
步骤S20：提供一基底231；
如图6所示，其中该基底231可以是玻璃、石英或者陶瓷等绝缘材质。
步骤S21：形成栅极232；
如图7所示，在该基底231表面利用物理气相沉积形成一栅极金属层，如铝(Al)合金，其厚度为300纳米，并使其图案化形成栅极232，该栅极金属层除铝(Al)合金之外，还可以为钼(Mo)、铬(Cr)、钽(Ta)、或铜(Cu)等金属材料。
步骤S22：形成栅极钝化层233；
如图8所示，在该栅极232及该基底231的裸表面利用化学气相沉积形成一栅极钝化层233，该栅极钝化层233为氮化硅(SiN)薄膜，其厚度一般为300纳米。
步骤S23：形成通道区域；
如图9所示，利用化学气相沉积在该栅极钝化层233表面依序沉积一非晶硅薄膜234及一重掺杂非晶硅薄膜235，再湿蚀刻该重掺杂非晶硅薄膜235及该非晶硅薄膜234，使其图案化，并形成一通道区域。由于湿蚀刻是一种等向性蚀刻，因此该非晶硅薄膜234除会被向基底231方向蚀刻之外，也会发生侧向蚀刻，使该非晶硅薄膜234边缘呈一倾斜角结构。
步骤S24：形成具有较高功函数的导电薄膜239；
如图10所示，利用物理气相沉积方法在该非晶硅薄膜234表面、该重掺杂非晶硅235的裸表面及该栅极钝化层233的裸表面沉积一具有较高功函数的导电薄膜239，在本实施方式中，该导电薄膜239为一氧化铟锡(ITO)薄膜。
步骤S25：形成源极236及漏极237；
如图11所示，在该导电薄膜239表面沉积漏极及源极金属，并使其图案化形成源极236及漏极237，然后在该源极236及该漏极237表面涂布光阻剂，以光阻剂做为遮蔽，蚀刻该重掺杂非晶硅薄膜235，并且过蚀刻至该非晶硅薄膜234，以确保该漏极金属与源极金属不会短路。
步骤S26：形成保护层238；
如图12所示，去除该源极236及该漏极237表面涂布的光阻剂，在该漏极237表面、该源极236表面及通道区域形成保护层238，并使其图案化，该保护层238为一氮化硅(SiN)薄膜。
如此，获得该薄膜晶体管32。
与现有技术相比，在本发明液晶显示面板200的薄膜晶体管23中，在该非晶硅薄膜234与该漏极238及该源极237间形成一具有较高功函数的导电薄膜239，使该非晶硅薄膜234边缘的倾斜角位置直接与该导电薄膜239接触，避免该源极236及该漏极237与该非晶硅薄膜235间形成肖特基接触，提高该导电薄膜239与该非晶硅薄膜235相接触界面的能障值，从而降低导通电流，有效减少该薄膜晶体管23的漏电流特性。当液晶显示面板200采用该薄膜晶体管23时，有效提高其显示质量。

Claims (10)

1. 一种薄膜晶体管，其包括一基底、一设置在该基底表面的栅极、一覆盖该基底及该栅极的栅极钝化层、一设置在该栅极钝化层表面的通道区域及一覆盖该栅极钝化层及部分通道区域的漏极与源极，其特征在于：该薄膜晶体管还包括一设置在该漏极与该通道区域之间的导电薄膜，且该导电薄膜的功函数大于该通道区域的功函数。
2. 如权利要求1所述的薄膜晶体管，其特征在于：该源极与该通道区域之间同样设置有另一导电薄膜，且该导电薄膜的功函数大于该通道区域的功函数。
3. 如权利要求1或者2所述的薄膜晶体管，其特征在于：位于该漏极与该通道区域之间的导电薄膜以及位于该源极与该通道区域之间的导电薄膜均为氧化铟锡薄膜。
4. 如权利要求1所述的薄膜晶体管，其特征在于：该漏极与该源极的材质是铬金属或者钼金属。
5. 如权利要求1所述的薄膜晶体管，其特征在于：该通道区域由一非晶硅薄膜及一重掺杂非晶硅薄膜组成，且该非晶硅薄膜及该重掺杂非晶硅薄膜依次设置在该栅极钝化层表面。
6. 一种薄膜晶体管的制造方法，其包括以下步骤：提供一基底；在该基底表面沉积一栅极金属层；在该栅极及该基底表面形成栅极钝化层；在该栅极钝化层表面形成通道区域；在该通道区域表面形成一导电薄膜，其中该导电薄膜的功函数大于该通道区域的功函数；在该导电薄膜表面沉积形成漏极及源极；在该漏极、源极及该通道区域表面沉积一保护层。
7. 如权利要求6所述的薄膜晶体管的制造方法，其特征在于：位于该漏极与该通道区域之间的导电薄膜以及位于该源极与该通道区域之间的导电薄膜均为氧化铟锡薄膜。
8. 如权利要求6所述的薄膜晶体管的制造方法，其特征在于：该漏极与该源极的材质是铬金属或者钼金属。
9. 如权利要求6所述的薄膜晶体管的制造方法，其特征在于：该通道区域由一非晶硅薄膜及一重掺杂非晶硅薄膜组成，且该非晶硅薄膜及该重掺杂非晶硅薄膜依次设置在该栅极钝化层上。
10. 一种液晶显示面板，其包括：多列平行间隔设置的扫描线、多行平行间隔设置且与该多列扫描线垂直绝缘交叉的数据线、多个设置在该多列扫描线及该多行数据线所界定区域的像素电极、一相对该像素电极设置的公共电极及多个设置在该多列扫描线与该多行数据线交叉区域的薄膜晶体管，该薄膜晶体管包括一连接至其中一扫描线的栅极、一覆盖该栅极的栅极钝化层、一设置在该栅极钝化层表面的通道区域、一覆盖该栅极钝化层及部分通道区域的漏极与源极，该源极对应连接至其中一数据线，该漏极对应连接至其中一像素电极，其特征在于：该薄膜晶体管还包括一设置在该漏极与该通道区域之间的导电薄膜，该导电薄膜的功函数大于该通道区域的功函数。
CNA2007100740152A 2007-04-13 2007-04-13 薄膜晶体管、薄膜晶体管制造方法及液晶显示面板 Pending CN101286529A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2007100740152A CN101286529A (zh) 2007-04-13 2007-04-13 薄膜晶体管、薄膜晶体管制造方法及液晶显示面板
US12/082,801 US20080252834A1 (en) 2007-04-13 2008-04-14 Thin film transistor, method for fabricating same and liquid crystal display using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100740152A CN101286529A (zh) 2007-04-13 2007-04-13 薄膜晶体管、薄膜晶体管制造方法及液晶显示面板

Publications (1)

Publication Number Publication Date
CN101286529A true CN101286529A (zh) 2008-10-15

Family

ID=39853393

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100740152A Pending CN101286529A (zh) 2007-04-13 2007-04-13 薄膜晶体管、薄膜晶体管制造方法及液晶显示面板

Country Status (2)

Country Link
US (1) US20080252834A1 (zh)
CN (1) CN101286529A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377208A (zh) * 2021-05-20 2022-11-22 合肥京东方显示技术有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
JP4111785B2 (ja) * 2001-09-18 2008-07-02 シャープ株式会社 液晶表示装置
TWI222224B (en) * 2003-04-29 2004-10-11 Toppoly Optoelectronics Corp TFT structure and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377208A (zh) * 2021-05-20 2022-11-22 合肥京东方显示技术有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板和装置

Also Published As

Publication number Publication date
US20080252834A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US8203662B2 (en) Vertical channel thin-film transistor and method of manufacturing the same
US9553158B2 (en) Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer
US20020093021A1 (en) Thin-film transistor display devices
US9881942B2 (en) Array substrate, manufacturing method thereof and display device
US7170571B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
JP5685565B2 (ja) 薄膜トランジスタ及びその製造方法
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
CN102598230B (zh) Mofet的掩模层级减少
KR20110004307A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
CN106783733B (zh) 显示面板、显示装置、阵列基板及其制作方法
KR20080053541A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20020135709A1 (en) Liquid crystal display device and fabricating method thereof
CN204028524U (zh) 显示基板及显示装置
CN102569293A (zh) 薄膜晶体管阵列及其线路结构
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20010038386A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR102227519B1 (ko) 표시 기판 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication