[go: up one dir, main page]

CN101276428B - 半导体集成电路器件 - Google Patents

半导体集成电路器件 Download PDF

Info

Publication number
CN101276428B
CN101276428B CN2007101597359A CN200710159735A CN101276428B CN 101276428 B CN101276428 B CN 101276428B CN 2007101597359 A CN2007101597359 A CN 2007101597359A CN 200710159735 A CN200710159735 A CN 200710159735A CN 101276428 B CN101276428 B CN 101276428B
Authority
CN
China
Prior art keywords
mentioned
circuit
operational amplification
signal
amplification circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101597359A
Other languages
English (en)
Other versions
CN101276428A (zh
Inventor
渡边一希
金川亮二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101276428A publication Critical patent/CN101276428A/zh
Application granted granted Critical
Publication of CN101276428B publication Critical patent/CN101276428B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45518—Indexing scheme relating to differential amplifiers the FBC comprising one or more diodes and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Near-Field Transmission Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体集成电路器件，谋求提高接收电路的抗噪声性。该半导体集成电路器件包括运算放大电路(A1)、可将所输入的信号传输到上述运算放大电路的反相输入端子的电容(C1)、以及设于上述运算放大电路的输出端子与反相输入端子之间的反馈线路(B11)，对上述运算放大电路的非反相输入端子供给基准电压，其中，还设有输入输出稳定电路(B13)，其根据上述运算放大电路的输出信号而使上述运算放大电路的阈值电压发生变化，并对输入到上述运算放大电路的反相输入端子的信号加上微小信号。根据上述运算放大电路的输出信号而使上述运算放大电路的阈值电压发生变化，并对输入到上述运算放大电路的反相输入端子的信号加上微小信号，从而进行输入输出稳定控制。通过这样的控制，排除了噪声的影响，并提高了接收电路的抗噪声性。

Description

半导体集成电路器件
技术领域
本发明涉及半导体集成电路器件，尤其涉及该半导体集成电路器件所含有的接收电路的改进技术，例如涉及有效适用于IC卡等非接触电子装置的技术。
背景技术
以往的具有非接触接口的卡，有非专利文献1中所介绍的ISO-18092、非专利文献2中所介绍的ISO标准的ISO14443-B、日本IC卡利用促进协会(JICSAP)所规定的高速处理用IC卡方式(称为“高速式”)等许多方式。近年来，具有非接触接口的卡中也需要可采用多种不同通信方式的复合卡。
作为具有多个通信接口的切换功能的非接触IC卡例如有专利文献2、专利文献3所记载的IC卡。
在专利文献2中公开了如下技术：在安装有多个用于与外部装置之间进行信息信号传输的信息传输单元的非接触电子装置中，通过检测构成从外部装置发送的信息信号的逻辑值的时间宽度，在传输上述信息信号之前先判断外部装置所使用的信息传输单元，切换信息传输单元，从而来防止通信错误的发生及通信时间的延长。
在专利文献3中公开了如下技术：通过设置可对输入信号进行解调的单一的解调电路、可与预定的时钟信号同步地采样上述解调电路的输出信号的多个采样电路、可对各自对应的上述采样电路的输出信号进行标题检测的多个检测电路、可基于各自对应的上述检测电路的检测结果进行预定的数据处理的多个处理电路、以及可根据上述多个检测电路的标题检测结果来判断符合预先设定的通信方式的方式的通信方式判断电路，并行进行与相互不同的多个通信方式对应的处理，从而谋求缩短直到连接确立可实际进行信息交换的时间。
在卡内安装有半导体集成电路及天线的所谓IC卡，可实现在读写装置与半导体集成电路器件之间进行信息交换、发送IC卡所保存的数据、保存从读写装置发送来的数据等各种功能。安装在IC卡上的半导体集成电路器件，用安装在非接触式IC卡上的天线接收从读写装置供给的高频信号，将在天线两端所产生的电压整流及平滑化，形成内部电路工作所需要的内部电压。
但是，随着这样的IC卡的功能变强，存在安装在IC卡上的半导体集成电路、尤其是CPU(中央处理装置)等产生的工作电流噪声增大的倾向。工作电流噪声的增大会对采用非接触接口的通信带来影响，有可能导致误通信。
专利文献1：日本特开2005-222265号公报
专利文献2：日本特开2006-072678号公报
专利文献3：日本特开2006-060363号公报
非专利文献1：ISO/IEC-18092 212kbps and 424kbp
非专利文献2：ISO/IEC-14443 Type-B(发明内容)
发明内容
在从读写装置向IC卡发送数据、即所谓的下行通信中，如非专利文献1、2所公开的那样，多采用使高频信号的振幅发生变化的所谓ASK(Amplitude Shift Keying二进制振幅键控)调制方式。
非专利文献1中所记载的下行通信单元是根据下行通信数据部分性地调制高频交流信号的振幅的、所谓采用振幅调制方式的信息传输单元，下行通信数据利用曼彻斯特码来进行编码，在下行通信数据的前头附加前同步(preamble)信号码和同步码。非专利文献2中所记载的下行通信单元是根据下行通信数据部分性地调制高频交流信号的振幅的、所谓采用振幅调制方式的信息传输单元，下行通信数据利用NRZ-L来进行编码，在下行通信数据的前头附加SOF，在最末尾附加EOF。
如非专利文献1、2所公开的那样，在与下行通信单元利用振幅调制方式的通信接口对应的IC卡中所安装的接收电路的以往例子，有专利文献1所公开的接收电路。
专利文献1所示的接收电路中，对在安装于IC卡内的天线两端产生的交流信号进行整流及平滑化，由滤波电路除去不需要的频率成分。通过电容将滤波电路的输出信号输入到运算放大电路的反相输入端子(-)，运算放大电路及反馈线路通过检测滤波电路的输出信号的变化点来放大数据振幅。
该运算放大电路及反馈线路在接收数据时具有下述(A)及(B)状态，反复在这两个状态之间转换，由此来放大数据振幅。
(A)状态如下：处于运算放大电路的反相输入端子(-)的电位高于非反相输入端子(+)的电位的状态，可检测出数据振幅变小、即反相输入端子(-)的电位下降这一状况，不能检测出数据振幅变大、即反相输入端子(-)的电位上升这一状况。
(B)状态如下：处于运算放大电路的反相输入端子(-)的电位低于非反相输入端子(+)的电位的状态，可检测出数据振幅变大、即反相输入端子(-)的电位上升这一状况，不能检测出数据振幅变小、即反相输入端子(-)的电位下降这一状况。
在此，考虑将专利文献1所记载的接收电路应用于利用非专利文献1、2所记载的下行通信单元的IC卡系统中的情况。
非专利文献1所示的下行通信单元具有如下特征：数据所具有的频率成分被限定，且由于其频率较高，因此具有很多信号振幅的变化点。进而，对数据而言，在数据的前头附加有不具有意义的前同步信号码，因此，即使没有检测出前头的信号振幅变化点，也可对下行通信数据进行解调。利用这样的下行通信单元中的编码的优点，专利文献1的接收电路能够正确检测出其变化点，可进行稳定的数据解调。
另一方面，在非专利文献2所示的下行通信单元中，附加于信息信号前头的SOF是表示处于数据前头的极其重要的信号，因此，需要检测前头的信号振幅变化点。因此，为了实现稳定的通信，在直到从读写装置输出下行通信数据的期间，必须维持在上述(A)状态、即接收电路能够检测出振幅变小的状态。
在上述接收电路中，在读写装置开始下行通信之前，将滤波电路的输出电压保持恒定电位，因此，运算放大电路的反相输入端子(-)也维持恒定电位。在长时间持续该状态的情况下，为了经反馈线路使运算放大电路的反相输入端子与非反相输入端子的电位差变小而持续施加反馈，构成反馈线路的二极管的两端电子逐渐变小。此时，成为如下状态，即在运算放大电路的反相输入端子(-)与非反相输入端子(+)的电位关系相反的方向上反馈线路的阻抗极高，且经反馈电路流到运算放大电路的反相输入端子(-)的电流极少，与从读写装置输出的振幅调制信号的振幅变化点较多的状态相比，运算放大电路的反相输入端子(-)成为不稳定状态。
如上所述，如下行通信开始之前那样，在长时间维持接收待机状态时，运算放大电路的反相输入端子(-)成为不稳定状态，因此，容易对IC卡内所安装的其他电路的工作噪声、外来因素导致的噪声等进行放大，有时不能使运算放大电路维持上述(A)状态。由此，有可能发生不能检测出非专利文献2所记载的SOF信号、IC卡不能正常对下行通信数据进行解调这些问题。
本发明的目的在于提高接收电路的抗噪声性。
本发明的更具体目的在于提供一种接收电路，在IC卡中，不会发生由于IC卡所具有其他电路的工作噪声、在从读写装置对IC卡开始下行通信之前的状态下由于IC卡内部所搭载的其他电路或外部因素产生的噪声等致使输出信号发生变化，能够稳定地对从读写装置输出的经过振幅调制后的信号进行解调。
本发明的上述及其他目的和新特征，将通过本说明书的记述及附图而得以清楚。
简单说明在本申请中公开的技术方案中的代表性技术方案如下。
即，一种半导体集成电路器件，包括运算放大电路、可将所输入的信号传输到上述运算放大电路的反相输入端子的电容、设于上述运算放大电路的输出端子与反相输入端子之间的反馈线路，对上述运算放大电路的非反相输入端子供给基准电压，其中，还设有输入输出稳定电路，其根据上述运算放大电路的输出信号而使上述运算放大电路的阈值电压发生变化，并对输入到上述运算放大电路的反相输入端子的信号相加微小信号。通过根据上述运算放大电路的输出信号而使上述运算放大电路的阈值电压发生变化，并对输入到上述运算放大电路的反相输入端子的信号相加微小信号，从而进行输入输出稳定控制。通过这样的控制，排除了噪声的影响，并提高了接收电路的抗噪声性。
简单说明由本申请所公开的技术方案中的代表性技术方案所得到的效果如下。
即，能够实现接收电路的抗噪声性的提高。
附图说明
图1是表示应用了本发明的半导体集成电路器件的非接触式IC卡的构成的框图。
图2是上述非接触式IC卡的立体图。
图3是上述非接触式IC卡所含有的接收电路的基本构成例的电路图。
图4是上述接收电路中的主要部分的工作波形图。
图5是上述接收电路所含有的运算放大电路及输入输出稳定电路的基本构成例的电路图。
图6是表示上述输入输出稳定电路的另一构成例的电路图。
图7是表示上述输入输出稳定电路的另一构成例的电路图。
图8是表示上述运算放大电路的另一构成例的电路图。
图9是表示接收电路和控制电路的详细图。
具体实施方式
1.代表性实施方式
首先，说明本申请中公开的技术方案的代表性实施方式的概要。在该代表性实施方式的概要说明中，带括号的参考附图标记只不过是例示标有该附图标记的构成要素的概念所包括的部分。
(1)本发明的代表性实施方式的半导体集成电路器件(B2)，包括具有反相输入端子、非反相输入端子及输出端子的运算放大电路(A1)、可将所输入的信号传输到上述运算放大电路的反相输入端子的电容(C1)、设于上述运算放大电路的输出端子与反相输入端子之间的反馈线路(B11)，对上述运算放大电路的非反相输入端子供给基准电压。其中，还设有输入输出稳定电路(B13)，其根据上述运算放大电路的输出信号而使上述运算放大电路的阈值电压发生变化，并对输入到上述运算放大电路的反相输入端子的信号加上微小信号。根据上述构成，输入输出稳定电路(B13)根据上述运算放大电路的输出信号而使上述运算放大电路的阈值电压发生变化，并对输入到上述运算放大电路的反相输入端子的信号加上微小信号，由此进行输入输出稳定化控制。通过进行这样的控制，能够排除噪声影响，从而能够提高接收电路的抗噪声性。
(2)在上述半导体集成电路器件(B2)中，还设有可控制上述运算放大电路的阈值电压的阈值电压控制电路(B13a)、和对上述运算放大电路的反相输入端子进行输入信号加法运算的输入信号加法电路(B13b)。此时，在上述运算放大电路的输出电压低于上述基准电压时，由上述阈值电压控制电路降低上述运算放大电路的阈值电压，并且由上述输入信号加法电路对输入到上述运算放大电路的反相输入端子的信号变化加上正向信号变化，在上述运算放大电路的输出电压高于上述基准电压时，由上述阈值电压控制电路提高上述运算放大电路的阈值电压，并且由上述输入信号加法电路对输入到上述运算放大电路的反相输入端子的信号变化加上负向信号变化。在该构成中，也能够排除噪声影响，从而能够提高接收电路的抗噪声性。
(3)上述运算放大电路(A1)可包括第一MOS晶体管(M1)、和与上述第一MOS晶体管差动耦合的第二MOS晶体管(M2)。此时，从上述第一MOS晶体管的栅极端子引出上述反相输入端子，从上述第二MOS晶体管的栅电极引出上述非反相输入端子。
(4)上述阈值电压控制电路(B13a)可包括第三MOS晶体管(M9)、和与上述第三MOS晶体管差动耦合的第四MOS晶体管(M10)。此时，上述基准电压被传输到上述第三MOS晶体管的栅极端子，上述运算放大电路的输出电压被传输到上述第四MOS晶体管的栅电极，上述第三MOS晶体管的漏极端子与上述第一MOS晶体管的漏极端子连接，上述第四MOS晶体管的漏极端子与上述第二MOS晶体管的漏极端子连接。
(5)上述输入信号加法电路(B13b)可包括双稳态电路(B15)和信号供给电路(M11、M12)，该双稳态电路(B15)将上述运算放大电路的输出电压与上述基准电压进行比较并将该输出电压二值化，上述信号供给电路串联连接有与第一电流源连接的第五MOS晶体管(M11)、和与第二电流源连接的第六MOS晶体管(M12)，响应上述双稳态电路的输出信号而有选择地导通上述第五MOS晶体管和上述第六MOS晶体管，从而可供给要加在输入到上述运算放大电路的反相输入端子的信号上的微小信号。
(6)在上述运算放大电路(A1)的后级配置有将上述运算放大电路的输出信号二值化的双稳态电路(B12)时，上述输入信号加法电路可具有信号供给电路(M11、M12)，上述信号供给电路串联连接有与第一电流源连接的第五MOS晶体管(M11)、和与第二电流源连接的第六MOS晶体管(M12)，根据配置于上述运算放大电路后级的双稳态电路的输出信号而有选择地导通上述第五MOS晶体管和上述第六MOS晶体管，从而可供给要加在输入到上述运算放大电路的反相输入端子的信号上的微小信号。
(7)上述输入输出稳定电路(B13)还可以如下这样构成。
设置双稳态电路(B13a)、阈值电压控制电路(B13a)和信号供给电路(B13b)，其中，该双稳态电路将上述运算放大电路的输出电压与上述基准电压进行比较并将该输出电压二值化；上述阈值电压控制电路通过串联连接有与第三电流源连接的第七MOS晶体管(M13)、和与第四电流源连接的第八MOS晶体管(M14)，响应上述双稳态电路的输出信号而有选择地导通上述第七MOS晶体管和上述第八MOS晶体管，可以控制上述运算放大电路的阈值电压；上述信号供给电路通过串联连接有与第五电流源连接的第九MOS晶体管(M11)和与第六电流源连接的第十MOS晶体管(M12)，响应上述双稳态电路的输出信号而有选择地导通上述第九MOS晶体管和上述第十MOS晶体管，可以供给要加在输入到上述运算放大电路的反相输入端子的信号上的微小信号。
(8)上述半导体集成电路器件安装在IC卡(B1)上，可进行接收从读写装置(T4)输出的信号的接收处理。
2.实施方式的说明
图2表示应用了本发明的半导体集成电路的非接触式IC卡。
非接触式IC卡B1是利用树脂模制的印刷电路板T1而形成卡的形态。在IC卡表面没有与外部连接的输入输出端子，通过电波进行电源供给和信号交换。接收来自配置于外部的读写装置T4的电磁波的天线L0由涡旋状线圈T2构成，该线圈T2由因印刷电路板T1的布线形成。半导体集成电路B2被提供做成IC芯片T3，该IC芯片T3是通过公知的半导体集成电路制造技术而形成在单晶硅基板等一个半导体基板上的。该IC芯片T3安装于印刷电路板T1上。并且在该IC芯片T3上连接有作为天线L0的线圈T2。
接收来自读写装置T4的电磁波的天线L0向天线端子LA及LB输出高频的交流信号。交流信号的一部分由信息信号(数据)所调制。
图1表示上述非接触式IC卡B1的基本构成。
在非接触式IC卡B1中，B2是半导体集成电路器件，L0是安装在IC卡B1上的天线，C0是谐振电容。半导体集成电路器件B2具有电源电路B3、内部电路B4、以及用于连接天线L0的天线端子LA、LB。在图1中，C0安装在IC卡B1上，但也可以安装在半导体集成电路器件B2上。
在图1中，电源电路B3由整流电路及平滑电容构成。在此，整流电路对IC卡所具有的天线L0接收到的交流信号进行整流及使其平滑，从而得到作为内部电路B4的电源电压而供给的高电位侧的电源电压VDD。接地端子GND为低电位侧电源电平。另外，还能够设置稳压电路，其进行控制以使电源电压VDD不超过规定的电压电平。
内部电路B4包括接收电路B5、发送电路B6、控制电路B7、存储器B8。接收电路B5对叠加于由IC卡所具有的天线L0接收的交流信号上的信息信号进行解调，将其作为数字信息信号供给到控制电路B7。发送电路B6接收从控制电路B7输出的数字信号的信息信号，由该信息信号对通过天线L0接收到的交流信号进行调制。读写装置T4接受来自天线L0的电磁波的反射因上述调制而发生的变化，接收来自控制电路B7的信息信号。
图3表示上述接收电路B5的基本电路构成图，图4表示图3所示的接收电路中的各部分工作波形。在图4中，(A)表示在天线端子之间产生的天线端子间电压，(B)表示整流电路B9的输出信号，(C)表示滤波电路B10的输出信号，(D)表示输入到运算放大电路A1的反相输入端子(-)的信号S1及运算放大电路A1的等效阈值电压VT，(E)表示基准电压V1及运算放大电路A1的输出信号S2，(F)表示加在运算放大电路A1的反相输入端子(-)上的微小信号的极性。
图3所示的接收电路B5由整流电路B9、滤波电路B10、电容C1、运算放大电路A1、反馈线路B11、双稳态电路B12、输入输出稳定电路B13构成。在天线端子LA、LB之间产生的信号在整流电路B9被整流及平滑化，由滤波电路B10除去不需要的频率成分后，经由电容C1输入到运算放大电路A1的反相输入端子(-)。运算放大电路A1的非反相输入端子(+)被输入基准电压V1，在运算放大电路A1的输出端子与反相输入端子(-)之间连接有由反向并联连接的二极管D1、D2构成的反馈线路B11。
在此，在接收电路B5设置了整流电路B9，但也可以将其共用作构成IC卡B1所具有的电源电路的整流电路。对于反馈线路B11，也可以使用专利文献1所示的肖特基势垒二极管、MOS晶体管等。此外，滤波电路B10主要用作除去载波的高频成分，其代表性的滤波电路由低通滤波器构成，但也可以使用带通滤波器。此时，为了避免完全除去数据的频带而设定滤波电路B10的通过频带。
双稳态电路B12将运算放大电路A1的输出信号S2和基准电压进行比较，根据其大小关系输出“0”或“1”。
输入输出稳定电路B13是根据运算放大电路A1的输出信号S2而使运算放大电路A1的输入输出电压稳定的电路，具有如下功能：在运算放大电路A1的输出信号S2低于预定电压时，降低运算放大电路A1的阈值电压，并对输入到反相输入端子(-)的信号变化加上微小的正向变化，在运算放大电路A1的输出信号S2高于预定电压时，提高运算放大电路A1的阈值电压，并对输入到反相输入端子(-)的信号变化加上微小的负向变化。
在到达从图4所示的读写装置T4输出的高频信号振幅变小的变化点X之前，运算放大电路A1的输出信号低于预定电压，因此，成为对反相输入端子(-)加上了微小的正向变化的状态。因此，在从读写装置T4输出的高频信号振幅变小的变化点X处，成为可相对于比加在反相输入端子(-)上的微小的正向变化大的负向变化而进行反相动作的状态。
由于运算放大电路A1的输出信号S2比预定电压低很多，因此，由输入输出稳定电路B13将运算放大电路A1的等效阈值电压VT维持在较低状态，因此，在变化点X以后，运算放大电路A1的输出信号S2相对于反相输入端子(-)向负向变化而开始缓慢变化。
在此，若输入到运算放大电路A1的反相输入端子(-)的负向变化小于加在反相输入端子(-)上的微小正向变化，则输出信号S2不会高于基准电压V1，而缓慢地回到原来状态。
相反，若对运算放大电路A1的反相输入端子(-)输入充分的负向变化，则运算放大电路A1的反相输入端子(-)的电位低于等效的阈值电压VT，输出信号S2超过预定电压。由此，输入输出稳定电路B13使运算放大电路A1的阈值电压VT转变到较高的状态，并对输入到反相输入端子(-)的信号变化加上微小的负向变化，因此，运算放大电路A1的输出信号S2急速反相，经二极管D1施加负反馈。
由于上述动作，在马上到达从读写装置T4输出的高频信号振幅变大的变化点Y之前，运算放大电路A1的输出信号高于预定电压，因此，成为对反相输入端子(-)加上了微小的负向变化的状态。因此，在从读写装置T4输出的高频信号振幅变大的变化点Y处，成为可相对于比加在反相输入端子(-)上的微小的负向变化大的正向变化而进行反相动作的状态。
进而，由于运算放大电路A1的输出电压电平比预定电压高很多，因此，由输入输出稳定电路B13将运算放大电路A1的等效阈值电压维持在较高状态，因此，在变化点Y以后，运算放大电路A1的输出信号S2相对于反相输入端子(-)向负向变化而开始缓慢变化。
在此，若输入到运算放大电路A1的反相输入端子(-)的正向变化小于相加于反相输入端子(-)的微小负向变化，则输出信号不会低于基准电压V1，而缓慢地回到原来状态。
相反，若对运算放大电路A1的反相输入端子(-)输入足够的正向变化，则运算放大电路A1的反相输入端子(-)的电位高于等效的阈值电压VT，输出信号S2低于预定电压。由此，输入输出稳定电路B13使运算放大电路A1的阈值电压VT转变到较低的状态，并对输入到反相输入端子(-)的信号变化加上微小的正向变化，因此，运算放大电路A1的输出信号S2急速反相，经由二极管D2施加负反馈。
通过反复进行以上动作，可将从上述读写装置T4输出的高频信号的振幅变化放大，并对输入到反相输入端子(-)的信号变化加上微小变化，从而能够总是在构成反馈线路B11的二极管中的任一方维持流过微小电流的状态，不会使噪声等小信号放大，使反相输入端子(-)及输出信号S2稳定。
最后，如图3所示，将该被稳定了的输出信号S2输入到双稳态电路B12，从而能够得到将读写装置输出的振幅变化高精度地二值化而成的输出信号S3。
在此，考虑到天线端子LA、LB之间振幅开始变化时的运算放大电路A1的输出变化对解调数据的跳动带来的影响，优选是使双稳态电路B12所具有的基准电压与输入到运算放大电路A1的非反相输入端子(+)的电压相同。
通过以上动作，即使在从读写装置T4经过很长时间未发送数据时，由于输入输出稳定电路B13的动作，运算放大电路A1被控制成在以噪声为代表的微小信号下难以反相的状态，因此，运算放大电路A1的输出信号S2不会发生由噪声引起的较大变化，可以对其后读写装置T4发送的数据进行正常解调。
图5表示上述运算放大电路A1及输入输出稳定电路B13的构成例子。
运算放大电路A1具有由电流源I1、和将源极端子连接的两个MOS晶体管M1、M2构成的差动输入电路B14，上述MOS晶体管M1的栅极端子P1成为运算放大电路A1的反相输入端子，上述MOS晶体管M2的栅极端子P2成为运算放大电路A1的非反相输入端子。MOS晶体管M1、M2为n沟道型晶体管。
从差动输入电路B14输出的两个电流信号IA及IB被由MOS晶体管M3～M8构成的放大电路将其电流变化转换为电压变化并放大，从输出端子P3得到输出信号S2。在此，MOS晶体管M3～M6p为沟道型晶体管，晶体管M7～M8为n沟道型晶体管。由MOS晶体管M3、M4形成电流反射镜电路，由MOS晶体管M5、M6形成电流反射镜电路，由MOS晶体管M7、M8形成电流反射镜电路。
输入输出稳定电路B13具有根据运算放大电路A1的输出信号S2而使运算放大电路A1的阈值电压VT变化的阈值电压控制电路B13a、和根据运算放大电路A1的输出信号S2而对输入到运算放大电路A1的反相输入端子(-)的信号加上微小信号的输入信号加法电路B13b。
上述阈值电压控制电路B13a由电流源I2、和源极端子连接在一起的两个MOS晶体管M9、M10构成，具有将根据从输入端子P4、P5输入的输入信号的大小关系而发生变化的输出电流IC及ID加在上述差动输入电路B14的电流IA及IB上的功能。在此，M9、M10为n沟道型晶体管。
虽没有特别限制，但优选的是对MOS晶体管M9的栅极端子P4输入在运算放大电路A1的非反相输入端子上所输入的基准电压V1，对MOS晶体管M10的栅极端子P5输入运算放大电路A1的输出信号S2。
在此，对在栅极端子P4输入基准电压V1、在栅极端子P5输入输出信号S2的情况进行叙述。
通常，在没有输入输出稳定电路B13的情况下，运算放大电路A1以基准电压V1为阈值电压VT进行动作，但如上所述，将根据输出信号S2与基准电压V1的大小关系而发生变化的输出电流IC及ID加在上述差动输入电路B14的电流IA及IB上，从而在输出信号S2高于基准电压V1时，流到MOS晶体管M5的电流与流到MOS晶体管M3的电流相比变大，因此，运算放大电路A1容易将输出信号维持为较高电位地进行工作，运算放大电路A1进行工作，使得阈值电压VT变高。
相反，在输出信号S2低于基准电压V1时，流到MOS晶体管M5的电流与流到MOS晶体管M3的电流相比变小，因此，运算放大电路A1容易将输出信号维持为较低电位地进行工作，运算放大电路A1进行工作，使得阈值电压VT变低。
因此，通过附加阈值电压控制电路B13a，可以使运算放大电路A1的阈值电压根据输出信号S2与基准电压V1的大小关系而发生变化。
在此，运算放大电路A1的阈值变动量由差动输入电路B14的输出电流IA、IB、阈值电压控制电路B13a的输出电流IC、ID之比确定。即，运算放大电路A1的阈值变动量由电流源I1与I2之比确定，因此，通过调整电流源I2的电流值，就可以调整阈值的变动量。也可以利用这些，根据需要使电流源I2具有电流值调整等功能。
在此，通过使阈值电压控制电路B13a的输出电流IC、ID流到MOS晶体管M3、M5，来使运算放大电路A1的阈值电压变动，但并不限定于此。例如，在采用图5所示的运算放大电路A1的情况下，即使使输出电流IC流到MOS晶体管M6，使输出电流ID流到MOS晶体管M4，也可以得到同样的效果。但是，有时考虑到MOS晶体管M3～M6的晶体管尺寸等，需要调整电流源I2。
另一方面，输入信号加法电路B13b由微小电流源I3、I4、MOS晶体管M11、M12及双稳态电路B15构成。在输出信号S2高于基准电压V1时，MOS晶体管M11截止、MOS晶体管M12导通，从而从反相输入端子(-)流出微小电流。在输出信号S2低于双稳态电路B15所具有的基准电压V1时，MOS晶体管M11导通、MOS晶体管M12截止，从而从反相输入端子(-)流入微小电流。
由此，在输出信号S2高于基准电压V1时，对输入到反相输入端子(-)的信号变化加上微小的正向变化，在输出信号S2低于基准电压V1时，对输入到反相输入端子(-)的信号变化加上微小的负向变化。
根据上述例子，能够得到以下的作用效果。
在输出信号S2高于基准电压V1时，对输入到反相输入端子(-)的信号变化加上微小的正向变化，在输出信号S2低于基准电压V1时，对输入到反相输入端子(-)的信号变化加上微小的负向变化，从而，即使在读写装置T4长时间未发送数据的情况下，由阈值电压控制电路B13a将运算放大电路A1控制成在以噪声为代表的微小信号下难以反相的状态。由输入信号加法电路B13b吸收在运算放大电路A1的反相输入端子(-)产生的噪声所引起的微小变动，因此，在运算放大电路A1的输出信号S2不会发生由噪声引起的较大变化，可对其后读写装置T4发送的数据进行正常解调。
图6表示上述输入输出稳定电路B13的另一构成例。
图6所示的输入输出稳定电路B13与图5所示的输入输出稳定电路B13的较大不同点在于省略了输入输出稳定电路B13内的双稳态电路B15。即，省略了输入输出稳定电路B13内的双稳态电路B15，使得配置在运算放大电路A1后级的双稳态电路B12的输出信号传输到输入输出稳定电路B13内。即使如此，也能够得到与图5所示情况相同的作用效果。另外，由于输入输出稳定电路B13不必具有固有的双稳态电路，因此，能够缩小整个接收电路的芯片面积，能够实现功耗的降低。
图7表示上述输入输出稳定电路B13的另一构成例。
图7所示的输入输出稳定电路B13具有根据运算放大电路A1的输出信号而使运算放大电路A1的阈值电压VT变化的阈值电压控制电路B13a、和根据运算放大电路A1的输出信号而对输入到运算放大电路A1的反相输入端子(-)的信号加上微小信号的输入信号加法电路B13b。阈值电压控制电路B13a由电流源I5、I6和MOS晶体管M13、M14、以及双稳态电路B16构成。在此，MOS晶体管M13为p沟道型晶体管，MOS晶体管M14为n沟道型晶体管。双稳态电路B16对输入到输入端子P6及P7的输入信号进行比较，输入根据其大小关系而确定的控制信号S4及S5。对输入端子P6传输运算放大电路A1的输出信号S2，对输入端子P7传输基准电压V1。
在运算放大电路A1的输出信号S2高于基准电压V1时，由控制信号S4使得MOS晶体管M13导通、MOS晶体管M14截止。运算放大电路A1容易将输出信号S2维持为较高电位地进行工作，运算放大电路A1进行工作使得阈值电压变高。
相反，在运算放大电路A1的输出信号S2低于基准电压V1时，由控制信号S4使得MOS晶体管M13截止、MOS晶体管M14导通，从而运算放大电路A1容易将输出信号维持为较低电位地进行工作，运算放大电路A1进行工作，使得阈值电压变低。
这表示可以根据输出信号S2与基准电压V1的大小关系而使运算放大电路A1的阈值电压VT发生变化。
另一方面，输入信号加法电路B13b与图5所示的输入信号加法电路B13b的结构相同，双稳态电路共用阈值电压控制电路B13a的双稳态电路B16。控制信号S4及S5是逻辑上反相的信号。
在输出信号S2高于基准电压V1时，MOS晶体管M11截止、MOS晶体管M12导通，从而从反相输入端子(-)流出微小电流。在输出信号S2低于基准电压V1时，MOS晶体管M11导通、MOS晶体管M12截止，从而从反相输入端子(-)流入微小电流。
由此，在输出信号S2高于基准电压V1时，可以对输入到运算放大电路A1的反相输入端子(-)的信号变化加上微小的正向变化，在输出信号S2低于基准电压V1时，可以在输入到反相输入端子(-)的信号变化上加上微小的负向变化。
通过以上动作，即使在读写装置T4长时间未发送数据的情况下，由阈值电压控制电路B13a将运算放大电路A1控制成在以噪声为代表的微小信号下难以反相的状态，并由输入信号加法电路B13b吸收在运算放大电路A1的反相输入端子(-)产生的噪声所引起的微小变动，因此，在运算放大电路A1的输出信号S2不会发生由噪声引起的较大变化，可对其后读写装置T4发送的数据进行正常解调。可以将构成阈值电压控制电路B13a的电流源I5及I6设定为各自独立的电流值，因此，在将运算放大电路A1的阈值电压VT控制得较高的情况下和控制得较低的情况下，都可以改变阈值变动量。若利用该动作，例如分别调整保存于非接触式IC卡B1内所安装的存储器等中的电流源I5及I6的电流值，从而也能够降低由MOS晶体管M3～M8上发生的相对制造误差等引起的运算放大电路A1的阈值电压误差。
图8表示本发明的半导体集成电路器件及安装在非接触式IC卡上的接收电路中的运算放大电路A1的另一构成例。图8所示的运算放大电路与图5所示的运算放大电路的主要不同点在于运算放大电路A1的放大电路部由MOS晶体管M15～M17及电流源I7构成。运算放大电路A1的输出信号经由MOS晶体管M17输出。在此，MOS晶体管M15～M17为p沟道型晶体管。
根据图8所示的构成，能够得到比图5所示的运算放大电路A1更好的有益效果，因此，可使在运算放大电路A1的反相输入端子(-)产生的噪声变小、并可以接收从更小的读写装置发送的数据的信号振幅。
图9表示接收电路B5和控制电路B7的详细构造。接收电路B5能应用图3所示的接收电路。控制电路B7具有译码电路B17，根据接收电路B5的输出信号S3对从读写装置发送的数据进行译码，并输出下行通信数据S4。
在译码电路B17具有用于检测从读写装置发送来的数据的编码方式的编码方式检测电路B18，例如检测使用的是非专利文献1所记载的编码方式(ISO-18092)还是非专利文献2所记载的编码方式(ISO14443-B)，并输出检测信号S5。译码电路B17可使用该检测信号S5，根据从读写装置发送来的数据的编码方式来切换其译码功能。
如上所述，接收电路B5可应用图3所示的接收电路，由输入输出稳定电路B13实现抗噪声性的提高。因此，即使在长时间维持接收待机状态的情况下，运算放大电路的反相输入端子(-)不会成为不稳定状态，也不会出现不能检测非专利文献2中编码方式中的SOF信号、IC卡不能正常解调下行通信数据这样的问题。即使在从读写装置长时间未发送数据的情况下，也不会发生由于安装于IC内的其他电路的动作噪声、外部因素引起的噪声等而导致运算放大电路的输出信号出现较大变化的情况。由此，接收电路B5的输出信号S3成为正确反应从读写装置发送来的信号的信号。
根据图9所示的构成，可容易判断从读写装置发送来的信号的编码方式，因此，编码方式检测功能B13可以容易判别不同的通信方式。
以上，基于实施例具体说明了由本发明人完成的发明，但本发明并不限定于上述实施例，当然，在不脱离其要旨的范围内可进行各种改变。
例如，在构成阈值电压控制电路B13a的差动输入电路中，示出的是由n沟道型MOS晶体管构成的例子，但也可以由p沟道型MOS晶体管等构成。另外，在图4的非接触式IC卡B1中，也可以在其他芯片上分别形成电源电路B3、接收电路B5、发送电路B6、控制电路B7以及存储器B8。
本发明能够广泛适用于对交流电压进行整流及平滑而形成内部电压的半导体集成电路器件、非接触电子装置。

Claims (11)

1.一种半导体集成电路器件，包括：
具有反相输入端子、非反相输入端子及输出端子的运算放大电路；
可将所输入的信号传输到上述运算放大电路的反相输入端子的电容；以及
设于上述运算放大电路的输出端子与反相输入端子之间的反馈线路，
向上述运算放大电路的非反相输入端子供给基准电压，
上述半导体集成电路器件还包括输入输出稳定电路，其根据上述运算放大电路的输出电压而使上述运算放大电路的阈值电压发生变化，并且，通过在向上述运算放大电路的反相输入端子输入的信号上加上微小信号来进行输入输出稳定化控制，
上述输入输出稳定电路进行如下控制：当上述运算放大电路的输出电压低于上述基准电压时，降低上述运算放大电路的阈值电压，并且在输入上述运算放大电路的反相输入端子的信号上加上正向信号，当上述运算放大电路的输出电压高于上述基准电压时，提高上述运算放大电路的阈值电压，并且在输入上述运算放大电路的反相输入端子的信号上加上负向信号。
2.根据权利要求1所述的半导体集成电路器件，其中，
上述输入输出稳定电路包括双稳态电路、阈值电压控制电路和信号供给电路，上述双稳态电路通过将上述运算放大电路的输出电压与上述基准电压进行比较来将该输出电压二值化；上述阈值电压控制电路串联连接有与第三电流源连接的第七MOS晶体管和与第四电流源连接的第八MOS晶体管，通过根据上述双稳态电路的输出信号而有选择地使上述第七MOS晶体管和上述第八MOS晶体管导通，可以控制上述运算放大电路的阈值电压；上述信号供给电路串联连接有与第五电流源连接的第九MOS晶体管和与第六电流源连接的第十MOS晶体管，通过根据上述双稳态电路的输出信号而有选择地使上述第九MOS晶体管和上述第十MOS晶体管导通，可以供给要加在输入上述运算放大电路的反相输入端子的信号上的微小信号。
3.根据权利要求1所述的半导体集成电路器件，其中，
上述半导体集成电路器件安装在IC卡上，可以进行接收从读写装置输出的信号的接收处理。
4.根据权利要求1所述的半导体集成电路器件，其中，
包括：通过将上述运算放大电路的输出电压与上述基准电压进行比较来将该输出电压二值化的双稳态电路，以及用于检测已被二值化的上述输出电压的编码方式的编码方式检测电路。
5.一种半导体集成电路器件，包括：
具有反相输入端子、非反相输入端子及输出端子的运算放大电路；
可将所输入的信号传输到上述运算放大电路的反相输入端子的电容；以及
设于上述运算放大电路的输出端子与反相输入端子之间的反馈线路，
向上述运算放大电路的非反相输入端子供给基准电压，
上述半导体集成电路器件还包括：可控制上述运算放大电路的阈值电压的阈值电压控制电路和从上述运算放大电路的反相输入端子进行输入信号加法运算的输入信号加法电路，
当上述运算放大电路的输出电压低于上述基准电压时，通过上述阈值电压控制电路来降低上述运算放大电路的阈值电压，并且通过上述输入信号加法电路在输入上述运算放大电路的反相输入端子的信号上加上正向信号，
当上述运算放大电路的输出电压高于上述基准电压时，通过上述阈值电压控制电路来提高上述运算放大电路的阈值电压，并且通过上述输入信号加法电路在输入上述运算放大电路的反相输入端子的信号上加上负向信号。
6.根据权利要求5所述的半导体集成电路器件，其中，
上述运算放大电路包括第一MOS晶体管和与上述第一MOS晶体管差动耦合的第二MOS晶体管，
从上述第一MOS晶体管的栅极端子引出上述反相输入端子，从上述第二MOS晶体管的栅电极引出上述非反相输入端子。
7.根据权利要求6所述的半导体集成电路器件，其中，
上述阈值电压控制电路包括第三MOS晶体管和与上述第三MOS晶体管差动耦合的第四MOS晶体管，
上述基准电压被传输到上述第三MOS晶体管的栅极端子，上述运算放大电路的输出电压被传输到上述第四MOS晶体管的栅电极，上述第三MOS晶体管的漏极端子与上述第一MOS晶体管的漏极端子连接，上述第四MOS晶体管的漏极端子与上述第二MOS晶体管的漏极端子连接。
8.根据权利要求7所述的半导体集成电路器件，其中，
上述输入信号加法电路包括双稳态电路和信号供给电路，上述双稳态电路通过将上述运算放大电路的输出电压与上述基准电压进行比较来将该输出电压二值化；上述信号供给电路串联连接有与第一电流源连接的第五MOS晶体管和与第二电流源连接的第六MOS晶体管，通过根据上述双稳态电路的输出信号而有选择地使上述第五MOS晶体管和上述第六MOS晶体管导通，可供给要加在输入上述运算放大电路的反相输入端子的信号上的正向信号或负向信号。
9.根据权利要求7所述的半导体集成电路器件，其中，
在上述运算放大电路的后级配置有将上述运算放大电路的输出电压二值化的双稳态电路时，上述输入信号加法电路具有信号供给电路，该信号供给电路串联连接有与第一电流源连接的第五MOS晶体管和与第二电流源连接的第六MOS晶体管，通过根据配置在上述运算放大电路后级的双稳态电路的输出信号而有选择地使上述第五MOS晶体管和上述第六MOS晶体管导通，可供给要加在输入上述运算放大电路的反相输入端子的信号上的正向信号或负向信号。
10.根据权利要求5所述的半导体集成电路器件，其中，
包括：通过将上述运算放大电路的输出电压与上述基准电压进行比较来将该输出电压二值化的双稳态电路，以及用于检测已被二值化的上述输出电压的编码方式的编码方式检测电路。
11.一种IC卡，具有权利要求1或5所述的半导体集成电路器件，其中，上述半导体集成电路器件包括：通过将上述运算放大电路的输出电压与上述基准电压进行比较来将该输出电压二值化的双稳态电路，以及用于检测已被二值化的上述输出电压的编码方式的编码方式检测电路。
CN2007101597359A 2007-03-30 2007-12-21 半导体集成电路器件 Expired - Fee Related CN101276428B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-090922 2007-03-30
JP2007090922A JP4877998B2 (ja) 2007-03-30 2007-03-30 半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN101276428A CN101276428A (zh) 2008-10-01
CN101276428B true CN101276428B (zh) 2010-09-29

Family

ID=39792534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101597359A Expired - Fee Related CN101276428B (zh) 2007-03-30 2007-12-21 半导体集成电路器件

Country Status (3)

Country Link
US (1) US7918403B2 (zh)
JP (1) JP4877998B2 (zh)
CN (1) CN101276428B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158178B (zh) * 2011-03-24 2013-05-01 中国科学院半导体研究所 采用t型电容网络反馈结构的cmos生理信号放大器
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US9231463B2 (en) 2012-08-06 2016-01-05 Peter Oaklander Noise resistant regulator including an encoded control signal
US9106268B2 (en) * 2012-09-12 2015-08-11 Qualcomm Incorporated Methods and apparatus for improving acquisition for NFC load modulation
CN103048538B (zh) * 2012-11-29 2015-07-22 焦作市神盾科技有限公司 射频卡综合频率测试方法和实现该方法的测试仪
FR3038467B1 (fr) * 2015-07-03 2019-05-31 Stmicroelectronics Sa Carte sans contact telealimentee
JP7508370B2 (ja) 2018-10-18 2024-07-01 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、及び電子機器
JP7310659B2 (ja) * 2020-03-09 2023-07-19 株式会社オートネットワーク技術研究所 通信装置
CN111740759B (zh) * 2020-06-11 2021-08-10 泰宇建筑工程技术咨询有限公司 基于物联网的建筑施工信息传输系统
CN114688961B (zh) * 2022-04-02 2024-01-26 南通四建集团有限公司 脚手架变形检测系统装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803802B2 (en) * 2001-11-29 2004-10-12 Hynix Semiconductor Inc. Switched-capacitor integrator
CN1652150A (zh) * 2004-02-05 2005-08-10 株式会社瑞萨科技 半导体集成电路装置及非接触型ic卡
CN1666410A (zh) * 2002-07-08 2005-09-07 株式会社丰田自动织机 半导体集成电路及半导体集成电路的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09161029A (ja) * 1995-12-12 1997-06-20 Mitsubishi Electric Corp 非接触ｉｃカードのデータアクセス装置
JPH10290187A (ja) * 1997-04-15 1998-10-27 Matsushita Electric Ind Co Ltd 共振型送受信アンテナ回路
WO2001091046A1 (fr) * 2000-05-22 2001-11-29 Matsushita Electric Industrial Co., Ltd. Carte a circuit integre
JP2003198645A (ja) * 2001-12-27 2003-07-11 Sharp Corp 送信装置及びこれを用いた通信システム
JP2003242461A (ja) * 2002-02-14 2003-08-29 Matsushita Electric Ind Co Ltd 非接触リーダライタ
JP2006060363A (ja) 2004-08-18 2006-03-02 Renesas Technology Corp 半導体集積回路及び非接触ｉｃカード
JP4576935B2 (ja) 2004-09-02 2010-11-10 株式会社日立製作所 非接触電子装置
US7394312B2 (en) * 2004-11-15 2008-07-01 Pioneer Corporation Re-configurable amplifier protection apparatus and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803802B2 (en) * 2001-11-29 2004-10-12 Hynix Semiconductor Inc. Switched-capacitor integrator
CN1666410A (zh) * 2002-07-08 2005-09-07 株式会社丰田自动织机 半导体集成电路及半导体集成电路的制造方法
CN1652150A (zh) * 2004-02-05 2005-08-10 株式会社瑞萨科技 半导体集成电路装置及非接触型ic卡

Also Published As

Publication number Publication date
JP2008250655A (ja) 2008-10-16
JP4877998B2 (ja) 2012-02-15
US7918403B2 (en) 2011-04-05
CN101276428A (zh) 2008-10-01
US20080237354A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101276428B (zh) 半导体集成电路器件
CN102395987B (zh) 半导体集成电路装置以及安装了它的ic卡
CN101593285B (zh) 应答机、询问机和通信装置
US7994923B2 (en) Non-contact electronic device
US20090203315A1 (en) Detector, rf circuit with detector, and mobile device with rf circuit
CN100574047C (zh) 半导体集成电路器件和使用了该器件的非接触式电子设备
US20060202043A1 (en) Semiconductor integrated circuit device and contactless IC card
JP2015502677A (ja) 無線自動識別回路のためのアンテナインタフェース
JP2004363684A (ja) ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置
CN203588292U (zh) 射频识别中的解调电路
KR100995752B1 (ko) 접촉식 아이씨카드 판독기의 전원 인터페이스회로
CN102364493B (zh) 新型高频通信协议侦听电路
JP3908643B2 (ja) デジタル信号復調回路
US8787502B2 (en) Capacitive isolated voltage domains
CN207573637U (zh) Nfc的通用实现电路及芯片
JP2005079783A (ja) 通信システム，情報記憶媒体，および通信装置
JP5036039B2 (ja) 半導体集積回路装置
JP4430117B2 (ja) データ記憶装置
JP2004110815A (ja) 非接触ｉｃカードリーダ装置
JP2003078446A (ja) 信号受信部
CN103312342B (zh) Rfid系统中的发射器及包含所述发射器的收发器
JP2006099810A (ja) 非接触ｉｃカードの有無検出回路
WO2003007563A3 (de) Ask-demodulator für chipkarten
CN102567777B (zh) 一种非接触式ic卡参数确定装置及方法
CN102750568A (zh) 非接触ic卡射频接口电路及其调谐方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100925

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100925

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20131221