[go: up one dir, main page]

CN101238550A - 形成w类膜、形成栅极电极以及制造半导体装置的方法 - Google Patents

形成w类膜、形成栅极电极以及制造半导体装置的方法 Download PDF

Info

Publication number
CN101238550A
CN101238550A CNA2006800292319A CN200680029231A CN101238550A CN 101238550 A CN101238550 A CN 101238550A CN A2006800292319 A CNA2006800292319 A CN A2006800292319A CN 200680029231 A CN200680029231 A CN 200680029231A CN 101238550 A CN101238550 A CN 101238550A
Authority
CN
China
Prior art keywords
gas
film
process chamber
supply
importing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800292319A
Other languages
English (en)
Inventor
山崎英亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101238550A publication Critical patent/CN101238550A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种W类膜的成膜方法，其包括：在处理室内配置基板的工序；交互地反复向处理室内导入W(CO)6气体以堆积W以及导入含Si气体以进行W的硅化或者堆积Si，从而形成WSi膜的工序；以及在供给W(CO)6气体和含Si气体期间对处理室进行清扫的工序。

Description

形成W类膜、形成栅极电极以及制造半导体装置的方法
技术领域
本发明涉及W类膜的成膜方法、使用其的栅极电极的形成方法以及半导体装置的制造方法。
背景技术
在现有技术中，在MOS型半导体中，使用多晶硅(Poly-Si)作为栅极电极，使用SiO2、SiON作为栅极绝缘膜。但是，近年来随着LSI高集成化的发展，栅极绝缘膜薄膜化的技术也在进步，其膜厚变为2nm以下，因量子隧道效果而增大透过绝缘膜的直流隧道漏电流(directtunnel leak current)的问题变得显著化。因此，尝试通过使用比介电常数比氧化膜的比介电常数高的所谓的high-k材料作为栅极绝缘膜，来增厚膜厚以降低栅极漏电流。
然而，当利用作为代表性high-k材料的Hf类材料制成的栅极绝缘膜与Poly-Si栅极电极组合时，在界面上具有相互作用，会产生平带电压(flat band)发生偏移的现象，即所谓的费米能级钉扎效应(fermi levelpinning)。
此外，随着栅极绝缘膜薄膜化的发展，不能忽视在Poly-Si与衬底栅极氧化膜的界面所形成的空穴层，存在栅极电极动作时其电气特性产生恶化的问题。
因此，尝试在这种high-k材料中导入金属栅极电极以作为费米能级钉扎效应的对策和栅极空穴化的对策。
金属栅极(metal gate)电极与若进行一次成膜则因离子注入(ionimplantation)而能够形成p、n两种电极的Poly-Si不同，需要能够成膜与p、n功函数(work function)对应的金属的装置，因此必须准备两个以上的腔室，存在并不经济的问题。
此外，作为金属栅极电极，考虑WSi膜、WN膜等W类膜，而作为其制造方法，使用能够与设备的细微化相对应的CVD。作为W类膜的CVD的W来源，在现有技术中使用WF6，但是在考虑到对栅极电极的适用时，WE6中含有的F有可能对栅极氧化膜的膜质产生影响，从而产生设备故障。因此，考虑不含有F的六羰基钨(Tungsten carbonyl：W(CO)6)气体作为W来源(例如专利文献1等)。
然而，当使用作为W来源的W(CO)6成膜WSi膜或者WN膜等时，具有下述问题，即，其分解产生的氧元素进入到膜中，并且在退火过程中该氧向high-k膜移动，由此，high-k膜的SiO2容量换算膜厚(EOT)变厚。此外，若使用含Si气体、含N气体添加到W(CO)6中，利用通常的CVD法成膜WSi膜、WN膜，则产生表面粗糙程度(roughness)恶化，由此导致栅极漏电流增加的问题。
专利文献1：日本特开2004-231995号公报
发明内容
本发明的目的在于提供一种能够实现p、n双方功函数的W类膜的成膜方法以及使用其的栅极电极的形成方法、以及使用这种栅极电极形成方法的半导体装置的制造方法。
本发明的其他目的在于提供一种能够控制膜中的组成比以及分布并且使膜中的氧浓度不减少、膜表面平滑的W类膜的成膜方法、以及使用其的栅极电极的形成方法、以及使用该栅极电极形成方法的半导体装置的制造方法。
本发明的另一目的在于提供一种用于实施上述W类膜的成膜方法的计算机可读取的存储介质。
根据本发明第一方面，提供一种W类膜的成膜方法，其特征在于，包括：在处理室内配置基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体进行W的堆积和导入含Si气体进行W的硅化或者Si的堆积，从而成膜WSi膜的工序；以及在上述W(CO)6气体的供给和上述含Si气体的供给之间的期间对上述处理室进行清扫的工序。
在上述第一方面中，可以按照导入上述W(CO)6气体进行W的堆积、对上述处理室进行清扫、利用上述含Si气体进行W的硅化或者Si的堆积、对上述处理室进行清扫的顺序反复进行两次以上。
此外，作为上述含Si气体，可以使用选自SiH4、Si2H6、TDMAS、以及BTBAS中的气体，特别优选使用SiH4。上述处理室的清扫能够通过使用选自Ar气体、He气体、N2气体和H2气体中的清扫气体来进行，特别优选使用Ar气体。
而且，也可以对含Si气体的流量、以及W(CO)6气体的供给时间与含Si气体的供给时间的比率进行控制，以此来改变WSi膜的Si/W组成比。
而且，此外，通过向上述处理室内导入W(CO)6气体进行的W的堆积优选在W(CO)6气体的分解温度以上的温度下进行。
本发明第二方面提供一种栅极电极的形成方法，其特征在于，包括：在处理室内配置形成有栅极绝缘膜的硅基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体进行W的堆积和向上述处理室内导入含Si气体进行W的硅化或者Si的堆积，从而在硅基板的栅极绝缘膜上成膜WSi膜，形成栅极电极的工序；以及在上述W(CO)6气体的供给和上述含Si气体的供给之间的期间对上述处理室进行清扫的工序。
在上述第二方面中，对含Si气体的流量、以及W(CO)6气体的供给时间与含Si气体的供给时间的比率进行控制，以此来改变WSi膜的Si/W组成比，由此能够从n区域至p区域改变功函数。
本发明第三方面提供一种半导体装置的制造方法，其特征在于，包括：在半导体基板上形成栅极绝缘膜的工序；在处理室内配置形成有栅极绝缘膜的硅基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体进行W的堆积和向上述处理室内导入含Si气体进行W的硅化或者Si的堆积，从而在硅基板的栅极绝缘膜上成膜WSi膜，形成栅极电极的工序；在上述W(CO)6气体的供给和上述含Si气体的供给之间的期间对上述处理室进行清扫的工序；以及在上述半导体基板的主面形成杂质扩散区域的工序。
本发明第四方面提供一种W类膜的成膜方法，其特征在于，包括：在处理室内配置基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体进行W的堆积和导入含N气体进行W的氮化，从而成膜WN膜的工序；以及在上述W(CO)6气体的供给和上述含N气体的供给之间的期间对上述处理室进行清扫的工序。
在上述第四方面中，可以按照导入上述W(CO)6气体进行W的堆积、对上述处理室进行清扫、利用含N气体进行W的氮化、对上述处理室进行清扫的顺序反复进行两次以上。
此外，作为上述含N气体优选使用NH3气体。上述处理室的清扫能够通过使用选自Ar气体、He气体、N2体和H2气体中的清扫气体来进行，特别优选使用Ar气体。
而且，优选每次导入W(CO)6气体堆积W时的W膜的膜厚为5nm以下。
而且，此外，通过向上述处理室内导入W(CO)6气体进行W的堆积优选在W(CO)6气体的分解温度以上的温度下进行。
本发明第五方面提供一种栅极电极的形成方法，其特征在于，包括：在处理室内配置形成有栅极绝缘膜的硅基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体堆积W和向上述处理室内导入含N气体进行W的氮化从而在硅基板的栅极绝缘膜上成膜WN膜，形成栅极电极的工序；以及在上述W(CO)6气体的供给和上述含N气体的供给之间的期间对上述处理室进行清扫的工序。
本发明第六方面提供一种半导体装置的制造方法，其特征在于，包括：在半导体基板上形成栅极绝缘膜的工序；在处理室内配置形成有栅极绝缘膜的硅基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体进行W的堆积和导入含N气体进行W的氮化，从而在硅基板的栅极绝缘膜上成膜WN膜，形成栅极电极的工序；在上述W(CO)6气体的供给和上述含N气体的供给之间的期间对上述处理室进行清扫的工序；以及在上述半导体基板的主面形成杂质扩散区域的工序。
本发明第七方面提供一种计算机可读存储介质，其特征在于：该计算机可读存储介质存储有用于在计算机上运行以控制成膜装置的控制程序，其中，上述控制程序在运行时使计算机控制成膜装置，实施下述W类膜的成膜方法，该成膜方法包括：在处理室内配置基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体进行W的堆积和导入含Si气体进行W的硅化或者Si的堆积，从而成膜WSi膜的工序；以及在上述W(CO)6气体的供给和上述含Si气体的供给之间的期间对上述处理室进行清扫的工序。
本发明第八方面提供一种计算机可读存储介质，其特征在于：该计算机可读存储介质存储有用于在计算机上运行以控制成膜装置的控制程序，其中，上述控制程序在运行时使计算机控制成膜装置，实施下述W类膜的成膜方法，该成膜方法包括：在处理室内配置基板的工序；交互地反复进行向上述处理室内导入W(CO)6气体进行W的堆积和导入含N气体进行W的氮化，从而成膜WN膜的工序；以及在上述W(CO)6气体的供给和上述含N气体的供给之间的期间对上述处理室进行清扫的工序。
根据本发明，当交互地反复进行向处理室内导入W(CO)6气体进行W的堆积的工序以及向处理室内导入含Si气体进行W的硅化或者Si的堆积的工序来成膜WSi膜时，因为在W(CO)6气体的供给和上述含Si气体的供给之间的期间插入有对处理室进行清扫的工序，所以形成的WSi膜的Si/W组成比能够在很广的范围内变化。因此，能够形成具有从n区域至p区域的功函数的WSi膜，通过将其适用于栅极电极，而能够通过1沟道构造nMOS的栅极电极和pMOS的栅极电极。此外，通过插入清扫工序，使得能够阻止氧进入到成膜中的膜中，能够得到含氧量少的WSi膜。而且，因为W(CO)6气体和含Si气体不是同时存在于处理室内，所以能够抑制因两者气相反映而在基板表面产生的异常成长，从而能够得到表面极其平滑的WSi膜。因此，当适用于栅极电极时，能够防止氧向栅极绝缘膜侧扩散而导致SiO2容量换算膜厚(EOT)变厚。而且此外，还能够抑制起因于栅极电极的粗糙程度(roughness)的栅极漏电流。
此外，当交互地反复进行向处理室内导入W(CO)6气体进行W的堆积的工序和向处理室内导入含N气体进行W的氮化工序来成膜WN膜时，因为在W(CO)6气体的供给和上述含N气体的供给之间的期间插入有对上述处理室进行清扫的工序，所以能够使膜厚方向的N浓度均匀化，并且能够阻止氧进入到成膜中的膜中，能够得到含氧量少的WN膜。因此，当适用于栅极电极时，能够构防止氧扩散到栅极绝缘膜侧而使SiO2容量换算膜厚(EOT)变厚。
附图说明
图1表示的是用于实施本发明第一实施方式所涉及方法的WSi膜的成膜装置的模式截面图。
图2表示的是用于说明本发明第一实施方式所涉及方法的流程的时序图。
图3表示的是本发明第一实施方式中的SiH4流量和WSi膜的Si/W组成比(RBS Si/W换算值)之间的关系图。
图4表示的是本发明第一实施方式中的WSi膜的Si/W组成比和膜中氧浓度之间的关系图。
图5A表示的是用于说明具有使用本发明第一实施方式的方法形成的栅极电极的MOS型半导体装置的制造方法的图。
图5B表示的是用于说明具有使用本发明第一实施方式的方法形成的栅极电极的MOS型半导体装置的制造方法的图。
图5C表示的是用于说明具有使用本发明第一实施方式的方法形成的栅极电极的MOS型半导体装置的制造方法的图。
图6A表示的是适用本发明第一实施方式的方法成膜的WSi膜的表面状态的电子显微镜照片。
图6B表示的是采用通常的CVD法成膜的WSi膜的表面状态的电子显微镜照片。
图7表示的是用于实施本发明第二实施方式所涉及方法的WN膜的成膜装置的模式截面图。
图8表示的是用于说明本发明第二实施方式所涉及方法的流程的时序图。
图9表示的是利用NH3氮化方法产生膜中N浓度分布不同的图。
图10A表示的是用于说明具有使用本发明第二实施方式的方法形成的栅极电极的MOS型半导体装置的制造方法的图。
图10B表示的是用于说明具有使用本发明第二实施方式的方法形成的栅极电极的MOS型半导体装置的制造方法的图。
图10C表示的是用于说明具有使用本发明第二实施方式的方法形成的栅极电极的MOS型半导体装置的制造方法的图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。
首先，对第一实施方式进行说明。图1表示的是用于实施本发明第一实施方式所涉及方法的WSi膜的成膜装置的模式截面图。
该成膜装置100具有构成为气体密封状态的大致呈圆筒状的腔室21。在腔室21的底壁21b的中央部形成有圆形的开口部42，底壁21b与该开口部42连通，并设置有向下方突出的排气室43。在腔室21内设置有用于水平支撑作为半导体基板的晶片W的由AlN等陶瓷构成的基座22。该基座22由从排气室43的底部中央向上方延伸的圆筒状的支撑部件23所支撑。在基座22的外缘部设置有用于对晶片W进行引导(guide)的引导环24。此外，在基座22中还埋设有电阻加热型的加热器25，该加热器25利用从加热器电源26供给的电力对基座22进行加热，利用该热量对晶片W进行加热。如后所述，通过该热量，使导入到腔室21内的W(CO)6气体热分解。加热器电源26与控制器(图未示出)连接，由此，根据图未示出的温度传感器的信号对加热器25的输出进行控制。此外，在腔室21的壁中也埋设有加热器(图未示出)，使得能够将腔室21的壁加热至40～80℃的程度。
在基座22上，相对于基座22的表面能够突没(伸出退回)地设置有用于支撑晶片W并对其进行升降的三个(图中仅示意出两个)晶片支撑销46，这些晶片支撑销46被固定在支撑板47上。晶片支撑销46利用升降机构等驱动机构48并通过支撑板47进行升降。
在腔室21的顶壁21a上设置有喷淋头30，在该喷淋头30的下部配置有喷淋板30a，该喷淋板30a形成有用于向基座22喷出气体的多个气体喷出孔30b。在喷淋头30的上壁设置有用于向喷淋头30内导入气体的气体导入口30c，该气体导入口30c与用于供给作为羰基钨(Wcarbonyl)气体的W(CO)6气体的配管32以及用于供给含Si气体(例如SiH4气体)的配管81连接。此外，在喷淋头30的内部形成有扩散室30d。在喷淋板30a上，例如为了防止喷淋头30内的W(CO)6气体的分解而设置有例如同心圆状的制冷剂流路30e，使得能够从制冷剂供给源30f向该制冷剂流路30e供给冷却水等制冷剂，以将其温度控制在20～100℃。
配管32的另一端插入到收容有固体状六羰基钨(Tungstencarbonyl：W(CO)6)S的W原料容器33内。在W原料容器33的周围设置有作为加热单元的加热器33a。在W原料容器33上插入有载体气体配管34，经由配管34从载体气体供给源35向W原料容器33吹入作为载体气体的例如Ar气体，由此，W原料容器33内的固体状W(CO)6S通过加热器33a加热而升华，变成W(CO)6气体，并由载体气体所载置，通过配管32被供给到腔室21内的扩散室30d。此外，在配管34上设置有质量流量控制器36及其前后的阀门37a、37b。此外，在配管32上设置有例如用于根据W(CO)6气体的量对其流量进行控制的流量计65和阀门37c。在配管32、34的周围设置有加热器(图未示出)，能够将温度控制在W(CO)6气体不发生固化的温度，例如20～100℃，优选为25～60℃。
此外，在配管32的中途连接有清扫气体配管38，该清扫气体配管38的另一端与清扫气体供给源39连接。清扫气体供给源39供给作为清扫气体的例如Ar气体、He气体、N2气体等非活性气体、以及H2气体等。通过该清扫气体对配管32内的残留成膜气体进行排气以及对腔室21内进行清扫作业。其中，在清扫气体配管38上设置有质量流量控制器40以及其前后的闸阀41a、41b。
另一方面，配管81的另一端与用于供给含Si气体(例如SiH4气体)的含Si气体供给源82连接。在配管81上设置有质量流量控制器88以及其前后的闸阀91。
此外，在配管81的中途连接有清扫气体配管97，该清扫气体配管97的另一端与清扫气体供给源96连接。清扫气体供给源96用于供给作为清扫气体的例如Ar气体、He气体、N2气体等非活性气体、以及H2气体等。通过该清扫气体对配管81内的残留成膜气体进行排气以及对腔室21内进行清扫作业。其中，在清扫气体配管97上设置有质量流量控制器98以及其前后的闸阀99。
各质量流量控制器、各闸阀以及流量计65被控制器60所控制，由此，能够控制载体气体、W(CO)6气体、SiH4气体以及清扫气体的供给和停止以及将这些气体的流量控制成规定流量。向腔室21内的气体扩散室30d供给的W(CO)6气体的流量是根据流量计65的值并通过利用质量流量控制器36对载体气体的流量进行控制而被控制的。
在上述排气室43的侧面连接有排气管44，该排气管44与含有高速真空泵的排气装置45连接。此外，通过使该排气装置45动作，将腔室21内的气体均匀地向排气室43的空间43a内排出，通过排气管44而被高速地减压至规定的真空度。
在腔室21的侧壁上设置有用于在与成膜装置100邻接的搬送室(图未示出)之间进行晶片W的搬入搬出的搬入搬出口49以及用于开闭该搬入搬出口49的阀门50。
成膜装置100的各个构成部形成为与处理控制器110连接而被控制的结构。此外，阀门等的控制是通过处理控制器110经由控制器60来进行的。处理控制器110与用户界面111连接，其中，该用户界面111包括工序管理者为了对成膜装置100进行管理进行命令输入操作等的键盘以及用于可视化显示成膜装置100的工作状况的显示器等。
此外，在处理控制器110上连接有存储部112，该存储部112存储有用于通过处理控制器110的控制实现在成膜装置100中实施的各种处理的控制程序，根据处理条件在成膜装置的各构成部中实施处理用的程序即方案。方案既可以存储在硬盘、半导体存储器中，也可以在存储于CDROM、DVD等可移动性的存储介质中的状态下安装在存储部112的规定位置。而且，例如也可以通过专用线路从其他装置适宜地传送方案。
而且，根据需要，通过来自用户界面111的指示等从存储部112调出任意的方案并使其在处理控制器110中实施，由此，在处理控制器110的控制下，通过成膜装置100进行规定处理。
接着，对利用该成膜装置进行的本实施方式的成膜方法进行说明。
即，首先，打开阀门50，从搬入搬出口49将形成有栅极绝缘膜的晶片W搬入到腔室21内，并将其载置于支座22上。支座22预先通过加热器25而被加热，利用该热量对晶片W进行加热，利用排气装置45的真空泵对腔室21内进行排气，将腔室21内的压力真空排气至6.7Pa以下。此时的晶片W的加热温度优选为100～600℃。
接着，通过图2所示的交互气体流进行成膜。具体地，反复进行规定次数的以下第一～第四工序。
即，首先，打开阀门37a、37b，从载体气体源35将载体气体(例如Ar气体)吹入到收容有固体状W(CO)6原料S的W原料容器33内，通过加热器33a加热W(CO)6原料S而使其升华，接着打开阀门37c，通过载体气体运载生成的W(CO)6气体。然后，经由配管32和喷淋头30将W(CO)6气体导入到腔室21内，从而将W(CO)6气体供给至晶片W上并在其上生成极其薄的W膜(第一工序)。此时，从清扫气体供给源39同时供给作为稀释气体的清扫气体，例如Ar气体。在该成膜时，W(CO)6气体分解，只有W堆积在晶片上，作为分解生成物CO气体被排出。其中，载体气体以及清扫气体并不局限于Ar气体，也可以使用其他的气体，例如N2气体、H2气体、He气体等。
在该第一工序中，对于载体气体的流量，当使用Ar气体时，优选为10～500mL/min(sccm)，作为稀释气体的流量，当使用Ar气体时，优选为10～1500mL/min(sccm)。举出具体例子，载体气体Ar/稀释气体Ar＝60/340mL/min(sccm)。此外，该工序时间优选为1～60sec，作为具体例子而言为5sec。
接着，关闭阀门37a～37c，停止W(CO)6气体的供给，只供给清扫气体，将分解生成的CO气体排出至腔室21外(第二工序)。若CO残留在腔室中则CO会进入到膜中，使膜中的氧变多，通过这样利用清扫气体对腔室21内进行清扫而使得CO难以进入到膜中。此时，优选通过高速排气迅速地将CO气体排出。对于第二工序中的清扫气体的流量，当使用Ar气体时，优选为10～2000mL/min(sccm)，作为具体例子而言为400mL/min。此外，优选该第二工序的时间为1～60sec，作为具体例子而言为10sec。
接着，关闭阀门41a、41b，停止从清扫气体供给源39供给清扫气体，打开阀门91以及99，分别从含Si气体供给源82以及清扫气体供给源96通过配管81和喷淋头30向腔室21内导入含Si气体例如SiH4气体和作为稀释气体的清扫气体例如Ar气体。由此，将先前生成的极薄的W膜硅化，此外在W膜上堆积极薄的Si膜(第三工序)。作为含Si气体，只要不含有氧并且能够分解生成Si即可，除SiH4之外还可以列举出Si2H6。此外，也可以是有机类的气体，可以使用以下(1)所示的TDMAS或者(2)所示的BTBAS。
【化学式1】
Figure S2006800292319D00111
Si(NMe2)4
Figure S2006800292319D00112
SiH2(NHt-Bu)2
在该第三工序中，对于含Si气体的流量，当为SiH4时，优选为10～1000mL/min(sccm)。此外，对于稀释气体的流量，当为Ar气体时，优选为10～1000mL/min(sccm)。通过适当地调整该工序中的含Si气体地流量以及/或者该工序与第一工序的时间比，而能够调整最终形成的WSi膜中的Si比率。该第三工序的时间优选为1～60sec，作为具体例子而言列举为5sec。
接着，关闭阀门91，停止供给含Si气体，只供给清扫气体，对腔室21内进行清扫(第四工序)。对于该第四工序中的清扫气体的流量，当使用Ar气体时，优选为10～2000mL/min(sccm)，作为具体例子而言列举400/min(sccm)。此外，该第四工序的时间优选为1～60sec，作为具体例子而言列举为10sec。
通过反复操作以上第一～第四工序，而能够得到规定厚度以及规定组成的WSi膜。
第一～第四工序中的晶片W的温度优选为250～600℃。腔室21内的压力优选为5～1330Pa。从导入Si的观点出发，优选将腔室21内的压力设定为较高。腔室21内的压力例如为133Pa。晶片温度以及腔室内的温度也可以随着各工序而变化。
在制造由WSi膜构成的栅极电极时，在同时供给W源和Si源的情况下，难以将大量的Si导入到WSi膜众，但是，如本实施方式所述那样，通过交互地进行气体的导入，通过改变含Si气体的流量以及/或者第三工序和第一工序的时间比，而能够使膜的Si/W组成比根据RBS测定值在1.3～4.6之间较大地变化。因此，能够使功函数在n区域～p区域之间变化，无论是nMOS的栅极电极还是pMOS的栅极电极都能够使用。具体而言，虽然在nMOS情况下的栅极电极的功函数大致在4.4eV以下，但是该功函数能够在Si/W组成比为3～5的范围内实现。此外，虽然在pMOS情况下的栅极电极的功函数大致在4.8eV以上，但是，该功函数能够在Si/W组成比为0.1～2.5的范围内实现。
图3是表示SiH4气体的流量与膜的Si/W组成比的关系的图。其中，通常组成比是以RBS测定的，但是该Si/W组成比是根据以XPS测定的Si/W组成比，并考虑到Si和W的溅射率(sputtering rate)换算成Si/W组成比而得到的。如该图所示，能够确认随着SiH4气体流量的增加，Si/W组成比上升。对于上升的程度而言，与W(CO)6流量低的条件1相比，W(CO)6流量高的条件2更显著。此外，还能够确认出有无清扫对Si/W组成比并没有影响。而且，从该图中可以确认出，通过使SiH4气体的流量在40～440mL/min(sccm)之间变化，而能够使Si/W组成比在1.3～4.5的范围内。
这样，只需使膜中的Si浓度变化便能够使功函数从n区域至p区域之间变化，由此，能够通过一个腔室形成具有p、n功函数的金属栅极电极。
此外，因为腔室21内的压力比较高，在不进行第二工序的清扫时，Si/W组成比为2.5以下，不能充分排出CO，膜中的氧增加数十％(原子％)左右(即数十％多)，但是，因为能够通过第二工序迅速地将CO排出而能够降低膜中的氧，使其为10％以下的程度。该情况如图4所示。图4是表示膜中的Si/W组成比与膜中的氧浓度的关系的示意图。图中，方框(矩形)表示有第二工序的清扫的情况，是通过XPS测定的氧含量。此外，三角表示没有进行第二工序的清扫的情况，是通过RBS测定的氧含量。根据氧含量测定方法的不同，其测定值也有少许不同，判明通过XPS得到的测定值具有比通过RBS得到的测定值高的倾向。若观察该图则可以明确得知，Si/W组成比增大，即Si变得越丰富，膜中氧降低，在Si/W组成比＞3时，氧含量为5％以下。相反，若Si/W组成比＜3，则相对地膜中氧含量变高，能够确认出与没有清扫的情况相比，通过使其有清扫，而能够使氧含量减少一半。
以上的交互成膜与ALD(Atomic Layer Deposition：原子叠层沉积)类似，但是以下几点不同。即，ALD法只是在基板上化学或者物理吸附原料气体，使吸附的气体分子层与接下来的气体反应，成长1～若干原子层，反复进行该操作来实现任意的膜厚，与其相对，在本实施方式中，是在基板上使原料气体分解来成膜，其后通过SiH4等含Si气体使表面硅化，形成极薄的硅化物，反复进行该操作来实现任意的膜厚。在原料气体为W(CO)6的情况下，需要以W(CO)6单体分解/成膜的温度以上，根据W(CO)6的成膜试验可知该温度为300℃。
接着，参照图5A～5C，简单地对这样形成的WSi膜作为栅极电极而适用的MOS型半导体的制造方法进行说明。首先，如图5A所示，在作为半导体基板的Si基板1上形成栅极绝缘膜2。接着，如图5B所示，在栅极绝缘膜2上通过上述交互成膜形成WSi膜3a。之后，经过热处理，蚀刻WSi膜3a形成栅极电极，进一步地，通过注入离子等形成杂质扩散区域4，由此，制造出图5C所示的MOS型半导体装置。其中，栅极绝缘膜2以及栅极电极3的厚度例如分别为：0.8～5nm、5～100nm。
接着，对制造使用本实施方式的WSi膜的栅极电极时的具体例进行说明。
实施例1
在图1的装置中，预先以672℃的设定温度对支座22进行加热，通过搬送装置将300mm的晶片载置在支座22上。在该状态下，如上所述将作为载体气体的Ar气体和作为稀释气体的Ar气体以载体Ar/稀释Ar＝60/340mL/min(sccm)的比例进行供给，并以5sec间隔将W(CO)6导入到腔室21内，在晶片上形成极薄的W膜(第一工序)。
接着，将作为清扫气体的Ar气体以400mL/min(sccm)的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第二工序)。
接着，将SiH4气体和作为稀释气体的Ar气体以SiH4/稀释Ar＝100/300mL/min(sccm)的比例进行供给并以5sec间隔将SiH4导入到腔室21内，在第一工序中形成的W膜上形成极薄的Si膜(第三工序)。
接着，将作为清扫气体的Ar气体以400mL/min(sccm)的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第四工序)。
将腔室21内的压力保持在133Pa并且反复进行21次的第一～第四工序，得到WSi膜。对于该WSi膜而言，通过四探针法对薄层电阻(Sheet Resistance)进行测定，通过XRF对膜厚进行测定，并根据其算出比电阻。其结果，薄层电阻为997Ω/sq、膜厚为46.9nm、比电阻为4677μΩ·cm。通过RBS测定的膜组成比的结果为：Si/W组成比＝4。以该膜作为栅极电极膜，分别形成在厚度为2、5、9nm的SiO2膜上，并对其功函数进行测定。测定的功函数为4.2eV，确认能够作为nMOS的栅极电极使用。
实施例2
在图1的装置中，预先以672℃的设定温度对支座22进行加热，通过搬送装置将300mm的晶片载置在支座22上。在该状态下，如上所述将作为载体气体的Ar气体和作为稀释气体的Ar气体以载体Ar/稀释Ar＝60/340mL/min(sccm)的比例进行供给并以10sec间隔将W(CO)6导入到腔室21内，在晶片上形成极薄的W膜(第一工序)。
接着，将作为清扫气体的Ar气体以400mL/min(sccm)的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第二工序)。
接着，将SiH4气体和作为稀释气体的Ar气体以SiH4/稀释Ar＝100/300mL/min(sccm)的比例进行供给并以1sec间隔将SiH4导入到腔室21内，在第一工序中形成的W膜上形成极薄的Si膜(第三工序)。
接着，将作为清扫气体的Ar气体以400mL/min(sccm)的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第四工序)。
将腔室21内的压力保持在133Pa并且反复进行21次的第一～第四工序，得到WSi膜。对于该WSi膜而言，通过四探针法对薄层电阻(Sheet Resistance)进行测定，通过XRF对膜厚进行测定，并根据其算出比电阻。其结果，薄层电阻为147Ω/sq、膜厚为149.9nm、比电阻为2204μΩ·cm。通过RBS测定的膜组成比的结果为：Si/W组成比＝1.47。以该膜作为栅极电极膜，分别形成在厚度为2、5、9nm的SiO2膜上，并对其功函数进行测定。测定的功函数为4.9eV，确认能够作为pMOS的栅极电极使用。
接着，根据本实施方式，对于隔着清扫工序交互供给W(CO)6气体和SiH4气体进行成膜的情况和同时供给W(CO)6气体和SiH4气体利用通常的CVD进行成膜的情况而言，掌握膜表面状态和特性。首先，对于表面状态而言是通过电子显微镜照相掌握的。其结果，在交互地进行气体导入进行成膜的情况下，如图6A所示那样，表现出良好的表面状态，与其相对，在利用通常的CVD进行成膜的情况下，如图6B所示，得知表面恶化。作为表面状态指标的Haze，在交互地进行气体导入进行成膜的情况下，该值为1.21ppm，为非常良好的值，与其相对，在利用通常的CVD进行成膜的情况下，该值为106.0ppm，得知表面状态异常显著地恶化。对于中央的比电阻而言，在交互地进行气体导入进行成膜的情况下为595μΩ·cm，与其相对，在利用通常的CVD进行成膜的情况下，该值为85452μΩ·cm，得知差两个数量级。
接着，对第二实施方式进行说明。图7是表示用于实施本发明第二实施方式所涉及的方法的WN膜的成膜装置的模式截面图。该实施方式使用作为含N气体的NH3气体来取代第一实施方式中的含Si气体形成由WN膜构成的栅极电极。图7的装置除设置有供给NH3气体的NH3气体供给源84来取代图1装置中的含Si气体(SiH4)供给源82之外，其他均与图1所示的装置相同，对于与图1相同的部分标注相同的符号并省略对其说明。
NH3气体供给源84与配管83连接，该配管83向喷淋头30内供给含N气体。在配管83上设置有质量流量控制器89以及其前后的阀门91。
接着，对使用该成膜装置的本实施方式的成膜方法进行说明。首先，打开阀门50，从搬入搬出口49将形成有栅极绝缘膜的晶片W搬入腔室21内，并将其载置于支座22上。支座22预先通过加热器25而被加热，利用该热量对晶片W进行加热，利用排气装置45的真空泵对腔室21内进行排气，将腔室21内的压力真空排气至6.7Pa以下。此时的晶片W的加热温度优选为100～600℃。
接着，通过图8所示的交互气体流进行成膜。具体地，反复进行规定次数的以下第五～第八工序。
即，首先，打开阀门37a、37b，从载体气体源35将载体气体(例如Ar气体)吹入到收容有固体状W(CO)6原料S的W原料容器33内，通过加热器33a加热W(CO)6原料S而使其升华，接着打开阀门37c，通过载体气体运载生成的W(CO)6气体。然后，经由配管32和喷淋头30将W(CO)6气体导入到腔室21内，从而将W(CO)6气体供给至晶片W上并在其上生成极薄的W膜(第五工序)。此时，从清扫气体供给源39同时供给作为稀释气体的清扫气体，例如Ar气体。在该成膜时，W(CO)6气体分解，只有W堆积在晶片上，作为分解生成物的CO气体被排出。其中，载体气体以及清扫气体并不局限于Ar气体，也可以使用其他气体，例如N2气体、H2气体、He气体等。
在该第五工序中，对于载体气体的流量，当使用Ar气体时，优选为10～500mL/min(sccm)，对于稀释气体的流量，当使用Ar气体时，优选为10～1500mL/min(sccm)。举出具体例子，载体Ar/稀释Ar＝60/300mL/min(sccm)。此外，该工序时间优选为1～60sec，作为具体例子为5sec。
接着，关闭阀门37a～37c，停止W(CO)6气体的供给，只供给清扫气体，将分解生成的CO气体排出至腔室21外(第六工序)。此时，优选通过高速排气迅速地将CO气体排出。对于第六工序中的清扫气体的流量，当使用Ar气体时，优选为10～2000mL/min(sccm)，作为具体例子而言为360mL/min(sccm)。此外，优选该第六工序的时间为1～60sec，作为具体例子而言为10sec。
接着，关闭阀门41a、41b，停止从清扫气体供给源39供给清扫气体，打开阀门92以及99，分别从NH3气体供给源84以及清扫气体供给源96通过配管83和喷淋头30向腔室21内导入NH3气体和作为稀释气体的清扫气体，例如Ar气体。由此，将先前生成的极薄的W膜氮化(第七工序)。在该第七工序中，对于NH3气体的流量，优选为10～1000mL/min(sccm)，对于稀释气体的流量，当为Ar气体时，优选为10～1000mL/min(sccm)。作为具体例子，NH3/稀释Ar＝310/50mL/min(sccm)。优选该第七工序的时间为1～60sec，作为具体例子而言为5sec。
接着，关闭阀门91，停止供给NH3气体，只供给清扫气体，对腔室21内进行清扫(第八工序)。对于该第八工序中的清扫气体的流量，当使用Ar气体时，优选为10～2000mL/min(sccm)，作为具体例子而言列举360/min(sccm)。此外，该第八工序的时间优选为1～60sec，作为具体例子而言列举10sec。
通过反复操作以上第五～第八工序规定次数而能够得到规定厚度以及规定组成的WN膜。优选第五～第八工序中的晶片W的温度为250～600℃。优选腔室21内的压力为5～667Pa。晶片温度以及腔室内的温度也可以随着各工序而变化。
根据本发明人的研究结果得知，在使用W(CO)6气体和NH3气体成膜WN膜时，通过同时供给它们而使膜中氧含量上升。因此，研究能够抑制膜中氧含量的方法的结果是，通过插入清扫工序交互地供给W(CO)6气体和NH3气体而能够抑制膜中氧含量，形成适用于栅极电极的WN膜。此外，在同时供给W(CO)6气体和NH3气体时，仅仅表层氮化，通过本实施方式那样的交互成膜使每次的W膜的厚度在5nm以下，而能够使全体氮化。根据图9对该情况进行说明。图9的横轴表示距离表面的深度(nm)，纵轴表示取得元素的原子％，N在距离W膜表面任意深度的位置是否存在的结果，实线表示在Si基板上成膜10nm的W之后，进行60sec的NH3氮化的情况，虚线表示在Si基板上反复进行13次极薄的W膜堆积+NH3氮化而形成总厚度为10nm的膜的情况(相当于每一次成膜0.76nm)。从该图可知，在形成W膜之后进行氮化的情况下，氮仅仅进入到距离表面5nm程度的位置，但是通过交替反复进行W(CO)6气体和NH3气体的导入，而能够将N导入到膜全体。
这样得到的WN膜，其能够适用于功函数为4.6～5.1eV的金属栅极电极。
在该实施方式中，与第一实施方式相同，使原料气体在基板上分解成膜，之后利用NH3等使表面氮化而形成极薄的氮化物，反复进行该工序而形成任意的膜厚，与ALD不同，有必要是以作为原料气体的W(CO)6单体分解/成膜的温度以上的300℃。
接着，参照图10A～10C，简单地对这样形成的WN膜作为栅极电极而适用的MOS型半导体的制造方法进行说明。首先，如图10A所示，在作为半导体基板的Si基板1上形成栅极绝缘膜2。接着，如图10B所示，在栅极绝缘膜2上通过上述交互成膜形成WN膜3b。之后，经过热处理，蚀刻WN膜3b形成栅极电极3’，进一步通过注入离子等形成杂质扩散区域4，由此，制造出图10C所示的MOS型半导体装置。其中，栅极绝缘膜2以及栅极电极3’的厚度例如分别为0.8～5nm、5～100nm。
接着，对制造使用本实施方式的WN膜的栅极电极时的具体例进行说明。
实施例3
在图7的装置中，预先以672℃的设定温度对支座22进行加热，通过搬送装置将300mm的晶片载置在支座22上。在该状态下，如上所述将作为载体气体的Ar气体和作为稀释气体的Ar气体以载体Ar/稀释Ar＝60/300mL/min(sccm)的比例进行供给，并以5sec间隔将W(CO)6导入到腔室21内，在晶片上形成极薄的W膜(第五工序)。
接着，将作为清扫气体的Ar气体以360mL/min(sccm)的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第六工序)。
接着，将NH3气体和作为稀释气体的Ar气体以NH3/稀释Ar＝310/50mL/min的比例进行供给，并以5sec间隔将NH3导入到腔室21内，通过氮化在第五工序中形成的W膜形成极薄的WN膜(第七工序)。
接着，将作为清扫气体的Ar气体以360mL/min的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第八工序)。
将腔室21内的压力保持在20Pa并且反复进行13次的第五～第八工序，得到WN膜。对于该WN膜而言，通过四探针法对薄层电阻(SheetResistance)进行测定，通过XRF对膜厚进行测定，并根据其算出比电阻。其结果，薄层电阻为310Ω/sq、膜厚为9nm、比电阻为278μΩ·cm。通过RBS测定的膜组成比的结果为：N/W组成比＝0.5，氧浓度为3.3原子％。以该膜作为栅极电极膜使用，并测定其功函数。此时，WN膜分别形成于在最表面层叠有3nm厚的HfSiO的厚度分别为2、5、9nm的SiO2膜上。测定的功函数为4.7eV，确认能够作为栅极电极使用。
实施例4
在图7的装置中，预先以672℃的设定温度对支座22进行加热，通过搬送装置将300mm的晶片载置在支座22上。在该状态下，如上所述将作为载体气体的Ar气体和作为稀释气体的Ar气体以载体Ar/稀释Ar＝60/300mL/min的比例进行供给并以5sec间隔将W(CO)6导入到腔室21内，在晶片上形成极薄的W膜(第五工序)。
接着，将作为清扫气体的Ar气体以360mL/min的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第六工序)。
接着，将NH3气体和作为稀释气体的Ar气体以NH3/稀释Ar＝310/50mL/min的比例进行供给并以10sec间隔将NH3气体导入到腔室21内，通过使在第一工序中形成的W膜氮化而形成极薄的WN膜(第七工序)。
接着，将作为清扫气体的Ar气体以360mL/min的流量且10sec间隔导入到腔室21内，对腔室21内进行清扫(第八工序)。
将腔室21内的压力保持在133Pa并且反复进行11次第五～第八工序，得到WN膜。对于该WN膜而言，通过四探针法对薄层电阻(SheetResistance)进行测定，通过XRF对膜厚进行测定，并根据其算出比电阻。其结果，薄层电阻为1990Ω/sq、膜厚为12nm、比电阻为2390μΩ·cm。通过RBS测定的膜组成比的结果为：N/W组成比＝0.5，氧浓度为7.4原子％。以该膜作为栅极电极膜使用，并对其功函数进行测定。此时，WN膜分别形成于在最表面层叠有3nm厚的HfSiO的厚度分别为2、5、9nm的SiO2膜上。测定的功函数为4.9eV，确认能够作为栅极电极使用。
比较例1
在图7的装置中，预先以672℃的设定温度对支座22进行加热，通过搬送装置将300mm的晶片载置在支座22上。在该状态下，将腔室内的压力保持在20Pa，并且将作为载体气体的Ar气体和作为稀释气体的Ar气体以及NH3气体以载体Ar/稀释Ar/NH3＝90/150/100mL/min的流量且32sec的间隔导入到腔室，得到WN膜。对于该WN膜而言，通过四探针法对薄层电阻(Sheet Resistance)进行测定，通过XRF对膜厚进行测定，并根据其算出比电阻。其结果，薄层电阻为282Ω/sq、膜厚为10.6nm、比电阻为299μΩ·cm。该WN膜的氧含量为21％，是非常高的值。
比较例2
在图7的装置中，预先以672℃的设定温度对支座22进行加热，通过搬送装置将300mm的晶片载置在支座22上。在该状态下，将腔室内的压力保持在20Pa，并且将作为载体气体的Ar气体和作为稀释气体的Ar气体以载体Ar/稀释Ar＝60/300mL/min的流量且65sec的间隔导入到腔室，形成W膜，之后，将NH3气体和作为稀释气体的Ar气体以NH3/稀释Ar＝310/50mL/min的流量且10sec的间隔导入从而使该膜氮化。对于该膜而言，通过四探针法对薄层电阻(Sheet Resistance)进行测定，通过XRF对膜厚进行测定，并根据其算出比电阻。其结果，薄层电阻为79.5Ω/sq、膜厚为9.6nm、比电阻为76μΩ·cm。通过XPS对该膜进行测定时，得知其仅仅在表面存在N。
此外，本发明并不限定于上述实施方式，可以对其进行种种变形。
例如，在上述实施方式中，在W(CO)6供给后以及含Si气体供给后两者进行清扫工序，但是也可以只在W(CO)6供给后进行清扫工序。此外，作为在WN膜的成膜中所使用的含N气体，举例说明的是NH3，但是含N气体并不限定于此，也可以是肼[NH2NH2]、单甲基肼[(CH3)HNNH2]等其他含N气体。而且，示出了WSi膜以及WN膜各自的制造方法，但是也可以是复合化它们的W类膜。而且，在上述实施方式中，本发明所涉及的W类膜适用于MOS型半导体的栅极电极，但是也可以应用于其他用途。
工业可利用性
利用本发明的方法形成的W类膜适用于MOS型半导体的栅极电极的形成中。

Claims (19)

1.一种W类膜的成膜方法，其特征在于，包括：
在处理室内配置基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W的堆积和导入含Si气体进行W的硅化或者Si的堆积，从而成膜WSi膜的工序；以及
在所述W(CO)6气体的供给和所述含Si气体的供给之间的期间对所述处理室进行清扫的工序。
2.如权利要求1所述的W类膜的成膜方法，其特征在于：
按照导入所述W(CO)6气体进行W的堆积、对所述处理室进行清扫、利用所述含Si气体进行W的硅化或者Si的堆积、对所述处理室进行清扫的顺序反复进行两次以上。
3.如权利要求1所述的W类膜的成膜方法，其特征在于：
所述含Si气体选自SiH4、Si2H6、TDMAS和BTBAS。
4.如权利要求1所述的W类膜的成膜方法，其特征在于：
所述处理室的清扫使用选自Ar气体、He气体、N2气体和H2气体中的清扫气体。
5.如权利要求1所述的W类膜的成膜方法，其特征在于：
对含Si气体的流量、以及W(CO)6气体的供给时间与含Si气体的供给时间的比率进行控制，改变WSi膜的Si/W组成比。
6.如权利要求1所述的W类膜的成膜方法，其特征在于：
向所述处理室内导入W(CO)6气体进行W的堆积在W(CO)6气体的分解温度以上的温度下进行。
7.一种栅极电极的形成方法，其特征在于，包括：
在处理室内配置形成有栅极绝缘膜的硅基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W的堆积和向所述处理室内导入含Si气体进行W的硅化或者Si的堆积，从而在硅基板的栅极绝缘膜上成膜WSi膜，形成栅极电极的工序；以及
在所述W(CO)6气体的供给和所述含Si气体的供给之间的期间对所述处理室进行清扫的工序。
8.如权利要求7所述的栅极电极的形成方法，其特征在于：
对含Si气体的流量、以及W(CO)6气体的供给时间与含Si气体的供给时间的比率进行控制，改变WSi膜的Si/W组成比，由此使功函数在n区域至p区域之间变化。
9.一种半导体装置的制造方法，其特征在于，包括：
在半导体基板上形成栅极绝缘膜的工序；
在处理室内配置形成有栅极绝缘膜的硅基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W的堆积和导入含Si气体进行W的硅化或者Si的堆积，从而在硅基板的栅极绝缘膜上成膜WSi膜，形成栅极电极的工序；
在所述W(CO)6气体的供给和所述含Si气体的供给之间的期间对所述处理室进行清扫的工序；以及
在所述半导体基板的主面形成杂质扩散区域的工序。
10.一种W类膜的成膜方法，其特征在于，包括：
在处理室内配置基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W的堆积和导入含N气体进行W的氮化，从而成膜WN膜的工序；以及
在所述W(CO)6气体的供给和所述含N气体的供给之间的期间对所述处理室进行清扫的工序。
11.如权利要求10所述的W类膜的成膜方法，其特征在于：
按照导入所述W(CO)6气体进行W的堆积、对所述处理室进行清扫、利用所述含N气体进行W的氮化、对所述处理室进行清扫的顺序反复进行两次以上。
12.如权利要求10所述的W类膜的成膜方法，其特征在于：
所述含N气体为NH3气体。
13.如权利要求10所述的W类膜的成膜方法，其特征在于：
所述处理室的清扫使用选自Ar气体、He气体、N2气体和H2气体中的清扫气体。
14.如权利要求10所述的W类膜的成膜方法，其特征在于：
每次导入W(CO)6气体堆积W时的W膜的膜厚为5nm以下。
15.如权利要求10所述的W类膜的成膜方法，其特征在于：
向所述处理室内导入W(CO)6气体进行W的堆积在W(CO)6气体分解温度以上的温度下进行。
16.一种栅极电极的形成方法，其特征在于，包括：
在处理室内配置形成有栅极绝缘膜的硅基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W堆积和导入含N气体进行W的氮化，从而在硅基板的栅极绝缘膜上成膜WN膜，形成栅极电极的工序；以及
在所述W(CO)6气体的供给和所述含N气体的供给之间的期间对所述处理室进行清扫的工序。
17.一种半导体装置的制造方法，其特征在于，包括：
在半导体基板上形成栅极绝缘膜的工序；
在处理室内配置形成有栅极绝缘膜的硅基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W的堆积和导入含N气体进行W的氮化，从而在硅基板的栅极绝缘膜上成膜WN膜，形成栅极电极的工序；
在所述W(CO)6气体的供给和所述含N气体的供给之间的期间对所述处理室进行清扫的工序；以及
在所述半导体基板的主面形成杂质扩散区域的工序。
18.一种计算机可读取的存储介质，其特征在于：
该计算机可读存储介质存储有用于在计算机上运行以控制成膜装置的控制程序，其中，
所述控制程序在执行时使计算机控制成膜装置，实施下述的W类膜的成膜方法，该W类膜的成膜方法包括：
在处理室内配置基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W的堆积和导入含Si气体进行W的硅化或者Si的堆积，从而成膜WSi膜的工序；以及
在所述W(CO)6气体的供给和所述含Si气体的供给之间的期间对所述处理室进行清扫的工序。
19.一种计算机可读取的存储介质，其特征在于：
该计算机可读存储介质存储有用于在计算机上运行以控制成膜装置的控制程序，其中，
所述控制程序在执行时使计算机控制成膜装置，实施下述W类膜的成膜方法，该W类膜的成膜方法包括：
在处理室内配置基板的工序；
交互地反复进行向所述处理室内导入W(CO)6气体进行W的堆积和导入含N气体进行W的氮化，从而成膜WN膜的工序；以及
在所述W(CO)6气体的供给和所述含N气体的供给之间的期间对所述处理室进行清扫的工序。
CNA2006800292319A 2005-08-10 2006-08-09 形成w类膜、形成栅极电极以及制造半导体装置的方法 Pending CN101238550A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005231547A JP2007048926A (ja) 2005-08-10 2005-08-10 Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
JP231547/2005 2005-08-10

Publications (1)

Publication Number Publication Date
CN101238550A true CN101238550A (zh) 2008-08-06

Family

ID=37727418

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800292319A Pending CN101238550A (zh) 2005-08-10 2006-08-09 形成w类膜、形成栅极电极以及制造半导体装置的方法

Country Status (6)

Country Link
US (1) US20100227459A1 (zh)
JP (1) JP2007048926A (zh)
KR (1) KR100930434B1 (zh)
CN (1) CN101238550A (zh)
TW (1) TW200746310A (zh)
WO (1) WO2007018235A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102140679A (zh) * 2010-01-26 2011-08-03 日本派欧尼株式会社 Iii族氮化物半导体的气相生长装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5572447B2 (ja) 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5925476B2 (ja) * 2011-12-09 2016-05-25 株式会社アルバック タングステン化合物膜の形成方法
JP2015122481A (ja) * 2013-11-22 2015-07-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP6896305B2 (ja) * 2017-11-09 2021-06-30 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
JP7373968B2 (ja) * 2019-11-01 2023-11-06 東京エレクトロン株式会社 ガス供給システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652183A (en) * 1994-01-18 1997-07-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device containing excessive silicon in metal silicide film
US5958508A (en) * 1997-03-31 1999-09-28 Motorlola, Inc. Process for forming a semiconductor device
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
US20030194825A1 (en) * 2002-04-10 2003-10-16 Kam Law Deposition of gate metallization for active matrix liquid crystal display (AMLCD) applications
JP2004091850A (ja) 2002-08-30 2004-03-25 Tokyo Electron Ltd 処理装置及び処理方法
JP4197607B2 (ja) * 2002-11-06 2008-12-17 株式会社東芝 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法
JP4126219B2 (ja) * 2002-11-06 2008-07-30 東京エレクトロン株式会社 成膜方法
JP4115849B2 (ja) * 2003-01-28 2008-07-09 東京エレクトロン株式会社 Ｗ系膜の成膜方法およびｗ系膜
JP4509026B2 (ja) * 2003-02-07 2010-07-21 日本電気株式会社 ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
JP4651955B2 (ja) * 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102140679A (zh) * 2010-01-26 2011-08-03 日本派欧尼株式会社 Iii族氮化物半导体的气相生长装置

Also Published As

Publication number Publication date
KR100930434B1 (ko) 2009-12-08
KR20080025198A (ko) 2008-03-19
TW200746310A (en) 2007-12-16
JP2007048926A (ja) 2007-02-22
WO2007018235A1 (ja) 2007-02-15
US20100227459A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
US10388530B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
CN103681285B (zh) 包括无氟钨阻挡层的半导体器件及其制造方法
US7651730B2 (en) Method and apparatus for forming silicon oxide film
US7795160B2 (en) ALD of metal silicate films
KR101304965B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP5864503B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US20050014365A1 (en) Methods of forming cobalt layers for semiconductor devices
CN101238550A (zh) 形成w类膜、形成栅极电极以及制造半导体装置的方法
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
CN107863289B (zh) 半导体装置的制造方法、基板处理装置和存储介质
JP2016072454A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW202108815A (zh) 用於藉由循環沉積製程將氮化鉬膜沉積於基板表面上之方法及包括氮化鉬膜之相關半導體裝置結構
JP4559223B2 (ja) 半導体装置の製造方法及び基板処理装置
CN100459148C (zh) 半导体装置
JP2011166160A (ja) 積層膜の形成方法
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US8980742B2 (en) Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
US7700480B2 (en) Methods of titanium deposition
WO2014112572A1 (ja) 半導体装置の製造方法および基板処理装置
US20070054503A1 (en) Film forming method and fabrication process of semiconductor device
US20050170665A1 (en) Method of forming a high dielectric film
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
JP4220991B2 (ja) 半導体装置の製造方法
JP2016128606A (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2014158019A (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20080806

C20 Patent right or utility model deemed to be abandoned or is abandoned