[go: up one dir, main page]

CN101060109A - 毗连式接触结构及其形成方法 - Google Patents

毗连式接触结构及其形成方法 Download PDF

Info

Publication number
CN101060109A
CN101060109A CNA200710090890XA CN200710090890A CN101060109A CN 101060109 A CN101060109 A CN 101060109A CN A200710090890X A CNA200710090890X A CN A200710090890XA CN 200710090890 A CN200710090890 A CN 200710090890A CN 101060109 A CN101060109 A CN 101060109A
Authority
CN
China
Prior art keywords
contact
active region
wellblock
district
electrical isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710090890XA
Other languages
English (en)
Inventor
廖忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101060109A publication Critical patent/CN101060109A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H01L21/28531—Making of side-wall contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是有关于一种毗连式接触结构及其形成方法，其是形成源极接触以电性连接电压节点及井区。此毗连式接触结构包括主动区，此主动区具有一井区，而此井区是邻近于半导体基材上的电性隔离区；金氧半场效晶体管装置，此金氧半场效晶体管装置包括在上述主动区上的源极区及漏汲区；以及导体接触，此导体接触具有第一部分毗连于上述源极区，以及第二部分穿过上述电性隔离区至井区。本发明在改善装置可信度及效能的同时，能缩小装置尺寸，以克服现有习知技术的缺点。

Description

毗连式接触结构及其形成方法
技术领域
本发明涉及一种在多重半导体装置中形成多个接触的半导体处理方法，且特别是有关于一种在低功率半导体逻辑及记忆装置中改良式井带接触的毗连式接触结构及其形成方法。
背景技术
当逻辑电路及记忆装置的尺寸缩小时，操作电压亦随之减少，故电荷减少量是储存于金氧半场效晶体管(metal-oxide-semiconductor field effecttransistor；MOSFET)装置及记忆单元中。举例而言，超低功率装置中静态随机存取存储器(static random access memory；SRAM)装置需要周期性更新讯号以保留已储存的数据，其中待命电流(standby current；Isb)与驱动电流(drive current；Idr)的比例是低功率装置能适当运作的关键性设计参数。
当元件尺寸缩小时，另一个越来越重要的是在逻辑及液体装置中，其效能及可信度的问题在于逻辑装置的闩锁(latchup)问题，以及在记忆装置的错误率的问题，亦称为软错误率(soft error rate；SER)。闩锁及软错误率可由α射线或宇宙射线所导致，例如宇宙射线在大气中从属产生的中子，在穿过或接近装置时会产生不当的电荷(电子/电洞对)。α射线或宇宙射线产生的电荷，会妨碍例如静态随机存取存储器(SRAM)装置或动态随机存取存储器(dynamic RAM；DRAM)装置的逻辑或记忆装置的适当运作。举例而言，已发现先进的静态随机存取存储器(SRAM)装置易受宇宙射线所引发的错误的影响。
在静态随机存取存储器(SRAM)记忆单元中，记忆单元阵列定期包括例如电带(strap)(电性关系)，借此连接源极线与井区，以便于产生相等的电压而借此增加装置稳定性。举例而言，倘若在井区中有任何漏电流，井区电位会变得不稳定。不稳定的井电位会相应产生不当的临界或次临界电压不稳定。因此，电带改善井区(例如P井或N井)中形成的记忆单元的电压稳定性。
记忆单元阵列可定期包括电带，以提供例如每4、16、32个等记忆单元的井区稳定性。少数电带有个问题，就是软错误率会增加。另一方面，电带的数量增加势必增加记忆单元的尺寸。
因此，在半导体装置的处理技术中亟需提供一种半导体装置及其形成方法，借此在改善装置可信度及效能的同时，能缩小装置尺寸。
发明内容
本发明的目的在于，克服现有的半导体装置中存在的缺陷，而提供一种毗连式接触结构及其形成方法，所要解决的技术问题是使其在改善装置可信度及效能的同时，能缩小装置尺寸，以克服现有习知技术的其他缺点，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种接触结构，至少包含：一主动区，该主动区至少包含一井区，其中该井区是邻近于一半导体基材上的一电性隔离区；一金氧半场效晶体管装置，该金氧半场效晶体管装置至少包含在该主动区上的一源极区及一漏汲区；以及一导体接触，该导体接触至少包含一第一部分毗连于该源极区，以及一第二部分穿过该电性隔离区至该井区。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的接触结构，其中所述的电性隔离区至少包含一浅沟渠隔离结构或一绝缘层上覆硅。
前述的接触结构，其中所述的第二部分是毗连于该第一部分以形成一井带，且该第二部分延伸的一深度是比该第一部分大实质200埃至实质3000埃。
前述的接触结构，其中所述的主动区至少包含一记忆单元或记忆单元阵列。
前述的接触结构，其中所述的导体接触在该井区内形成欧姆接触。
前述的接触结构，其中所述的井区至少包含一N型井，且该导体接触是电性连接该N型井及一供应电压节点。
前述的接触结构，其中所述的井区至少包含一P型井，且该导体接触是电性连接该P型井及一接地电压节点。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种接触结构的形成方法，至少包含：提供一主动区，该主动区至少包含一井区，其中该井区是位于一半导体基材上邻近于一电性隔离区；形成一金氧半场效晶体管装置，该金氧半场效晶体管装置至少包含在该主动区上的一源极区及一漏汲区；以及形成一导体接触，该导体接触至少包含一第一部分毗连于该源极区，以及一第二部分穿过该电性隔离区至该井区。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的接触结构的形成方法，其中所述的电性隔离区至少包含一浅沟渠隔离结构或一绝缘层上覆硅。
前述的接触结构的形成方法，其中其中形成该导体接触更至少包含：形成一个以上介电层于该主动区上；在该一个以上介电层上对一光阻层进行微影图案化，借以后续蚀刻出一开口以形成该导体接触；非等向性蚀刻该第一部分并穿过该一个以上介电层；以及非等向性蚀刻该第二部分并穿过一部分厚度的该电性隔离区，其中该第二部分延伸的一深度是比该第一部分大实质200埃至实质3000埃。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
在此具体并广义阐述，本发明提出一种毗连式(butted)接触结构及其形成方法，此接触结构形成源极接触，以电性连接电压节点及井区。
在一实施例中，毗连式接触结构包括主动区，此主动区具有一井区，而此井区是邻近于半导体基材上的电性隔离区；金氧半场效晶体管(MOSFET)装置，此金氧半场效晶体管装置至少包含在上述主动区上的源极区及漏汲区；以及导体接触，此导体接触至少包含第一部分毗连于上述源极区，以及第二部分穿过上述电性隔离区至井区。
借由上述技术方案，本发明毗连式接触结构及其形成方法至少具有下列优点及有益效果：
本发明呈现一种结构及其形成方法，以形成一种兼具源极区及井带的毗连式接触。根据本发明，毗连式接触有利于降低主动区所需的面积，其中分开的井带是以现有习知接触布局结构而形成，借此对每一主动区形成井带，而主动区例如包括在半导体装置或记忆单元中每一PMOSFET及/或NMOSFET主动区。此外，本发明能改善装置效能及可信度。举例而言，在每一MOSFET装置或记忆单元中提供井带，例如针对每一供应电压(Vcc)或接地电压(Vss)接触的井带，借此可降低软错误率及闩锁问题。相较于现有习知接触布局结构，本发明接触布局结构包括毗连式井带，且更进一步提供较低效用的井电阻(well resistance)并缩短的井带长度，借此降低次临界漏电流、改善装置电流并降低双载子晶体管耦合效应(bipolar transistorcoupling effects)。
综上所述，本发明一种毗连式接触结构及其形成方法，其是形成源极接触以电性连接电压节点及井区。此毗连式接触结构包括主动区，此主动区具有一井区，而此井区是邻近于半导体基材上的电性隔离区；金氧半场效晶体管装置，此金氧半场效晶体管装置包括在上述主动区上的源极区及漏汲区；以及导体接触，此导体接触具有第一部分毗连于上述源极区，以及第二部分穿过上述电性隔离区至井区。本发明具有上述诸多优点及实用价值，其不论在装置结构、形成方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体装置具有增进的突出多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是绘示根据本发明一实施例的接触布局结构。
图2A至图2E是绘示根据本发明一实施例的例式制程步骤的剖面图。
图3是绘示包括本发明数个实施例的流程图。
10：栅极接触区                12：延伸栅极结构
14A：PMOS主动区               14B：NMOS主动区
16A/16B：隔离区               18A/18B：源极接触
20A/20B：漏汲接触             32A：栅极介电层
32B：栅极                     34：侧壁间隙壁
36A/36B：浅沟渠隔离结构       38A/38B：漏汲区
38C：自行对准金属硅化物区     40：半导体基材
40A：掺杂井区                 42：第一介电层(接触蚀刻终止层)
42A：部份                     44：第二介电层(内层介电层)
45：硬罩幕层                  46：光阻层
46A/46B：接触开口图案         48A/48B：接触开口
50A/50A：导体接触             301/303/305/307：步骤
A：第一部分                   B：第二部分
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的毗连式接触结构及其形成方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
本发明方法是解释并尤其有利实施于形成低功率MOSFET装置及静态随机存取存储器(SRAM)装置，可以体会的是，大体而言，本发明方法有利用于改善逻辑及存储器装置的效能，包括降低软错误率(SER)、降低闩锁问题、改善装置稳定性、降低次临界漏电流、以及降低双极耦合效应(bipolarcoupling effects)。此外，本发明缩小主动区所需的面积，以使每一主动区的井区可借由井带(well strap)而电性连接至各自的电压节点。
在本发明一例示实施例中，请参阅图1所示，其是绘示记忆单元阵列的PMOS与NMOS主动区(例如双极性装置)的接触结构(接触布局)的部分俯视平面图。举例而言，栅极接触区10与延伸栅极结构12相连接，而此延伸栅极结构12穿过位于半导体基材的N井区上的PMOS主动区14A以及位于P井区上的NMOS主动区14B。在每一主动区(例如PMOS主动区14A及NMOS主动区14B)的栅极结构的另一侧为源极接触18A及源极接触18B，源极接触18A及源极接触18B是部份形成于源极区上且部份形成于邻近隔离区上，而隔离区一般如所示的隔离区16A及隔离区16B(例如环绕各自的主动区)。此外，半导体基材的漏汲区上亦形成现有习知的漏汲接触，例如漏汲接触20A及漏汲接触20B。
本发明的一重要观点中，源极接触18A及源极接触18B包括毗连(butted)部分，此毗连部份局部覆盖且深及部分厚度的电性隔离区(例如邻近PMOS主动区14A及NMOS主动区14B的隔离区16A及隔离区16B)以形成井带(电性关系)，而分别电性连接井区与电压节点(例如供应电压Vcc或接地电压Vss，图未绘示)，其中电压节点亦提供电压讯号至源极接触18A。举例而言，所形成的源极接触18A及源极接触18B包括具有第一部分(例如第一部分A)及第二部分(例如第二部分B)，其中第一部分A以第一深度穿过下方的内层介电(inter-layer dielectric；ILD)层(图未绘示)而与源极区产生电性连接，而第二部分B以大于第一深度的第二深度穿过邻近的电性隔离区的厚度而与各自的井区(例如包括主动区14A的N井区及包括主动区14B的P井区)产生电性连接，且此电性连接以欧姆接触为较佳。可以体会的是电性隔离区(例如通常绘示成邻近于主动区的隔离区16A及隔离区16B)可为场氧化区，而此场氧化区包括区域硅氧化(local oxidation ofsilicon；LOCOS)结构、浅沟渠隔离(shallow-trench isolation；STI)结构或绝缘层上覆硅(silicon-on-insulator；SOI)，然以STI结构为较佳。
毗连式接触(例如源极接触18A及源极接触18B)可具有接触布局(例如俯视平面图)，此接触布局可包括任何外形，然以方型或矩形为较佳，而且此接触布局可以任何水平方向延伸而与邻近隔离区(例如隔离区16A及隔离区16B)重叠。举例而言，例示及较佳实施例显示，毗连式接触(例如源极接触18A)是以平行主动区长轴的方向延伸而与邻近隔离区重叠，而毗连式接触(例如源极接触18B)则以平行主动区短轴的方向延伸。毗连式接触可由不同长度形成，包括形成直线形或折线形结构，例如区域内连线结构。毗连式接触的第二部分B以穿过电性隔离区而延伸一足够深度为较佳，以作为欧姆接触，其中欧姆接触具有一个别的井区，且井区与半导体基材的主动区结合。举例而言，毗连式接触的第二部分B延伸的深度比第一部分还深，介于实质200埃至实质3000埃之间，然视电性隔离区的型式及外型几何而定。可以体会的是，毗连的源极接触18A及源极接触18B是向上延伸，借此在主动区与上方线路之间提供电性内连线，其中上方线路包括在金属化层(图未绘示)中形成的电压节点。
请参阅图2A所示，其是绘示半导体装置的例式剖面图，例如沿着图1的接触布局的剖面线A1的剖面图。所示的现有习知MOSFET(P极或N极)装置是由现有习知制程形成，此MOSFET装置包括栅极介电层32A及上方的栅极32B，且邻近栅极结构的任一侧更形成侧壁间隙壁(例如侧壁间隙壁34)。此外，邻近漏汲区38A及源极区38B形成浅沟渠隔离(STI)结构36A及浅沟渠隔离结构36B。浅沟渠隔离结构是由现有习知制程形成，而现有习知制程包括在半导体基材40中形成沟渠(例如选择性具有倾斜侧壁，例如斜率大于83度)，接着回填绝缘介电质，例如氧化硅，然后平坦化。半导体基材40包括掺杂井(P或N)区(例如掺杂井区40A位于主动区下方)，此掺杂井区包括栅极结构、邻近的源极区及漏汲区，而掺杂井区可局部延伸隔离区下方。漏汲区38A及源极区38B是由现有习知植入制程形成，以在邻近栅极结构处形成掺杂的轻掺杂漏汲(LDD)或源极漏汲延伸(source drainextension；SDE)区，之后形成侧壁间隙壁，以及外围邻接的较高掺杂区。
可进行现有习知制程以选择性形成自行对准金属硅化物区(例如自行对准金属硅化物区38C)于源极/漏汲区或栅极区上(图未绘示)，例如包括硅化钛(TiSi2)、硅化钴(CoSi2)、硅化镍(NiSi)、硅化钨(WSi2)及硅化铂(PtSi)。
请参阅图2B所示，其是绘示根据本发明一实施例的半导体装置的例式剖面图，其中在形成上方的内层介电(ILD)层之前，第一介电层42(接触蚀刻终止层)是选择性形成于制程表面上。接触蚀刻终止层可由单一材料或复合材料所制成。举例而言，接触蚀刻终止层可包括含氮及/或氧的介电质，例如一种以上的氮氧化硅(SiON)、四氮化三硅(Si3N4)、氮化硅(SiN)或高介电常数(介电常数k大于5)的介电质。
请仍参阅图2B，在沉积上方的内层介电(ILD)层之前，接触蚀刻终止层42可选择性经历第一微影图案化及蚀刻制程，例如反应性离子蚀刻(reactiveion etch；RIE)，以移除邻近源极区38B且位于浅沟渠隔离结构36B上方的第一介电层42的部份42A。此第一微影图案化制程包括照明波长低于100nm且光阻厚度介于0.5微米至1.0微米。可以体会的是，亦可使用较高的照明波长及其他光阻厚度。此第一微影图案化制程在形成光阻及图案化步骤之前，亦可另外包括先形成有机或无机的底部抗反射涂布(bottomanti-reflectance coating；BARC)层，及/或形成硬罩幕层(在底部抗反射涂布层下方)于第一介电层上，后续形成光阻及图案化步骤则类似于以下所示的内层介电层微影图案化的架构。尔后，进行非对称性蚀刻步骤(例如RIE)以移除位于浅沟渠隔离结构36B上方的接触蚀刻终止层42的部份(例如部分42A)。
请参阅图2C所示，随后在第一介电层42上形成第二介电层44，其中第二介电层44亦称为内层介电层。此内层介电层可由一种以上含氧介电质、含氮介电质、含氟介电质所形成，例如包括一种以上氮氧化硅(SiON)、四氮化三硅(Si3N4)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷四乙基正硅酸盐(BPTEOS)、硼磷硅玻璃(BPSG)、电浆加强四乙基正硅酸盐(PETEOS)、电浆加强氧化层(PEOX)、低介电常数介电质(k＜3.1)及高介电常数介电质(k＞5)。请注意括号内‘低介电常数’一词是指介电常数实质小于3.1，而‘高介电常数’一词是指介电常数实质大于5。可以体会的是，毋需先形成接触蚀刻终止层42，即可形成内层介电层44。之后，进行第二微影图案化制程，以在在内层介电层44上形成的光阻层(例如光阻层46)中，形成接触开口图案(例如接触开口图案46A及接触开口图案46B)。此微影图案化制程可包括在形成及图案化光阻层46之前，先形成(有机或无机的)底部抗反射涂布(BARC)层，及/或形成硬罩幕层45于内层介电层44上。
请参阅图2D所示，随后进行非对称性RIE蚀刻步骤，以在多步骤蚀刻程序中蚀刻出接触开口48A及接触开口48B，而形成通往源极区及漏汲区的接触开口，举例而言，假设有接触蚀刻终止层42，则蚀刻终止于接触蚀刻终止层42上。移除位于浅沟渠隔离结构36B上方的接触蚀刻终止层42的部份(例如部分42A)。尔后，进行第二蚀刻步骤，以蚀穿一厚度部分的浅沟渠隔离结构(例如下方未覆盖的部分42A)，而暴露出井区部分(例如掺杂井区部分40A)。在第二蚀刻步骤中，源极区及漏汲区上方的接触蚀刻终止层42可完全或部分移除。虽然例示实施例显示出完全蚀穿浅沟渠隔离结构的深度，然而可以理解的是，浅沟渠隔离结构36B的侧壁从顶部至底部可向内倾斜(例如距离垂直面的斜率大于83度)，造成接触开口48B的第二部分(毗连部分)B以小于浅沟渠隔离结构全深度的预设深度贯穿侧壁，此预设深度取决于倾斜侧壁的角度。此外，可以理解的是，可由倾斜侧壁形成接触开口。
请参阅图2E所示，之后，利用现有习知制程以导体材料回填接触开口48A及接触开口48B，而形成导体接触50A及导体接触50B，若有需要，接着进行平坦化。在以导体材料回填前，可先形成导体接触的界面以对准接触开口，或只形成接触区的部分。导体接触的界面部分可由一种以上的半导体、耐火金属、耐火金属氮化物、金属、金属硅化物形成，例如氮化钛(TiN)、钨化钛(TiW)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、硅化钨(WSi2)、钛(Ti)、硅化钛(TiSi2)、钴(Co)、硅化钴(CoSi2)、镍(Ni)、硅化镍(NiSi)、铂(Pt)、硅化铂(PtSi)及硅(Si)。导体接触材料可由一种以上的耐火金属、耐火金属氮化物、金属、金属硅化物形成，例如铜(Cu)、钨(W)、铝(Al)、铝铜(AlCu)、硅化钛(TiSi2)、钴(Co)、硅化钴(CoSi2)、钛(Ti)、氮化钛(TiN)、钨化钛(TiW)、钽(Ta)、氮化钽(TaN)、镍(Ni)及硅化镍(NiSi)。
请参阅图3所示，其是绘示包括本发明数个实施例的流程图。在步骤301中，提供半导体基材，此半导体基材具有主动区，而主动区包括掺杂井区及邻近掺杂井区的隔离区。在步骤303中，形成的MOSFET具有源极区及漏汲区。在步骤307中，形成的导体接触与源极区及隔离区部分重叠，导体接触具有第一部分及第二部分，其中第一部分是与源极接触，而第二部分延伸穿过隔离区以与井区接触，进而形成源极接触及连接电压节点的井带。
为此，此处呈现一种结构及其形成方法，以形成一种兼具源极区及井带的毗连式接触。根据本发明，毗连式接触有利于降低主动区所需的面积，其中分开的井带是以现有习知接触布局结构而形成，借此对每一主动区形成井带，而主动区例如包括在半导体装置或记忆单元中每一PMOSFET及/或NMOSFET主动区。此外，本发明能改善装置效能及可信度。举例而言，在每一MOSFET装置或记忆单元中提供井带，例如针对每一供应电压(Vcc)或接地电压(Vss)接触的井带，借此可降低软错误率及闩锁问题。相较于现有习知接触布局结构，本发明接触布局结构包括毗连式井带，且更进一步提供较低效用的井电阻(well resistance)并缩短的井带长度，借此降低次临界漏电流、改善装置电流并降低双载子晶体管耦合效应(bipolar transistorcoupling effects)。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种接触结构，其特征在于至少包含：
一主动区，该主动区至少包含一井区，其中该井区是邻近于一半导体基材上的一电性隔离区；
一金氧半场效晶体管装置，该金氧半场效晶体管装置至少包含在该主动区上的一源极区及一漏汲区；以及
一导体接触，该导体接触至少包含一第一部分毗连于该源极区，以及一第二部分穿过该电性隔离区至该井区。
2、根据权利要求1所述的接触结构，其特征在于其中该电性隔离区至少包含一浅沟渠隔离结构或一绝缘层上覆硅。
3、根据权利要求1所述的接触结构，其特征在于其中该第二部分是毗连于该第一部分以形成一井带，且该第二部分延伸的一深度是比该第一部分大实质200埃至实质3000埃。
4、根据权利要求1所述的接触结构，其特征在于其中该主动区至少包含一记忆单元或记忆单元阵列。
5、根据权利要求1所述的接触结构，其特征在于其中该导体接触在该井区内形成欧姆接触。
6、根据权利要求1所述的接触结构，其特征在于其中该井区至少包含一N型井，且该导体接触是电性连接该N型井及一供应电压节点。
7、根据权利要求1所述的接触结构，其特征在于其中该井区至少包含一P型井，且该导体接触是电性连接该P型井及一接地电压节点。
8、一种接触结构的形成方法，其特征在于至少包含以下步骤：
提供一主动区，该主动区至少包含一井区，其中该井区是位于一半导体基材上邻近于一电性隔离区；
形成一金氧半场效晶体管装置，该金氧半场效晶体管装置至少包含在该主动区上的一源极区及一漏汲区；以及
形成一导体接触，该导体接触至少包含一第一部分毗连于该源极区，以及一第二部分穿过该电性隔离区至该井区。
9、根据权利要求8所述的接触结构的形成方法，其特征在于其中该电性隔离区至少包含一浅沟渠隔离结构或一绝缘层上覆硅。
10、根据权利要求8所述的接触结构的形成方法，其特征在于其中形成该导体接触更至少包含：
形成一个以上介电层于该主动区上；
在该一个以上介电层上对一光阻层进行微影图案化，借以后续蚀刻出一开口以形成该导体接触；
非等向性蚀刻该第一部分并穿过该一个以上介电层；以及
非等向性蚀刻该第二部分并穿过一部分厚度的该电性隔离区，
其中该第二部分延伸的一深度是比该第一部分大实质200埃至实质3000埃。
CNA200710090890XA 2006-04-17 2007-04-09 毗连式接触结构及其形成方法 Pending CN101060109A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/405,102 2006-04-17
US11/405,102 US7586147B2 (en) 2006-04-17 2006-04-17 Butted source contact and well strap

Publications (1)

Publication Number Publication Date
CN101060109A true CN101060109A (zh) 2007-10-24

Family

ID=38605312

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710090890XA Pending CN101060109A (zh) 2006-04-17 2007-04-09 毗连式接触结构及其形成方法

Country Status (3)

Country Link
US (2) US7586147B2 (zh)
CN (1) CN101060109A (zh)
TW (1) TW200741968A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180930A (zh) * 2010-08-06 2013-06-26 阿尔特拉公司 N阱/p阱结构带结构
CN110875305A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8035140B2 (en) * 2007-07-26 2011-10-11 Infineon Technologies Ag Method and layout of semiconductor device with reduced parasitics
US7902608B2 (en) * 2009-05-28 2011-03-08 International Business Machines Corporation Integrated circuit device with deep trench isolation regions for all inter-well and intra-well isolation and with a shared contact to a junction between adjacent device diffusion regions and an underlying floating well section
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8675397B2 (en) 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US9449962B2 (en) * 2010-08-06 2016-09-20 Altera Corporation N-well/P-well strap structures
US8310860B1 (en) * 2010-11-30 2012-11-13 Texas Instruments Incorporated SRAM strap row double well contact
US8315086B1 (en) * 2010-11-30 2012-11-20 Texas Instruments Incorporated SRAM strap row well contact
US8320165B1 (en) * 2010-11-30 2012-11-27 Texas Instrument Incorporated SRAM strap row substrate contact
US20120261738A1 (en) * 2012-06-29 2012-10-18 Dustin Do N-Well/P-Well Strap Structures
US10157987B1 (en) 2017-08-14 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based strap cell structure
US11404423B2 (en) 2018-04-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Fin-based strap cell structure for improving memory performance
US10629739B2 (en) * 2018-07-18 2020-04-21 Globalfoundries Inc. Methods of forming spacers adjacent gate structures of a transistor device
US10868020B2 (en) 2018-08-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Well strap structures and methods of forming the same
US10797058B2 (en) 2018-09-28 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation
US11600623B2 (en) 2018-11-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Well pick-up region design for improving memory macro performance
US11367479B2 (en) 2019-09-30 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure and method
CN112582001B (zh) 2019-09-30 2024-05-24 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11121138B1 (en) 2020-04-24 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance pickup cells for SRAM
US11374088B2 (en) 2020-08-14 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction in gate-all-around devices
US12211934B2 (en) * 2021-01-29 2025-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for manufacturing the same
US11482518B2 (en) 2021-03-26 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures having wells with protruding sections for pickup cells

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952849A (ja) 1982-09-20 1984-03-27 Fujitsu Ltd 半導体装置の製造方法
JPH01264253A (ja) 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置の製造方法
KR100451513B1 (ko) 2002-05-07 2004-10-06 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
US6686247B1 (en) 2002-08-22 2004-02-03 Intel Corporation Self-aligned contacts to gates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180930A (zh) * 2010-08-06 2013-06-26 阿尔特拉公司 N阱/p阱结构带结构
CN103180930B (zh) * 2010-08-06 2016-02-17 阿尔特拉公司 N阱/p阱结构带结构
CN110875305A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
US20070243671A1 (en) 2007-10-18
US20090286395A1 (en) 2009-11-19
US7586147B2 (en) 2009-09-08
TW200741968A (en) 2007-11-01
US7906389B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
CN101060109A (zh) 毗连式接触结构及其形成方法
JP3445495B2 (ja) 半導体装置
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US8669601B2 (en) Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
TWI415173B (zh) 低米勒電容之超級接面功率電晶體製造方法
CN2718786Y (zh) 半导体组件
CN1274025C (zh) 半导体器件及其制造方法
US9466713B2 (en) Non-floating vertical transistor structure
CN1577823A (zh) 半导体器件及其制造方法
US20010012673A1 (en) Mos transistor having self-aligned well bias area and method of fabricating the same
CN1825597A (zh) 存储器元件,半导体元件及其制造方法
CN107134495B (zh) 一种半导体晶体管结构及其制备方法
CN111463215B (zh) 存储器结构及其制造方法
US6696717B2 (en) Memory cell with vertical transistor and trench capacitor
CN1870248A (zh) 用于半导体存储单元的有隔离环的沟槽电容器的制造方法
US7170174B2 (en) Contact structure and contact liner process
CN118099130A (zh) 一种半导体器件及其制造方法
US20030207531A1 (en) Method for forming polysilicon connected deep trench dram cell
US20090011583A1 (en) Method of manufacturing a semiconductor device
US7354827B2 (en) Transistor having asymmetric channel region, semiconductor device including the same, and method of fabricating semiconductor device including the same
WO2022061737A1 (zh) 半导体结构及其形成方法
CN1127135C (zh) 制造水平沟槽电容器和动态随机存取存储单元阵列的方法
US20080160741A1 (en) Method of manufacturing semiconductor device
TWI802451B (zh) 半導體結構及其製造方法
CN1275314C (zh) 位元线的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication