[go: up one dir, main page]

CN101034672A - 形成栅极图形的双重曝光双重抗蚀剂层工艺 - Google Patents

形成栅极图形的双重曝光双重抗蚀剂层工艺 Download PDF

Info

Publication number
CN101034672A
CN101034672A CNA2007100847361A CN200710084736A CN101034672A CN 101034672 A CN101034672 A CN 101034672A CN A2007100847361 A CNA2007100847361 A CN A2007100847361A CN 200710084736 A CN200710084736 A CN 200710084736A CN 101034672 A CN101034672 A CN 101034672A
Authority
CN
China
Prior art keywords
layer
pattern
gate
hard mask
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100847361A
Other languages
English (en)
Other versions
CN100536091C (zh
Inventor
T·A·布伦纳
L·W·利布曼
J·A·卡尔普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101034672A publication Critical patent/CN101034672A/zh
Application granted granted Critical
Publication of CN100536091C publication Critical patent/CN100536091C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种形成平面CMOS晶体管的方法，将形成栅极层的步骤划分为：第一步，通过栅极层图形的第一部分构图抗蚀剂层，然后通过栅极图形蚀刻多晶硅。第二步，通过栅极焊盘和局部互连的图像构图第二抗蚀剂层，然后通过栅极焊盘和局部互连的图形蚀刻多晶硅，由此减少衍射的次数以及其它来自不同曝光区域的串扰。

Description

形成栅极图形的双重曝光双重抗蚀剂层工艺
技术领域
本发明涉及形成CMOS集成电路，尤其是平面CMOS晶体管的栅极电极。
背景技术
众所周知，强烈的动力驱使设计者们缩小CMOS集成电路的尺寸。较小尺寸的有益效果包括：
每面积上更多的逻辑门(即更多的功能度)
每门更低的功率(随面积成比例缩小)
更快的器件速度，因此总体电路速度更快
每功能较低的制造成本
这些巨大的优点将继续推动缩小尺寸的需要。目前，半导体制造业实际上都采用曝光波长短至139nm的光刻方法。
当集成电路的尺寸缩小到当前光刻技术分辨率的极限时，一些尝试被用来避开光刻术的限制。这些新型光刻方法包括：
波长大约为1nm的X射线光刻。
由于对于此波长没有可应用的镜头，所以采用简单的邻近印刷术，这意味着掩膜图形的尺寸与预期晶片图形的尺寸相同。
在薄膜掩膜上制备极其精细的图形是非常困难的，具有高的缺陷率以及高昂的成本。
电子束光刻具有非常短的波长以及潜在的极高分辨率。不幸地，很难通过此设备获得高产量。低产量，众所周知，需要更多的设备以维持预期的产量，具有反映在增加的晶片成本中的增加的资本成本。
波长小于193nm的投影光刻，例如157nm或者超紫外(EUV)波长，其改善了当前设备的分辨率。不幸地，应用此种技术的成本高昂，以至于在可以预见的未来中，不清楚它们是否可以应用于生产。
总之，这些新型光刻方法中的每一种都未能提供具有可接受总成本的制造解决方案。
为得到改善的图形，一种完全不同的方法是采用常规光刻技术的多次曝光来获得更高的分辨率。近年来，在此领域进行了大量的工作。
这种方法的第一个实例是采用与Trim掩膜结合的交替相移掩膜，如最近的论文[M.Kling et al.，“Practicing extension of 248 DUV opticallithography using trim-mask PSM”，SPIE3679，pp.10-17(1999)]所述。在这里，单层光致抗蚀剂被曝光两次，首先通过交替相移掩膜(PSM)曝光然后通过Trim掩膜曝光。在双重曝光之后，所述图形通过常规光刻工艺显影。采用Trim掩膜的第二次曝光用于去除来自PSM的不需要的图像赝象。重要的是注意，当对单层光致抗蚀剂进行双重曝光时，光学光刻的正常空间频率限制仍然存在，即不可以通过这种技术使分辨率变为原来的两倍。
可以使分辨率变为原来两倍的双重曝光的第二个实例，已被S.R.J.Brueck描绘出，[“There are no fundamental limits to opticallithography”，pp.85-109(Chapter 5)of International Trends in AppliedOptics，edited by A.H.Guenther，SPIE Press，2002]。
注意到这个处理的顺序是重要的，两个抗蚀剂层被独立地构图，并且由此可以使图形的空间频率变为原来的两倍。在他们的实例中，双层抗蚀剂中的一层通过1∶3的线间距图形曝光，并且然后，在第一个图形被显影之后，采用缓冲层以覆盖第一抗蚀剂的表面形貌，并且增加一层新的抗蚀剂。然后将所述图形移动半个栅距(pitch)，并曝光这一层新的抗蚀剂。这种新的材料抬高了成像表面的水平面，因此必须适宜地调整聚焦平面。在形成所述抗蚀剂图形后，采用这两组经过显影的抗蚀剂结构作为掩膜以便构图目标薄膜。本工作的重点是获得与单次曝光的方法相比具有其两倍密度的图形。本论文提供了构图掩膜以及进行蚀刻的有用工具，但局限于不发生相互作用的两个分离图形。
在常规技术中，CMOS器件由一些图形层构成，其中的大多数都与本发明无关。对于本发明最重要的图形层中的一个，用于定义晶体管栅极，并且由于这一层典型地由多晶硅材料构成，所以该层通常称为“多晶(Poly)”图形。在未来的工艺中，多晶硅材料可以被新材料，例如硅化物或金属，所替代，并且本发明可易于扩展从而将我们的方法应用于这些栅极图形之中。所述多晶图形的质量对于高速器件至关重要，并且本发明将展示出怎样定义高质量的图形。
为了表达出本发明所提及的问题，我们仅考虑此CMOS电路多个层中的三个：多晶，有源区域以及接触孔。这些层对于CMOS电路设计领域的技术人员来说将是非常熟悉的。多晶图形的不同部分执行不同的功能。“多晶栅极”区域被定义为那些经过“有源区域”层的多晶线，并因此形成晶体管。“多晶互连”区域包括有源区域外的多晶线，并简单地作为导线使用。“接触接合焊盘”区域通常比互连线以及栅极线稍微宽一点，由于分离的接触孔图形必须接合在这个焊盘上，即使在接触与多晶图形之间存在一些重叠误差。
众所周知，为获得高速电路，对“多晶栅极”区域的控制是非常重要的。尤其是，栅极的线宽偏差将造成晶体管的速度偏差，晶体管的速度偏差会扰乱预期的总体电路时序和性能。
多晶栅极中需控制的最困难部分的其中之一是接近接触焊盘的区域。图1示出了这个问题，其中图1A示出了理想设计，而图1B示出了由于衍射所导致的实际尺寸。图1A中多晶线100以具有由线12表示的线宽的理想结构从左端延伸至右端。图1B中示出的多晶栅极的实际线宽在接近接合焊盘的区域中宽得多，这基本上是由于不能印刷出锐的拐角所导致的。图1B中的线112比图1A中的理想线12宽得多。
缓解此问题的一个简单途径是将接触接合焊盘从有源区域移开，这样当多晶线成为栅极时会得到好的控制。但是这种解决方案是非常昂贵的，因为它会增加电路的尺寸，并且当其在具有百万个栅极的VLSI电路中重复时，将会造成芯片尺寸的大大增加。增加的芯片尺寸成本更加昂贵的两个原因是：每晶片的芯片数量将减少，以及较大的芯片将更易于受晶片上的缺陷影响。
本发明将公开通过采用新型双重曝光方法来缩小CMOS设计的方法，新型双重曝光方法可直接解决栅极线宽变化的问题。
发明内容
本发明涉及一种在有益于IC的薄膜的单层，例如多晶栅极层中，形成两组不同形状的方法。
本发明的一个特征在于将曝光分离为用于多晶线图形(晶体管栅极和局部互连)的第一图形和用于多晶接触焊盘的第二图形。
本发明的另一特征在于抗蚀剂的第一图形的曝光以及显影，留下具有第一形状(栅极)并随后在第一步中将被蚀刻为薄硬掩膜的一组抗蚀剂方块；接着是具有第二组形状(接触焊盘)的第二层抗蚀剂的淀积以及曝光。最终蚀刻的多晶图形通过硬掩膜形状与抗蚀剂形状的组合得到。
附图说明
图1A，1B和1C分别示出了理想的图形组合，实际曝光区域的模拟和根据本发明的模拟。
图2A和2B分别示出了布尔加和布尔减的组合。
图2C示出了根据本发明的栅极与栅极焊盘的组合。
图3A至3D示出了将两个栅极层图形转移到多晶栅极层的步骤。
图4A至4C示出了将两个图像转移到硬掩膜，并且然后转移到多晶栅极层的步骤。
具体实施方式
本领域的技术人员早已懂得通过两次或多次曝光在集成电路中构建结构时，不可避免地存在曝光之间的对准误差，对准误差必须通过设计比典型的曝光误差大的图像间的重叠来进行补偿，从而即使在对准误差最严重的情况下也可形成足够质量的图像，例如具有导电材料的连续条带的图像。如果仅有一个图像，这种方法典型地使特征在最终结构中的尺寸要比它本来的尺寸大。
因此，由于抗蚀剂中的衍射效应或者非线性效应，当曝光的光致抗蚀剂材料与预期的结果不一致时，光学工程师凭借经验调整掩膜以抑制或加强入射到光致抗蚀剂设定部分的光子的量。
图1A示出了SRAM(静态随机存取存储器电路)的一部分的(理想)预期结果的实例，所述部分具有作为场效应晶体管的栅极电极的水平线100以及与线100一起作为栅极电极的接触焊盘的长方形20。
图1B示出了在所述掩膜上常规实践所采用的图像的轮廓110。位于栅极长方形100′的四个角上的凸出物102是对掩膜的经验性调整，其不希望被印刷。曲线110示出了显影的抗蚀剂的模糊的轮廓，其中细节例如凸出物都丢失了，但是在箭头112所指示的区域中，栅极电极比预定的结果宽很多。图1A示出了线12的预定宽度。标号130表示图1A中示出的方块20的结果。短划线135对应于没有被复制到图1B中的方块20的直线。此种预期图像的变形会影响栅极宽度的临界尺寸以及跨芯片线宽变化，这对最终电路的运行速度至关重要。栅极宽度控制不足的基本原因是在栅极线与接触焊盘的交接部分的拐角不锐，这是由常规光刻工艺分辨率的限制造成的。
图1C示出了根据本发明在两个不同层中图像的两次分开曝光的PROLITH模拟结果；即图1A中的线100以及方块20被分别地曝光。香肠形曲线110′被变形，但是按照设计者已经习惯的可以预见的情形变形。尤其，变形是图像的变短，其最重要的是使宽度115恒定不变。在掩膜中，长度的任何缩小只要能够被预见都可获得补偿。圆形132表示方块20变形的结果。标号135表示方块29的预定结果，如图1B中所示。
曝光的分离可以消除栅极宽度定义的不足，这是与图1B的现有方法有关的问题。此外，圆形132在线110′没有变形的情况下与线110′相交。
这样，这两次曝光的相交，根据本发明，可以得到高质量的栅极图形，具有栅极线与接触焊盘之间的锐的拐角。最终，获得非常均匀的栅极线宽，从而得到高质量的电栅极均匀性。
尺寸随时间推移而日益缩小，光刻领域的工作人员必须采用不同的途径进行折中。所引用的Ebihara等人的论文阐释了一种方法，其意味一个减少独立的线的相关领域，在理解上他们在集成电路中形成不相互作用并且应该是彼此相互隔离的结构。
本发明的一方面是在所引论文的范围之外应用布尔分析将整个栅极层图形(多晶硅或等效材料)分离为栅极层图形的第一部分以及栅极层图形的第二部分，所述两个部分将被运用于分离光致抗蚀剂层。
图2A示出了一个附加过程，通过两个抗蚀剂形状210与220相互重叠配置的布尔“或”，很好地适用于图像在被分开地曝光和显影的分离的光致抗蚀剂层中曝光的情况，然后同时采用它们作为掩膜来蚀刻栅极材料。形状230示出了或处理的结果。
图2B示出了相关过程，通过相同的两个抗蚀剂形状210与220处于相同配置的布尔“与”，很好地适用于第一图像被曝光并被蚀刻到硬掩模中的工艺，之后第二图像被曝光并被蚀刻到硬掩模中，形成仅是两个形状的重叠(与)的形状240。
图2C示出了简化的形状250与260的或作用，其代表栅极接触焊盘250与栅极多晶线260的交叉。结果，随着由衍射产生的样式变形，形状255与形状265结合到一起。或结果是两个形状的外部周边。作为结果，栅极多晶线的栅极宽度267恒定不变，不具有图1B中实例的宽度增加。
图3示出了其后是同时蚀刻的顺序显影的简化步骤序列。
作为初始步骤，多晶栅极层的最终图形(称为栅极层图形)被分离成布尔形状，包括：栅极和接触焊盘。这个分离可通过栅极层的一些表示(representation)，例如存储在计算机中的表示或者在纸上打印出的直观表示，来完成。形状中的其中一个称为栅极图形的第一部分，形状中的另一个称为栅极图形的第二部分。栅极加上互连称为多晶线部分，以及用于栅极接触的焊盘称为多晶焊盘部分。分离可以被并入到电路布图软件中或者，若果不具有这种软件，可以手动执行。
图3A示出了其上具有多晶硅栅极层20的衬底10。增透层30支撑着已显影的光致抗蚀剂35的三个岛，其中光致抗蚀剂35采用第一栅极层图形，例如栅极，曝光并常规地显影。
图3B示出了硬化岛35的结果，通过氧化岛35，使其转变为耐剥离化学物质的状态，由标号35′表示。第二增透层40也用于为第二抗蚀剂45平面化表面，其中第二抗蚀剂45通过第二栅极层图形，例如栅极焊盘，曝光并显影。
图3C示出了对两个增透层30和40的蚀刻，蚀刻对已显影的抗蚀剂岛35′和45具有选择性。注意在抗蚀剂岛35′和45重叠的地方，是由抗蚀剂35′和45所定义的两个区域的或作用的结果。
图3D示出了蚀刻多晶栅极图形层的结果。注意两个图形层35′和45重叠，所以六个光致抗蚀剂岛形成了用于定义多晶20中的图形的四个掩膜区域。
图4示出了一种采用布尔减法过程构图栅极层的方法。
图4A示出了衬底10的一个相似区域，多晶层20，硬掩膜25以及经曝光并构图具有将露出硬掩膜25中的区域的两个孔的光致抗蚀剂135。在这一系列附图中，层135表示了光致抗蚀剂以及正在使用的任何增透层。
图4B示出了在蚀刻硬掩膜25以及在第二层光致抗蚀剂145上构图形成两个孔之后的同一区域。
图4C示出了硬掩膜25的第二次蚀刻结果，剥离光致抗蚀剂145并利用硬掩膜25蚀刻多晶层20以形成三个孔。注意在图4A与4B中的四个光致抗蚀剂孔中的两个是相邻的并已合并以形成更大的孔，并且在实例中所采用的光致抗蚀剂是负性的。之所以采用负性抗蚀剂是因为使用了硬掩膜。
虽然本发明是跟据一个优选实施例进行描述的，但是本领域的技术人员将会认识到本发明可以在下述权利要求的精神和范围内以多种形式来实践。

Claims (16)

1.一种形成平面场效应晶体管的方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底的顶表面上形成栅极介质层；
形成设置在所述栅极介质层上的栅极层；
形成第一图形层，用于接收栅极层图形的第一部分；
提供所述栅极层图形的所述第一部分并通过所述栅极层图形的所述第一部分构图所述第一图形层；
在所述第一图形层之上形成平面化层；
在所述平面化层上形成第二图形层，用于接收栅极层图形的第二部分，其中所述栅极层图形的所述第二部分与所述栅极层图形的所述第一部分结合以形成所述栅极层图形；
通过所述栅极层图形的所述第二部分构图所述第二图形层；
利用所述第一图形层和第二图形层作为掩膜蚀刻所述栅极层，由此通过所述栅极层图形构图所述栅极层；以及
完成所述晶体管。
2.根据权利要求1的方法，其中所述第一图形层由光致抗蚀剂组成。
3.根据权利要求1的方法，其中所述第一图形层是由硬掩膜层和在所述硬掩膜层之上的光致抗蚀剂层组成的复合层。
4.根据权利要求1的方法，其中所述第二图形层由光致抗蚀剂组成。
5.根据权利要求1的方法，其中所述第二图形层是由硬掩膜层和在所述硬掩膜层之上的光致抗蚀剂层组成的复合层。
6.根据权利要求1的方法，其中所述平面化层是硬掩膜以及所述第二图形层由光致抗蚀剂组成。
7.根据权利要求1的方法，其中所述提供所述栅极层图形的所述第一部分的步骤包括：将栅极层图形的表示分离为包含至少一个栅极的所述栅极层图形的所述第一部分以及包含至少一个栅极焊盘的所述栅极层图形的所述第二部分。
8.根据权利要求7的方法，其中所述第一图形层由光致抗蚀剂组成。
9.根据权利要求7的方法，其中所述第一图形层是由硬掩膜层和在所述硬掩膜层之上的光致抗蚀剂层组成的复合层。
10.根据权利要求7的方法，其中所述第二图形层由光致抗蚀剂组成。
11.根据权利要求7的方法，其中所述第二图形层是由硬掩膜层和在所述硬掩膜层之上的光致抗蚀剂层组成的复合层。
12.根据权利要求7的方法，其中所述平面化层是硬掩膜以及所述第二图形层由光致抗蚀剂组成。
13.一种在集成电路中形成层的方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底的顶表面上形成栅极介质层；
形成设置在所述栅极介质层上的栅极层；
在所述栅极层上形成硬掩膜；
形成第一图形层，用于接收栅极层图形的第一部分；
提供所述栅极层图形的所述第一部分并通过所述栅极层图形的所述第一部分构图所述第一图形层；
蚀刻所述硬掩膜并剥离所述第一图形层；
在所述平面化层上形成第二图形层，用于接收栅极层图形的第二部分，其中所述栅极层图形的所述第二部分与所述栅极层图形的所述第一部分结合以形成所述栅极层图形；
通过所述栅极层图形的所述第二部分构图所述第二图形层；
蚀刻所述硬掩膜并剥离所述第二图形层；
利用所述硬掩膜蚀刻所述栅极层，由此通过所述栅极层图形构图所述栅极层。
14.根据权利要求13的方法，其中所述第一图形层由光致抗蚀剂组成。
15.根据权利要求13的方法，其中所述第二图形层由光致抗蚀剂组成。
16.根据权利要求13的方法，其中所述提供所述栅极层图形的所述第一部分的步骤包括：将栅极层图形的表示分离为包含至少一个栅极的所述栅极层图形的所述第一部分以及包含至少一个栅极焊盘的所述栅极层图形的所述第二部分。
CNB2007100847361A 2006-03-07 2007-02-28 形成平面场效应晶体管和在集成电路中形成层的方法 Expired - Fee Related CN100536091C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/308,106 2006-03-07
US11/308,106 US7473648B2 (en) 2006-03-07 2006-03-07 Double exposure double resist layer process for forming gate patterns

Publications (2)

Publication Number Publication Date
CN101034672A true CN101034672A (zh) 2007-09-12
CN100536091C CN100536091C (zh) 2009-09-02

Family

ID=38479480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100847361A Expired - Fee Related CN100536091C (zh) 2006-03-07 2007-02-28 形成平面场效应晶体管和在集成电路中形成层的方法

Country Status (4)

Country Link
US (1) US7473648B2 (zh)
JP (1) JP5567248B2 (zh)
CN (1) CN100536091C (zh)
TW (1) TW200741977A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859065A (zh) * 2009-04-07 2010-10-13 国际商业机器公司 减轻双曝光工艺中的抗蚀剂图案关键尺寸变化的方法
CN102323716A (zh) * 2011-07-07 2012-01-18 西北工业大学 一种纳米结构的图形转移制作方法
CN105931287A (zh) * 2015-02-27 2016-09-07 多佑惠立方株式会社 基于半导体工艺的三维虚拟形状建模方法
CN106610563A (zh) * 2015-10-22 2017-05-03 中芯国际集成电路制造(上海)有限公司 掩膜版及双重图形化法的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767570B2 (en) 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US7704680B2 (en) * 2006-06-08 2010-04-27 Advanced Micro Devices, Inc. Double exposure technology using high etching selectivity
TW200810224A (en) * 2006-08-15 2008-02-16 Univ Yuan Ze Method for producing fuel cell with micro-sensor and polymer material
US20090011370A1 (en) * 2007-06-11 2009-01-08 Hiroko Nakamura Pattern forming method using two layers of resist patterns stacked one on top of the other
TW200926261A (en) * 2007-12-12 2009-06-16 Nanya Technology Corp Method of forming iso space pattern
JP5398158B2 (ja) * 2008-03-27 2014-01-29 三菱電機株式会社 パターン形成方法、及び配線構造、並びに電子機器
US8001495B2 (en) 2008-04-17 2011-08-16 International Business Machines Corporation System and method of predicting problematic areas for lithography in a circuit design
US8377795B2 (en) * 2009-02-12 2013-02-19 International Business Machines Corporation Cut first methodology for double exposure double etch integration
US8399183B2 (en) * 2009-05-13 2013-03-19 Synopsys, Inc. Patterning a single integrated circuit layer using automatically-generated masks and multiple masking layers
CN102983066B (zh) * 2011-09-05 2015-06-17 中国科学院微电子研究所 混合线条的制造方法
US8875067B2 (en) * 2013-03-15 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reusable cut mask for multiple layers
US11004729B2 (en) 2018-06-27 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605541B1 (en) * 1998-05-07 2003-08-12 Advanced Micro Devices, Inc. Pitch reduction using a set of offset masks
JP3669681B2 (ja) * 2000-03-31 2005-07-13 株式会社東芝 半導体装置の製造方法
JP2002055432A (ja) * 2000-08-10 2002-02-20 Matsushita Electric Ind Co Ltd フォトマスク装置及びパターン形成方法
JP4776813B2 (ja) * 2001-06-12 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4040515B2 (ja) * 2003-03-26 2008-01-30 株式会社東芝 マスクのセット、マスクデータ作成方法及びパターン形成方法
JP2005197349A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 微細パターン形成方法及び半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859065A (zh) * 2009-04-07 2010-10-13 国际商业机器公司 减轻双曝光工艺中的抗蚀剂图案关键尺寸变化的方法
CN101859065B (zh) * 2009-04-07 2012-11-28 国际商业机器公司 减轻双曝光工艺中的抗蚀剂图案关键尺寸变化的方法
US9316916B2 (en) 2009-04-07 2016-04-19 Globalfounries Inc. Method to mitigate resist pattern critical dimension variation in a double-exposure process
CN102323716A (zh) * 2011-07-07 2012-01-18 西北工业大学 一种纳米结构的图形转移制作方法
CN105931287A (zh) * 2015-02-27 2016-09-07 多佑惠立方株式会社 基于半导体工艺的三维虚拟形状建模方法
CN106610563A (zh) * 2015-10-22 2017-05-03 中芯国际集成电路制造(上海)有限公司 掩膜版及双重图形化法的方法
CN106610563B (zh) * 2015-10-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 掩膜版及双重图形化法的方法

Also Published As

Publication number Publication date
TW200741977A (en) 2007-11-01
JP5567248B2 (ja) 2014-08-06
US7473648B2 (en) 2009-01-06
CN100536091C (zh) 2009-09-02
US20070212863A1 (en) 2007-09-13
JP2007243177A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
CN100536091C (zh) 形成平面场效应晶体管和在集成电路中形成层的方法
US7537866B2 (en) Patterning a single integrated circuit layer using multiple masks and multiple masking layers
US8148052B2 (en) Double patterning for lithography to increase feature spatial density
CN1197160C (zh) 半导体器件及其制造方法
US7560201B2 (en) Patterning a single integrated circuit layer using multiple masks and multiple masking layers
TW548710B (en) Method for forming semiconductor hole and contact hole and implantation process
JP2001230186A5 (zh)
TW200402761A (en) Semiconductor device and manufacturing method thereof
CN114326290B (zh) 光学邻近修正方法
US7859645B2 (en) Masks and methods of manufacture thereof
CN101369524B (zh) 半导体器件的制造方法
CN112824972B (zh) 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构
JP4939994B2 (ja) パターン形成方法及び半導体装置の製造方法
CN114063380A (zh) 图形修正方法及半导体结构的形成方法
US11735577B2 (en) Method for fabricating semiconductor structure with strengthened patterns
JP2004296930A (ja) パターン形成方法
CN1354494A (zh) 可降低邻近效应的光刻制作方法
US8206895B2 (en) Method for forming pattern and method for manufacturing semiconductor device
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
CN1245662C (zh) 减少透镜像差与图案移位的光罩与方法
CN1271472C (zh) 形成光阻图案的方法
JP2001155994A (ja) 比較的小さな臨界寸法を持つ構成部材を含む集積回路の製造方法
CN1299164C (zh) 消除密集图案与单一图案的关键尺寸偏差的方法
CN1904728A (zh) 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法
CN119087738A (zh) 版图的修正方法、存储介质及终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171107

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171107

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20190228