[go: up one dir, main page]

CN101010794B - 半导体器件的制备方法以及用该方法制备的半导体器件 - Google Patents

半导体器件的制备方法以及用该方法制备的半导体器件 Download PDF

Info

Publication number
CN101010794B
CN101010794B CN2005800296175A CN200580029617A CN101010794B CN 101010794 B CN101010794 B CN 101010794B CN 2005800296175 A CN2005800296175 A CN 2005800296175A CN 200580029617 A CN200580029617 A CN 200580029617A CN 101010794 B CN101010794 B CN 101010794B
Authority
CN
China
Prior art keywords
thin dielectric
film
dielectric film
semiconductor device
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800296175A
Other languages
English (en)
Other versions
CN101010794A (zh
Inventor
奥良彰
藤井宜年
高村一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Mitsui Chemical Industry Co Ltd
Ulvac Inc
Original Assignee
Rohm Co Ltd
Mitsui Chemical Industry Co Ltd
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Mitsui Chemical Industry Co Ltd, Ulvac Inc filed Critical Rohm Co Ltd
Publication of CN101010794A publication Critical patent/CN101010794A/zh
Application granted granted Critical
Publication of CN101010794B publication Critical patent/CN101010794B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种具有在电介质薄膜和导电层之间的提高的附着力和高可靠性的具有配线结构的半导体器件。具体公开了一种半导体的制备方法，该方法包括：在电介质薄膜表面上供应反应性等离子体以进行预处理的步骤，在所述电介质薄膜中围绕主要由Si-O键形成的骨架排列有多个孔；通过溅射方法在预处理的电介质薄膜表面上形成导电膜的步骤。该方法的特征在于，在预处理步骤之前，还具有使含有四甲基环四硅氧烷(TMCTS)、六甲基二硅氮烷(HMDS)和三甲基氯硅烷(TMCS)分子中的至少一种的气体与所述电介质薄膜表面接触。

Description

半导体器件的制备方法以及用该方法制备的半导体器件
技术领域
本发明涉及一种半导体器件的制备方法以及用该方法制备的半导体器件，具体而言，涉及一种用于在等离子体处理步骤中避免由等离子体造成的损伤的电介质薄膜的表面处理技术。
背景技术
为了实现半导体器件的高速度/低能耗，降低夹层绝缘膜的介电常数是非常重要的。为了降低介电常数，已经提出了多种建议。本发明人提出了一种将孔在其中规则排列的电介质薄膜(专利文件1)。
此外，作为多孔膜的改进方法，还提出了一种方法，其中使有机硅化合物与由Si-O键形成的多孔膜接触，从而在不使用金属催化剂的情况下进行热处理，以提高疏水性和机械强度(专利文件2)。
尽管这样的电介质薄膜具有高的孔比率并且能够降低介电常数，但是当它在半导体器件中实际使用时，必须进行多种处理。因此，即使可以形成具有高的孔比率和低的介电常数的电介质薄膜，由于孔比率高，在许多情况下，在随后的多种处理中，包括在图案化处理中，蚀刻残余物粘附在孔的内部，导致介电常数升高或者机械强度的下降。
例如，作为在半导体基片表面上形成配线结构的技术的一个实例，存在一种称作大马士革(damascene)法的技术。
下面将描述大马士革法的一个实例。
首先，如图27(a)所示，在其上形成元件区域的硅基片101的表面上，如图27(b)所示，形成膜厚度基本上为50nm的氮化硅(SiN)膜作为蚀刻阻止层102，并且如图27(c)所示，在其上形成多孔二氧化硅膜作为下电介质薄膜103。
在形成层时，首先在通过将作为表面活性剂的阳离子性十六烷基三甲基溴化铵(CTAB：C16H33N+(CH3)3Br-)、作为二氧化硅衍生物的四乙氧基硅烷(TEOS)和作为酸催化剂的盐酸(HCl)溶解在H2O/醇的混合溶剂中获得的前体溶液中，浸渍其上形成第一配线层(附图中未显示)的基片并且在30至150℃范围内的温度保持1至120小时，从而由于水解和缩聚反应使二氧化硅衍生物聚合(初步交联步骤)以形成表面活性剂的周期性自附聚。取出基片，随后用水洗涤并且干燥，再随后在空气或氮气气氛中于400℃加热或煅烧3小时，以完成热解并且除去模具的表面活性剂，形成纯的中孔性二氧化硅薄膜。
将由此获得的电介质薄膜103图案化以形成接触孔。如图28(d)所示，形成有机树脂膜作为抗反射层104，随后涂布光致抗蚀剂R1。
接着，如图28(e)所示，采用照相平版印刷(photolithography)法将图案曝光，然后显影以形成抗蚀剂图案R1。
随后，如图29(f)所示，使用抗蚀剂图案R1作为掩膜，对电介质薄膜103进行蚀刻以形成配线槽。
之后，如图29(g)所示，灰化抗蚀剂图案R1和抗反射膜104以将其除去。
随后，如图30(h)所示，除去由于蚀刻在配线槽的侧壁上形成的CF沉积膜，接着用有机溶剂洗涤以除去损伤部分，从而清洁表面。
然后，在清洁的表面上，通过PVD(物理气相沉积)法、溅射法、CVD(化学气相沉积)法或ALD(原子层沉积)法，形成作为扩散抑制阻挡膜105的氮化钽(TaN)膜和作为用于镀铜的晶种膜(seed film)106的铜薄膜(图30(i))。此时，为了提高与通过溅射法由例如氮化钽形成的扩散抑制阻挡膜105的附着力，进行预处理，其中使氩/氦/氮/氢的混合气体等离子体、氩等离子体、氦等离子体、氮等离子体、氢等离子体、氧等离子体等接触。
之后，如图31(j)所示，在铜晶种膜106上，通过电镀方法形成铜镀层作为配线层107。
最后，如图31(k)所示，通过使用CMP平整表面以抛光和除去多余的铜镀层、晶种膜106和扩散抑制阻挡膜105，接着在配线槽中形成配线层，最后，如图31(l)所示，形成SiN膜108作为盖膜。
由此可以获得具有平坦表面的配线结构。
然而，实际中存在的问题在于不能获得如所设计的介电常数，从而在某些情况下导致产生泄漏电流，此外，由于与配线层的附着力差，趋向于发生剥离。
从不同的实验结果，本发明人有如下发现。
即，即使当形成这种中孔性薄膜时，在膜刚刚形成后，具有作为具有足够高机械强度和低介电常数的电介质薄膜的有效特性，但是在半导体器件的实际生产中，必须进行多种处理，如蚀刻处理和抗蚀剂剥离处理，以图案化。在电介质薄膜的蚀刻处理和抗蚀剂的去除处理中，电介质薄膜都暴露于包括蚀刻气体的反应气氛中。
特别是，存在的问题在于，当将具有疏水化的表面的电介质薄膜暴露于反应气氛时，在某些情况下，配线层劣化并且趋向于产生泄漏电流。
结果，即使在使用费力形成的并且具有高孔比率的多孔薄膜，仍然存在配线层的附着力下降和生产产量降低的问题。
此外，不仅在形成配线层时，而且在通过溅射方法在电介质薄膜上形成导电层时，也产生类似的问题。
因此，尽管这样的电介质薄膜，特别是中孔性性薄膜具有高的孔比率和低的介电常数，但是水等趋向于侵入孔的内部并且来自气相的污染趋向于发生。因此，当其在实际中用作半导体器件制备中的夹层绝缘膜时，为了提高与形成在顶层上的导电层的附着力，必须清洁表面，并且认为等离子体处理是非常有效的。
专利文件1：JP-A-2003-17482
专利文件2：JP-A-2004-210579
发明内容
本发明所要解决的问题
当使用溅射法在已有的电介质薄膜上形成配线层时，作为预处理，认为等离子体处理是非常有效的。然而，在具有高的孔比率的薄膜如中孔性性薄膜的情况下，特别容易造成等离子体损伤，从而由于这种损伤而存在引起泄漏电流和配线层趋向于剥离的问题。
此外，当将半导体器件小型化而不限于如上所述的大马士革结构时，电介质薄膜如夹层绝缘膜等与导电体层之间附着力的提高变得非常重要。
本发明是考虑上述情形而进行的，旨在提供一种抑制电介质薄膜由于等离子体处理而劣化并且具有高度可靠性的配线结构的半导体器件。
解决问题的方式
就此而论，本发明的方法是一种半导体器件的制备方法，该方法包括：
在电介质薄膜表面上供应反应性等离子体以进行预处理的步骤，在所述电介质薄膜中围绕主要由Si-O键形成的骨架排列有多个孔；
通过溅射方法在预处理的电介质薄膜表面上形成导电膜的步骤；和
在预处理步骤之前，使含有四甲基环四硅氧烷(TMCTS)、六甲基二硅氮烷(HMDS)和三甲基氯硅烷(TMCS)分子中的至少一种的气体与所述电介质薄膜表面接触。
根据这种方法，当使含有TMCTS、HMDS和TMCS分子中的至少一种的气体与由电介质薄膜构成的绝缘膜表面接触，在所述电介质薄膜中围绕主要由Si-O键形成的骨架排列有多个孔时，可以赋予抗等离子体性。因此，即使在进行等离子体预处理时，由于可以抑制处理损伤的发生，从而通过溅射可以获得优异的预处理的表面，并且提高与导电层之间的附着力。
即，在电介质薄膜表面上，特别是在疏水化的电介质薄膜表面上，由于等离子体处理，引起类似Si-CH3键→Si-OH键、Si-H键→Si-OH键和Si-O-Si键→2Si-OH键的变化，或者，一旦形成自由基之后，生成Si-OH键，从而形成新的可以吸附H2O的位点。因此，存在的问题在于：即使在进行预处理以试图提高电介质薄膜表面与导电层表面之间的附着力时，电介质薄膜的特性也由于等离子体损伤而劣化。然而，根据本发明的方法，当使含有TMCTS、HMDS和TMCS分子中的至少一种的气体接触时，可以使如Si-CH3键、Si-H键、Si-O-Si键之类的键稳定，并且可以赋予抗等离子体性。因此，即使在进行等离子体处理时，也可以抑制处理损伤的发生，从而可以形成与溅射的薄膜具有高附着力的清洁的电介质表面。即，由于在表面上有Si-CH3键、Si-H键、Si-O-Si键等，结果，可以获得高质量的电介质薄膜，可以充分抑制寄生电容的增加并且可以减小泄漏电流。
此外，在本发明的半导体器件制备方法中，电介质薄膜是进行了疏水化处理的薄膜。
根据所述方法，由于在许多情况下疏水化薄膜表面含有Si-CH3键、Si-H键、Si-O-Si键等，所以存在的问题在于：由于等离子体处理，所述的键趋向于被破坏而产生Si-OH键。然而，根据本发明的方法，可以获得具有高度的抗等离子体性和高度可靠性的配线结构。
此外，在本发明的半导体器件制备方法中，进行气体接触的步骤包括：
将具有电介质薄膜的半导体器件放置在等离子体室中，并且用惰性气体置换等离子体室内部的步骤；
将含有四甲基环四硅氧烷(TMCTS)、六甲基二硅氮烷(HMDS)和三甲基氯硅烷(TMCS)分子中的至少一种的气体引入到等离子体室中的步骤；和
在引入所述气体步骤后经过的预定时间之后，用惰性气体置换所述气体的步骤。
根据所述方法，仅仅通过置换等离子体室中或热处理炉中的气体，可以容易地进行处理。
此外，在本发明的半导体器件制备方法中，在引入所述气体的步骤中，在加热等离子体室内部的同时将气体引入。
根据所述方法，由于加热提高了反应性，可以实现有效的处理。
此外，在本发明的半导体器件制备方法中，使气体接触的步骤是将TMCTS和氮气的混合气体与电介质薄膜表面接触的步骤。
在本发明的半导体器件制备方法中，使气体接触的步骤包括：
用氮气置换处理室中残留气体的步骤，所述处理室中安置有其上形成电介质薄膜的基片；
抽空处理室内部的步骤；和
使TMCTS和氮气的混合气体与电介质薄膜表面接触的步骤。
此外，在本发明的半导体器件制备方法中，进行预处理的步骤是将电介质薄膜图案化的步骤。
在本发明的半导体器件制备方法中，将电介质薄膜图案化的步骤包括：
照相平版印刷步骤；和
等离子体蚀刻步骤。
此外，在本发明的半导体器件制备方法中，将电介质薄膜图案化的步骤包括：
形成单层结构硬质掩膜的步骤；和
通过使用所述硬质掩膜蚀刻电介质薄膜的步骤。
另外，本发明的半导体器件包括：
使用上述方法形成的具有接触孔的电介质薄膜；和
填充在接触孔中的导电膜。
此外，在本发明的半导体器件中，形成填充在电介质薄膜的接触孔中的导电膜以与半导体基片接触，其中所述电介质薄膜形成在半导体基片表面上。
另外，在本发明的半导体器件中，电介质薄膜是多孔二氧化硅薄膜，并且形成在接触孔中的铜薄膜构成配线层。
作为可适用的电介质薄膜，可以提及多孔二氧化硅薄膜、沸石膜、HSQ膜、MSQ膜等，以及根据需要，用二氧化硅衍生物如TMCTS、HMDS、TMCS等疏水化的膜。
所述处理中使用的二氧化硅衍生物可以单独使用，或者以多种二氧化硅衍生物的连续、同时或交替组合方式使用。在电介质薄膜的疏水化处理和用于在等离子体处理之前改善抗等离子体性的处理中都可以使用氧化硅衍生物。
此外，当在处理中使用TMCTS时，不仅可以提高疏水性和电特性，而且可以提高机械强度和界面附着力。
另外，在等离子体处理之前改善抗等离子体性的处理适宜为高浓度，特别是超临界TMCTS处理。这同样适用于如HMDS、TMCS之类的二氧化硅衍生物的情况。
此外，当控制前体溶液的浓度时，可以恰当地控制孔比率。因此，在非常优异的可加工性的情况下，可以形成具有所需介电常数的绝缘薄膜。
因此，可以容易地形成具有低电容的绝缘膜，可以减小寄生电容并且可以实现高速半导体器件。
现在，TMCTS的分子式(1，3，5，7-四甲基环四硅氧烷((SiH(CH3))4O4)显示如下。
[化学式1]
此外，六甲基二硅氮烷((CH3)3SiNHSi(CH3)3)的分子式显示如下。
[化学式2]
Figure G2005800296175D00072
另外，TMCS(三甲基氯硅烷((CH3)3SiCl))的分子式显示如下。
[化学式3]
Figure G2005800296175D00073
形成电介质薄膜的步骤包括：
形成前体溶液的步骤，所述前体溶液包含二氧化硅衍生物和表面活性剂，并且具有使孔排列的组成比；升高前体溶液的温度以开始交联反应的初步交联步骤；将在初步交联步骤中开始交联反应的前体溶液供给到半导体基片表面上的步骤；和煅烧与所述前体溶液接触的半导体基片，并且分解和除去表面活性剂的步骤。
此外，可以包括：形成前体溶液的步骤，所述前体溶液包含二氧化硅衍生物和表面活性剂，并且具有使所需的所述孔排列的组成比；加热与所述前体溶液接触的半导体基片以开始交联反应的初步交联步骤；和煅烧所述半导体基片，并且分解和除去表面活性剂的步骤。
此外，供给步骤可以是将半导体基片浸渍在前体溶液中的步骤。
另外，供给步骤可以包括：将半导体基片浸渍在前体溶液中并且以所需的速度拔起半导体基片的步骤。
此外，供给步骤可以是将前体溶液涂布在半导体基片上的步骤。
另外，供给步骤可以是将前体溶液滴落在半导体基片并且旋转所述基片的旋转涂布步骤。
本发明的益处
根据本发明的方法，在进行等离子体处理作为通过溅射法形成导电层的预处理之前，使含有TMCTS、HMDS和TMCS分子中的至少一种的气体与表面接触，以赋予其抗等离子体性。从而，可以形成能够抑制处理损伤发生并且与溅射薄膜具有高附着力的电介质薄膜的清洁表面。
此外，可以充分抑制寄生电容的增加，泄漏电流更小并且缺陷更少。
附图简述
图1是显示本发明实施方案1的方法的流程图，
图2是显示本发明实施方案1的半导体器件制备方法的图，
图3是显示本发明实施方案1的半导体器件制备方法的图，
图4是显示本发明实施方案1的半导体器件制备方法的图，
图5是显示本发明实施方案1的半导体器件制备方法的图，
图6是显示本发明实施方案1的半导体器件制备方法的图，
图7是显示本发明实施方案中采用的恢复处理步骤的说明图，
图8是显示本发明实施方案中采用的方法种类的图，
图9是显示由本发明实施方案1中采用的恢复处理产生的益处的说明图，
图10是由本发明实施方案1中采用的恢复处理产生的益处的说明图，
图11是由本发明实施方案1中采用的恢复处理产生的益处的说明图，
图12是由本发明实施方案1中采用的恢复处理产生的益处的说明图，
图13是由本发明实施方案1中采用的恢复处理产生的益处的说明图，
图14是由本发明实施方案1中采用的恢复处理产生的益处的说明图，
图15是由本发明实施方案1中采用的恢复处理产生的益处的说明图，，
图16是由本发明实施方案1中采用的恢复处理产生的益处的说明图，
图17是显示本发明实施方案2的半导体器件制备方法的图，
图18是显示本发明实施方案2的半导体器件制备方法的图，
图19是显示本发明实施方案2的半导体器件制备方法的图，
图20是显示本发明实施方案2的半导体器件制备方法的图，
图21是显示本发明实施方案2的半导体器件制备方法的图，
图22是显示本发明实施方案3的半导体器件制备方法的图，
图23是显示本发明实施方案3的半导体器件制备方法的图，
图24是显示本发明实施方案3的半导体器件制备方法的图，
图25是显示本发明实施方案3的半导体器件制备方法的图，
图26是显示本发明实施方案3的半导体器件制备方法的图，
图27是显示现有实例的半导体器件制备方法的图，
图28是显示现有实例的半导体器件制备方法的图，
图29是显示现有实例的半导体器件制备方法的图，
图30是显示现有实例的半导体器件制备方法的图，和
图31是显示现有实例的半导体器件制备方法的图。
参考数字和标记的描述：
101：硅基片
102：蚀刻阻止层
103：电介质薄膜
104：抗反射膜
105：扩散阻挡膜
106：晶种膜
107：铜镀膜
108：盖膜
201：氧化硅膜
202：氮化硅膜
301：碳化硅膜
实施本发明的最佳方式
下面将参考附图详细描述半导体器件的本发明制备方法的一个实施方案(实施方案1)。
作为本发明实施方案1，将要描述的是其中使用电介质薄膜作为半导体器件的夹层绝缘膜的单个大马士革配线结构的制备方法。
在该方法中，如图1的流程图和图2(a)至6(i)中的制备方法所示，当在用氩/氦/氮/氢等离子体进行等离子体预处理之前，由中孔性二氧化硅薄膜制成的电介质薄膜形成具有单个大马士革配线结构的夹层绝缘膜，并且通过溅射方法在电介质薄膜上形成配线层时，包括与TMCTS分子接触以赋予抗等离子体性的步骤。
作为所述方法，在已有方法中的形成配线层的步骤之前，包括与TMCTS分子接触的步骤(抗性赋予步骤)和氩/氦/氮/氢等离子体处理步骤。此外，在该实施方案中，在每一处理中增加用于恢复处理损伤的恢复处理步骤。除了这两点不同外，其它过程与图27至31中所示的单个大马士革配线结构的制备方法类似。
图7是此处使用的抗性赋予步骤和恢复方法的时间表。根据该时间表，在供应氮气N2的情况下，在15分钟内将温度从室温升高到400℃，随后在氮气流动的情况下保持400℃30分钟，然后停止供应氮气，再然后抽真空至0.4Pa以下并且保持20分钟，接着供应TMCTS/N2混合气体。在第一个30分钟以0.7g/min供应混合气体，在第二个60分钟以1.4g/min供应混合气体。此时，将压力设置在24kPa。
在氮气的第一供应步骤中，室中的残留气体被氮气置换，随后抽真空，再接着供应TMCTS/N2混合气体，以在TMCTS/N2混合气体流动的情况下进行恢复处理。
以下，将参考图1和图2(a)至6(l)的流程，描述实际的单个大马士革配线结构的形成方法。
首先，如图2(a)所示，在配置有元件区域的硅基片101表面上，如图2(b)所示，形成膜厚度基本上为50nm的氮化硅(SiN)膜作为蚀刻阻止层102，并且在其顶层上，如图2(c)所示，形成多孔二氧化硅膜作为具有低介电常数的电介质薄膜103(图1：S101和S102)。
在成膜时，与迄今已知的相同，在通过将作为表面活性剂的阳离子性十六烷基三甲基溴化铵(CTAB：C16H33N+(CH3)3Br-)、作为二氧化硅衍生物的四乙氧基硅烷(TEOS)和作为酸催化剂的盐酸(HCl)溶解在H2O/醇混合溶剂中获得的前体溶液中，浸渍其上配置有配线层(附图中未显示)的基片并且在30至150℃范围内的温度保持1至120小时，从而由于水解和缩聚反应使二氧化硅衍生物聚合(初步交联步骤)以形成表面活性剂的周期性自附聚。拔出基片后，洗涤并且干燥，随后在空气(氮气∶氧气＝4∶1)中于400℃加热并且煅烧3小时，以完成热解并且除去模具的表面活性剂，从而形成纯的中孔性二氧化硅薄膜作为电介质薄膜103。
此时，进行图7中描述的TMCTS处理以提高膜的等离子体抗性(图1：S103)。
由此，将获得的电介质薄膜103图案化以形成接触孔。如图3(d)所示，在形成有机树脂膜作为抗反射层104后，涂布光致抗蚀剂R1(图1：S104)。
接着，如图3(e)所示，用照相平版印刷法将图案曝光并且进行显影以形成抗蚀剂图案R1(图1：S105)。
其次，以抗蚀剂图案R1作为掩膜，蚀刻电介质薄膜103以形成配线槽T(图1：S106)。
然后，进行如图7所示的处理步骤，在包含因电介质薄膜蚀刻造成的损伤的表面上供应含有TMCTS分子的处理气体，进行恢复处理以恢复槽的侧壁(图4(f)，图1：T107)。
随后，灰化抗蚀剂图案R1和抗反射膜104以将其除去(图1：A108)。
再次进行如图7所示的处理步骤，在包含因抗蚀剂图案R1灰化造成的损伤的表面上供应含有TMCTS分子的处理气体以进行恢复处理(图4(g)：T109)。
随后，除去因蚀刻在配线槽侧壁上形成的CF沉积膜，使用有机溶剂进行洗涤以除去损伤，从而清洁表面(图1：S110)。
此外，在等离子体室中进行如图7所示的处理步骤，在包含因有机溶剂清洁造成的损伤的表面上供应含有TMCTS分子的处理气体以进行赋予抗等离子体性处理(图5(h)，图1：T111)。
此外，在进行了赋予抗等离子体性处理的表面上，进行辐照氩/氦/氮/氢等离子体的等离子体预处理步骤(S112)。
然后，在清洁的表面上，通过溅射法，形成作为扩散抑制阻挡膜105的氮化钽(TaN)和作为用于铜电镀的晶种膜106的铜薄膜(图5(i))(图1：S113)。
随后，如图6(j)所示，在铜晶种膜上，通过电镀方法形成铜镀层作为配线层107(图1：S114)。
最后，通过CMP平整表面以抛光和除去多余的铜镀层、晶种膜106和扩散阻挡膜105(图1：S115)。
此外，进行如图7所示的处理步骤，以在包含因CMP造成的损伤的表面上供应含有TMCTS分子的处理气体，从而进行恢复处理(图6(k)，图1：T116)。
最后，在配线槽中形成配线层，接着如图6(l)所示，形成作为盖膜的绝缘膜如SiN膜，再接着进行特性评价(图1：S117)。
由此，可以获得与电介质层具有优异附着力的配线层，并且可以获得具有所设计的值的介电常数。因此，可以获得寄生电容足够低，没有泄漏电流，可靠性高并且具有平坦表面的配线结构。
此外，当通过恢复处理恢复由各个处理造成的损伤时，可以不使用硬质掩膜而直接使用抗蚀剂图案，在充分保持特性的情况下，进行图案化。因此，可以获得更精确的图案结构。
另外，由于可以获得机械强度足够高的电介质薄膜，因而可以进行CMP以进行充分平整。
下面，将要描述用于验证抗等离子体性处理和恢复处理的优点而进行的实验的结果。
图8是显示各个处理步骤的符号和处理之间的对应表。
首先，描述各个处理后的厚度变化的测量。
(膜厚度的变化)
如图9所示，作为参照的在图2(c)的步骤后的电介质薄膜103的膜厚度平均值为327nm，在所述的图2(c)的步骤中，在成膜后立即进行TMCTS处理。
作为灰化方法，可进行三种灰化处理，即，图8中如A1所示，CF4/O2灰化后进行O2灰化；如A2所示，CF4/O2灰化和如A3所示，O2灰化。在各个灰化处理后，实施如图7所示的采用TMCTS分子的恢复处理(T)。结果用A1+T，A2+T和A3+T表示。
结果发现，尽管由CF4/O2灰化处理(A1，A2)造成的膜厚度的下降基本上为10％，但是由A1+T和A2+T表示的恢复处理后的膜厚度只是略微增加。
此外，还发现，尽管在O2灰化处理(A3)中，膜厚度几乎不受损害，但是由A3+T表示的恢复处理后的膜厚度略微减小。
其次，还测量了有机清洁处理(WC)对膜厚度的影响。
由测量结果发现，尽管有机清洁处理对膜厚度几乎没有影响，但是由WC+T表示的恢复处理后的膜厚度略微减小。
此外，在用Ar/C5F8/O2的半蚀刻步骤中的处理后的状态中的膜厚度由HE表示，并且显示出膜厚度的有效减小。然而，由HE+T表示的恢复处理后的膜厚度还只是略微减小。
(折射率的变化)
其次，折射率的测量结果示于图10中。
如图10所示，作为参照的在图2(c)所示步骤后的电介质薄膜103的折射率为1.202，在所述的图2(c)所示步骤中，在成膜后立即进行TMCTS处理。
类似于灰化方法，可进行三种灰化处理，即，图8中如A1所示，CF4/O2灰化后进行O2灰化；如A2所示，CF4/O2灰化和如A3所示，O2灰化。在各个灰化步骤后，实施如图7所示的采用TMCTS分子的恢复处理(T)。结果用A1+T，A2+T和A3+T表示。
结果发现，尽管CF4/O2灰化处理(A1，A2)造成折射率下降，但是由A1+T和A2+T表示的恢复处理后的折射率却增加，即，由于包含TMCTS，膜密度增加。
此外，在O2灰化处理(A3)中，折射率相对于膜厚度增加。据认为这是因为疏水性的下降。由A3+T表示的恢复处理后的测量结果显示折射率进一步增加。
另外，还测量了有机清洁处理(WC)对折射率的影响。
结果，发现有机清洁处理或由WC+T表示随后进一步恢复处理均不引起折射率的变化。
此外，在用Ar/C5F8/O2的半蚀刻步骤中的处理后的状态中的折射率由标记HE表示。该状态下和由HE+T表示的恢复处理后均未显示出折射率的变化。
(介电常数(k值)的变化)
其次，介电常数的测量结果示于图11中。
如图11所示，作为参照，在图2(c)所示步骤后的电介质薄膜103的介电常数在空气中为2.35，在氮气气氛中为2.19，其中在所述的图2(c)所示步骤中，在成膜后立即实施TMCTS处理。图11中的左侧表示在空气中的测量值，并且其中的右侧表示的氮气气氛中的测量值。
类似于灰化方法，可进行三种灰化处理，即，图8中如A1所示，CF4/O2灰化后进行O2灰化；如A2所示，CF4/O2灰化和如A3所示，O2灰化。在各个灰化处理后，进行如图7所示的采用TMCTS分子的恢复处理(T)。结果用A1+T，A2+T和A3+T表示。
k值，尽管在各个处理中劣化，但是由于恢复处理而得到极大的恢复。在有机清洁和半蚀刻中，k值通过恢复处理恢复到初始值或更低。
即，发现在介电常数的变化率如图12所示时，介电常数由于各个灰化处理(A1，A2，A3)的增加在9至28％范围内，由于有机清洁(WC)的增加为9％，并且由于HE的增加为4％。然而，在由A1+T，A2+T和A3+T表示的恢复处理之后，恢复范围为23至68％。
(面内分布)
其次，测量每个电介质薄膜的介电常数的面内分布，结果示于图13(a)和13(b)中。图13(a)显示了各个处理后的介电常数(k值)，图13(b)显示了恢复处理后的介电常数(k值)，并且图13(a)和13(b)中的水平轴表示离晶片中心的距离(mm)。
发现各个处理后的k值的劣化中，轴方向没有显著的相关性(面内分布)，并且在包括O2灰化的灰化处理A1和A3中，晶片边缘部分较少劣化。
(泄漏电流)
其次，测量每个电介质薄膜的泄漏电流，结果示于图14(a)和14(b)中。图14(a)显示了各个处理后的泄漏电流，图14(b)显示了恢复处理后的泄漏电流，并且图14(a)和14(b)中的水平轴表示电场(MV/cm)的大小。
在有机清洁的情况下，泄漏电流基本上相同，即，不劣化。然而，在灰化处理(A1，A2，A3)和HE处理中，泄漏电流增加。当如A1+T，A2+T和A3+T所示，向其进行恢复处理(T)时，发现大的恢复率。
(弹性模量，硬度)
其次，测量每个电介质薄膜的弹性模量和硬度，结果示于图15(a)和15(b)中。
在图15(a)和15(b)中，显示了各个处理和恢复处理后的弹性模量(E值)和硬度(H值)变化率的测量结果。图15(c)显示了各个测量数据。
(硬度、弹性模量和介电常数之间的关系)
其次，为了获得电介质薄膜的硬度、弹性模量和介电常数之间的关系，测量电介质薄膜的硬度、弹性模量和介电常数之间的关系，结果示于图16(a)和16(b)中。
在图16(b)中，k值小于对应于弹性模量和刚刚成膜后的电介质薄膜的k值的Ew＝17.5GPa直线的膜，即位于左侧的膜是改善的膜。如从附图明显可见，恢复处理后的都在左侧，并且发挥优异特性。
(实施方案2)
在实施方案1中，描述了这样一种半导体器件的制备方法，该方法包括以抗蚀剂图案作为掩膜，在夹层绝缘膜中形成槽的步骤。在本实施方案中，将描述通过使用具有双层结构的硬质掩膜形成槽的方法。类似地，在本实施方案中还将描述单个大马士革配线结构的制备方法。
所述方法与实施方案1中描述的类似，不同之处只在于，对于如图17(a)至21(n)所示制备方法图表，使用由氧化硅膜201和氮化硅膜202制成的双层结构掩膜作为硬质掩膜。在所述方法中，包括以下步骤：从由中孔性二氧化硅薄膜制成的电介质薄膜形成具有单个大马士革配线结构，并且在溅射前与TMCTS分子接触的赋予抗等离子体性处理步骤；和接触TMCTS分子以提高抗等离子体性，通过等离子体处理形成具有高附着力的导电层和恢复每个处理的处理损伤的恢复处理步骤。
在所述实施方案中，由于使用双层结构硬质掩膜，所以将电介质薄膜暴露并且损伤的步骤是蚀刻电介质薄膜本身(图20(i))和蚀刻后的有机清洁步骤(图20(j))。因此，在所述实施方案中，在两个步骤之后，进行恢复处理。恢复处理是按照图7所示的时间表进行的。
以下，将参考图17(a)至21(n)描述使用双层结构硬质掩膜形成单个大马士革配线结构的方法。
首先，如图17(a)至17(c)所示，类似于实施方案1，其上形成元件区域的硅基片101表面上，形成膜厚度基本上为50nm的氮化硅(SiN)膜作为蚀刻阻止层102，随后在其上形成多孔二氧化硅膜作为具有低介电常数的电介质薄膜103。
随后，如图17(d)所示，通过CVD法形成氧化硅膜或SiOC膜201和氮化硅膜202，以形成双层结构硬质掩膜。
之后，类似地，如图18(e)所示，形成有机树脂膜作为抗反射膜104，接着涂布光致抗蚀剂R1。
随后，如图18(f)所示，类似于实施方案1，使用照相平版印刷法，进行图案曝光并且显影以形成抗蚀剂图案R1。
之后，如图19(g)所示，由氧化硅膜201，即残留的第一层硬质掩膜，只有抗反射膜104和氮化硅膜202被图案化。
随后，如图19(h)所示，由残留的氧化硅膜201，抗蚀剂图案R1通过O2灰化被除去。此时，电介质薄膜103不与O2等离子体接触；因此，几乎没有损伤。然而，在201是SiOC膜的情况下，电介质薄膜103通过201受到轻微损伤。因此，在灰化后进行如图7所示的恢复处理是适宜的。
之后，将下层侧上作为硬质掩膜的氧化硅膜201和电介质薄膜103连续蚀刻。接着，进行如图7所示的处理步骤，在包含因电介质薄膜蚀刻造成的损伤的表面上供应含有TMCTS分子的处理气体，进行恢复处理以恢复槽的侧壁(图20(i))。
随后，除去因蚀刻在配线槽侧壁上形成的CF沉积膜，使用有机溶剂进行清洁步骤以除去损伤，从而清洁表面，再次进行如图7所示的处理步骤，在包含因有机溶剂洗涤造成的损伤的表面上供应含有TMCTS分子的处理气体以进行赋予抗等离子体性处理和恢复处理步骤(图20(j))。
其次，在清洁的表面上，进行辐照氩/氦/氮/氢等离子体等离子体的预处理，并且通过溅射法，形成作为扩散抑制阻挡膜105的氮化钽(TaN)，接着形成作为用于铜电镀的晶种膜106的铜薄膜(图20(k))。
此后的步骤与实施方案1类似，不同之处只在于在电介质薄膜103的顶层上，以层叠形式保留有用作硬质掩膜的氧化硅膜或SiOC膜201和氮化硅膜202。
在如此进行各个处理步骤之后，通过图21(l)至21(n)的步骤，在配线槽中形成配线层，最后是形成作为盖膜的绝缘膜如SiN膜，然后评价特性。
由此，可以获得具有高附着力的配线层，并且可以获得具有所设计的值的介电常数。因此，可以获得寄生电容足够低，没有泄漏电流，可靠性高并且具有平坦表面的配线结构。
在实施方案2中，使用具有双层结构的硬质掩膜；因此，处理损伤非常小。
(实施方案3)
在实施方案2中，描述了半导体器件制备步骤，其包括以抗蚀剂图案作为掩膜，在夹层绝缘膜中形成槽的步骤。在本实施方案中，将描述具有单层硬质掩膜的形成。在该实施方案中，类似地，还将描述单个大马士革配线结构的制备方法。
所述方法与实施方案2所述的类似，不同之处仅在于，对于图22(a)至26(n)所示制备方法图表，使用碳化硅膜301作为硬质掩膜。在所述方法中，在溅射前，由用中孔性二氧化硅薄膜制成的电介质薄膜形成具有单个大马士革配线结构的夹层绝缘膜，包括：使其与TMCTS分子接触的赋予抗等离子体性步骤和用等离子体进行预处理以形成具有高附着力的配线层并且使其与TMCTS分子接触以恢复每个处理的处理损伤的恢复处理步骤。
在所述实施方案中，使用单层结构硬质掩膜。因此，与使用双层结构硬质掩膜的情况相比，电介质薄膜在抗蚀剂图案的灰化步骤(图24(h))中暴露，导致造成损伤的步骤数的增加。结果，在抗蚀剂图案的灰化步骤之后，恢复处理步骤也变得是必需的。另外，之后，类似于实施方案2，造成损伤的步骤是电介质薄膜本身的蚀刻步骤(图25(j)和蚀刻后的有机清洁步骤(图25(k))，并且在这两个步骤之后，进行恢复处理步骤。此外，恢复步骤是根据图7所示的时间表进行的。
以下，参考图22(a)至26(n)，描述用单层结构硬质掩膜形成单个大马士革配线结构的方法。
首先，如图22(a)至22(c)所示，类似于实施方案1和2，其上形成元件区域的硅基片101表面上，形成膜厚度基本上为50nm的氮化硅(SiN)膜作为蚀刻阻止层102，随后在其上形成多孔二氧化硅膜作为具有低介电常数的电介质薄膜103。
随后，如图22(d)所示，通过CVD法形成碳化硅膜(SiC)301以形成单层结构硬质掩膜。作为硬质掩膜的材料，除SiC外，还可以使用SiOC、SiO等。
之后，类似地，如图23(e)所示，形成有机树脂膜作为抗反射膜104，接着涂布光致抗蚀剂R1。
随后，如图23(f)所示，类似于实施方案1和2，通过使用照相平版印刷法，进行图案曝光和显影步骤，形成抗蚀剂图案R1。
之后，如图24(g)所示，将作为掩膜的抗反射膜104和碳化硅膜301图案化。
随后，通过O2灰化除去抗蚀剂图案R1。此时，电介质薄膜表面由于O2等离子体而损伤，因此，在灰化后进行如图7所示的恢复处理是适宜的(图24(h))。
之后，将电介质薄膜103蚀刻。接着，进行如图7所示的处理步骤，以在包含因电介质薄膜蚀刻造成的损伤的表面上供应含有TMCTS分子的处理气体，进行恢复处理以恢复槽的侧壁(图25(i))。
随后，除去因蚀刻处理在配线槽侧壁上沉积的CF沉积膜，使用有机溶剂进行洗涤以除去损伤，从而清洁表面，再次进行如图7所示的处理步骤，以在包含因有机溶剂清洁造成的损伤的表面上供应含有TMCTS分子的处理气体以进行赋予抗等离子体性处理。此外，还进行恢复处理(图25(j))。
其次，在清洁的表面上，供应含有TMCTS分子的处理气体以改善抗等离子体性并且用氩/氦/氮/氢等离子体进行等离子体处理，接着通过溅射法，形成作为扩散抑制阻挡膜105的氮化钽(TaN)，再接着形成作为用于铜电镀的晶种膜106的铜薄膜(图25(k))。
此后的步骤与实施方案1和2类似，不同之处只在于(如图26(l)至26(n)所示)，在电介质薄膜103的顶层上，以层叠状态保留有用作硬质掩膜的碳化硅膜301。
在如此进行各个处理步骤之后，在配线槽中形成配线层，最后是形成作为盖膜的绝缘膜如SiN膜，然后评价特性。
由此，可以获得基本上如所设计的介电常数。因此，可以获得寄生电容足够低，没有泄漏电流，可靠性高并且具有平坦表面的配线结构。
在所述实施方案中，使用的是具有单层结构的硬质掩膜，因此，与具有双层结构硬质掩膜的硬质掩膜相比，处理损伤有一点大。然而，这些损伤能够通过恢复处理得到恢复。
前体溶液的组成不限于所述实施方案的前体溶液的组成。相对于100的溶剂，表面活性剂、二氧化硅衍生物和酸性氧化物的适宜含量分别为0.01至0.1、0.01至0.5和0至0.5。当使用具有这种组成的前体溶液时，可以形成具有圆柱形的孔的低介电常数绝缘膜。
此外，在溶剂设置为100的情况下，将表面活性剂设置在0.1至10范围内，二氧化硅衍生物设置在0.5至10范围内，并且酸催化剂设置在0至5范围内，从而可以形成层状孔的低介电常数绝缘膜。
此外，在所述实施方案中，使用阳离子性十六烷基三甲基溴化铵(CTAB：C16H33N+(CH3)3Br-)作为表面活性剂。然而，不用说，可以使用其它表面活性剂而不限于此。
然而，当使用碱金属离子如Na离子作为催化剂时，半导体材料劣化。因此，使用阳离子性表面活性剂和酸催化剂作为催化剂是适宜的。作为酸催化剂，除HCl外，还可以使用硝酸(HNO3)、硫酸(H2SO4)、磷酸(H3PO4)、H4SO4等。
作为二氧化硅衍生物，可以适当使用硅烷氧化物如四甲氧基硅烷(TMOS)等而不限于TEOS。此外，作为溶剂，使用混合溶剂，水/醇。然而，可以单独使用水。
另外，使用空气气氛作为烧结气氛。然而，可以使用减压气氛或者氮气气氛。使用由氮气和氢气的气体混合物组成的形成气体是适宜的。因此，耐湿性得到改善并且可以减小泄漏电流。
此外，表面活性剂、二氧化硅衍生物、酸催化剂和溶剂的共混比率可以适当变化。
初步聚合步骤在以下条件下进行：温度范围为30至150℃，保持时间在1至120小时范围内。然而，适宜将温度设置在60至120℃范围内，并且更适宜设置为90℃。
此外，将烧结步骤设置在400℃和1小时。然而，可以将其设置在基本上在300至500℃的范围内并且持续1至5小时。将其设置在350至450℃范围内是适宜的。
在所述实施方案中，使用旋涂器用于涂布。然而，可以采用使用刷子进行涂布的刷涂法。
除多孔二氧化硅膜外，还可以对其它膜如沸石膜、HSQ膜、MSQ膜或者在需要时用二氧化硅衍生物如TMCTS、HMDS、TMCS等使其具有疏水性的膜，进行恢复处理。
可以将恢复处理应用于蚀刻处理如酸型、有机酸型、氯型、湿型、干型等蚀刻处理。
除了上述之外，在所述实施方案中，还描述在单个大马士革配线结构中使用的夹层绝缘膜。不用说，本发明还可以应用于使用铝配线的多层配线结构。
此外，本发明中使用的电介质薄膜是主要由Si-O键组成并且可以部分含有有机元素的电介质薄膜。除了由Si-O键组成是指由其中一个Si原子上至少结合两个O原子并且通过O原子结合另外的Si原子的结构组成外，没有特别的限制。例如，硅原子上可以部分结合氢原子、卤素原子、烷基、苯基或含有它们的官能团。
电介质薄膜中Si与O的比率可以通过XPS元素分析加以证实，并且优选在0.5≤Si/O(原子比)≤1.0的范围内，其中Si的重量比优选为40重量％或更高。此外，Si-O键可以通过使用IR证实。作为普通的薄膜，可以列举由二氧化硅、氢化硅倍半氧烷、甲基硅倍半氧烷、氢化甲基硅倍半氧烷、二甲基硅氧烷等制成的薄膜。
此外，可以用熟知的表面活性剂，如包含甲基、氢基等的表面活性剂，预先处理本发明的电介质薄膜的表面。例如，还可以使用用六甲基二硅氮烷(HMDS)、三甲基甲硅烷基氯(TMSC)、单硅烷等处理的电介质薄膜。
本发明中使用的电介质薄膜优选具有中孔。此外，平均孔径优选在0.5至10nm范围内。当孔径在此范围内时，由于下述的处理，可以同时获得足够的机械强度和低介电常数。
通常，可以通过使用全自动气体吸附仪(商品名：Autosorb-3B，由Quantachrome Instruments制造)的3-样品系统测量薄膜的平均孔径。此时的测量中，氮吸附法在液氮温度(77K)下进行，比表面积可以通过BET法获得，并且孔分布可以通过BJH法获得。
本发明使用的电介质薄膜只要是上述的那些，则对其没有特别限制。根据制备方法，这些电介质薄膜可以进行分类。即，可以列举：(1)通过溶胶-凝胶法使烷氧基硅烷成膜，接着形成孔而获得的薄膜，(2)通过自组织二氧化硅溶胶和有机化合物，接着在成膜后除去有机化合物以形成孔，由此获得的薄膜，和(3)通过在基片表面上生长沸石晶体以赋予多孔性，由此获得的薄膜。
下面描述在所述制备方法中使用的电介质薄膜。
(1)通过溶胶-凝胶法使烷氧基硅烷成膜，接着形成孔而获得的薄膜
在该方法中，为了获得多孔薄膜，对其制备方法没有特别限制。然而，具体而言，可以如下面的实例中所示，制备多孔薄膜。
首先，制备用于成膜的涂布溶液。所述涂布溶液可以用以下方法获得：加入烷氧基硅烷和催化剂(它们分别为下述的组分)和水，并且在需要时加入溶剂，接着在0至70℃、优选30至50℃范围内的温度搅拌几分钟至5小时，优选1至3小时。首先，描述各个组分。
(烷氧基硅烷)
对电介质薄膜的制备中使用的烷氧基硅烷没有特别限制。其具体实例包括四烷氧基硅烷如四甲氧基硅烷、四乙氧基硅烷、四异丙氧基硅烷、四丁氧基硅烷等；三烷氧基氟硅烷如三甲氧基氟硅烷、三乙氧基氟硅烷、三异丙氧基氟硅烷、三丁氧基氟硅烷等；含氟烷氧基硅烷如CF3(CF2)3CH2CH2Si(OCH3)3、CF3(CF2)5CH2CH2Si(OCH3)3、CF3(CF2)7CH2CH2Si(OCH3)3、CF3(CF2)9CH2CH2Si(OCH3)3、(CF3)2CF(CF2)4CH2CH2Si(OCH3)3、(CF3)2CF(CF2)6CH2CH2Si(OCH3)3、(CF3)2CF(CF2)8CH2CH2Si(OCH3)3、CF3(C6H4)CH2CH2Si(OCH3)3、CF3(CF2)3(C6H4)CH2CH2Si(OCH3)3、CF3(CF2)5(C6H4)CH2CH2Si(OCH3)3、CF3(CF2)7(C6H4)CH2CH2Si(CCH3)3、CF3(CF2)3CH2CH2SiCH3(OCH3)2、CF3(CF2)5CH2CH2SiCH3(OCH3)2、CF3(CF2)7CH2CH2SiCH3(OCH3)2、CF3(CF2)9CH2CH2SiCH3(OCH3)2、(CF3)2CF(CF2)4CH2CH2SiCH3(OCH3)2、(CF3)2CF(CF2)6CH2CH2SiCH3(OCH3)2、(CF3)2CF(CF2)8CH2CH2SiCH3(OCH3)2、CF3(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)3(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)5(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)7(C6H4)CH2CH2SiCH3(OCH3)2、CF3(CF2)3CH2CH2Si(OCH2CH3)3、CF3(CF2)5CH2CH2Si(OCH2CH3)3、CF3(CF2)7CH2CH2Si(OCH2CH3)3、CF3(CF2)9CH2CH2Si(OCH2CH3)3等；三烷氧基烷基硅烷如三甲氧基甲基硅烷、三乙氧基甲基硅烷、三甲氧基乙基硅烷、三乙氧基乙基硅烷、三甲氧基丙基硅烷、三乙氧基丙基硅烷等；三烷氧基芳基硅烷如三甲氧基苯基硅烷、三乙氧基苯基硅烷、三甲氧基氯苯基硅烷、三乙氧基氯苯基硅烷等；三烷氧基苯乙基硅烷如三甲氧基苯乙基硅烷、三乙氧基苯乙基硅烷等；和二烷氧基烷基硅烷如二甲氧基二甲基硅烷、二乙氧基二甲基硅烷等。它们当中，优选使用四乙氧基硅烷。
所述烷氧基硅烷可以单独使用或者其至少两种组合使用。
(催化剂)
作为用于制备涂布溶液的催化剂，可以使用选自酸催化剂或碱催化剂中的至少一种。
酸催化剂的实例包括无机酸和有机酸。无机酸的实例包括盐酸、硝酸、硫酸、氟酸、磷酸、硼酸、氢溴酸等。同时，有机酸的实例包括乙酸、丙酸、丁酸、戊酸、己酸、庚酸、辛酸、壬酸、癸酸、草酸、马来酸、甲基丙二酸、己二酸、癸二酸、五倍子酸、丁酸、苯六甲酸、花生四烯酸、莽草酸、2-乙基己酸、油酸、硬脂酸、亚油酸、亚麻酸、水杨酸、苯甲酸、对氨基苯甲酸、对甲苯磺酸、苯磺酸、一氯乙酸、二氯乙酸、三氯乙酸、三氟乙酸、甲酸、丙二酸、磺酸、邻苯二甲酸、富马酸、柠檬酸、酒石酸、琥珀酸、衣康酸、中康酸、柠康酸、苹果酸等。
碱催化剂的实例包括铵盐和含氮化合物。铵盐的实例包括氢氧化四甲基铵、氢氧化四乙基铵、氢氧化四丙基铵、氢氧化四丁基铵等。含氮化合物的实例包括吡啶、吡咯、哌啶、1-甲基哌啶、2-甲基哌啶、3-甲基哌啶、4-甲基哌啶、哌嗪、1-甲基哌嗪、2-甲基哌嗪、1，4-二甲基哌嗪、吡咯烷、1-甲基吡咯烷、甲基吡啶、一乙醇胺、二乙醇胺、二甲基一乙醇胺、一甲基二乙醇胺、三乙醇胺、二氮杂双环辛烷、二氮杂双环壬烷、二氮杂双环十一碳烯、2-吡唑啉、3-吡咯啉、奎宁环、氨、甲胺、乙胺、丙胺、丁胺、N，N-二甲胺、N，N-二乙胺、N，N-二丙胺、N，N-二丁胺、三甲胺、三乙胺、三丙胺、三丁胺等。
(溶剂)
可用于制备涂布溶液的溶剂的实例包括一元醇溶剂如甲醇、乙醇、正丙醇、异丙醇、正丁醇、异丁醇、仲丁醇、叔丁醇、正戊醇、异戊醇、2-甲基丁醇、仲戊醇、叔戊醇、3-甲氧基丁醇、正己醇、2-甲基戊醇、仲己醇、2-乙基丁醇、仲庚醇、庚醇-3、正辛醇、2-乙基己醇、仲辛醇、正壬醇、2，6-二甲基庚醇-4、正癸醇、仲十一碳醇、三甲基壬醇、仲十四碳醇、仲十七碳醇、苯酚、环己醇、甲基环己醇、3，3，5-三甲基环己醇、苄醇、苯基甲基甲醇、双丙酮醇、甲酚等；多元醇溶剂如1，2-亚乙基二醇、1，2-丙二醇、1，3-丁二醇、戊二醇-2，4、2-甲基戊二醇-2，4、己二醇-2，5、庚二醇-2，4、2-乙基己二醇-1，3、二甘醇、二丙二醇、三甘醇、三丙二醇、甘油等；酮溶剂如丙酮、甲基乙基酮、甲基-正丙基酮、甲基-正丁基酮、二乙基酮、甲基-异丁基酮、甲基-正戊基酮、乙基-正丁基酮、甲基-正己基酮、二异丁基酮、三甲基壬酮、环己酮、2-己酮、甲基环己酮、2，4-戊二酮、丙酮基丙酮、双丙酮醇、苯乙酮、倍硫磷等；醚溶剂如乙醚、异丙醚、正丁醚、正己醚、2-乙基己醚、环氧乙烷、1，2-环氧丙烷、二氧戊环、4-甲基二氧戊环、二噁烷、二甲基二噁烷、乙二醇一甲醚、乙二醇一乙醚、乙二醇二乙醚、乙二醇一正丁醚、乙二醇一正己醚、乙二醇一苯醚、乙二醇单-2-乙基丁醚、乙二醇二丁醚、二甘醇一甲醚、二甘醇一乙醚、二甘醇二乙醚、二甘醇一正丁醚、二甘醇二正丁醚、二甘醇一正己醚、乙氧基三甘醇、四甘醇二正丁醚、丙二醇一甲醚、丙二醇一乙醚、丙二醇一丙醚、丙二醇一丁醚、二丙二醇一甲醚、二丙二醇一甲醚、三丙二醇一甲醚、四氢呋喃、2-甲基四氢呋喃等；酯溶剂如碳酸二乙酯、乙酸甲酯、乙酸乙酯、γ-丁内酯、γ-戊内酯、乙酸正丙酯、乙酸异丙酯、乙酸正丁酯、乙酸异丁酯、乙酸仲丁酯、乙酸正戊酯、乙酸仲戊酯、乙酸-3-甲氧基丁酯、乙酸甲基戊酯、乙酸-2-乙基丁酯、乙酸-2-乙基己酯、乙酸苄酯、乙酸环己酯、乙酸甲基环己酯、乙酸正壬酯、乙酰乙酸甲酯、乙酰乙酸乙酯、乙二醇一甲醚乙酸酯、乙二醇一乙醚乙酸酯、二甘醇一甲醚乙酸酯、二甘醇一乙醚乙酸酯、二甘醇一正丁醚乙酸酯、丙二醇一甲醚乙酸酯、丙二醇一乙醚乙酸酯、丙二醇一丙醚乙酸酯、丙二醇一丁醚乙酸酯、二丙二醇一甲醚乙酸酯、二丙二醇一乙醚乙酸酯、乙二醇二乙酸酯、甲氧基三甘醇乙酸酯、丙酸乙酯、丙酸正丁酯、丙酸异戊酯、草酸二乙酯、草酸二正丁酯、乳酸甲酯、乳酸乙酯、乳酸正丁酯、乳酸正戊酯、丙二酸二乙酯、邻苯二甲酸二甲酯、邻苯二甲酸二乙酯等；和含氮溶剂如N-甲基甲酰胺、N，N-二甲基甲酰胺、N，N-二乙基甲酰胺、乙酰胺、N-甲基乙酰胺、N，N-二甲基乙酰胺、N-甲基丙酰胺、N-甲基吡咯烷酮等。
所述溶剂可以单独使用或者其至少两种组合使用。
加入各个组分的方法是任意的，并且对加入顺序没有特别限制。然而，优选将水分两次加入到烷氧基硅烷中，以控制烷氧基硅烷的水解和脱氢缩合。当水首次加入时，为了不完成水解和脱氢缩合，水与烷氧基硅烷的烷氧基的比率(摩尔比)可以在0.1至0.3范围内，并且优选在0.2至0.25范围内。当第二次加入水时，可以任意加入水。然而，优选将水与烷氧基硅烷的烷氧基的比率(摩尔比)设置在1至10范围内。第一次加入水和第二次加入水之间所需的时间没有特别限制，可以任意设置。只要能够促进反应，并且烷氧基硅烷与催化剂的摩尔比优选在1∶0.1至0.001摩尔比的范围内，催化剂的加入量可以在任意范围内。当使用溶剂进行稀释时，稀释比率在1至100倍范围内，优选在3至20倍范围内。
加入烷氧基硅烷、催化剂和水，并且在需要时加入溶剂，接着搅拌数分钟至5小时以获得涂布溶液。将涂布溶液涂布在基片上以获得电介质薄膜的前体。当改变所用的溶剂或烷氧基硅烷种类时，可以控制薄膜的多孔化条件。当采用干燥或煅烧，溶剂蒸发或者除去由水解产生的醇组分时，形成孔，从而可以获得电介质薄膜。
作为在基片上涂布的方法的实例，普通方法如旋涂法、流延涂法、浸渍涂法等。在旋涂法的情况下，将基片置于旋涂器中，样品滴落在基片上，并且以500至10,000rpm的速度旋转基片，从而可以获得具有均匀的膜厚度并且其表面光滑度优异的电介质薄膜。
当将溶剂或者烷氧基硅烷水解产生的醇组分进行干燥和煅烧以将其除去时，对干燥条件没有特别限制，只要能够蒸发溶剂或者醇组分，可以采用任何条件。对煅烧条件也没有特别限制，只要能够进一步促进根据煅烧而薄膜中的硅醇基团的缩合，可以采用任何条件。因此，煅烧可以在空气、惰性气体和真空中的任一种气氛下进行。然而，当薄膜中存在H或甲基时，要求煅烧温度为不使它们分解的温度。具体而言，煅烧适宜在氮气气氛中在250至450℃范围内的温度进行。
此外，还可以通过使用表面张力小的有机溶剂或者超临界流体除去溶剂和由烷氧基硅烷水解产生的醇组分。特别优选通过超临界流体进行除去，所述超临界流体在调节压力和温度时没有表面张力，因为薄膜的孔不破裂并且可以获得高孔隙率的膜。
在这种制备方法中，可以以自承载状态或者固定在基片上的状态获得电介质薄膜。可以通过薄膜的横截面TEM观察或者孔径分布的测量证实，获得的薄膜的孔具有在0.5至10nm范围内的平均孔径。此外，尽管根据制备方法而不同，薄膜的厚度基本上在0.05至2μm的范围内。
(2)通过采用溶胶-凝胶方法用烷氧基硅烷成膜时二氧化硅溶胶和有机化合物的自附聚并且在成膜后除去有机化合物而多孔化薄膜
通过采用溶胶-凝胶方法由烷氧基硅烷成膜时二氧化硅溶胶和有机化合物的自附聚并且在成膜后除去有机化合物而获得的多孔薄膜是从以下涂布溶液获得的，其中在薄膜(1)的制备中，在用烷氧基硅烷制备涂布溶液的过程中，进一步加入有机化合物如表面活性剂作为孔形成剂(模具)。
作为上述表面活性剂，通常可以使用具有长链烷基和亲水基团的化合物。长链烷基优选为含有8至24个碳原子并且更优选含有12至18个碳原子的烷基。此外，亲水基团的实例包括季铵盐的基团、氨基、亚硝基、羟基、羧基等。这些当中，优选季铵盐的基团或羟基。
具体而言，作为这样的表面活性剂，可以优选使用由以下通式表示的烷基铵盐：
CnH2n+1(N(CH3)2(CR2)m)a(CH2)bN(CH3)2CLH2L+1X1+a
(式中，a为0至2之间的整数；b为0至4之间的整数；n为8至24之间的整数；m为0至12之间的整数；L为1至24之间的整数；并且X为卤素离子、HSO4 -或一价有机阴离子)。
由上述通式表示的表面活性剂在涂布溶液中形成胶束，从而规则排列。在本发明中，所述胶束充当模具以由通过烷氧基硅烷和表面活性剂的水解和脱氢缩合而获得的二氧化硅形成配合物。然后，通过除去模具的表面活性剂，可以制备具有规则排列的均匀孔的多孔电介质薄膜。
此外，作为表面活性剂，还可以使用具有聚环氧烷结构的化合物。聚环氧烷结构的实例包括聚环氧乙烷结构、聚环氧丙烷结构、聚四氢呋喃结构、聚环氧丁烷结构等。
具有聚环氧烷结构的化合物的具体实例具体地包括醚型化合物如聚氧乙烯聚氧丙烯嵌段共聚物、聚氧乙烯聚氧丁烯嵌段共聚物、聚氧乙烯聚氧丙烯烷基醚、聚乙烯烷基醚、聚氧乙烯烷基苯基醚等；和醚酯型化合物如聚氧乙烯甘油脂肪酸酯、聚氧乙烯山梨聚糖脂肪酸酯、聚乙烯山梨糖醇脂肪酸酯、山梨聚糖脂肪酸酯、丙二醇脂肪酸酯、蔗糖脂肪酸酯等。
在本发明中，表面活性剂可以单独使用或者其至少两种组合使用。
烷氧基硅烷、催化剂和水的加入比率与上述方法(1)相同。然而，基于烷氧基硅烷的摩尔比率，表面活性剂的加入量优选在0.002至0.6倍、更优选在0.005至0.15倍的范围内。表面活性剂可以以固体、液体和通过将表面活性剂溶解在溶剂中获得的溶液形式加入而不限于具体的某一种。
根据上述方法(2)，通过改变表面活性剂和烷氧基硅烷之间的组合，它们之间的摩尔比等，可以制备具有周期性孔结构如2D-六边形结构、3D-六边形结构、立方结构等的电介质薄膜。
为了获得这种电介质薄膜，类似于上述方法(1)，可以将根据上述方法获得的涂布溶液涂布在基片上，随后干燥，再随后煅烧或者用有机溶剂萃取以除去表面活性剂。可以通过薄膜的横截面TEM观察或者孔径分布的测量证实，由此获得的电介质薄膜的孔具有在1至10nm范围内的平均孔径。此外，当多孔薄膜具有周期性孔结构如2D-六边形结构、3D-六边形结构、立方结构等，通过X射线衍射法(CuKα)可以证实晶面间间距在1.3至13nm范围内的衍射峰。
当由此获得的电介质薄膜具有立方结构的孔，特别是具有在孔中的孔壁之间的间距为1至优选为2至
Figure G2005800296175D00272
的孔窄部时，孔窄部可以通过稍后描述的改性处理方法容易地闭塞，从而可以获得其中孔窄部至少部分闭塞的电介质薄膜。这种孔窄部的大小的测量可以由电子束结构分析证实。由此获得的电介质薄膜具有优异的疏水性。此外，当它用于半导体材料时，可以形成能够抑制阻挡层金属扩散的电介质薄膜。
除具有立方结构的电介质薄膜外，还可以在其中在孔中形成窄部的具有2D-六边形结构或3D-六边形结构的电介质薄膜中形成具有这种孔窄部的电介质薄膜。
例如，通过在表面活性剂和硅油存在下的烷氧基硅烷的部分水解和脱氢缩合，制备涂布溶液。在这种情况下，优选预先通过混合表面活性剂和硅油制备混合溶液，并且将得到的混合物加入到将要部分水解和脱氢缩合的烷氧基硅烷中。此处，术语“部分水解和脱氢缩合”是指在没有凝胶化的情况下将混合溶液流体化的状态。通常，当粘度超过105泊时，溶液视为被凝胶化。因此，所述溶液的粘度不大于上述粘度。
据认为，当以这种方式制备涂布溶液时，表面活性剂被在中心的硅油排列，从而形成胶束。然后，据认为，当将涂布溶液涂布在基片上，随后干燥，再随后煅烧，以除去表面活性剂时，被限制在胶束中心的硅油保持附着于电介质薄膜的孔内部表面的状态，从而形成上述窄部。
上述硅油包括但不具体限于，以聚二甲基硅氧烷作为主要成分的有机硅化合物。这种化合物的实例包括三甲基甲硅烷氧基封端的聚二甲基硅氧烷，聚苯基硅氧烷和聚二甲基硅氧烷的共聚物，聚苯基甲基硅氧烷和聚二甲基硅氧烷的共聚物，聚-3，3，3-三氟丙基甲基硅氧烷和聚二甲基硅氧烷的共聚物，聚环氧乙烷和聚二甲基硅氧烷的共聚物，聚环氧丙烷和聚二甲基硅氧烷的共聚物，聚环氧乙烷、聚环氧丙烷和聚二甲基硅氧烷的共聚物，氢化物封端的聚二甲基硅氧烷，聚甲基氢化物硅氧烷和聚二甲基硅氧烷的共聚物，硅醇封端的聚二甲基硅氧烷等。
本发明中使用的硅油可以单独使用或者选自上述化合物中的至少两种组合使用。
基于100重量份的烷氧基硅烷，硅油的加入量优选在1至100重量份、更优选在5至50重量份的范围内。当将硅油的加入量设置在上述范围内时，可容易制备在孔中形成窄部的电介质薄膜。
在其中至少部分窄部闭塞的电介质薄膜中，如稍后所述，可以通过介电常数的测量和薄膜的横截面TEM观察证实孔窄部是闭塞的以及疏水性改善的事实。
(3)通过沸石在基片表面上的晶体生长进行多孔化的薄膜
还可以通过基片表面上的沸石的晶体生长获得多孔化的薄膜。其制备方法没有特别限制。然而，具体而言，例如可以列举以下方法。
(A)将含有通过二氧化硅源如烷氧基硅烷、胶体二氧化硅等的水热合成并且使用有机胺作为模具而获得的沸石微晶的涂布溶液涂布在基片上，接着干燥和煅烧以进行制备。
(B)向含有通过二氧化硅源如烷氧基硅烷、胶体二氧化硅等的水热合成并且使用有机胺作为模具而获得的沸石微晶的涂布溶液中加入表面活性剂，随后涂布在基片上，再随后干燥和煅烧以进行制备。
(C)在使用作为二氧化硅源的烷氧基硅烷、胶体二氧化硅等并且使用作为模具的有机胺的水热合成中，插入基片以在基片表面上生长沸石微晶，接着干燥和煅烧，以进行制备。
(D)将涂有硅胶的基片在含有有机胺的水蒸气中进行沸石结晶，接着干燥和煅烧，以进行制备(干凝胶转化)。
作为可用于上述制备的有机胺，可以列举：氢氧化四丙基铵、氢氧化四乙基铵、氢氧化四丁基铵、氢氧化四戊基铵、三丙胺、三乙胺、三乙醇胺、哌啶、环己胺、新戊胺、异丙胺、叔丁胺、2-甲基吡啶、N，N’-二乙基苄胺、N，N-二甲基乙醇胺、二(正丁基)胺、二(正戊基)胺、二环己胺、N，N-二甲基乙醇胺、胆碱(cholin)、N，N-二甲基哌嗪、1，4-二氮杂双环(2，2，2)辛烷、N-甲基二乙醇胺、N-甲基乙醇胺、N-甲基哌啶、奎宁环、N，N’-二甲基-1，4-二氮杂双环(2，2，2)辛烷二氢氧化物、乙二胺、2-咪唑啉酮等。
由通过X射线衍射法(CuKα)获得的衍射峰，可以证实获得的电介质薄膜具有沸石结构。
工业适用性
如上所述，根据本发明，可容易获得可控性优异、与配线层粘附性高并且机械强度高的低介电常数绝缘膜。所述低介电常数绝缘膜还可以应用于包括使用硅的各种半导体器件和使用化合物半导体如HEMT的器件的高速器件，如微波IC的高频器件、MFMIS型高集成铁电储存器、微波透射线或使用膜载体的多层配线基片等。

Claims (12)

1.一种半导体器件的制备方法，该方法包括：
在电介质薄膜表面上供应反应性等离子体以进行预处理的步骤，在所述电介质薄膜中围绕主要由Si-O键形成的骨架排列有多个孔；
通过溅射方法在所述预处理的所述电介质薄膜表面上形成导电膜的步骤；和
在所述预处理步骤之前，使含有四甲基环四硅氧烷、六甲基二硅氮烷和三甲基氯硅烷分子中的至少一种的气体与所述电介质薄膜表面接触。
2.根据权利要求1所述的半导体器件的制备方法，其中所述的电介质薄膜是实施了疏水化处理的薄膜。
3.根据权利要求1所述的半导体器件的制备方法，其中所述的使气体接触的步骤包括：
将含有所述电介质薄膜的半导体器件放置在等离子体室中，并且用惰性气体置换所述等离子体室内部的步骤；
将含有四甲基环四硅氧烷、六甲基二硅氮烷和三甲基氯硅烷分子中的至少一种的气体引入到所述等离子体室中的步骤；和
在所述引入气体步骤之后经过的预定时间之后，用惰性气体置换所述引入气体的步骤步骤。
4.根据权利要求3所述的半导体器件的制备方法，其中在所述的引入所述气体的步骤中，在加热所述等离子体室内部的同时将所述气体引入。
5.根据权利要求1所述的半导体器件的制备方法，其中所述的使气体接触的步骤是将四甲基环四硅氧烷和氮气的混合气体与所述电介质薄膜表面接触的步骤。
6.根据权利要求1所述的半导体器件的制备方法，其中所述的使气体接触的步骤包括：
用氮气置换处理室中残留气体的步骤，所述处理室中安置有其上形成所述电介质薄膜的基片；
抽空所述处理室内部的步骤；和
使四甲基环四硅氧烷和氮气的混合气体与所述电介质薄膜表面接触的步骤。
7.根据权利要求1所述的半导体器件的制备方法，其中进行所述预处理的步骤是将所述电介质薄膜图案化的步骤。
8.根据权利要求7所述的半导体器件的制备方法，其中所述的将电介质薄膜图案化的步骤包括：
照相平版印刷步骤；和
等离子体蚀刻步骤。
9.根据权利要求8所述的半导体器件的制备方法，其中所述的将电介质薄膜图案化的步骤包括：
形成单层结构硬质掩膜的步骤；和
通过使用所述硬质掩膜蚀刻所述电介质薄膜的步骤。
10.一种半导体器件，其包含：
使用根据权利要求1至9中任一项的方法形成的具有接触孔的电介质薄膜；和
填充在所述接触孔中的导电膜。
11.根据权利要求10所述的半导体器件，其中形成所述的填充在所述电介质薄膜的所述接触孔中的导电膜以与半导体基片接触，其中所述电介质薄膜形成在所述半导体基片表面上。
12.根据权利要求11所述的半导体器件，其中所述的电介质薄膜是多孔二氧化硅薄膜，并且形成在所述接触孔内部的铜薄膜构成配线层。
CN2005800296175A 2004-09-02 2005-09-01 半导体器件的制备方法以及用该方法制备的半导体器件 Expired - Fee Related CN101010794B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP255462/2004 2004-09-02
JP2004255462A JP4903373B2 (ja) 2004-09-02 2004-09-02 半導体装置の製造方法
PCT/JP2005/016030 WO2006025500A1 (ja) 2004-09-02 2005-09-01 半導体装置の製造方法およびこれを用いて形成された半導体装置

Publications (2)

Publication Number Publication Date
CN101010794A CN101010794A (zh) 2007-08-01
CN101010794B true CN101010794B (zh) 2010-06-23

Family

ID=36000149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800296175A Expired - Fee Related CN101010794B (zh) 2004-09-02 2005-09-01 半导体器件的制备方法以及用该方法制备的半导体器件

Country Status (6)

Country Link
US (1) US8288295B2 (zh)
JP (1) JP4903373B2 (zh)
KR (1) KR101018926B1 (zh)
CN (1) CN101010794B (zh)
TW (1) TWI381448B (zh)
WO (1) WO2006025500A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP2008117903A (ja) 2006-11-02 2008-05-22 Toshiba Corp 半導体装置の製造方法
US20080264672A1 (en) * 2007-04-26 2008-10-30 Air Products And Chemicals, Inc. Photoimprintable Low Dielectric Constant Material and Method for Making and Using Same
US7867891B2 (en) * 2008-12-10 2011-01-11 Intel Corporation Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
US8278139B2 (en) * 2009-09-25 2012-10-02 Applied Materials, Inc. Passivating glue layer to improve amorphous carbon to metal adhesion
US8513107B2 (en) * 2010-01-26 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement gate FinFET devices and methods for forming the same
CN102384865A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 制备半导体样品的方法
US9460997B2 (en) 2013-12-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
US9735028B2 (en) 2015-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with fine line pitch and fine end-to-end space
US10283404B2 (en) * 2017-03-30 2019-05-07 Lam Research Corporation Selective deposition of WCN barrier/adhesion layer for interconnect
DE102019120765B4 (de) * 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements
US10867840B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
KR102276003B1 (ko) * 2019-09-06 2021-07-13 세메스 주식회사 저유전체막 형성 방법
US11495532B2 (en) * 2020-02-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques to inhibit delamination from flowable gap-fill dielectric
CN111446023A (zh) * 2020-03-29 2020-07-24 郴州恒维电子有限公司 一种无硅油导电条及制造工艺
CN112582536B (zh) * 2020-12-10 2023-03-24 长江先进存储产业创新中心有限责任公司 一种半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417852A (zh) * 2001-11-07 2003-05-14 株式会社日立制作所 半导体器件的制造方法和半导体器件
CN1484852A (zh) * 2000-12-28 2004-03-24 ����һ 电介质膜及其形成方法、半导体器件、非易失性半导体存储器件及半导体器件的制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077792A (en) 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
US6121130A (en) 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP3479023B2 (ja) 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP2001118842A (ja) 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6329062B1 (en) 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6709806B2 (en) 2000-03-31 2004-03-23 Kabushiki Kaisha Toshiba Method of forming composite member
US6559070B1 (en) 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
US6720249B1 (en) 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
AU2001266998A1 (en) * 2000-06-23 2002-01-08 Honeywell International, Inc. Method to restore hydrophobicity in dielectric films and materials
US6475929B1 (en) 2001-02-01 2002-11-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant
US6533855B1 (en) 2001-02-13 2003-03-18 Novellus Systems, Inc. Dispersions of silicalite and zeolite nanoparticles in nonpolar solvents
JP4169950B2 (ja) * 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4540885B2 (ja) 2001-06-29 2010-09-08 ローム株式会社 半導体装置の製造方法
CN1596466A (zh) * 2001-07-02 2005-03-16 陶氏康宁公司 通过在多孔材料上的sic∶h沉积提高金属阻挡性能
TW561634B (en) 2001-09-25 2003-11-11 Rohm Co Ltd Method for producing semiconductor device
AU2003220039A1 (en) 2002-03-04 2003-09-22 Supercritical Systems Inc. Method of passivating of low dielectric materials in wafer processing
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
JP2004210579A (ja) 2002-12-27 2004-07-29 Mitsui Chemicals Inc 多孔質シリカフィルムの製造方法、該方法により得られた多孔質シリカフィルム、並びにそれからなる半導体装置
JP4050631B2 (ja) 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US7176144B1 (en) 2003-03-31 2007-02-13 Novellus Systems, Inc. Plasma detemplating and silanol capping of porous dielectric films
US7009280B2 (en) 2004-04-28 2006-03-07 International Business Machines Corporation Low-k interlevel dielectric layer (ILD)
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484852A (zh) * 2000-12-28 2004-03-24 ����һ 电介质膜及其形成方法、半导体器件、非易失性半导体存储器件及半导体器件的制造方法
CN1417852A (zh) * 2001-11-07 2003-05-14 株式会社日立制作所 半导体器件的制造方法和半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-200307A 2004.07.15
JP特开2004-207358A 2004.07.22

Also Published As

Publication number Publication date
WO2006025500A1 (ja) 2006-03-09
TW200618113A (en) 2006-06-01
KR101018926B1 (ko) 2011-03-02
JP2006073799A (ja) 2006-03-16
CN101010794A (zh) 2007-08-01
JP4903373B2 (ja) 2012-03-28
US20080122101A1 (en) 2008-05-29
TWI381448B (zh) 2013-01-01
KR20070046912A (ko) 2007-05-03
US8288295B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN101015050B (zh) 半导体器件的制备方法和用该方法制备的半导体器件
CN101010794B (zh) 半导体器件的制备方法以及用该方法制备的半导体器件
KR100632162B1 (ko) 반도체 다층 배선판 및 그 형성방법
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
CN101312129A (zh) 提高介电膜的材料性能的活化化学方法
EP1035183A1 (en) Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
JP4756128B2 (ja) 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜
KR101137756B1 (ko) 로우-ｋ 막을 제조하는 방법, 반도체 소자 및 그 제조 방법
US7332446B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film and semiconductor device
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
JP4657859B2 (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP4422643B2 (ja) 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
JP2005116830A (ja) 多孔質シリカの製造方法、多孔質シリカおよびその用途
KR20050090978A (ko) 저 ｋ 재료용 중간층 접착 촉진제
JP2011040634A (ja) 多孔質膜の前駆体組成物、多孔質膜及びその作製方法、並びに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20150901

EXPY Termination of patent right or utility model