[go: up one dir, main page]

CN101005020B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101005020B
CN101005020B CN2007100009576A CN200710000957A CN101005020B CN 101005020 B CN101005020 B CN 101005020B CN 2007100009576 A CN2007100009576 A CN 2007100009576A CN 200710000957 A CN200710000957 A CN 200710000957A CN 101005020 B CN101005020 B CN 101005020B
Authority
CN
China
Prior art keywords
semiconductor wafer
interarea
film
dielectric film
nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100009576A
Other languages
English (en)
Other versions
CN101005020A (zh
Inventor
田中博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nec Electronics KK
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101005020A publication Critical patent/CN101005020A/zh
Application granted granted Critical
Publication of CN101005020B publication Critical patent/CN101005020B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明可使半导体装置的制造良率提高。将用于形成栅极电极的侧壁绝缘膜的绝缘膜11堆积在半导体晶片1的主面上之后，对绝缘膜11进行膜厚分布均匀化处理。该处理中，在固定于蚀刻装置31的旋转台32上而旋转的半导体晶片1的上方，一面使蚀刻液用的喷嘴36从半导体晶片1的主面外周部侧向中心部侧移动，一面将蚀刻液37从蚀刻液用的喷嘴36供给到半导体晶片1的主面。蚀刻液用的喷嘴36的移动速度根据半导体晶片1上绝缘膜11的膜厚分布而控制，在半导体晶片1的半径方向上绝缘膜11的膜厚变化率较大的区域，使蚀刻液用的喷嘴36的移动速度慢于变化率较小的区域。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，特别涉及应用于使半导体晶片上所形成的膜的膜厚分布均匀化的半导体装置制造技术的有效技术。
背景技术
在日本专利特开2004-335923号公报(专利文献1)中，揭示有如下技术：在预先掌握晶片上所形成的被加工膜的膜厚分布，并将蚀刻剂喷出至被加工膜的膜厚较厚的部分以进行湿式蚀刻的蚀刻方法中，在喷出蚀刻剂的同时，将蚀刻剂的稀释液喷出至被加工膜的膜厚较薄的部分。
另外，在日本专利特开2002-134466号公报(专利文献2)中，揭示有如下技术：预先掌握晶片上所形成的被加工膜的膜厚分布，一面使药液喷嘴从外周侧向中心侧移动，一面将蚀刻剂仅喷出至膜厚较厚的部分。
另外，在日本专利特开2005-311012号公报(专利文献3)中，揭示有如下技术：在一面使喷嘴在以特定旋转速度而水平旋转的基板的半径方向上来回移动，一面喷出蚀刻液以对上述基板进行蚀刻的湿式蚀刻装置中，具备喷嘴速度控制装置，该喷嘴速度控制装置使上述喷嘴的移动速度在外周侧低于上述基板的中心侧。
另外，在日本专利特开2000-212773号公报(专利文献4)中，揭示有如下技术：在根据从光检测元件所输出的波长分布光谱变化来检测湿式蚀刻结束时间的装置中，通过将触发信号分别赋予马达驱动电路及光检测元件驱动电路，而可抑制因旋转台的旋转摇曳所引起的从光检测元件最终获得的数据的不均，从而可检测出正确的湿式蚀刻的结束时间，上述触发信号随着旋转台进行整数次旋转，而与该旋转同步地整数次读取来自光检测元件的特定区域的信号。
[专利文献1]日本专利特开2004-335923号公报
[专利文献2]日本专利特开2002-134466号公报
[专利文献3]日本专利特开2005-311012号公报
[专利文献4]日本专利特开2000-212773号公报
[发明所欲解决的问题]
根据本发明者的研究而可明了下述揭示。
在制造具有MISFET(Metal Insulation Semiconductor Field Effect Transistor金属绝缘半导体场效应晶体管)的半导体装置时，在半导体晶片的主面上隔着栅极绝缘膜而形成栅极电极之后，在半导体晶片的主面上以覆盖栅极电极的方式形成绝缘膜(用于形成侧壁绝缘膜的绝缘膜)，并且对该绝缘膜进行回蚀，以在栅极绝缘膜的侧壁上形成侧壁绝缘膜。在半导体晶片的主面上堆积上述用于形成侧壁绝缘膜的绝缘膜的阶段，在半导体晶片主面的面内，堆积膜厚不均，产生不均匀的膜厚分布，从而可能产生用于侧壁绝缘膜的堆积膜的较厚区域与较薄区域。
用于形成侧壁绝缘膜的绝缘膜的堆积膜厚在半导体晶片主面的面内不均匀，当堆积膜的较厚区域与较薄区域混合存在时，在侧壁绝缘膜形成时进行的回蚀工序中，堆积膜的较厚区域会产生蚀刻残留物，并且该蚀刻残留物可能会对其后的工序造成影响。例如，蚀刻残留物会作为离子注入阻止掩模而在用于形成源极/漏极的离子注入工序中发挥作用，或者，可能阻碍源极/漏极上的金属硅化物层的形成。
为了不产生蚀刻残留物，在用以形成侧壁绝缘膜而进行的回蚀工序中，若对准用于形成侧壁绝缘膜的绝缘膜的堆积膜厚较厚的区域而对绝缘膜进行回蚀，则下次会在堆积膜厚较薄的区域产生过蚀刻，从而损伤已露出的半导体晶片的基板区域，故可能对所形成的MISFET的栅极特性等造成不良影响。
如上所述各种情况会导致半导体装置的制造良率降低。
另外，伴随半导体装置的小型化或高集成化，栅极电极间的间隔、相邻栅极电极的侧壁上所形成的侧壁绝缘膜的间隔均逐渐变窄，故在相邻栅极电极间的源极或漏极上形成接触孔时，使侧壁绝缘膜作为用于防止接触孔的孔眼偏移的蚀刻阻止层而发挥作用。因此，对于相邻栅极电极间的源极或漏极上所形成的接触孔，在接触孔底部所露出的源极或漏极的面积是根据相邻栅极电极的侧壁上所形成的侧壁绝缘膜的间隔而规定。由于栅极电极侧壁上所形成的侧壁绝缘膜的厚度与用于形成侧壁绝缘膜的绝缘膜的堆积膜厚大致对应，所以当用于形成侧壁绝缘膜的绝缘膜的堆积膜厚分布不均匀时，侧壁绝缘膜的厚度也可能因半导体晶片的主面位置而变得不均匀。因此，用于形成侧壁绝缘膜的绝缘膜的堆积膜较厚的区域相比于堆积膜较薄的区域，侧壁绝缘膜的厚度变厚，故相邻栅极电极的侧壁上所形成的侧壁绝缘膜的间隔变窄，在相邻的栅极电极间形成的接触孔的底部所露出的源极或漏极的面积变小，从而可能增加连接电阻或导致连接不良的产生率变高。上述情况也会导致半导体装置的制造良率降低。
本发明的目的在于提供一种可使半导体装置的制造良率提高的技术。
本发明的上述及其他目的与新颖特征，可根据本说明书的描述以及随附图示而明了。
发明内容
本申请案所揭示的发明中，对具有代表性的发明的概要，简单说明如下。
本发明包括(a)工序，准备半导体晶片；(b)工序，在上述半导体晶片的主面上形成栅极电极；(c)工序，在上述半导体晶片的上述主面上，以覆盖上述栅极电极的方式而形成第1绝缘膜；(d)工序，在上述(c)工序之后，对上述半导体晶片上的上述第1绝缘膜的膜厚分布进行修正；(e)工序，在上述(d)工序之后，对上述第1绝缘膜进行回蚀，在上述栅极电极的侧壁上形成由上述第1绝缘膜而构成的侧壁绝缘膜；上述(d)工序中，使上述半导体晶片旋转，在旋转的上述半导体晶片的上方，一面使蚀刻液供给装置从上述半导体晶片的上述主面的外周部侧向中心部侧移动，一面将用以蚀刻上述第1绝缘膜的蚀刻液从上述蚀刻液供给装置供给到上述半导体晶片的上述主面上，并且根据上述半导体晶片上的上述第1绝缘膜的膜厚分布，来控制上述蚀刻液供给装置的移动速度。
另外，本发明包括(a)工序，准备半导体晶片；(b)工序，在上述半导体晶片的主面上形成栅极电极；(c)工序，在上述半导体晶片的上述主面上，以覆盖上述栅极电极的方式而形成第1绝缘膜；(d)工序，在上述(c)工序之后，对上述半导体晶片上的上述第1绝缘膜的膜厚分布进行修正；(e)工序，在上述(d)工序之后，对上述第1绝缘膜进行回蚀，在上述栅极电极的侧壁上形成由上述第1绝缘膜而构成的侧壁绝缘膜；上述(d)工序中，将用以蚀刻上述第1绝缘膜的蚀刻液供给到上述半导体晶片的上述主面之后，在旋转的上述半导体晶片的上方，一面使冲洗液供给装置从上述半导体晶片的上述主面的外周部侧向中心部侧移动，一面将用以使上述第1绝缘膜的蚀刻停止的冲洗液从上述冲洗液供给装置供给到上述半导体晶片的上述主面，并且根据上述半导体晶片上的上述第1绝缘膜的膜厚分布，来控制上述冲洗液供给装置的移动速度。
另外，本发明包括(a)工序，准备半导体晶片；(b)工序，在上述半导体晶片的主面上形成用于栅极电极的第1导电膜；(c)工序，形成用于上述第1导电膜的第2绝缘膜；(d)工序，使上述第2绝缘膜图案化；(e)工序，在上述(d)工序之后，对上述半导体晶片上的上述第2绝缘膜的图案尺寸进行修正；(f)工序，在上述(e)工序之后，将上述第2绝缘膜的图案用作蚀刻掩模，以对上述第1导电膜进行蚀刻，形成栅极电极；上述(e)工序中，使上述半导体晶片旋转，在旋转的上述半导体晶片的上方，一面使蚀刻液供给装置从上述半导体晶片的上述主面的外周部侧向中心部侧移动，一面将用以对上述第2绝缘膜的图案进行蚀刻的蚀刻液从上述蚀刻液供给装置供给到上述半导体晶片的上述主面，并且在上述半导体晶片的外周部侧与中心部侧，上述蚀刻液供给装置的移动速度不同。
[发明的效果]
本申请案中所揭示的发明中，对具有代表性的发明所取得的效果简单说明如下。
本发明可使半导体装置的制造良率提高。
附图说明
图1是作为本发明之一实施形态的半导体装置制造工序中的主要部分剖面图。
图2是继图1后的半导体装置制造工序中的主要部分剖面图。
图3是继图2后的半导体装置制造工序中的主要部分剖面图。
图4是继图3后的半导体装置制造工序中的主要部分剖面图。
图5是继图4后的半导体装置制造工序中的主要部分剖面图。
图6是继图5后的半导体装置制造工序中的主要部分剖面图。
图7是继图6后的半导体装置制造工序中的主要部分剖面图。
图8是继图7后的半导体装置制造工序中的主要部分剖面图。
图9是继图8后的半导体装置制造工序中的主要部分剖面图。
图10是继图9后的半导体装置制造工序中的主要部分剖面图。
图11是继图10后的半导体装置制造工序中的主要部分剖面图。
图12是继图11后的半导体装置制造工序中的主要部分剖面图。
图13是第1比较例的半导体装置制造工序中的主要部分剖面图。
图14是继图13后的第1比较例的半导体装置制造工序中的主要部分剖面图。
图15是继图14后的第1比较例的半导体装置制造工序中的主要部分剖面图。
图16是对堆积在半导体晶片主面上的绝缘膜的膜厚分布进行均匀化处理的说明图。
图17是控制在半导体晶片上移动的蚀刻液用的喷嘴的移动速度的说明图。
图18是表示在半导体晶片的主面上堆积绝缘膜的阶段的堆积膜厚分布图。
图19是蚀刻液用的喷嘴的移动位置示意图。
图20是半导体晶片的主面的半径方向上绝缘膜堆积膜厚的变化率，与蚀刻液用的喷嘴的移动速度示意图。
图21是对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理时，绝缘膜的蚀刻量示意图。
图22是对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理后，绝缘膜的膜厚分布示意图。
图23是绝缘膜的蚀刻时间表达式的说明图。
图24是本发明之一实施形态的半导体装置制造工序中的主要部分剖面图。
图25是继图24后的半导体装置制造工序中的主要部分剖面图。
图26是继图25后的半导体装置制造工序中的主要部分剖面图。
图27是对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理的说明图。
图28是表示在半导体晶片的主面上堆积绝缘膜的阶段的堆积膜厚分布图。
图29是表示冲洗液用的喷嘴的移动位置图。
图30是表示半导体晶片的主面的半径方向上，绝缘膜堆积膜厚的变化率与冲洗液用的喷嘴的移动速度图。
图31是表示对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理时，绝缘膜的蚀刻量图。
图32是表示对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理后，绝缘膜的膜厚分布图。
图33是绝缘膜的蚀刻时间表达式的说明图。
图34是对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理的说明图。
图35是表示在半导体晶片的主面上堆积绝缘膜的阶段的堆积膜厚分布图。
图36是表示蚀刻液用的喷嘴与冲洗液用的喷嘴的移动位置图。
图37是表示蚀刻液用的喷嘴的移动速度与冲洗液用的喷嘴的移动速度图。
图38是表示对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理时，绝缘膜的蚀刻量图。
图39是对在半导体晶片的主面上所堆积的绝缘膜的膜厚分布进行均匀化处理后，绝缘膜的膜厚分布图。
图40是表示本发明其他实施形态的半导体装置制造工序中的主要部分剖面图。
图41是继图40后，半导体装置制造工序中的主要部分剖面图。
图42是继图41后的半导体装置制造工序中的主要部分剖面图。
图43是第2比较例的半导体装置制造工序中的主要部分剖面图。
图44是继图43后的第2比较例的半导体装置制造工序中的主要部分剖面图。
图45是表示半导体晶片的各位置处的绝缘膜图案尺寸、及利用具有该尺寸的绝缘膜图案而形成的栅极电极的有效栅极长度图。
图46是本发明其他实施形态的半导体装置制造工序中的主要部分剖面图。
图47是继图46后的半导体装置制造工序中的主要部分剖面图。
图48是绝缘膜图案的蚀刻量示意图。
图49是表示半导体晶片主面的各位置处的绝缘膜图案的尺寸、及利用具有该尺寸的绝缘膜图案而形成的栅极电极的有效栅极长度图。
[符号的说明]
1                     半导体晶片
2                     元件分离区域
3                     p型井
5                     栅极绝缘膜
6                     导电膜
7                     绝缘膜
7a                    绝缘膜图案
8                     栅极电极
8a                    栅极长度
11，11a，11b，11c，11d绝缘膜
12                    偏移隔离层
13                    n-型半导体区域
15                    侧壁隔离层
16                    n+型半导体区域
17                    金属硅化物层
21，22                绝缘膜
23                    接触孔
24                    插塞
24a                   导电性阻障膜
24b                   钨膜
25                    布线
25a                   钛膜
25b                   氮化钛膜
25c             铝膜
25d             氮化钛膜
31，31a，31b    蚀刻装置
32              旋转台
33              晶片夹盘
34              冲洗液用的喷嘴
34a             喷嘴
35              冲洗液
36              蚀刻液用的喷嘴
36a             冲洗液用的喷嘴
37              蚀刻液
51，51a         尺寸
QN              n通道型MISFET
具体实施方式
在详细说明本申请案发明之前，对本申请案中的用语含义说明如下。
1.提及硅等物质名时，除了特别记载有含意的情况之外，并非仅表达所表示的物质，还包含以所表示的物质(元素、原子群、分子、高分子、共聚物、化合物等)为主要成分、组成成分的物质。
即，所谓硅区域等，除了特别指明并非下述含意的情况之外，包含纯硅区域、以掺杂有杂质的硅为主要成分的区域、如GeSi(锗硅)以硅为主要构成要素的混晶区域等。进而，所谓MIS中的“M”，除了特别指明并非下述含意的情况之外，其并非限定于纯金属，还包含多晶硅(包含非晶硅)电极、硅化物层、显示其他金属类似性质的部件。进而，所谓MIS中的“I”，除了特别指明并非下述含意的情况之外，其并非限定于氧化硅膜等氧化膜，还包含氮化膜，氧氮化膜，除氧化铝膜以外的通常介电膜、高介电膜、强介电膜等。
2.所谓晶片，是指制造半导体集成电路时所使用的除硅以外的半导体单晶基板(一般大致为圆板形，半导体晶片、其他将上述半导体晶片分割为单位集成电路区域的半导体芯片或圆片以及其基体区域)、蓝宝石基板、玻璃基板、其他绝缘与反绝缘基板或者半导体基板等、以及上述多个基板的复合基板。
以下实施形态中，为方便起见，在必要时，分为多个部分或实施形态加以说明，但除了特别指明的情况之外，上述多个部分或实施形态并非彼此无关，而是其中一个是另一个的一部分或全部的变形例、详细说明、补充说明等。另外，以下实施形态中，提及要素的数量等(包含个数、数值、量、范围等)时，除了特别指明的情况以及理论上明确限定于特定数量的情况之外，并非限定于上述特定数量，也可为特定数量以上或以下。进而，以下实施形态中，其构成要素(包含要素步骤等)，除了特别指明的情况以及理论上明确为必要的情况等之外，均未必为必要的要素。同样，以下实施形态中，提及构成要素等的形状、位置关系等时，除了特别指明的情况以及理论上明确并非如此的情况等之外，包含实质上与其形状等近似或类似等情况。此方面对于上述数值以及范围也相同。
以下，根据图示，详细说明本发明的实施形态。此外，用以说明实施形态的所有图式中，对具有相同功能的部件赋予相同的符号，省略其重复说明。
另外，实施形态中所使用的图示中，为了易于观察作为剖面图的图示，有时省略影线。而且，为了易于观察作为平面图或立体图的图示，有时附上影线。
(实施形态1)
参照图示，说明本实施形态的半导体装置的制造工序。
图1～图12是作为本发明的一实施形态的半导体装置，例如MISFET(Metal InsulatorSemiconductor Field Effect Transistor)的制造工序中的主要部分剖面图。
首先，如图1所示，准备例如由具有1～10Ωcm左右电阻率的p型单晶硅等所构成的半导体晶片(晶片，半导体基板)1，在半导体晶片1的主面上形成元件分离区域2。元件分离区域2由氧化硅等绝缘体构成，可利用例如STI(Shallow Trench Isolation，浅槽隔离)法或LOCOS(Local Oxidization of Silicon，硅的局部氧化)法等而形成。通过形成元件分离区域2，而在半导体晶片1的主面上形成活性区域，该活性区域的周围由元件分离区域2加以规定。
接着，从半导体晶片1的主面经过特定深度而形成p型井3。p型井3可通过例如离子注入硼(B)等p型杂质等方法而形成。
然后，在p型井3的表面净化之后，在p型井3的表面形成栅极绝缘膜5。栅极绝缘膜5例如由较薄的氧化硅膜等而构成，且可通过例如热氧化法等而形成。另外，可由氧氮化硅膜而形成栅极绝缘膜5。而且，可由所谓high-k绝缘膜(高介电常数膜)而形成栅极绝缘膜5。
随后，在半导体晶片1的主面上(即栅极绝缘膜5上)，形成导电膜(导体膜，导电性膜)6。导电膜6是用于形成栅极电极的导电膜。导电膜6可例如由低电阻的多晶硅膜(导入有杂质的多晶硅膜，掺杂的多晶硅膜)而形成。其后，将形成在导电膜6上的光阻剂图案(未图示)用作蚀刻掩模，对导电膜6进行蚀刻(干式蚀刻)以使之图案化。由此，如图2所示，由图案化导电膜6构成的栅极电极8形成在p型井3上的栅极绝缘膜5上。
接着，通过例如热氧化处理等来修复栅极绝缘膜5，并且在栅极电极8的露出表面(侧面)上形成较薄的氧化硅膜(未图示)。该较薄的氧化硅膜的膜厚可为例如2nm左右。
随之，如图3所示，在半导体晶片1的主面的整个面上，以覆盖栅极电极8的方式，利用CVD(Chemical Vapor Deposition，化学气相沉积)法等堆积(形成)由氧化硅等所构成的绝缘膜11a。绝缘膜11a是用于形成下述偏移隔离层12的绝缘膜。绝缘膜11a的堆积膜厚例如可为10nm左右。在绝缘膜11a堆积(形成)之后，进行步骤S1，即，对在半导体晶片1的主面上所堆积的绝缘膜11(此处为绝缘膜11a)的膜厚分布进行修正(均匀化)处理，详细情况以下描述。
接着，如图4所示，对绝缘膜11a进行回蚀(各向异性蚀刻)，于栅极电极8的侧壁上残存有绝缘膜11a，并且去除其他区域的绝缘膜11a。由此，可在栅极电极8的侧壁上，形成由残存的绝缘膜11a所构成的偏移隔离层(侧壁绝缘膜)12。另外，如上所述，在栅极电极8的露出表面上形成较薄的氧化硅膜(未图示)之后形成绝缘膜11a后，偏移隔离层12由上述较薄的氧化硅膜及该氧化硅膜上的绝缘膜11a而构成。偏移隔离层12的宽度(栅极长度方向的厚度)例如可为12nm左右。
接着，如图5所示，在p型井3的栅极电极8以及偏移隔离层12的两侧区域，离子注入磷(P)或砷(As)等n型杂质等，由此而在p型井3中形成n-型半导体区域13。n-型半导体区域13自动对准于栅极电极8的侧壁上的偏移隔离层12而形成，也可省略偏移隔离层12的形成，此时，n-型半导体区域13自动对准于栅极电极8而形成。
接着，在半导体晶片1的主面的整个面上，以覆盖栅极电极8的方式堆积(形成)绝缘膜11b。绝缘膜11b是用于形成下述侧壁隔离层15的绝缘膜。绝缘膜11b例如由氧化硅膜等而构成，并可利用CVD法等而堆积(形成)。绝缘膜11b的堆积膜厚例如可为20nm左右。在绝缘膜11b堆积(形成)之后，进行步骤S1，即，对在半导体晶片1的主面上所堆积的绝缘膜11(此处为绝缘膜11b)的膜厚分布进行修正(均匀化)处理，详细情况以下描述。
然后，如图6所示，在半导体晶片1的主面的整个面上，即在绝缘膜11b上，堆积(形成)绝缘膜11c。绝缘膜11c以覆盖栅极电极8的方式而形成。绝缘膜11c是用于形成下述侧壁隔离层15的绝缘膜。绝缘膜11c例如由氮化硅膜等而构成，并可利用CVD法等而堆积(形成)。绝缘膜11c的堆积膜厚例如可为25nm左右。在绝缘膜11c堆积(形成)之后，进行步骤S1，即，对在半导体晶片1的主面上所堆积的绝缘膜11(此处为绝缘膜11c)的膜厚分布进行修正(均匀化)处理，详细情况以下描述。
接着，如图7所示，在半导体晶片1的主面的整个面上，即在绝缘膜11c上，堆积(形成)绝缘膜11d。绝缘膜11d以覆盖栅极电极8的方式而形成。绝缘膜11d是用于形成下述侧壁隔离层15的绝缘膜。绝缘膜11d例如由氧化硅膜等而构成，并可利用CVD法等而堆积(形成)。绝缘膜11d的堆积膜厚例如可为50nm左右。在绝缘膜11d堆积(形成)之后，进行步骤S1，即，对在半导体晶片1的主面上所堆积的绝缘膜11(此处为绝缘膜11d)的膜厚分布进行修正(均匀化)处理，详细情况以下描述。
接着，如图8所示，对绝缘膜11b、11c、11d进行回蚀(各向异性蚀刻)，于栅极电极8的侧壁上残存有绝缘膜11b、11c、11d的积层膜，作为侧壁隔离层(侧壁绝缘膜)15，并且去除其他区域的绝缘膜11b、11c、11d。由此，在栅极电极8的侧壁上，隔着偏移隔离层12而形成由绝缘膜11b、11c、11d所构成的侧壁隔离层(侧壁绝缘膜)15。另外，本实施形态中，由绝缘膜11b、11c、11d的积层膜而形成侧壁隔离层15，作为其他形态，也可仅形成绝缘膜11b、11c、11d中的1层或2层，并且可由此1层或2层而形成侧壁隔离层15。
然后，如图9所示，使用侧壁隔离层15作为离子注入阻止掩模，在p型井3的栅极电极8以及侧壁隔离层15的两侧区域，离子注入磷(P)或砷(As)等n型杂质等，以此可自动对准于侧壁隔离层15，在p型井3中形成n+型半导体区域16(源极，漏极)。n+型半导体区域16的杂质浓度高于n-型半导体区域13的杂质浓度。在离子注入之后，可进行退火处理(热处理)，用以使所导入的杂质活化。
接着，如图10所示，使栅极电极8以及n+型半导体区域16的表面露出，堆积例如钴(Co)膜金属膜，并进行热处理，由此在栅极电极8与n+型半导体区域16的表面，分别形成金属硅化物层17(例如钴硅化物层)。由此，可使n+型半导体区域16的扩散电阻及接触电阻等低电阻化。其后，去除未反应的金属膜(钴膜)。
以此方式，在p型井3中形成有n通道型MISFET(Metal Insulator Semiconductor FieldEffect Transistor)QN。
此外，本实施形态中，对形成n通道型MISFET的情况进行了说明，还可通过将n型与p型导电型颠倒等而形成p通道型MISFET。另外，形成n通道型MISFET与p通道型MISFET两者后，也可形成CMISFET(Complementary Metal Insulator SemiconductorField Effect Transistor，互补型金属绝缘体半导体场效应晶体管)。
接着，如图11所示，在半导体晶片1的主面上，以覆盖栅极电极8以及侧壁隔离层15的方式，依次形成绝缘膜(层间绝缘膜)21、22。绝缘膜21比绝缘膜22薄。绝缘膜21例如由氮化硅膜而构成，绝缘膜21上的绝缘膜22例如由氧化硅膜等而构成，并可利用CVD法等而形成。可由多个绝缘膜的积层膜而形成绝缘膜22。在绝缘膜22形成之后，根据需要进行CMP(Chemical Mechanical Polishing，化学机械研磨)处理等，从而可使绝缘膜22的上表面平坦。
接着，如图12所示，将利用光刻法而形成于绝缘膜22上的光阻剂图案(未图示)作为蚀刻掩模，对绝缘膜22、21进行干式蚀刻，由此在n+型半导体区域16(源极，漏极)以及栅极电极8的上部等形成接触孔(开口部，贯通孔)23。此时，首先使用绝缘膜21作为蚀刻阻止层膜，对绝缘膜22进行干式蚀刻，在绝缘膜22上形成接触孔23，其后在接触孔23的底部对绝缘膜21进行干式蚀刻，以此可形成贯通绝缘膜21、22的接触孔23。由此，在用以形成接触孔23的干式蚀刻工序中，可防止基板区域(n+型半导体区域16)受到损伤。另外，在进行形成接触孔23的干式蚀刻时，可使侧壁隔离层15作为用于防止接触孔23的孔眼偏移的蚀刻阻止层而发挥作用。在绝缘膜21上所形成的接触孔23的底部，半导体晶片1的主面的一部分，例如n+型半导体区域16(的表面上金属硅化物层17)的一部分或栅极电极8(的表面上金属硅化物层17)的一部分等露出。
然后，在接触孔23内形成插塞24。为了形成插塞24，例如，在含有接触孔23内部的绝缘膜22上形成导电性阻障膜(例如钛膜与氮化钛膜的积层膜)24a之后，利用CVD法等以埋入接触孔23的方式，在导电性阻障膜24a上形成钨膜(主导体膜)24b。其后，利用CMP法或回蚀法等去除绝缘膜22上无用的钨膜24b及导电性阻障膜24a，并在接触孔23内残存有导电性阻障膜24a以及钨膜24b。由此，可形成由在接触孔23内残存而埋入的导电性阻障膜24a及钨膜24b所构成的插塞24。
接着，在埋入有插塞24的绝缘膜22上形成布线25。例如，利用溅射法等依次形成钛膜25a、氮化钛膜25b、铝膜25c以及氮化钛膜25d，且利用光刻法及干式蚀刻法等使之图案化，以此可形成布线25。其后，进一步形成层间绝缘膜或上层布线层等，此处省略其说明。
如上所述，通过对堆积在半导体晶片1的主面上的绝缘膜11a、11b、11c、11d进行回蚀(各向异性蚀刻)，而使栅极电极8的侧壁上残存有绝缘膜11a、11b、11c、11d(偏移隔离层12或侧壁隔离层15)，并且将除此以外的绝缘膜11a、11b、11c、11d去除。然而，在半导体晶片1的主面上堆积绝缘膜11a、11b、11c、11d的阶段，半导体晶片1的主面内绝缘膜11a、11b、11c、11d的膜厚不均，产生不均匀的膜厚分布，从而可能产生绝缘膜11a、11b、11c、11d的堆积膜厚的较厚区域(对应于下述区域1A)与较薄区域(对应于下述区域1B)。
图13～图15与本实施形态不同，是未进行步骤S1处理的第1比较例的半导体装置制造工序中的主要部分剖面图，且分别大致对应于本实施形态的图7、图8以及图12的工序阶段。图13所示的绝缘膜27是用于形成侧壁绝缘膜(侧壁隔离层15)的绝缘膜，且与上述绝缘膜11b、11c、11d的积层膜对应。另外，图13～图15中显示有在半导体晶片1的主面上所堆积的绝缘膜27的堆积膜厚较厚的区域1A与绝缘膜27的堆积膜厚较薄的区域1B的主要部分剖面图。而且，图13～图15中图示有半导体晶片1所包含的p型井3、n-型半导体区域13以及n+型半导体区域16。
与本实施形态不同，在未进行步骤S1的处理时，绝缘膜27的堆积膜厚在半导体晶片1的主面的面内不均匀，如图13所示，在半导体晶片1的主面上，存在绝缘膜27的堆积膜厚较厚的区域1A与较薄的区域1B。绝缘膜27堆积之后，在对用以形成侧壁隔离层15的绝缘膜27进行的回蚀工序中，若对准绝缘膜27的膜厚较薄的区域1B对绝缘膜27进行回蚀，则可能会在绝缘膜27的膜厚较厚的区域1A中产生绝缘膜27的蚀刻残存物，从而对其后的工序造成影响。例如，在绝缘膜27的堆积膜厚较厚的区域1A中，绝缘膜27的蚀刻残存物可能在用以形成n+型半导体区域16的离子注入工序中，作为离子注入阻止掩模而发挥作用，或者，可能阻碍金属硅化物层17的形成。
因此，如图13所示，当半导体晶片1的主面上存在绝缘膜27的堆积膜厚较厚的区域1A与较薄的区域1B时，如图14所示，必须对准绝缘膜27的膜厚较厚的区域1A来对绝缘膜27进行回蚀。图14中，因对准绝缘膜27的堆积膜厚较厚的区域1A而对绝缘膜27进行回蚀，所以可防止除侧壁隔离层15以外的绝缘膜27产生蚀刻残存物。
然而，当对准绝缘膜27的堆积膜厚较厚的区域1A而对绝缘膜27进行回蚀时，在绝缘膜27的堆积膜厚较薄的区域1B中产生过蚀刻，从而损伤已露出的半导体晶片1的基板区域(此处为应形成p型井3中的n+型半导体区域16的区域)，并可能对所形成的MISFETQN的栅极特性等造成不良影响。此情况会导致半导体装置的制造良率降低。此外，图14中，用虚线示意性表示在对绝缘膜27回蚀时因过蚀刻而受到损伤的区域28。
另外，因侧壁隔离层15的厚度与绝缘膜27的堆积膜厚大致对应，所以如图14所示，在绝缘膜27的堆积膜厚较厚的区域1A中，侧壁隔离层15的厚度变厚，而在绝缘膜27的堆积膜厚较薄的区域1B中，侧壁隔离层15的厚度变薄。因此，相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔，相比于在绝缘膜27的堆积膜厚较薄的区域1B，在绝缘膜27的堆积膜厚较厚的区域1A中变小(变窄)。即，绝缘膜27的堆积膜厚较厚的区域1A中相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W1，小于绝缘膜27的堆积膜厚较薄的区域1B中相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W2(W1＜W2)。
伴随半导体装置的小型化及高集成化，栅极电极8间的间隔以及相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔均逐渐变小，所以如图15所示，在形成接触孔23时，使侧壁隔离层15作为用于防止接触孔23的孔眼偏移的蚀刻阻止层而发挥作用。因此，对于n+型半导体区域16上所形成的接触孔23，在底部所露出的n+型半导体区域16(的表面上的金属硅化物层17)的面积，是由相邻的栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W1、W2而规定。
因此，在绝缘膜27的堆积膜厚较薄的区域1B中，因相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W2较宽，所以在接触孔23的底部所露出的n+型半导体区域16(的表面上的金属硅化物层17)的面积较大，而在绝缘膜27的堆积膜厚较厚的区域1A中，因相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W1较窄，所以在接触孔23的底部所露出的n+型半导体区域16(的表面上的金属硅化物层17)的面积变小。由此，与绝缘膜27的堆积膜厚较薄的区域1B相比，在绝缘膜27的堆积膜厚较厚的区域1A中，接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)的连接电阻增大。另外，与绝缘膜27的堆积膜厚较薄的区域1B相比，绝缘膜27的堆积膜厚较厚的区域1A中，接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)的连接不良的产生率也可能变高。此情况会导致半导体装置的制造良率下降。
因此，本实施形态中，在半导体晶片1的主面1a上堆积(形成)绝缘膜11之后，以下述方式，对半导体晶片1的主面上的绝缘膜11的膜厚分布进行修正(均匀化)处理，即进行步骤S1，以改善参照图13～图15所说明的问题。作为该步骤S 1的处理对象的绝缘膜11是构成绝缘膜27的绝缘膜，并且与上述绝缘膜11b、11c、11d对应。另外，图13～图15中所说明的问题，不仅会在形成侧壁隔离层15时产生，还会在形成偏移隔离层12时产生，所以绝缘膜11也与绝缘膜11a对应。即，作为步骤S 1的处理对象的绝缘膜11，是用以在栅极电极8的侧壁上形成侧壁绝缘膜(偏移隔离层12或侧壁隔离层15)的绝缘膜11a、11b、11c、11d。
图16是本实施形态中所进行的步骤S1的处理(对堆积在半导体晶片1的主面上的绝缘膜11的膜厚分布进行均匀化处理)的说明图(剖面图)。
本实施形态中，如图16所示，利用单晶片湿式蚀刻装置31对绝缘膜11的一部分(上层部分)进行湿式蚀刻，由此进行步骤S1，对绝缘膜11的膜厚分布进行修正处理。即，步骤S 1为如下处理：绝缘膜11的堆积膜厚较厚的区域大于绝缘膜11的堆积膜厚较薄的区域时，对绝缘膜11进行湿式蚀刻，以对半导体晶片1的主面1a上的绝缘膜11的膜厚分布进行修正，从而使半导体晶片1的主面1a上的绝缘膜11的膜厚分布均匀化，并且此处理与下述实施形态2、3的步骤S1a、S1b相同。
如图16所示，湿式蚀刻装置31包括：旋转台(晶片旋转台，旋转基座)32、以及固定于旋转台32的外周部且与旋转台32连结的晶片夹盘33。旋转台32是通过未图示的旋转机构(例如马达等)可高速旋转而构成的旋转板，其直径大于例如半导体晶片1的直径。晶片夹盘33形成可保持半导体晶片1的结构，其将半导体晶片1保持为，半导体晶片1的绝缘膜11的形成侧的面即主面(表面，半导体元件形成侧的主面)1a朝向上方，而与主面1a相反侧的面即底面朝向下方。通过未图示的旋转机构而使旋转台32旋转，以此也可使晶片夹盘33以及由晶片夹盘33所保持的半导体晶片1旋转。
其结构为：在旋转台32的上方，此处为在利用晶片夹盘33而固定于旋转台32的半导体晶片1的主面1a的中央部上方，配置有冲洗液用的喷嘴(冲洗喷嘴，冲洗液供给装置)34，且可从冲洗液用的喷嘴34向半导体晶片1的主面1a喷出冲洗液(洗净液，洗涤液)35，从而将冲洗液35供给到半导体晶片1的主面1a上。冲洗液35可使用例如纯水。另外，可利用阀门(未图示)等来切换从冲洗液用的喷嘴34开始供给冲洗液35以及停止供给冲洗液35(或者可调整冲洗液35的供给(喷出)量)。
另外，在旋转台32的上方，配置有蚀刻液用的喷嘴(蚀刻液供给装置)36，可从蚀刻液用的喷嘴36向半导体晶片1的主面1a喷出(供给)蚀刻液(洗净液，蚀刻剂，药液)37，从而形成将蚀刻液37供给到半导体晶片1的主面1a上的结构。蚀刻液37可使用可蚀刻半导体晶片1的主面1a上所形成的绝缘膜11的蚀刻液，例如氢氟酸(HF)水溶液等。蚀刻液37中氢氟酸的浓度，只要在单晶片湿式蚀刻装置中，在不影响生产性的范围内，可确保蚀刻时间内的目标蚀刻量即可，例如，如果在30秒的时间内获得热氧化膜换算为1.5nm左右的蚀刻量，则可稀释为50％HF∶H2O＝1∶100左右，例如，如果在20秒的时间内获得热氧化膜换算为5nm左右的蚀刻量，则可稀释为50％HF∶H2O＝1∶20左右。
另外，可形成如下结构：利用阀门(未图示)等而可切换从蚀刻液用的喷嘴36开始供给蚀刻液37以及停止供给(可调整或者供给(喷出)量)蚀刻液37。从蚀刻液用的喷嘴36所喷出的蚀刻液37的温度，例如为氢氟酸时一般为24℃左右。另外，从蚀刻液用的喷嘴36喷出后供给到半导体晶片1的主面1a上的蚀刻液37的流量，例如可设为0.2L/分钟左右，以作为可抑制从晶片夹盘33飞溅的流量。
冲洗液用的喷嘴34及蚀刻液用的喷嘴36以及将冲洗液35及蚀刻液37供给到喷嘴34与喷嘴36中的配管(未图示)，并未固定于旋转台32上，所以即使旋转台32旋转，冲洗液用的喷嘴34以及蚀刻液用的喷嘴36也形成不会旋转的结构。
蚀刻液用的喷嘴36形成如下结构：在旋转台32的上方，可在水平方向(与旋转台32以及保持在旋转台32上的半导体晶片1的主面1a平行的方向)上，从半导体晶片1的主面1a的外周部的上方位置向半导体晶片1的主面1a的中心部的上方位置而移动。并且形成蚀刻液用的喷嘴36的移动速度可控制为预期速度的结构。
接着，说明步骤S1的具体顺序。
首先，如图16所示，利用晶片夹盘33，将绝缘膜11堆积在主面1a上而形成的半导体晶片1保持在蚀刻装置31的旋转台32上。其后，使旋转台32旋转，以此使保持在旋转台32上的半导体晶片1旋转。此时，使旋转台32的旋转中心与半导体晶片1的主面1a的中心位置大致一致，从而可半导体晶片1以主面1a的中心位置为旋转中心而旋转。半导体晶片1的旋转速度可设为例如500rpm(500转/分钟)左右。
在半导体晶片1旋转的状态下，在旋转的半导体晶片1的主面1a的上方，一面使蚀刻液用的喷嘴36从半导体晶片1的主面1a的外周部侧向中心部侧移动，一面将用以蚀刻绝缘膜11的蚀刻液37从蚀刻液用的喷嘴36供给到半导体晶片的主面1a。即，在半导体晶片1旋转的状态下，从蚀刻液用的喷嘴36开始喷出蚀刻液37，并使喷出蚀刻液37的蚀刻液用的喷嘴36在水平方向(与旋转台32以及保持在该旋转台32上的半导体晶片1的主面1a平行的方向)上，从旋转的半导体晶片1的主面1a的外周部的上方位置向半导体晶片1的主面1a的中心部的上方位置而移动。由此，将蚀刻液37从蚀刻液用的喷嘴36供给到半导体晶片1的主面1a上，并且利用供给到半导体晶片1的主面1a上的蚀刻液37而对半导体晶片1的主面1a上所形成的绝缘膜11进行蚀刻。此时，因蚀刻液用的喷嘴36一面将蚀刻液37供给到半导体晶片1的主面1a，一面移动，所以半导体晶片1的主面1a上供给有蚀刻液37的位置，从半导体晶片1的主面1a的外周部移动到半导体晶片1的主面1a的中心部。
使蚀刻液用的喷嘴36在半导体晶片1的上方，从半导体晶片1的主面1a的外周部侧向中心部侧移动，当蚀刻液用的喷嘴36到达旋转的半导体晶片1的主面1a的中心部的上方位置时，从蚀刻液用的喷嘴36向半导体晶片1的主面1a上供给有蚀刻液37的位置，也从半导体晶片1的主面1a的外周部移动至半导体晶片1的主面1a的中心部，之后，停止从蚀刻液用的喷嘴36向半导体晶片1的主面1a供给蚀刻液37。其后，将用以使绝缘膜11的蚀刻停止的冲洗液35从位于导体晶片1的主面1a的中央部上方的冲洗液用的喷嘴34，供给到旋转的半导体晶片1的主面1a的中心部。因半导体晶片1在旋转，所以从冲洗液用的喷嘴34供给到半导体晶片1的主面1a的中心部的冲洗液35，从半导体晶片1的主面1a的中心部向外周部侧移动，使半导体晶片1的主面1a的整个面上遍布有冲洗液35。以此，对半导体晶片1的主面1a进行冲洗处理(洗涤处理)，以将蚀刻液37及冲洗液35一并从半导体晶片1的主面1a上去除，从而停止半导体晶片1的主面1a上的绝缘膜11的蚀刻。
从冲洗液用的喷嘴34向半导体晶片1的主面1a供给冲洗液35时，如果蚀刻液用的喷嘴36位于旋转的半导体晶片1的主面1a之中心部的上方，则蚀刻液用的喷嘴36可能造成妨碍。因此，如果在停止从蚀刻液用的喷嘴36供给蚀刻液37之后，使蚀刻液用的喷嘴36从旋转的半导体晶片1的主面1a之中心部的上方位置向外周部侧快速移动后，开始从冲洗液用的喷嘴34向半导体晶片1的主面1a供给冲洗液35，则更优选。
冲洗处理之后，停止从冲洗液用的喷嘴34喷出冲洗液35，从而结束向半导体晶片1的主面1a供给冲洗液35。并且，通过提高旋转台32的旋转速度而使半导体晶片1的旋转速度提高，使半导体晶片1高速旋转，利用因高速旋转而产生的离心力，甩掉残留在半导体晶片1的主面1a上的液体或水分(冲洗液35)，以使半导体晶片1干燥。使半导体晶片1以特定的时间高速旋转以使其干燥之后，使半导体晶片1的旋转停止(使旋转台32的旋转停止)。
其后，使半导体晶片1进入下一工序(利用对绝缘膜11进行回蚀而形成侧壁隔离层15的工序)，或者在该工序之前，将其暂时收纳在收纳盒等中。
如上所述，在半导体晶片1旋转的状态下，一面使蚀刻液37从蚀刻液用的喷嘴36喷出，一面使蚀刻液用的喷嘴36在水平方向上，从旋转的半导体晶片1的主面1a的外周部的上方位置向半导体晶片1的主面1a的中心部的上方位置而移动。因半导体晶片1在旋转，所以从蚀刻液用的喷嘴36供给到半导体晶片1的主面1a上的蚀刻液37，在半导体晶片1的主面1a上向外周部侧移动。因此，半导体晶片1的主面1a上，成为从由蚀刻液用的喷嘴36供给有蚀刻液37的位置到外侧(外周侧)遍布(存在)有蚀刻液37的状态，利用该蚀刻液37对半导体晶片1的主面1a上所形成的绝缘膜11进行蚀刻(湿式蚀刻)。因此，在半导体晶片1的主面1a的各位置处，从接触到由蚀刻液用的喷嘴36所供给的蚀刻液37(与液体接触)开始，直至接触到由冲洗液用的喷嘴34所供给的冲洗液35(与液体接触)为止，对绝缘膜11进行蚀刻。从而，蚀刻液用的喷嘴36在半导体晶片1的主面1a上从外周部侧向中心部侧移动一次即可，由此可简化步骤S1的处理操作，而且可缩短步骤S1所需要的时间。
步骤S1中，半导体晶片1的主面上各位置的蚀刻时间，对应于从蚀刻液用的喷嘴36通过各位置起，直至从冲洗液用的喷嘴34开始供给冲洗液35为止的时间。因此，本实施形态中，根据半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布，来控制蚀刻液用的喷嘴36的移动速度，以使半导体晶片1的主面1a上各位置的蚀刻时间，与用以使绝缘膜11的膜厚分布均匀化而在主面1a的各位置处对绝缘膜11应进行的蚀刻量对应，以此可使半导体晶片1的主面1a上绝缘膜11的膜厚分布均匀化，而与位置无关。
由于本实施形态中，一面喷出蚀刻液37，一面使蚀刻液用的喷嘴36在水平方向上，从旋转的半导体晶片1的主面1a之外周部的上方位置向半导体晶片1的主面1a之中心部的上方位置而移动，因此与半导体晶片1的主面1a的中心部侧相比，半导体晶片1的主面1a的外周部侧与蚀刻液37的接触时间较长，从而蚀刻时间变长。因此，与半导体晶片1的主面1a的中心部侧相比，在半导体晶片1的主面1a的外周部侧，利用蚀刻液37对绝缘膜11进行的蚀刻量增加(变多)。
因此，与半导体晶片1的主面1a的中心部侧相比，本实施形态的步骤S1可适用于半导体晶片1的主面1a的外周部侧绝缘膜11的堆积膜厚较厚的情况，并且通过步骤S1，可使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布均匀化。而且，此时，半导体晶片1的主面1a的中心部附近与上述绝缘膜11的堆积膜厚较薄的区域1B对应，半导体晶片1的主面1a的外周部附近与绝缘膜11的堆积膜厚较厚的区域1A对应。
当半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布单一，且绝缘膜11的堆积膜厚的变化量与离半导体晶片1的主面1a之中心的距离成比例时，可使蚀刻液用的喷嘴36从旋转的半导体晶片1的主面1a之外周部的上方位置，向半导体晶片1的主面1a之中心部的上方位置等速移动。由此，使半导体晶片1的主面1a上各位置处绝缘膜11的蚀刻时间，与离半导体晶片1的主面1a之中心的距离成比例，因此可使半导体晶片1的主面1a上各位置处绝缘膜11的蚀刻量，与离半导体晶片1的主面1a之中心的距离成比例。
然而，当半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布并非单一，绝缘膜11的堆积膜厚的变化量与离半导体晶片1的主面1a之中心的距离不成比例时，无法使蚀刻液用喷嘴36从旋转的半导体晶片1的主面1a的外周部之上方位置，向半导体晶片1的主面1a的中心部之上方位置等速移动，从而也无法使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布均一化。
本实施形态中，虽使蚀刻液用的喷嘴36从旋转的半导体晶片1的主面1a之外周部的上方位置，向半导体晶片1的主面1a之中心部的上方位置移动，但蚀刻液用的喷嘴36的移动速度并非等速，而是根据半导体晶片1的主面1a的面内绝缘膜11的膜厚分布，来控制蚀刻液用的喷嘴36的移动速度(使移动速度变化)。
接着，对蚀刻液用的喷嘴36的移动速度的控制进行详细说明。
图17是控制在半导体晶片1上移动的蚀刻液用的喷嘴36之移动速度的说明图(平面图)。图18是表示在半导体晶片1的主面1a上堆积绝缘膜11的阶段(在步骤S1的处理之前)的绝缘膜11的膜厚(堆积膜厚)分布图。图19是步骤S1中蚀刻液用的喷嘴36的移动位置示意图。图20是半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率、与步骤S1中蚀刻液用的喷嘴36的移动速度的示意图。图21是步骤S1中绝缘膜11的蚀刻量示意图。图22是步骤S1进行后的绝缘膜11的膜厚分布示意图。此外，图18～图22的各图形中，纵轴及横轴以任意单位(arbitrary unit)而表示。
本实施形态中，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚的变化率(与下述C(n)对应)，来控制(调整)蚀刻液用的喷嘴36的移动速度。即，在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率(与下述C(n)对应)较大的区域中，使蚀刻液用的喷嘴36的移动速度较慢，而在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率(与下述C(n)对应)较小的区域中，使蚀刻液用的喷嘴36的移动速度较快。
具体而言，例如，如图17所示，规定从半导体晶片1的主面1a的外周部的位置P(1)直至中心部的位置P(6)为止，在半导体晶片1的主面1a的半径方向上依次排列的6处位置P(1)～P(6)，将半导体晶片1的主面1a分为5个区间(区域)RG(1)～RG(5)。
位置P(6)与半导体晶片1的主面1a的中心对应，位置P(5)与离半导体晶片1的主面1a之中心的距离为L(5)的位置对应，位置P(4)与离半导体晶片1的主面1a之中心的距离为L(5)+L(4)的位置对应，位置P(3)与离半导体晶片1的主面1a之中心的距离为L(5)+L(4)+L(3)的位置对应。位置P(2)与离半导体晶片1的主面1a之中心的距离为L(5)+L(4)+L(3)+L(2)的位置对应。位置P(1)与离半导体晶片1的主面1a之中心的距离为L(5)+L(4)+L(3)+L(2)+L(1)的位置、即与相当于半导体晶片1的半径值的位置对应。因此，区间RG(5)与离半导体晶片1的主面1a之中心的距离为L(5)以内的区域对应，区间RG(4)与从离半导体晶片1的主面1a之中心的距离为L(5)到L(5)+L(4)之间的区域对应，区间RG(3)与从离半导体晶片1的主面1a之中心的距离为L(5)+L(4)到L(5)+L(4)+L(3)之间的区域对应。区间RG(2)与从离半导体晶片1的主面1a之中心的距离为L(5)+L(4)+L(3)到L(5)+L(4)+L(3)+L(2)之间的区域对应，区间RG(1)与离半导体晶片1的主面1a之中心的距离为L(5)+L(4)+L(3)+L(2)以上的区域对应。因此，图18～图22的图形中，横轴是半导体晶片1的主面1a上的位置，也与离半导体晶片1的主面1a之中心的距离对应。此情况对于下述实施形态2以后的图也相同。
半导体晶片1的主面1a上绝缘膜11的堆积膜厚的分布如图18所示，将各位置P(1)～P(6)处绝缘膜11的堆积膜厚设为t(1)～t(6)。将利用蚀刻液37对绝缘膜11所进行的蚀刻速率(蚀刻速度)设为Er(Er与将绝缘膜11浸于蚀刻液37中时，每单位时间所蚀刻的绝缘膜11的厚度对应)。
绝缘膜11的堆积膜厚分布(t(1)～t(6))可利用膜厚测量装置直接测量后决定，作为其他形态，也可在利用相同成膜装置对绝缘膜11反复成膜时，预先检查半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布(t(1)～t(6))倾向，利用该预先检查的堆积膜厚分布倾向的数据，来间接决定绝缘膜11的堆积膜厚的分布(t(1)～t(6))。此情况不仅对于本实施形态，对于实施形态2～4也相同。
另外，在本实施形态的步骤S1以及下述实施形态2、3的步骤S1a、S1b中，离半导体晶片1的主面1a之中心的距离相同的位置(区域)处，对绝缘膜11以相同的量(厚度)进行蚀刻。因此，本实施形态的步骤S1及下述实施形态2、3的步骤S1a、S1b因适用于绝缘膜11具有如下堆积膜厚分布的情况而优选：在离半导体晶片1的主面1a之中心的距离相同的位置处，绝缘膜11的堆积膜厚大致相同(即在半导体晶片1的主面1a的圆周方向上，绝缘膜11的堆积膜厚大致均匀)，而在半导体晶片1的主面1a的半径方向上，绝缘膜11的堆积膜厚产生变动。
步骤S1中，控制使蚀刻液用的喷嘴36的移动位置随时间经过而位于图19所示的位置处。此外，图19的图形中，纵轴与时间(时刻)对应，朝向纵轴下方的方向是时间经过的方向。
具体而言，将蚀刻液用的喷嘴36通过区间RG(n)所需要的时间，即从位置P(n)上直至位置P(n+1)上通过所需要的时间设为T(n)时，将蚀刻液用的喷嘴36的移动速度控制为满足T(n)＝(t(n)-t(n+1))/Er，其中n＝1～5(式1)。
另外，将在蚀刻液用的喷嘴36到达半导体晶片1的主面1a的中心部位置P(6)上之后，冲洗液35从冲洗液用的喷嘴34供给到半导体晶片1的主面1a的中心部位置P(6)上为止的时间(等待时间)设为T(6)，则将从冲洗液用的喷嘴34开始供给冲洗液35的时序控制为满足T(6)＝t0/Er(式2)。此外，式2中的t0与中心部位置P(6)处的绝缘膜11的蚀刻量(蚀刻厚度)对应。
从蚀刻液用的喷嘴36向半导体晶片1的主面1a开始供给蚀刻液37起，直至将冲洗液35从冲洗液用的喷嘴34供给到半导体晶片1的主面1a的中心部位置P(6)为止的时间，即T(1)+T(2)+T(3)+T(4)+T(5)+T(6)，取决于绝缘膜11的膜厚分布及蚀刻液37的种类或浓度，例如，欲在50％HF∶H2O＝1∶100条件下获得热氧化膜换算为1.5nm左右的蚀刻量，需要30秒左右；例如，欲在50％HF∶H2O＝1∶20条件下获得热氧化膜换算为5nm左右的蚀刻量，则需要20秒左右。
将从位置P(n)到位置P(n+1)为止的距离设为L(n)，则在区间RG(n)内移动期间，即从位置P(n)移动到位置P(n+1)期间，蚀刻液用的喷嘴36的移动速度V(n)以V(n)＝L(n)/T(n)(式3)来表示，将式1代入到上述式3，则V(n)＝Er×L(n)/(t(n)-t(n+1))(式4)。
此处，将从位置P(n)到位置P(n+1)之间的绝缘膜11的堆积膜厚变化率(即区间RG(n)两端之间的绝缘膜11的堆积膜厚之差)设为C(n)，则表示为C(n)＝(t(n)-t(n+1))/L(n)(式5)，式4表示为V(n)＝Er/C(n)(式6)。
此外，由式5也可知，在半导体晶片1的主面1a上，当绝缘膜11的堆积膜厚t(n)从外周侧的位置P(n)向中心部侧的位置P(n+1)变薄的情况下，绝缘膜11的堆积膜厚变化率C(n)为正，若本实施形态适用于t(n+1)≤t(n)的情况则优选，此时，C(n)≥0。
因此，本实施形态中，由式5也可知，半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)，与从半导体晶片1的主面1a的中心朝向外周部的方向上，每单位长度的绝缘膜11的堆积膜厚的增加率(增加量)对应。
本实施形态中，以使位置P(1)～P(6)的各区间内蚀刻液用的喷嘴36的移动速度满足式6的方式而控制移动速度V(n)。图20的图形中，用虚线表示半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)，用实线表示步骤S1中蚀刻液用的喷嘴36的移动速度V(n)。从式6及图20也可知，在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)较大的区域中，使蚀刻液用的喷嘴36的移动速度V(n)较慢(小)，而在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)较小的区域中，使蚀刻液用的喷嘴36的移动速度V(n)较快(大)。以此方式，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)，来控制(调整)蚀刻液用的喷嘴36的移动速度V(n)。另外，在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)接近零的区域(绝缘膜11的堆积膜厚大致均匀的区域)，式6中的V(n)有时会超过蚀刻装置31的可能范围，但在该区域中，也可在蚀刻装置31的可能范围内，使蚀刻液用的喷嘴36的移动速度V(n)较快。另外，当存在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)为负(C(n)＜0)的区域时，也可在在该区域中，在蚀刻装置31的可能范围内，使蚀刻液用的喷嘴36的移动速度V(n)较快。
所谓位置P(n)开始接触蚀刻液37，是指喷出蚀刻液37的蚀刻液用的喷嘴36到达位置P(n)上之时刻，由此，蚀刻液37开始对位置P(n)处的绝缘膜11进行蚀刻。在蚀刻液用的喷嘴36通过位置P(n)上之后，直至从冲洗液用的喷嘴34开始供给冲洗液35之前，位置P(n)上继续保持有存在蚀刻液37的状态，因此继续对位置P(n)处的绝缘膜11进行蚀刻。此原因在于，即使将蚀刻液37从蚀刻液用的喷嘴36供给到比位置P(n)更偏向中心部P(6)的位置，蚀刻液37也会因半导体晶片1的旋转而向外侧(外周侧)方向移动，因而该蚀刻液37会通过位置P(n)上。因此，位置P(n)接触到蚀刻液37的时间，即位置P(n)处的绝缘膜11的蚀刻时间ET(n)，由图23所示的式7而表示。另外，图19的图形中，斜线所表示的区域与半导体晶片1的主面1a的各位置处的蚀刻时间对应。
将上述式1及式2代入到图23的式7中，则位置P(n)处的绝缘膜11的蚀刻时间ET(n)由下式表示：ET(n)＝(t(n)-t(6)+t0)/Er。位置P(n)处的绝缘膜11的蚀刻量(蚀刻厚度)EW(n)与蚀刻时间ET(n)及蚀刻速率Er成比例，为两者的积(即ET(n)×Er)，因此满足EW(n)＝t(n)-t(6)+t0。
此外，使步骤S1中半导体晶片1的主面1a上各位置处的绝缘膜11的蚀刻量(EW(n))图形化，如图21所示。
因此，步骤S1之后，位置P(n)处的绝缘膜11的膜厚ta(n)满足ta(n)＝t(n)-EW(n)＝t(6)-t0，步骤S1处理后，半导体晶片1的主面1a上绝缘膜11的膜厚(残存膜厚)固定为(t(6)-t0)，与位置无关。即，如果步骤S1后，各位置P(1)～P(6)处的绝缘膜11的膜厚ta(1)～ta(6)满足ta(1)＝ta(2)＝ta(3)＝ta(4)＝ta(5)＝ta(6)＝t(6)-t0，则膜厚均匀。
此外，使步骤S1后，半导体晶片1的主面1a上绝缘膜11的膜厚分布图形化，如图22所示。
从上述式6可知，当半导体晶片1的主面1a上绝缘膜11的堆积膜厚变化率C(n)固定时，蚀刻液用的喷嘴36的移动速度V(n)也可固定，而在实际的半导体晶片1的主面1a上，绝缘膜11的堆积膜厚变化率C(n)并非固定，例如图18及图20的图形所示，在半导体晶片1的主面1a的中心部附近(例如区间RG(5))之外周部附近(例如区间RG(1))，绝缘膜11的堆积膜厚变化率C(n)增大(C(1)＞C(5))。因此，在半导体晶片1的主面1a的外周部附近(例如区间RG(1))，使蚀刻液用的喷嘴36的移动速度V(n)较慢，而在半导体晶片1的主面1a的中心部附近(例如区间RG(5))，使蚀刻液用的喷嘴36的移动速度V(n)较快(V(1)＜V(5))。因此，在半导体晶片1的外周部侧与中心部侧，蚀刻液用的喷嘴36的移动速度不同。
如上所述，本实施形态中，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)，来控制蚀刻液用的喷嘴36的移动速度，在绝缘膜11的堆积膜厚变化率C(n)较大的区域，使蚀刻液用的喷嘴36的移动速度V(n)较慢，而在绝缘膜11的堆积膜厚变化率C(n)较小的区域，使蚀刻液用的喷嘴36的移动速度V(n)较快。由此，如图22所示，可使步骤S1后，半导体晶片1的主面1a上绝缘膜11的膜厚(ta(n))均匀化。
另外，本实施形态中，并非根据绝缘膜11的堆积膜厚t(n)，而是根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)，来控制蚀刻液用的喷嘴36的移动速度V(n)。因此，并非进行如下控制，即：在绝缘膜11的堆积膜厚t(n)较厚的区域，使蚀刻液用的喷嘴36的移动速度V(n)较慢，而在绝缘膜11的堆积膜厚t(n)较薄的区域，使蚀刻液用的喷嘴36的移动速度V(n)较快。本实施形态中所进行的控制与绝缘膜11的堆积膜厚t(n)的厚薄无关，而是当导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)较小时，使蚀刻液用的喷嘴36的移动速度V(n)较快；当绝缘膜11的堆积膜厚变化率C(n)较大时，使蚀刻液用的喷嘴36的移动速度V(n)较慢。
本实施形态可适用于如下情况：如图18的图形所示，半导体晶片1的主面1a上绝缘膜11的堆积膜厚(t(n))的分布，在半导体晶片1的主面1a的外周部(位置P(1))最厚，随着接近半导体晶片1的主面1a的中心部(位置P(6))，绝缘膜11的堆积膜厚(t(n))变薄(t(n+1)≤t(n)时)。当利用分批式成膜装置(分批式CVD装置等)而使绝缘膜11堆积在半导体晶片1上时，上述绝缘膜11的堆积膜厚分布容易产生。因此，当利用分批式成膜装置(分批式CVD装置等)使绝缘膜11堆积在半导体晶片1上时应用本实施形态，则效果会更佳。
并且，使蚀刻液用的喷嘴36从旋转的半导体晶片1的主面1a之外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置而移动。由此，如图19所示，使与蚀刻液37接触的时间，即蚀刻时间，在半导体晶片1的主面1a的外周部较长，而越接近半导体晶片1的主面1a的中心部侧则越短，因此，如图21所示，可使绝缘膜11的蚀刻量(蚀刻厚度)在半导体晶片1的主面1a的外周部较多(厚)，而越接近半导体晶片1的主面1a的中心部侧则越少(薄)。因此，可使具有下述堆积膜厚分布的绝缘膜11的膜厚在某种程度上均匀化，即：在半导体晶片1的主面1a的外周部最厚，随着接近半导体晶片1的主面1a的中心部而变薄。
然而，在半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布并非单一，当绝缘膜11的堆积膜厚变化量与离半导体晶片1的主面1a之中心的距离不成比例时，无法使蚀刻液用的喷嘴36从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置等速移动，因而无法使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化，导致半导体晶片1的主面1a上绝缘膜11的膜厚分布残存不均匀性。因此，本实施形态中，蚀刻液用的喷嘴36的移动速度并非等速，而是根据半导体晶片1的主面1a的面内绝缘膜11的膜厚分布，来控制蚀刻液用的喷嘴36的移动速度(使移动速度变化)。具体而言，如上所述，并非根据绝缘膜11的堆积膜厚t(n)，而是根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)，来控制蚀刻液用的喷嘴36的移动速度V(n)。即，控制蚀刻液用的喷嘴36的移动速度V(n)，使此速度在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)较大的区域，慢于绝缘膜11的堆积膜厚变化率C(n)较小的区域。如图18所示，半导体晶片1的主面1a的绝缘膜11的堆积膜厚分布易形成如下状况：在半导体晶片1的中心部附近，绝缘膜11的堆积膜厚变化率C(n)减小，而在半导体晶片1的外周部附近，绝缘膜11的堆积膜厚变化率C(n)增大，在此情况下，如图20所示，在半导体晶片1的主面1a的外周部侧与中心部侧，蚀刻液用的喷嘴36的移动速度不同。因此，即使在半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布并非单一，且绝缘膜11的堆积膜厚变化量与离半导体晶片1的主面1a之中心的距离不成比例时，也可使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化，并可充分去除半导体晶片1的主面1a上绝缘膜11的膜厚分布的不均匀性。
图24～图26是本实施形态的半导体装置制造工序中的主要部分剖面图，且分别与本实施形态的图7、图8以及图12的工序阶段大致对应。图24～图26分别与上述第1比较例的图13～图15对应，但与图13～图15的第1比较例不同，本实施形态(图24～图26)中进行步骤S1的处理。另外，图24所示的绝缘膜27是用于形成侧壁绝缘膜(侧壁隔离层15)的绝缘膜，与上述绝缘膜11b、11c、11d的积层膜对应。另外，与上述图13～图15相同，图24～图26中显示有绝缘膜27(11)的堆积膜厚较厚的区域1A与绝缘膜27的堆积膜厚的较薄的区域1B的主要部分剖面图。而且，图24～图26中图示有p型井3、n-型半导体区域13以及n+型半导体区域16包含在半导体晶片1中所的情况。
本实施形态中，即使半导体晶片1的主面1a上绝缘膜11(11a、11b、11c、11d)堆积時的膜厚分布不均匀，也可通过步骤S1的处理，而使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化，因此可防止如参照上述图13～图15进行说明时产生的不良情况。
即，即使在堆积绝缘膜11(11a、11b、11c、11d)的阶段，绝缘膜11的堆积膜厚分布不均匀，且在半导体晶片1的主面1a上存在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，也可在绝缘膜11堆积之后通过步骤S1的处理，而使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布均匀化。因此，由在半导体晶片1的主面1a的面内具有均匀膜厚分布的绝缘膜11(11b、11c、11d)而构成绝缘膜27，从而半导体晶片1的主面1a的面内绝缘膜27的膜厚分布均匀，在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，如图24所示，可使绝缘膜27的膜厚均匀(相同)。
由于在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，绝缘膜27的膜厚均匀(相同)，所以在对用以形成如图25所示的侧壁隔离层15的绝缘膜27进行的回蚀工序中，可使绝缘膜27的蚀刻量在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B相同，从而可防止除侧壁隔离层15以外的绝缘膜27的蚀刻残存物。另外，在对用以形成侧壁隔离层15的绝缘膜27进行的回蚀工序中，因为可使绝缘膜11的蚀刻量在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B相同，所以可抑制过蚀刻，从而可防止损伤所露出的半导体晶片1的基板区域(此处为应形成p型井3中的n+型半导体区域16的区域)。因此，可提高半导体装置的可靠性及性能。而且，可使半导体装置的制造良率提高。
另外，由于在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，绝缘膜27的膜厚均匀(相同)，所以如图25所示，在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，侧壁隔离层15的厚度也均匀(相同)。因此，在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，相邻的栅极电极8的侧壁上所形成的侧壁隔离层15的间隔均匀(相同)。即，绝缘膜11的堆积膜厚较厚的区域1A中，相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W3，与绝缘膜11的堆积膜厚的较薄的区域1B中，相邻栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W4均匀(相同)(W3＝W4)。因此，由于在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，相邻的栅极电极8的侧壁上所形成的侧壁隔离层15的间隔W3、W4均匀(W3＝W4)，所以如图26所示，在形成接触孔23时，在接触孔23的底部所露出的n+型半导体区域16(的表面上的金属硅化物层17)的面积均匀(相同)。由此，在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，可使接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)的连接电阻均匀(相同)。另外，在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，能够可靠连接接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)，从而可防止产生连接不良。因此，可提高半导体装置的可靠性及性能。而且，可使半导体装置的制造良率提高。
另外，图13～图15中所说明的问题，不仅在形成侧壁隔离层15时可能产生，而且在形成偏移隔离层12也可能产生，此问题可在堆积绝缘膜11a后通过步骤S1的处理而改善。因此，作为步骤S1中对象的绝缘膜11，是用以在栅极电极8的侧壁上形成侧壁绝缘膜(偏移隔离层12或侧壁隔离层15)的绝缘膜11a、11b、11c、11d。另外，如果在堆积绝缘膜11a、11b、11c、11d中的至少一个膜之后进行步骤S1的处理，则与完全不进行步骤S1处理时相比，因可使膜厚分布均匀化而有效，在每次堆积各绝缘膜11a、11b、11c、11d时进行步骤S1的处理，可使用于形成侧壁绝缘膜的绝缘膜的膜厚分布最均匀，所以更优选。而且，当未对整个膜进行在各绝缘膜11a、11b、11c、11d堆积后所进行的步骤S1的处理时，优选在堆积绝缘膜11a、11b、11c、11d中膜厚分布不均匀性较高的膜，之后进行步骤S1的处理。另外，当并非由积层膜而是由单体膜形成侧壁隔离层15时，可在堆积此单体膜之后进行步骤S1的处理。上述情况与以下实施形态2相同。
另外，图13～图15中所说明的问题对绝缘膜11的膜厚分布的不均匀性敏感，即使半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布的变动量(半导体晶片1的主面1a的面内绝缘膜11的堆积膜厚的最大值与最小值之差)不大，但只要堆积膜厚残存有不均匀性，则也易产生图13～图15中所说明的问题。因此，为了改善图13～图15中所说明的问题而对绝缘膜11的膜厚分布进行均匀化处理时，并非使蚀刻液用的喷嘴36单调移动，而是如本实施形态，优选根据半导体晶片1的主面1a上绝缘膜11的膜厚分布，来控制蚀刻液用的喷嘴36的移动速度。由此，即使绝缘膜11的堆积膜厚在半导体晶片1的主面1a上具有复杂的分布，也可提高步骤S1的处理后绝缘膜11的膜厚分布的均匀性，从而可确实防止产生图13～图15中所说明的问题。
另外，本实施形态中，已对如下情况进行说明，即：在从半导体晶片1的主面1a的外周部到中心为止规定有6处位置P(1)～P(6)，且将半导体晶片1的主面1a分为5个区间RG(1)～RG(5)，并针对每个区间RG(1)～RG(5)来控制蚀刻液用的喷嘴36的移动速度，但为了控制蚀刻液用的喷嘴36的移动速度而将半导体晶片1的主面1a所划分的区间数，并非限定于此(5个区间)。此情况与以下实施形态2相同。如果将从半导体晶片1的主面1a的外周部到中心为止划分为至少2个区间以上，并针对每个区间来控制蚀刻液用的喷嘴36的移动速度，则较为有效。然而，如果从半导体晶片1的主面1a的外周部到中心为止所划分的区间RG(n)的数量较少，则步骤S1处理后的绝缘膜11的膜厚在半导体晶片1的主面1a上的均匀性可能会降低。因此，如果绝缘膜11堆积时的膜厚分布较复杂，则优选将从半导体晶片1的主面1a的外周部到中心为止划分为更多区间(例如本实施形态为5个以上区间)，并针对每个区间来控制蚀刻液用的喷嘴36的移动速度，由此，可更有效地提高步骤S1处理后的绝缘膜11的膜厚在半导体晶片1的主面1a上的均匀性。
(实施形态2)
参照图示，说明本实施形态的半导体装置的制造工序。
本实施形态的半导体装置制造工序代替上述实施形态1的步骤S1的处理，进行如下所述的步骤S1a的处理，除此以外，与上述实施形态1大致相同，因而此处，对于步骤S1a以外的处理，省略其说明。
本实施形态中也如上所述，在半导体晶片1的主面1a上堆积绝缘膜11之后，对半导体晶片1的主面上所堆积的绝缘膜11的膜厚分布进行修正(均匀化)处理(以下称为步骤S1a)。
图27是本实施形态中步骤S1a的处理(对半导体晶片1的主面上所堆积的绝缘膜11的膜厚分布进行修正的处理)的说明图(剖面图)，与上述实施形态1的图16对应。
本实施形态中，如图27所示，使用单晶片湿式蚀刻装置31a对绝缘膜11的一部分进行湿式蚀刻，以此对步骤S1a的绝缘膜11的膜厚分布进行修正(均匀化)处理。
如图27所示，本实施形态中所使用的湿式蚀刻装置31a具有旋转台32及晶片夹盘33，而关于旋转台32及晶片夹盘33的构成以及功能，与上述实施形态1的湿式蚀刻装置31相同，所以此处省略其说明。
其结构为：在旋转台32的上方，此处为在利用晶片夹盘33而固定于旋转台32的半导体晶片1的主面1a的中央部上方，配置有蚀刻液及冲洗液兼用的喷嘴(蚀刻液及冲洗液供给装置)34a，且可从喷嘴34a向半导体晶片1的主面1a喷出蚀刻液37或冲洗液35，从而将蚀刻液37或冲洗液35供给到半导体晶片1的主面1a上。蚀刻液37与上述实施形态1相同，使用可蚀刻半导体晶片1的主面1a上所形成的绝缘膜11的蚀刻液，例如可使用氢氟酸(HF)水溶液等。从喷嘴34a喷出的蚀刻液37的温度例如为氢氟酸时，一般为24℃左右。另外，从喷嘴34a喷出的蚀刻液37的流量例如使蚀刻液迅速遍布到晶片的整个面上的流量，可设为2L/分钟左右。由喷嘴34a供给的冲洗液35可使用例如纯水。另外，形成如下结构：利用阀门(未图示)等，可从喷嘴34a开始供给蚀刻液37或冲洗液35、停止供给蚀刻液37或冲洗液35、以及供给切换等(或者可调整供给(喷出)量)。即，喷嘴34a配置在与上述实施形态1的冲洗液用的喷嘴34相同的位置处，但相对于上述实施形态1中由冲洗液用的喷嘴34供给冲洗液35，本实施形态中，可选择由喷嘴34a供给蚀刻液37及冲洗液35两者。
另外，在旋转台32的上方，配置有冲洗液用的喷嘴(冲洗液供给装置)36a，可从冲洗液用的喷嘴36a向半导体晶片1的主面1a喷出(供给)冲洗液(洗净液，洗涤液)35，从而形成将冲洗液35供给到半导体晶片1的主面1a上的结构。从冲洗液用的喷嘴36a喷出的冲洗液35可使用例如纯水。从冲洗液用的喷嘴36a喷出并供给到半导体晶片1的主面1a上的冲洗液35的流量，例如可抑制从晶片夹盘33飞溅的流量，设为0.2L/分钟左右。另外，形成如下结构：利用阀门(未图示)等，可切换从冲洗液用的喷嘴36a开始供给冲洗液35以及停止供给冲洗液35(或者可调整冲洗液35的供给(喷出)量)。
喷嘴34a及冲洗液用的喷嘴36a以及将蚀刻液37与冲洗液35供给到喷嘴34a与冲洗液用的喷嘴36a中的配管(未图示)，并未固定于旋转台32上，因而形成即使旋转台32旋转，喷嘴34a及冲洗液用的喷嘴36a也不会旋转的结构。
冲洗液用的喷嘴36a与上述实施形态1的蚀刻液用的喷嘴36相同，形成如下结构：在旋转台32的上方，可在水平方向(与旋转台32以及保持在该旋转台32上的半导体晶片1的主面1a平行的方向)上，从半导体晶片1的主面1a的外周部的上方位置向半导体晶片1的主面1a的中心部的上方位置而移动。并且形成冲洗液用的喷嘴36a的移动速度可控制为预期速度的结构。即，冲洗液用的喷嘴36a与上述实施形态1的蚀刻液喷嘴36形成同样可移动的结构，但相对于上述实施形态1中从蚀刻液用的喷嘴36供给蚀刻液37，本实施形态中，从冲洗液用的喷嘴36a供给冲洗液35。
接着，说明步骤S1a的具体顺序。
首先，如图27所示，利用晶片夹盘33，将绝缘膜11堆积在主面1a上而形成的半导体晶片1保持在蚀刻装置31a的旋转台32上。其后，使旋转台32旋转，以使保持在旋转台32上的半导体晶片1旋转。此时，使旋转台32的旋转中心与半导体晶片1的主面1a的中心位置大致一致，从而使半导体晶片1以主面1a的中心位置为旋转中心而旋转。半导体晶片1的旋转速度可设为例如200rpm(200转/分钟)左右。
在半导体晶片1旋转的状态下，在将用以蚀刻绝缘膜11的蚀刻液37从喷嘴34a供给到旋转的半导体晶片1的主面1a上之后，在旋转的半导体晶片1的主面1a的上方，一面使冲洗液用的喷嘴36a从半导体晶片1的主面1a的外周部侧向中心部侧移动，一面将用以使绝缘膜11蚀刻停止的冲洗液35从冲洗液用的喷嘴36a供给到半导体晶片1的主面1a。
更具体而言，首先，在半导体晶片1旋转的状态下，将蚀刻液37从位于半导体晶片1的主面1a的中央部上方的喷嘴34a，供给到旋转的半导体晶片1的主面1a的中心部。由于半导体晶片1在旋转，所以从喷嘴34a供给到半导体晶片1的主面1a的中心部的蚀刻液37，从半导体晶片1的主面1a的中心部向外周部侧移动，从而在半导体晶片1的主面1a的整个面上遍布有蚀刻液37，因此在半导体晶片1的主面1a的整个面上，利用蚀刻液37开始对绝缘膜11进行蚀刻。
在特定的时间内，将蚀刻液37从喷嘴34a供给到旋转的半导体晶片1的主面1a的中心部之后，停止从喷嘴34a向半导体晶片1的主面1a供给蚀刻液37。其后，在半导体晶片1旋转的状态下，开始从冲洗液用的喷嘴36a喷出冲洗液35，使喷出冲洗液35的冲洗液用的喷嘴36a在水平方向(与旋转台32以及保持在该旋转台32上的半导体晶片1的主面1a平行的方向)上，从旋转的半导体晶片1的主面1a的外周部的上方位置向半导体晶片1的主面1a的中心部的上方位置而移动。由此，将冲洗液35从冲洗液用的喷嘴36a供给到半导体晶片1的主面1a上，并利用供给到半导体晶片1的主面1a上的冲洗液35，对半导体晶片1的主面1a进行冲洗处理(洗涤处理)，将蚀刻液37及冲洗液35一并从半导体晶片1的主面1a上去除，以停止对半导体晶片1的主面1a上绝缘膜11的蚀刻。此外，因冲洗液用的喷嘴36a一面将冲洗液35供给到半导体晶片1的主面1a上，一面移动，所以半导体晶片1的主面1a上供给有冲洗液35的位置，是从半导体晶片1的主面1a的外周部向半导体晶片1的主面1a的中心部移动的位置。
冲洗液用的喷嘴36a到达旋转的半导体晶片1的主面1a之中心部的上方位置，并且当从冲洗液用的喷嘴36a向半导体晶片1的主面1a供给有冲洗液35的位置，从半导体晶片1的主面1a的外周部移动到半导体晶片1的主面1a的中心部为止之后，停止从冲洗液用的喷嘴36a向半导体晶片1的主面1a供给冲洗液35。其后，将冲洗液35从位于半导体晶片1的主面1a的中央部上方的喷嘴34a，供给到旋转的半导体晶片1的主面1a的中心部。
在从喷嘴34a向半导体晶片1的主面1a供给冲洗液35时，如果冲洗液用的喷嘴36a位于旋转的半导体晶片1的主面1a之中心部的上方，则冲洗液用的喷嘴36a可能造成妨碍。因此，更优选在停止从冲洗液用的喷嘴36a供给冲洗液35之后，使冲洗液用的喷嘴36a从旋转的半导体晶片1的主面1a的中心部之上方位置向外周部侧快速移动后，开始从喷嘴34a向半导体晶片1的主面1a供给冲洗液35。
冲洗处理之后，停止从喷嘴34a喷出冲洗液35，以结束向半导体晶片1的主面1a供给冲洗液35。并且，通过提高旋转台32的旋转速度，可使半导体晶片1的旋转速度提高，从而使半导体晶片1高速旋转，并且利用因高速旋转而产生的离心力，甩掉残留在半导体晶片1的主面1a上的液体或水分(冲洗液)，以使半导体晶片1干燥。使半导体晶片1以特定的时间高速旋转以使其干燥之后，使半导体晶片1的旋转停止(使旋转台32的旋转停止)。
其后，使半导体晶片1进入下一工序(利用对绝缘膜11进行回蚀而形成侧壁隔离层15的工序)，或者在该工序之前，将其暂时收纳在收纳盒等中。
如上所述，在半导体晶片1旋转的状态下，将蚀刻液37从位于半导体晶片1的主面1a的中央部上方的喷嘴34a，供给到半导体晶片1的主面1a的中心部，从而使蚀刻液37遍布到半导体晶片1的主面1a的整个面上，并且可利用该蚀刻液37开始对半导体晶片1的主面1a上所形成的绝缘膜11进行蚀刻。因半导体晶片1在旋转，所以供给到半导体晶片1的主面1a的中心部的蚀刻液37迅速遍布到半导体晶片1的主面1a的整个面上，因此可利用蚀刻液37在半导体晶片1的主面1a的各位置处，大致同时对绝缘膜11开始进行蚀刻。
如果半导体晶片1的旋转速度过快，则可利用因高速旋转而产生的离心力，从半导体晶片1的主面1a上甩掉蚀刻液37，从而将其完全去除，也可控制半导体晶片1的旋转速度，不使蚀刻液37从半导体晶片1的主面1a上完全去除，而可使特定量的蚀刻液37残留在半导体晶片1的主面1a的整个面上。例如，将半导体晶片1的旋转速度设为200rpm左右。由此，在停止从喷嘴34a向半导体晶片1的主面1a供给蚀刻液37之后，也可利用残留在半导体晶片1的主面1a上的蚀刻液37，对半导体晶片1的主面1a上所形成的绝缘膜11进行蚀刻。
在停止从喷嘴34a向半导体晶片1的主面1a供给蚀刻液37之后，如上所述，在半导体晶片1旋转的状态下，一面使冲洗液35从冲洗液用的喷嘴36a喷出，一面使冲洗液用的喷嘴36a在水平方向上，从旋转的半导体晶片1的主面1a之外周部的上方位置向半导体晶片1的主面1a之中心部的上方位置而移动。因半导体晶片1在旋转，所以从冲洗液用的喷嘴36a供给到半导体晶片1的主面1a上的冲洗液35，在半导体晶片1的主面1a上向外周部侧移动。因此，在半导体晶片1的主面1a上，成为从由冲洗液用的喷嘴36a供给有冲洗液35的位置到外侧(外周侧)遍布(存在)有冲洗液35的状态，通过进行冲洗处理(洗涤处理)，一并去除蚀刻液37及冲洗液35，以使绝缘膜11的蚀刻(湿式蚀刻)处理停止。
在半导体晶片1的主面1a的各位置处，利用由喷嘴34a所供给的蚀刻液37大致同时对绝缘膜11开始蚀刻处理，使喷出冲洗液35的冲洗液用的喷嘴36a在水平方向上，从旋转的半导体晶片1的主面1a的外周部之上方位置向半导体晶片1的主面1a的中心部之上方位置而移动，所以利用冲洗液35进行冲洗处理的开始时间，因半导体晶片1的主面1a的各位置而不同。在半导体晶片1的主面1a的各位置处，从接触到由喷嘴34a所供给的蚀刻液37(与液体接触)开始，直至接触到由冲洗液用的喷嘴36a所供给的冲洗液35(与液体接触)为止，对绝缘膜11进行蚀刻。因此，冲洗液用的喷嘴36a在半导体晶片1的主面1a上从外周部侧向中心部侧移动一次即可，从而可简化步骤S1a的处理操作，而且可缩短步骤S1a所需要的时间。
步骤S1a中，半导体晶片1的主面上各位置的蚀刻时间，对应于从喷嘴34a开始供给蚀刻液37起，直至冲洗液用的喷嘴36a通过各位置上为止的时间。因此，本实施形态中，根据半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布，来控制冲洗液用的喷嘴36a的移动速度，以使半导体晶片1的主面1a上各位置的蚀刻时间，与用以使绝缘膜11的膜厚分布均匀化而在主面1a的各位置处对绝缘膜11应进行的蚀刻量对应，以此可使半导体晶片1的主面1a上绝缘膜11的膜厚分布均匀化，而与位置无关。
本实施形态中，与半导体晶片1的主面1a的外周部侧相比，在半导体晶片1的主面1a的中心部侧，冲洗液35开始供给前的时间变长，从而利用蚀刻液37进行蚀刻的持续时间(即蚀刻时间)变长。因此，与半导体晶片1的主面1a的外周部侧相比，在半导体晶片1的主面1a的中心部侧，利用蚀刻液37对绝缘膜11进行蚀刻的蚀刻量增大。从而，本实施形态的步骤S1a可适用于如下情况：与半导体晶片1的主面1a的外周部侧相比，在半导体晶片1的主面1a的中心部侧，绝缘膜11的堆积膜厚较厚，并且通过步骤S1a的处理，可使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布均匀化。另外，在此情况下，半导体晶片1的主面1a的外周部附近与上述实施形态1的绝缘膜11的堆积膜厚较薄的区域1B对应，而半导体晶片1的主面1a的中心部附近与上述实施形态1的绝缘膜11的堆积膜厚较厚的区域1A对应。
当半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布单一，且绝缘膜11的堆积膜厚的变化量与离半导体晶片1的主面1a之外周部的距离成比例时，可使冲洗液用的喷嘴36a从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置等速移动。由此，使半导体晶片1的主面1a的各位置处绝缘膜11的蚀刻时间，与离半导体晶片1的主面1a的外周部的距离成比例，因此可使半导体晶片1的主面1a的各位置处绝缘膜11的蚀刻量，与离半导体晶片1的主面1a的外周部的距离成比例。
然而，当半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布并非单一，且绝缘膜11的堆积膜厚的变化量与离半导体晶片1的主面1a之外周部的距离不成比例时，无法使冲洗液用的喷嘴36a从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置等速移动，从而也无法使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化。
因此，使冲洗液用的喷嘴36a从旋转的半导体晶片1的主面1a之外周部的上方位置，向半导体晶片1的主面1a之中心部的上方位置移动，而本实施形态中，冲洗液用的喷嘴36a的移动速度并非等速，而是根据半导体晶片1的主面1a的面内绝缘膜11的膜厚分布，来控制冲洗液用的喷嘴36a的移动速度(使移动速度变化)。
接着，对冲洗液用的喷嘴36a的移动速度的控制进行更详细说明。
图28是表示在半导体晶片1的主面1a上堆积绝缘膜11的阶段(在步骤S1a的处埋之前)的绝缘膜11的膜厚(堆积膜厚)分布图。图29是步骤S1a中冲洗液用的喷嘴36a的移动位置示意图。图30是半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率、与步骤S1a中冲洗液用的喷嘴36a的移动速度的示意图。图31是步骤S1a中绝缘膜11的蚀刻量示意图。图32是步骤S1a进行后的绝缘膜11的膜厚分布示意图。此外，图28～图32分别与上述实施形态1的图18～图22的图形对应，图28～图32的图形中，纵轴及横轴均以任意单位(arbitrary unit)而表示。
本实施形态中，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率(与下述Cr(n)对应)，来控制(调整)冲洗液用的喷嘴36a的移动速度(与下述Vr(n)对应)。即，进行如下控制：在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率(与下述Cr(n)对应)较大的区域中，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢，而在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率(与下述Cr(n)对应)较小的区域中，使冲洗液用的喷嘴36a的移动速度Vr(n)较快。
具体而言，与上述实施形态1同样地，规定从半导体晶片1的主面1a的外周部之位置P(1)直至中心部的位置P(6)为止，在半导体晶片1的主面1a的半径方向上所依次排列的例如6处位置P(1)～P(6)。
半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布如图28所示，将各位置P(1)～P(6)处的绝缘膜11的堆积膜厚设为t(1)～t(6)。其中，上述实施形态1中，t(n+1)≤t(n)，而本实施形态中，t(n+1)≥t(n)。将蚀刻液37对绝缘膜11所进行的蚀刻速率设为Er。
在步骤S1a中，控制使冲洗液用的喷嘴36a的移动位置随着时间的经过而位于图29所示的位置处。此外，图29的图形中，纵轴与时间(时刻)对应，朝向纵轴下方的方向是时间经过的方向。
具体而言，将冲洗液用的喷嘴36a通过区间RG(n)所需要的时间，即通过从位置P(n)上直至位置P(n+1)上所需要的时间设为Tr(n+1)，则将冲洗液用的喷嘴36a的移动速度控制为满足Tr(n+1)＝(t(n+1)-t(n))/Er，其中n＝1～5(式11)。
另外，将从喷嘴34a向半导体晶片1的主面1a的中心部位置P(6)供给蚀刻液37起，直至从冲洗液用的喷嘴36a开始向半导体晶片1的主面1a的外周部位置P(1)供给冲洗液35为止的时间设为Tr(1)，则以满足Tr(1)＝tr0/Er(式12)的方式，控制从喷嘴34a开始供给蚀刻液37的时序以及从冲洗液用的喷嘴36a开始供给冲洗液35的时序。此外，式12中的tr0与外周部的位置P(1)处绝缘膜11的蚀刻量(蚀刻厚度)对应。
从喷嘴34a向半导体晶片1的中心部位置P(6)供给蚀刻液37起，直至冲洗液用的喷嘴36a移动到半导体晶片1的主面1a的中心部位置P(6)上，以向位置P(6)供给冲洗液35为止的时间，即Tr(1)+Tr(2)+Tr(3)+Tr(4)+Tr(5)+Tr(6)，取决于绝缘膜11的膜厚分布及蚀刻液37的种类或浓度，例如，欲在50％HF∶H2O＝1∶100条件下获得热氧化膜换算为1.5nm左右的蚀刻量，需要30秒左右，例如，欲在50％HF∶H2O＝1∶20条件下获得热氧化膜换算为5nm左右的蚀刻量，则需要20秒左右。
将从位置P(n)到位置P(n+1)为止的距离设为L(n)，则在区间RG(n)内移动期间，即从位置P(n)移动到位置P(n+1)期间，冲洗液用的喷嘴36a的移动速度Vr(n)以Vr(n)＝L(n)/Tr(n+1)(式13)而表示，将式11代入到上述式13，则Vr(n)＝Er×L(n)/(t(n+1)-t(n))(式14)。
此处，将从位置P(n)到位置P(n+1)之间的绝缘膜11的堆积膜厚变化率(即区间RG(n)两端之间的绝缘膜11的堆积膜厚之差)设为Cr(n)，则表示为Cr(n)＝(t(n+1)-t(n))/L(n)(式15)，式14表示为Vr(n)＝Er/Cr(n)(式16)。
此外，由式15也可知，在半导体晶片1的主面1a上，当绝缘膜11的堆积膜厚t(n)从外周侧的位置P(n)向中心部侧的位置P(n+1)变厚的情况下，绝缘膜11的堆积膜厚变化率Cr(n)为正，本实施形态若适用于t(n+1)≥t(n)的情况则优选，此时，Cr(n)≥0。因此，上述实施形态1的变化率C(n)正负颠倒后，与本实施形态的变化率Cr(n)对应(C(n)＝-Cr(n))。
因此，本实施形态中，由式15也可知，半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)，与从半导体晶片1的主面1a的外周部朝向中心的方向上，每单位长度的绝缘膜11的堆积膜厚的增加率(增加量)对应。
本实施形态中，以使位置P(1)～P(6)的各区间内冲洗液用的喷嘴36a的移动速度满足式16的方式而控制移动速度Vr(n)。图30的图形中，用虚线表示半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)，用实线表示步骤S1a中冲洗液用的喷嘴36a的移动速度Vr(n)。从式16及图30也可知，在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)较大的区域中，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢(小)，而在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)较小的区域中，使冲洗液用的喷嘴36a的移动速度Vr(n)较快(大)。以此方式，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)，来控制(调整)冲洗液用的喷嘴36a的移动速度Vr(n)。另外，在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)接近零的区域(绝缘膜11的堆积膜厚大致均匀的区域)，式16中的Vr(n)有时会超过蚀刻装置31a的可能范围，但在该区域中，在蚀刻装置31a的可能范围内，也可使冲洗液用的喷嘴36a的移动速度Vr(n)较快。另外，当存在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)为负(Cr(n)＜0)的区域时，也可在该区域中，在蚀刻装置31a的可能范围内，使冲洗液用的喷嘴36a的移动速度Vr(n)较快。
所谓位置P(1)～P(6)开始接触蚀刻液37，是指将蚀刻液37从喷嘴34a开始供给到半导体晶片1的主面1a上之时刻，由此，蚀刻液37开始对位置P(1)～P(6)处的绝缘膜11进行蚀刻。在蚀刻开始之后，所谓位置P(n)开始接触冲洗液35，是指喷出冲洗液35的冲洗液用的喷嘴36a到达位置P(n)上之时刻，由此，冲洗液35开始对位置P(n)进行冲洗处理，从而使蚀刻液37停止蚀刻。当冲洗液用的喷嘴36a通过位置P(n)上之后，由冲洗液用的喷嘴36a所供给的冲洗液35通过位置P(n)上，因而继续对位置P(n)处进行冲洗处理。因此，位置P(n)接触到蚀刻液37的时间，即位置P(n)处的绝缘膜11的蚀刻时间ETr(n)，由图33所示的式17而表示。另外，图29的图形中，斜线所表示的区域与半导体晶片1的主面1a的各位置处的蚀刻时间对应。
将上述式11及式12代入到图33的式17中，则位置P(n)处的绝缘膜11的蚀刻时间ET(n)由下式表示：ET(n)＝(t(n)-t(1)+tr0)/Er。位置P(n)处的绝缘膜11的蚀刻量(蚀刻厚度)EWr(n)与蚀刻时间ET(n)及蚀刻速率Er成比例，为两者的积(即ETr(n)×Er)，因此满足EWr(n)＝t(n)-t(1)+tr0。
此外，使步骤S1a中半导体晶片1的主面1a上各位置处的绝缘膜11的蚀刻量(EWr(n))图形化，如图31所示。
因此，步骤S1a之后，位置P(n)处的绝缘膜11的膜厚ta(n)满足ta(n)＝t(n)-EWr(n)＝t(6)-tr0，步骤S 1a处理后，半导体晶片1的主面1a上绝缘膜11的膜厚(残存膜厚)固定为(t(6)-t0)，与位置无关。即，如果步骤S1a后，各位置P(1)～P(6)处的绝缘膜11的膜厚ta(1)～ta(6)满足ta(1)＝ta(2)＝ta(3)＝ta(4)＝ta(5)＝ta(6)＝t(6)-t0，则膜厚均匀。
此外，使步骤S1a后，半导体晶片1的主面1a上绝缘膜11的膜厚分布图形化，如图32所示。
从上述式16可知，当半导体晶片1的主面1a上绝缘膜11的堆积膜厚变化率Cr(n)固定时，冲洗液用的喷嘴36a的移动速度Vr(n)也可固定，而在实际的半导体晶片1的主面1a上，绝缘膜11的堆积膜厚变化率Cr(n)并非固定，例如图28及图30的图形所示，半导体晶片1的主面1a的中心部附近(例如区间RG(5))之周部附近(例如区间RG(1))，绝缘膜11的堆积膜厚变化率C(n)增大(Cr(1)＞Cr(5))。因此，在半导体晶片1的主面1a的外周部附近(例如区间RG(1))，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢，而在半导体晶片1的主面1a的中心部附近(例如区间RG(5))，使冲洗液用的喷嘴36a的移动速度Vr(n)较快(Vr(1)＜Vr(5))。因此，在半导体晶片1的外周部侧与中心部侧，冲洗液用的喷嘴36a的移动速度不同。
如上所述，本实施形态中，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)，来控制冲洗液用的喷嘴36a的移动速度，在绝缘膜11的堆积膜厚变化率Cr(n)较大的区域，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢，而在绝缘膜11的堆积膜厚变化率Cr(n)较小的区域，使冲洗液用的喷嘴36a的移动速度Vr(n)较快。由此，如图32所示，可使步骤S1a后，半导体晶片1的主面1a上绝缘膜11的膜厚(ta(n))均匀化。
另外，本实施形态中，并非根据绝缘膜11的堆积膜厚t(n)，而是根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)，来控制冲洗液用的喷嘴36a的移动速度Vr(n)。因此，并非进行如下控制，即：在绝缘膜11的堆积膜厚t(n)较薄的区域，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢，而在绝缘膜11的堆积膜厚t(n)较厚的区域，使冲洗液用的喷嘴36a的移动速度Vr(n)较快。本实施形态中所进行的控制与绝缘膜11的堆积膜厚t(n)的厚薄无关，而是当导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)较小时，使冲洗液用的喷嘴36a的移动速度Vr(n)较快；当绝缘膜11的堆积膜厚的变化率Cr(n)较大时，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢。
本实施形态可适用于如下情况：如图28的图形所示，半导体晶片1的主面1a上绝缘膜11的堆积膜厚(t(n))的分布，在半导体晶片1的主面1a的外周部(位置P(1))最薄，随着接近半导体晶片1的主面1a的中心部(位置P(6))，绝缘膜11的堆积膜厚(t(n))变厚(t(n+1)≥t(n)时)。当利用单晶片成膜装置(单晶片CVD装置等)而使绝缘膜11堆积在半导体晶片1上时，上述绝缘膜11的堆积膜厚分布容易产生。因此，当利用单晶片成膜装置(单晶片CVD装置等)使绝缘膜11堆积在半导体晶片1上时应用本实施形态，则效果会更佳。
如上所述，本实施形态中，在蚀刻液37对绝缘膜11开始进行蚀刻之后，使冲洗液用的喷嘴36a从旋转的半导体晶片1的主面1a之外周部的上方位置，向半导体晶片1的主面1a之中心部的上方位置移动，并利用由冲洗液用的喷嘴36a供给的冲洗液35而使对绝缘膜11的蚀刻停止。由此，使蚀刻液37所进行的蚀刻时间，在半导体晶片1的主面1a的外周部较短，而越接近半导体晶片1的主面1a的中心部侧越长，因此，可使绝缘膜11的蚀刻量(蚀刻厚度)在半导体晶片1的主面1a的外周部较少(薄)，而越接近半导体晶片1的主面1a的中心部侧则越多(厚)。从而，可使具有下述堆积膜厚分布的绝缘膜11的膜厚均匀化，即：在半导体晶片1的主面1a的外周部最薄，随着接近半导体晶片1的主面1a的中心部而变厚。
然而，在半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布并非单一，当绝缘膜11的堆积膜厚变化量与离半导体晶片1的主面1a的外周部的距离不成比例时，无法使冲洗液用的喷嘴36a从旋转的半导体晶片1的主面1a之外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置等速移动，因而无法使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化，导致半导体晶片1的主面1a上绝缘膜11的膜厚分布残存不均匀性。
因此，本实施形态中，冲洗液用的喷嘴36a的移动速度并非等速，而是根据半导体晶片1的主面1a的面内绝缘膜11的膜厚分布，来控制冲洗液用的喷嘴36a的移动速度(使移动速度变化)。具体而言，如上所述，并非根据绝缘膜11的堆积膜厚t(n)，而是根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)，来控制冲洗液用的喷嘴36a的移动速度Vr(n)。即，控制当导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)较小时，使冲洗液用的喷嘴36a的移动速度Vr(n)较快；当绝缘膜11的堆积膜厚变化率Cr(n)较大时，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢。由此，即使半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布并非单一，且绝缘膜11的堆积膜厚变化量与离半导体晶片1的主面1a的外周部的距离不成比例时，也可使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化，并可充分去除半导体晶片1的主面1a上绝缘膜11的膜厚分布的不均匀性。
本实施形态中，即使半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布不均匀，也可通过步骤S1a的处理，而使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化，因此可获得与上述实施形态1大致相同的效果。例如，在对用以形成侧壁隔离层15的绝缘膜27进行的回蚀工序中，可防止产生除侧壁隔离层15以外的绝缘膜27的蚀刻残存物，而且，可抑制产生过蚀刻，从而防止损伤所露出的半导体晶片1的基板区域(此处为应形成p型井3中的n+型半导体区域16的区域)。另外，由于在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，可使侧壁隔离层15的厚度均匀(相同)，因此可使接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)的连接电阻均匀(相同)，另外，可防止产生接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)的连接不良。由此，可提高半导体装置的可靠性及性能。而且，可使半导体装置的制造良率提高。
另外，图13～图15中所说明的问题对绝缘膜11的膜厚分布的不均匀性敏感，即使半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布的变动量不大，但只要堆积膜厚残存有不均匀性，则也易产生图13～图15中所说明的问题。因此，为了改善图13～图15中所说明的问题而对绝缘膜11的膜厚分布进行均匀化处理时，并非使冲洗液用的喷嘴36a单调移动，而是如本实施形态，优选根据半导体晶片1的主面1a上绝缘膜11的膜厚分布，来控制冲洗液用的喷嘴36a的移动速度。由此，即使绝缘膜11的堆积膜厚在半导体晶片1的主面1a上具有复杂的分布，也可提高步骤S1a的处理后绝缘膜11的膜厚分布的均匀性，从而可确实防止产生图13～图15中所说明的问题。
(实施形态3)
参照图示，说明本实施形态的半导体装置的制造工序。
本实施形态的半导体装置制造工序代替上述实施形态1的步骤S1的处理，进行如下所述的步骤S1b的处理，除此以外，与上述实施形态1大致相同，因而此处，对于步骤S1b以外的处理，省略其说明。
本实施形态中也如上所述，在半导体晶片1的主面1a上堆积绝缘膜11之后，对半导体晶片1的主面上所堆积的绝缘膜11的膜厚分布进行修正(均匀化)处理(以下称为步骤S1b)。
图34是本实施形态中步骤S1b的处理(对半导体晶片1的主面上所堆积的绝缘膜11的膜厚分布进行修正的处理)的说明图(剖面图)，与上述实施形态1、2的图16、图27对应。图35是表示在半导体晶片1的主面1a上堆积绝缘膜11的阶段(步骤S1b的处理前)，绝缘膜11的膜厚(堆积膜厚)分布图。图36是表示步骤S1b中，蚀刻液用的喷嘴36与冲洗液用的喷嘴36a的移动位置图。图37是表示步骤S1b中，蚀刻液用的喷嘴36的移动速度与冲洗液用的喷嘴36a的移动速度图。图38是表示步骤S1b中，绝缘膜11的蚀刻量图。图39是表示步骤S1b之后，绝缘膜11的膜厚分布图。此外，图35～图39分别与上述实施形态1中图18～图22的图形大致对应，因此图35～图39的图形中，纵轴及横轴均以任意单位(arbitrary unit)而表示。其中，图37中，用实线表示步骤S1b中蚀刻液用的喷嘴36的移动速度，由点划线来表示步骤S1b中冲洗液用的喷嘴36a的移动速度。
本实施形态中，如图34所示，使用单晶片湿式蚀刻装置31b对绝缘膜11的一部分(上层部分)进行湿式蚀刻，由此对步骤S1a中绝缘膜11的膜厚分布进行修正(均匀化)处理。
如图34所示，本实施形态中所使用的湿式蚀刻装置31b具有旋转台32及晶片夹盘33，而关于旋转台32及晶片夹盘33的构成以及功能，与上述实施形态1的湿式蚀刻装置31相同，所以此处省略其说明。
本实施形态所使用的湿式蚀刻装置31b中，与上述实施形态1相同，也形成如下结构：在旋转台32的上方，此处在利用晶片夹盘33而固定于旋转台32的半导体晶片1的主面1a的中央部上方，配置有冲洗液用的喷嘴34，且可从冲洗液用的喷嘴34向半导体晶片1的主面1a喷出冲洗液35，从而将冲洗液35供给到半导体晶片1的主面1a上。另外，本实施形态所使用的湿式蚀刻装置31b中，与上述实施形态1相同，也形成如下结构：在旋转台32的上方，配置有蚀刻液用的喷嘴36，且可从蚀刻液用的喷嘴36向半导体晶片1的主面1a喷出蚀刻液37，从而将蚀刻液37供给到半导体晶片1的主面1a上。
另外，本实施形态所使用的湿式蚀刻装置31b中，进一步形成如下结构：在旋转台32的上方，配置有与上述实施形态2相同的冲洗液用的喷嘴36a，且可从冲洗液用的喷嘴36a向半导体晶片1的主面1a喷出冲洗液35，从而将冲洗液35供给到半导体晶片1的主面1a上。冲洗液用的喷嘴34、冲洗液35、蚀刻液用的喷嘴36以及蚀刻液37的结构，与上述实施形态1大致相同，冲洗液用的喷嘴36a的结构与上述实施形态2大致相同。因此，蚀刻液用的喷嘴36以及冲洗液用的喷嘴36a形成如下结构：分别在旋转台32的上方，在水平方向(与旋转台32以及保持在该旋转台32上的半导体晶片1的主面1a平行的方向)上，可从半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置独立移动。并且蚀刻液用的喷嘴36及冲洗液用的喷嘴36a形成其移动速度可控制为各自预期速度的结构。而且，蚀刻液用的喷嘴36与冲洗液用的喷嘴36a形成均可在半导体晶片1的主面1a上，从外周部向中心部移动的结构，但如图34所示，优选从相互不同的方向的外周部向中心部移动。
接着，说明步骤S1b的具体顺序。
首先，如图34所示，利用晶片夹盘33，将绝缘膜11堆积在主面1a上而形成的半导体晶片1保持在蚀刻装置31b的旋转台32上。其后，使旋转台32旋转，以使保持在旋转台32上的半导体晶片1旋转。此时，使旋转台32的旋转中心与半导体晶片1的主面1a的中心位置大致一致，从而使半导体晶片1以主面1a的中心位置为旋转中心而旋转。半导体晶片1的旋转速度可设为例如200rpm(200转/分钟)左右。
在半导体晶片1旋转的状态下，从蚀刻液用的喷嘴36开始喷出蚀刻液37，且使喷出蚀刻液37的蚀刻液用的喷嘴36在水平方向(与旋转台32及保持在该旋转台32上的半导体晶片1的主面1a平行的方向)上，从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置移动。由此，将蚀刻液37从蚀刻液用的喷嘴36供给到半导体晶片1的主面1a上，并且利用供给到半导体晶片1的主面1a上的蚀刻液37，对半导体晶片1的主面1a上所形成的绝缘膜11进行蚀刻。此时，因蚀刻液用的喷嘴36一面将蚀刻液37供给到半导体晶片1的主面1a上，一面移动，所以半导体晶片1的主面1a上供给有蚀刻液37的位置，是从半导体晶片1的主面1a的外周部向半导体晶片1的主面1a的中心部移动的位置。
蚀刻液用的喷嘴36一面将蚀刻液37供给到半导体晶片1的主面1a上一面开始移动，经过特定时间之后，在半导体晶片1旋转的状态下，从冲洗液用的喷嘴36a开始喷出冲洗液35，使喷出冲洗液35的冲洗液用的喷嘴36a在水平方向上，从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置而移动。由此，将冲洗液35从冲洗液用的喷嘴36a供给到半导体晶片1的主面1a上，并且利用供给到半导体晶片1的主面1a上的冲洗液35，对半导体晶片1的主面1a进行冲洗处理(洗涤处理)，将蚀刻液37及冲洗液35一并从半导体晶片1的主面1a上去除，从而使半导体晶片1的主面1a上绝缘膜11的蚀刻处理停止。此外，冲洗液用的喷嘴36a一面将冲洗液35供给到半导体晶片1的主面1a上，一面移动，因此半导体晶片1的主面1a上供给有冲洗液35的位置，是从半导体晶片1的主面1a的外周部向半导体晶片1的主面1a的中心部移动的位置。
蚀刻液用的喷嘴36到达旋转的半导体晶片1的主面1a之中心部的上方位置，并且当从蚀刻液用的喷嘴36向半导体晶片1的主面1a供给有蚀刻液37的位置，从半导体晶片1的主面1a的外周部移动到半导体晶片1的主面1a的中心部为止之后，停止从蚀刻液用的喷嘴36向半导体晶片1的主面1a供给蚀刻液37。其后，冲洗液用的喷嘴36a到达旋转的半导体晶片1的主面1a之中心部的上方位置，并且当从冲洗液用的喷嘴36a向半导体晶片1的主面1a供给有冲洗液35的位置，从半导体晶片1的主面1a的外周部移动到半导体晶片1的主面1a的中心部之后，停止从冲洗液用的喷嘴36a向半导体晶片1的主面1a供给冲洗液35。接着，将冲洗液35从位于半导体晶片1的主面1a之中央部上方的冲洗液用的喷嘴34，供给到旋转的半导体晶片1的主面1a的中心部。
从冲洗液用的喷嘴34向半导体晶片1的主面1a供给冲洗液35时，如果蚀刻液用的喷嘴36及冲洗液用的喷嘴36a位于旋转的半导体晶片1的主面1a之中心部的上方，则冲洗液用的喷嘴36a可能造成妨碍。因此，更优选在停止从蚀刻液用的喷嘴36供给蚀刻液37之后，使蚀刻液用的喷嘴36从旋转的半导体晶片1的主面1a的中心部之上方位置向外周部侧快速移动。另外，停止从冲洗液用的喷嘴36a供给冲洗液35之后，使冲洗液用的喷嘴36a从旋转的半导体晶片1的主面1a的中心部的上方位置向外周部侧快速移动。其后，从冲洗液用的喷嘴34向半导体晶片1的主面1a供给冲洗液35即可。
冲洗处理之后，停止从冲洗液用的喷嘴34喷出冲洗液35，以结束向半导体晶片1的主面1a供给冲洗液35。并且，通过提高旋转台32的旋转速度，可使半导体晶片1的旋转速度提高，从而使半导体晶片1高速旋转，并且利用因高速旋转而产生的离心力，甩掉残留在半导体晶片1的主面1a上的液体或水分(冲洗液35)，以使半导体晶片1干燥。使半导体晶片1以特定的时间高速旋转以使其干燥之后，使半导体晶片1的旋转停止(使旋转台32的旋转停止)。
其后，使半导体晶片1进入下一工序(利用对绝缘膜11进行回蚀而形成侧壁隔离层15的工序)，或者在该工序之前，将其暂时收纳在收纳盒等中。
如上所述，在半导体晶片1旋转的状态下，一面从蚀刻液用的喷嘴36喷出蚀刻液37，一面使蚀刻液用的喷嘴36在水平方向上，从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置而移动。因半导体晶片1在旋转，所以从蚀刻液用的喷嘴36供给到半导体晶片1的主面1a上的蚀刻液37，在半导体晶片1的主面1a上向外周部侧移动。因此，在半导体晶片1的主面1a上，成为从由蚀刻液用的喷嘴36供给有蚀刻液37的位置到外侧(外周侧)遍布(存在)有蚀刻液37的状态，利用该蚀刻液37，对半导体晶片1的主面1a上所形成的绝缘膜11进行蚀刻(湿式蚀刻)。
由蚀刻液用的喷嘴36所供给的蚀刻液37开始对绝缘膜11进行蚀刻之后，如上所述，在半导体晶片1旋转的状态下，一面从冲洗液用的喷嘴36a喷出冲洗液35，一面使冲洗液用的喷嘴36a在水平方向上，从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置而移动。因半导体晶片1在旋转，所以从冲洗液用的喷嘴36a供给到半导体晶片1的主面1a上的冲洗液35，在半导体晶片1的主面1a上向外周部侧移动。因此，在半导体晶片1的主面1a上，成为从由冲洗液用的喷嘴36a供给有冲洗液35的位置到外侧(外周侧)遍布(存在)有冲洗液35的状态，通过进行冲洗处理(洗涤处理)而一并去除蚀刻液37及冲洗液35，使绝缘膜11的蚀刻处理(湿式蚀刻)停止。
本实施形态中，与上述实施形态1相同，使喷出蚀刻液37的蚀刻液用的喷嘴36在水平方向上，从旋转的半导体晶片1的主面1a的外周部之上方位置，向半导体晶片1的主面1a的中心部的上方位置而移动，因此利用蚀刻液37进行蚀刻处理的开始时间，因半导体晶片1的主面1a的各位置而不同。即，半导体晶片1的主面1a的各位置处，利用由蚀刻液用的喷嘴36所供给的蚀刻液37，以具有时间差的方式对绝缘膜11开始进行蚀刻，在半导体晶片1的主面1a的各位置处的绝缘膜11的蚀刻开始时间，是指喷出蚀刻液37的蚀刻液用的喷嘴36通过此位置上，由蚀刻液用的喷嘴36所供给的蚀刻液37接触此位置的瞬间。进一步，本实施形态中，与上述实施形态2相同，使喷出冲洗液35的冲洗液用的喷嘴36a在水平方向上，从旋转的半导体晶片1的主面1a的外周部的上方位置，向半导体晶片1的主面1a的中心部的上方位置而移动，因此利用冲洗液35进行冲洗处理的开始时间，因半导体晶片1的主面1a的各位置而不同。即，半导体晶片1的主面1a的各位置处，利用由冲洗液用的喷嘴36a所供给的冲洗液35，以具有时间差的方式停止对绝缘膜11的蚀刻，半导体晶片1的主面1a的各位置处绝缘膜11的蚀刻停止时间，是指喷出冲洗液35的冲洗液用的喷嘴36a通过此位置上，由冲洗液用的喷嘴36a所供给的冲洗液35与此位置接触的瞬间。
因此，在半导体晶片1的主面1a的各位置处，从接触到由蚀刻液用的喷嘴36所供给的蚀刻液37(与液体接触)起，直至接触到由冲洗液用的喷嘴36a所供给的冲洗液35(与液体接触)为止，对绝缘膜11进行蚀刻。从而，蚀刻液用的喷嘴36与冲洗液用的喷嘴36a在半导体晶片1的主面1a上，从外周部侧向中心部侧移动一次即可，故可简化步骤S1b的处理操作，而且可缩短步骤S1b所需要的时间。
步骤S1b中，半导体晶片1的主面上各位置的蚀刻时间，对应于从蚀刻液用的喷嘴36通过各位置上起，直至冲洗液用的喷嘴36a通过各位置上为止的时间。因此，本实施形态中，根据半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布，来控制蚀刻液用的喷嘴36的移动速度与冲洗液用的喷嘴36a的移动速度，以使半导体晶片1的主面1a上各位置的蚀刻时间，与用以使绝缘膜11的膜厚分布均匀化而在主面1a的各位置处对绝缘膜11应进行的蚀刻量对应，以此可使半导体晶片1的主面1a上绝缘膜11的膜厚分布均匀化，而与位置无关。
本实施形态中，如图36及图37所示，蚀刻液用的喷嘴36与冲洗液用的喷嘴36a的移动速度并非等速，而是根据半导体晶片1的主面1a的面内绝缘膜11的膜厚分布来控制(使移动速度变化)。因此，可使绝缘膜11的蚀刻时间在半导体晶片1的主面1a的各位置处不同。
与本实施形态不同，如果蚀刻液用的喷嘴36的移动速度为等速，且冲洗液用的喷嘴36a的移动速度也为等速，则半导体晶片1的主面1a的各位置处，从蚀刻液用的喷嘴36通过此位置上起，直至冲洗液用的喷嘴36a通过此位置上为止的时间(该时间相当于蚀刻时间)相同，因此绝缘膜11的蚀刻时间在半导体晶片1的主面1a的各位置处相同。
与此对应，本实施形态中，根据半导体晶片1的主面1a的面内绝缘膜11的膜厚分布(堆积膜厚分布)，来控制蚀刻液用的喷嘴36的移动速度与冲洗液用的喷嘴36a的移动速度此两者(使移动速度变化)。因此，半导体晶片1的主面1a的各位置处，可使从蚀刻液用的喷嘴36通过此位置上起，直至冲洗液用的喷嘴36a通过此位置上为止的时间(该时间相当于蚀刻时间)不同。即，可使绝缘膜11的蚀刻时间在半导体晶片1的主面1a的各位置处不同。
例如，如上述实施形态1，进行如下控制：在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)较大的区域中，如图37所示，使蚀刻液用的喷嘴36的移动速度V(n)较慢，而在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)较小的区域中，使蚀刻液用的喷嘴36的移动速度V(n)较快。并且，如上述实施形态2，进行如下控制：在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)较大的区域中，如图37所示，使冲洗液用的喷嘴36a的移动速度Vr(n)较慢，而在半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率Cr(n)较小的区域中，使冲洗液用的喷嘴36a的移动速度Vr(n)较快。另外，在绝缘膜11的堆积膜厚变化率C(n)为负的区域(即变化率Cr(n)为正的区域)中，在蚀刻装置31b的可能范围内，可使蚀刻液用的喷嘴36的移动速度V(n)较快，另外，在绝缘膜11的堆积膜厚的变化率Cr(n)为负的区域(即变化率C(n)为正的区域)中，在蚀刻装置31b的可能范围内，可使冲洗液用的喷嘴36a的移动速度Vr(n)较快。
如上所述，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)、Cr(n)，来控制蚀刻液用的喷嘴36的移动速度V(n)与冲洗液用的喷嘴36a的移动速度Vr(n)，由此如图35的图形所示，即使在半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布较复杂时，也可如图38所示，根据绝缘膜11的堆积膜厚的分布，而使绝缘膜11的蚀刻量在半导体晶片1的主面1a的各位置处不同。因此，如图39所示，可使步骤S1b后，半导体晶片1的主面1a上绝缘膜11的膜厚(ta(n))均匀化。
本实施形态，根据半导体晶片1的主面1a的面内绝缘膜11的膜厚分布来控制蚀刻液用的喷嘴36与冲洗液用的喷嘴36a的移动速度(使移动速度变化)，由此例如如图38所示，可使绝缘膜11的蚀刻时间(蚀刻量)在半导体晶片1的主面1a的各位置处不同。因此，本实施形态可应用于半导体晶片1的主面1a上绝缘膜11的堆积膜厚的膜厚分布比上述实施形态1、2更复杂的情况。例如可应用于如下情况：半导体晶片1的主面1a上绝缘膜11的堆积膜厚(t(n))的分布如图35所示，在半导体晶片1的主面1a的外周部与中心部较薄，而在外周部与中心部之间变厚等。利用单晶片成膜装置(单晶片CVD装置等)使绝缘膜11堆积在半导体晶片1上时，上述绝缘膜11的堆积膜厚分布容易产生。因此，如果将本实施形态应用于如下情况，即，应用于利用单晶片成膜装置(单晶片CVD装置等)而使绝缘膜11堆积在半导体晶片1上时，效果会更佳。
本实施形态中，即使半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布不均匀，也可通过步骤S1b的处理，而使半导体晶片1的主面1a的面内绝缘膜11的膜厚分布充分均匀化。因此，可取得与上述实施形态1、2大致相同的效果。例如，在对用以形成侧壁隔离层15的绝缘膜27进行的回蚀工序中，可防止除侧壁隔离层15以外的绝缘膜27产生蚀刻残存物，而且，可抑制产生过蚀刻，从而防止损伤所露出的半导体晶片1的基板区域(此处为应形成p型井3中的n+型半导体区域16的区域)。另外，由于在绝缘膜11的堆积膜厚较厚的区域1A与较薄的区域1B，可使侧壁隔离层15的厚度均匀(相同)，因此可使接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)的连接电阻均匀(相同)，另外，可防止产生接触孔23内的插塞24与n+型半导体区域16(的表面上的金属硅化物层17)的连接不良。因此，可提高半导体装置的可靠性及性能。而且，可使半导体装置的制造良率提高。
(实施形态4)
参照图示，说明本实施形态的半导体装置的制造工序。图40～图42是本实施形态的半导体装置制造工序中的主要部分剖面图。本实施形态中，在图1的工序前，与上述实施形态1相同，所以此处省略其说明，对继图1后的工序加以说明。
与上述实施形态1相同，在获得图1的构造之后，以与上述实施形态1同样的方法，在半导体晶片1的主面上(即栅极绝缘膜5上)形成导电膜6，进而如图40所示，在导电膜6上形成绝缘膜7。绝缘膜7是栅极电极加工时硬质掩模用的绝缘膜，例如可由氧化硅膜或氮化硅膜等而形成。
接着，如图41所示，将在绝缘膜7上所形成的光阻剂图案(未图示)用作蚀刻掩模，对绝缘膜7进行蚀刻(干式蚀刻)，以使其图案化。由此，形成由图案化绝缘膜7所构成的绝缘膜图案7a(即绝缘膜7的图案)。
接着，去除光阻剂图案之后，进行与上述实施形态1中步骤S1相同的处理，并对绝缘膜图案7a的尺寸进行修正处理，详细情况以下描述。其后，如图42所示，将绝缘膜图案7a用作蚀刻掩模(硬质掩模)，对导电膜6进行蚀刻(干式蚀刻)，以使其图案化。由此，在p型井3上的栅极绝缘膜5上形成由图案化导电膜6所构成的栅极电极8。
以后的工序与上述实施形态1的图3～图12的工序大致相同，所以此处省略其说明。绝缘膜7可在形成栅极电极8之后的任意工序中去除。
图43及图44与本实施形态不同，是未进行步骤S1的处理的第2比较例中半导体装置制造工序中的主要部分剖面图，在各图中，显示有半导体晶片1的主面的周边部(外周部)1C与中央部(中心部)1D。
图43表示与上述图41的工序阶段对应，使绝缘膜7图案化而形成绝缘膜图案7a的状态。图44与上述图42的工序阶段对应，但与本实施形态不同，表示并未进行步骤S1的处理，将绝缘膜图案7a作为蚀刻掩模而使导电膜6图案化，形成栅极电极8的状态。
在半导体晶片1的主面的周边部1C与中央部1D处，利用相同掩模(光掩模)而形成的光阻剂图案可使绝缘膜7图案化，因此如图43所示，绝缘膜图案7a的尺寸51(与之后所形成的栅极电极8的栅极长度方向对应的方向上的尺寸)，在半导体晶片1的主面的周边部1C与中央部1D大致相同。
图45表示半导体晶片1的各位置处绝缘膜图案7a的尺寸51、与利用具有该尺寸的绝缘膜图案7a所形成的栅极电极8的有效栅极长度8a的图形，且表示并未进行步骤S1的处理，而是将半导体晶片的所有位置处具有相同尺寸51的绝缘膜图案7a作为蚀刻掩模，使导电膜6图案化，形成栅极电极8的情况。
将以相同尺寸51图案化的绝缘膜图案7a作为蚀刻掩模而对导电膜6进行干式蚀刻时，如图44所示，与半导体晶片1的主面的中央部1D相比，在周边部1C处，容易将导电膜6蚀刻为锥状。因此，与半导体晶片1的主面的中央部1D相比，在周边部1C处，所形成的栅极电极8容易形成裙形(锥形)形状。因此，如图44及图45所示，与半导体晶片1的主面的中央部1D相比，在周边部1C处，栅极电极8的有效栅极长度增大。此导致在半导体晶片1的主面的周边部1C处，半导体装置的特性劣化，从而可能使半导体装置的制造良率降低。
因此，本实施形态中，使绝缘膜7图案化以形成绝缘膜图案7a之后，进行与上述实施形态1的步骤S1相同的处理，对绝缘膜图案7a的尺寸51进行尺寸修正(修正为下述尺寸51a)后，将尺寸修正后的绝缘膜图案7a作为蚀刻掩模来对导电膜6进行干式蚀刻，形成栅极电极8。步骤S1的具体顺序与上述实施形态1相同，所以此处省略其说明。
图46及图47是本实施形态的半导体装置制造工序中的主要部分剖面图，在各图中，显示有半导体晶片1的主面的周边部(外周部)1C与中央部(中心部)1D。图46表示在取得图43的构造之后，进行步骤S1的处理来修正绝缘膜图案7a的尺寸的状态。图47与上述图42的工序阶段对应，表示在如图46所示进行步骤S1的处理以修正绝缘膜图案7a的尺寸之后，将具有修正后的尺寸51a的绝缘膜图案7a作为蚀刻掩模来使导电膜6图案化，以形成栅极电极8的状态。
图48是表示利用步骤S1的处理而获得的绝缘膜图案7a的蚀刻量，即绝缘膜图案7a的尺寸51的缩小量(对应于尺寸51与尺寸51a的差)的图形。图49是表示步骤S1的处理后，半导体晶片1的主面1a的各位置处绝缘膜图案7a的尺寸51a、以及利用具有该尺寸的绝缘膜图案7a而形成的栅极电极8的有效栅极长度8a的图形。图49的图形中，通过步骤S1的处理，使绝缘膜图案7a的尺寸51a根据半导体晶片1的主面1a的位置而不同，并且表示将该绝缘膜图案7a作为蚀刻掩模而使导电膜6图案化以形成栅极电极8的情况。此外，绝缘膜图案7a的尺寸51、51a是与其后所形成的栅极电极8的栅极长度方向对应的方向上的尺寸，在步骤S1的处理前的尺寸是尺寸51，在步骤S1的处理后的尺寸是尺寸51a。
本实施形态中，为了通过步骤S1的处理，来使半导体晶片1的主面1a上栅极电极8的有效栅极长度8a的分布均匀化，而对绝缘膜图案7a进行湿式蚀刻，以使尺寸51缩小，且缩小量在栅极电极8的递变量61较大区域多于在栅极电极8的递变量61较小的区域，以此对半导体晶片1的主面1a上绝缘膜图案7a的分布进行修正。即，根据以绝缘膜图案7a作为蚀刻掩模的导电膜6的蚀刻工序(栅极电极8的加工工序)中产生的栅极电极8的递变量(锥形产生的程度，栅极电极8形成裙形的程度)61，利用来自蚀刻装置31的蚀刻液用的喷嘴36的蚀刻液37对绝缘膜图案7a进行湿式蚀刻，以使绝缘膜图案7a的尺寸51缩小为尺寸51a。此处，栅极电极8的递变量61对应于绝缘膜图案7a的尺寸51a、与栅极电极8的下部尺寸所对应的有效栅极长度8a之差，相当于图49的图形中实线与虚线之差。另外，本实施形态中，蚀刻液37是用以对绝缘膜图案7a进行蚀刻，以使绝缘膜图案7a的尺寸51缩小的蚀刻液，因此蚀刻液37可使用能够蚀刻绝缘膜图案7a、且难以蚀刻导电膜6的蚀刻液。
如图46及图48所示，在对导电膜6进行蚀刻时易产生锥形(递变量61增大，栅极电极8易产生裙形)的半导体晶片1的主面的周边部1C处，通过步骤S1而使绝缘膜7的蚀刻量(蚀刻时间)增加(长)，以使绝缘膜图案7a的尺寸51的缩小量(步骤S1的处理前的尺寸51与步骤S1的处理后的尺寸51a之差)增大。另一方面，在对导电膜6进行蚀刻时难以产生锥形(递变量61减小，栅极电极8难以产生裙形)的半导体晶片1的主面的中央部1D处，如图46及图48所示，通过步骤S1使绝缘膜图案7a的蚀刻量(蚀刻时间)减少(短)，以使绝缘膜图案7a的尺寸51的缩小量(步骤S1的处理前的尺寸51与步骤S1的处理后的尺寸51a之差)减小。即，使绝缘膜图案7a的尺寸51的缩小量在外周部侧大于在半导体晶片1的主面1a的中心部侧。由此，步骤S 1的处理前，无论半导体晶片1的主面1a的位置，具有相同尺寸51的绝缘膜图案7a通过步骤S1的处理，而成为根据半导体晶片1的主面1a的位置而具有不同尺寸51a的绝缘膜图案7a。
将利用上述步骤S1的处理而进行尺寸修正后的绝缘膜图案7a用作硬质掩模来对导电膜6进行蚀刻，由此而如图47及图49所示，栅极电极8的上部尺寸(栅极长度方向的尺寸)，在半导体晶片1的主面的周边部1C处小于在中央部1D处，但栅极电极8的下部尺寸(栅极长度方向的尺寸)，即栅极电极8的有效栅极长度8a，在半导体晶片1的主面的周边部1C处与在中央部1D处大致相同。因此，在半导体晶片1的主面的中央部1D处与周边部1C处，即在半导体晶片1的主面1a的整个面上，可使栅极电极8的有效栅极长度8a均匀。因此，可防止在半导体晶片1的主面的周边部1C处半导体装置的特性劣化，从而可使半导体装置的制造良率提高。
本实施形态中，与上述实施形态1相同，将半导体晶片1划分为多个区间(相当于上述区间RG(1)～RG(5))，并针对每个区间控制蚀刻液用的喷嘴36的移动速度。因此，在半导体晶片1的外周部侧与中心部侧，蚀刻液用的喷嘴36的移动速度不同。
本实施形态中图49的栅极电极8的递变量61在半导体晶片1的主面1a上的分布，相当于上述实施形态1中图18所示的半导体晶片1的主面1a上绝缘膜11的堆积膜厚分布。上述实施形态1中，根据半导体晶片1的主面1a上绝缘膜11的膜厚分布，来控制蚀刻液用的喷嘴36的移动速度，而本实施形态中，也可根据栅极电极8加工时所产生的栅极电极8的递变量61在半导体晶片1的主面1a上的分布，来控制蚀刻液用的喷嘴36的移动速度。更具体而言，上述实施形态1中，根据半导体晶片1的主面1a的半径方向上绝缘膜11的堆积膜厚变化率C(n)，来控制蚀刻液用的喷嘴36的移动速度，而本实施形态中，也可根据栅极电极8的递变量61的变化率(半导体晶片1的主面1a的半径方向上的变化率)，来控制蚀刻液用的喷嘴36的移动速度。即，在栅极电极8的递变量61的变化率较大的区域中，使蚀刻液用的喷嘴36的移动速度较慢，而在栅极电极8的递变量61的变化率较小的区域中，使蚀刻液用的喷嘴36的移动速度较快。
因此，栅极电极8加工时递变量61的产生程度并非简单，如图48及图49所示，当绝缘膜图案7a的尺寸51的缩小量(绝缘膜图案7a的蚀刻量)与离半导体晶片1的主面1a之中心的距离不成比例时，也可通过如上述实施形态1的步骤S1的处理，而将步骤S1后的绝缘膜图案7a的尺寸51a控制为预期的分布，从而可实现如图49等的复杂分布。因此，可使所形成的栅极电极8的有效栅极长度8a在半导体晶片1的主面的面内均匀。从而，可在半导体晶片1的主面的面内使半导体装置的特性均匀，并且使半导体装置的制造良率提高。
以上，根据本发明的实施形态而具体说明了本发明者所创造的发明，当然本发明并非限定于上述实施形态，只要在不脱离其要旨的范围内，可进行各种变更。
[产业上的可利用性]
本发明可应用于半导体装置的制造技术。

Claims (2)

1.一种半导体装置的制造方法，其特征在于包括：
(a)工序，准备半导体晶片；
(b)工序，在上述半导体晶片的主面上形成用于栅极电极的第1导电膜；
(c)工序，形成用于上述第1导电膜的第2绝缘膜；
(d)工序，使上述第2绝缘膜图案化；
(e)工序，在上述(d)工序之后，对上述半导体晶片上的上述第2绝缘膜的图案尺寸进行修正；以及
(f)工序，在上述(e)工序之后，将上述第2绝缘膜的图案用作蚀刻掩模，以对上述第1导电膜进行蚀刻，而形成栅极电极；
上述(e)工序中，
使上述半导体晶片旋转，在旋转的上述半导体晶片的上方，一面使蚀刻液供给装置从上述半导体晶片的上述主面的外周部侧向中心部侧移动，一面将用以对上述第2绝缘膜的图案进行蚀刻的蚀刻液从上述蚀刻液供给装置供给到上述半导体晶片的上述主面，
在上述半导体晶片的外周部侧与中心部侧，上述蚀刻液供给装置的移动速度不同，
使上述第2绝缘膜的图案尺寸缩小，且
上述第2绝缘膜的图案尺寸的缩小量，在外周部侧大于上述半导体晶片的中心部侧。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述(e)工序中，
根据上述(f)工序中产生的上述栅极电极的递变量在上述半导体晶片的分布，来控制上述蚀刻液供给装置的移动速度，而且，上述递变量表示锥形产生的程度和栅极电极形成裙形的程度。
CN2007100009576A 2006-01-16 2007-01-15 半导体装置的制造方法 Expired - Fee Related CN101005020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006007667 2006-01-16
JP2006-007667 2006-01-16
JP2006007667A JP5134774B2 (ja) 2006-01-16 2006-01-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101005020A CN101005020A (zh) 2007-07-25
CN101005020B true CN101005020B (zh) 2010-06-02

Family

ID=38263778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100009576A Expired - Fee Related CN101005020B (zh) 2006-01-16 2007-01-15 半导体装置的制造方法

Country Status (5)

Country Link
US (2) US7439190B2 (zh)
JP (1) JP5134774B2 (zh)
KR (1) KR20070076517A (zh)
CN (1) CN101005020B (zh)
TW (1) TWI390638B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5134774B2 (ja) * 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
MY148726A (en) * 2006-01-31 2013-05-31 Sumco Corp Method for etching single wafer
JP4835175B2 (ja) * 2006-01-31 2011-12-14 株式会社Ｓｕｍｃｏ ウェーハの枚葉式エッチング方法
KR101559868B1 (ko) * 2008-02-29 2015-10-14 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법.
JP6533131B2 (ja) * 2015-09-04 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7074688B2 (ja) 2016-07-01 2022-05-24 カーボン，インコーポレイテッド 液体を節約する特徴を有する多層薄膜をスピンコーティングする方法及びシステム
JP7141892B2 (ja) * 2018-09-03 2022-09-26 株式会社プレテック エッチング装置及びエッチング方法
JP7088810B2 (ja) * 2018-11-07 2022-06-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN111199099B (zh) * 2019-12-26 2023-01-31 兰州空间技术物理研究所 一种基于栅极腐蚀的离子推力器运行寿命评估方法
TW202435339A (zh) * 2023-02-16 2024-09-01 日商東京威力科創股份有限公司 基板處理裝置及基板處理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096233A (en) * 1996-09-24 2000-08-01 Tokyo Electron Limited Method for wet etching of thin film

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642841B2 (ja) * 1994-09-26 2005-04-27 株式会社半導体エネルギー研究所 エッチング方法及び半導体装置の作製方法
US6127279A (en) * 1994-09-26 2000-10-03 Semiconductor Energy Laboratory Co., Ltd. Solution applying method
JP3194037B2 (ja) * 1996-09-24 2001-07-30 東京エレクトロン株式会社 枚葉回転処理方法及びその装置
JP2000212773A (ja) 1999-01-20 2000-08-02 Hamamatsu Photonics Kk ウエットエッチング終点検出装置
JP2002134466A (ja) 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP4139586B2 (ja) * 2001-11-27 2008-08-27 松下電器産業株式会社 半導体装置およびその製造方法
JP3958106B2 (ja) * 2002-04-25 2007-08-15 大日本スクリーン製造株式会社 基板エッチング方法および基板エッチング装置
US6727155B1 (en) * 2002-12-18 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for spin etching sidewall spacers by acid vapor
JP2004335923A (ja) 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
JP2005311012A (ja) 2004-04-21 2005-11-04 Sony Corp ウェットエッチング装置及び基板のウェットエッチング方法
JP5134774B2 (ja) * 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096233A (en) * 1996-09-24 2000-08-01 Tokyo Electron Limited Method for wet etching of thin film

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-134466A 2002.05.10
JP特开2005-311012A 2005.11.04

Also Published As

Publication number Publication date
TWI390638B (zh) 2013-03-21
US20070167012A1 (en) 2007-07-19
US7439190B2 (en) 2008-10-21
CN101005020A (zh) 2007-07-25
JP2007189162A (ja) 2007-07-26
JP5134774B2 (ja) 2013-01-30
US7803716B2 (en) 2010-09-28
US20080299752A1 (en) 2008-12-04
TW200731419A (en) 2007-08-16
KR20070076517A (ko) 2007-07-24

Similar Documents

Publication Publication Date Title
CN101005020B (zh) 半导体装置的制造方法
KR100881716B1 (ko) 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
JPH09153612A (ja) Ｍｏｓトランジスタ及びその製造方法
CN101295674A (zh) 半导体器件的制造方法
JP2009295649A (ja) 半導体装置の製造方法
CN102856178B (zh) 金属栅极和mos晶体管的形成方法
KR100318442B1 (ko) 반도체소자의금속게이트전극형성방법
KR20010036018A (ko) 반도체 장치의 비트라인 콘택 및 그 형성 방법
KR100688023B1 (ko) 반도체 소자의 제조 방법
US8216484B2 (en) Method for fabricating capacitor
KR100613386B1 (ko) 반도체 소자 및 그 제조 방법
KR100603512B1 (ko) 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법
KR100649017B1 (ko) 반도체 소자 및 이의 제조방법
KR20010064118A (ko) 선택적 에피택셜 성장 기술을 적용한 대머신 게이트형모스 트랜지스터 제조방법
JPH10150046A (ja) 半導体装置及びその製造方法
KR100328703B1 (ko) 반도체장치의 폴리사이드 구조 형성방법
CN120417471A (zh) 一种半导体器件结构的制造方法及半导体器件结构
KR100629646B1 (ko) 게이트 구조물 및 그 제조방법
KR100478479B1 (ko) 모스 트랜지스터 제조 방법
KR19990004932A (ko) 반도체 장치 제조 방법
KR100791691B1 (ko) 모스 트랜지스터 구조 및 그 제조 방법
KR100546059B1 (ko) 반도체 제조 방법
KR20050002949A (ko) 반도체 소자 및 그의 제조방법
KR20020041626A (ko) 모스 트랜지스터 제조방법
KR20050000891A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100816

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC ELECTRONICS CORPORATION

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa

Patentee before: NEC electronics Kabushiki Kaisha

TR01 Transfer of patent right

Effective date of registration: 20100816

Address after: Kanagawa

Patentee after: NEC electronics Kabushiki Kaisha

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20170115

CF01 Termination of patent right due to non-payment of annual fee