[go: up one dir, main page]

CN100530606C - 薄膜晶体管阵列基板的制造方法 - Google Patents

薄膜晶体管阵列基板的制造方法 Download PDF

Info

Publication number
CN100530606C
CN100530606C CNB2007101717914A CN200710171791A CN100530606C CN 100530606 C CN100530606 C CN 100530606C CN B2007101717914 A CNB2007101717914 A CN B2007101717914A CN 200710171791 A CN200710171791 A CN 200710171791A CN 100530606 C CN100530606 C CN 100530606C
Authority
CN
China
Prior art keywords
layer
height
photoresist
photoresist pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101717914A
Other languages
English (en)
Other versions
CN101179053A (zh
Inventor
沈奇奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Original Assignee
SVA Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SVA Group Co Ltd filed Critical SVA Group Co Ltd
Priority to CNB2007101717914A priority Critical patent/CN100530606C/zh
Publication of CN101179053A publication Critical patent/CN101179053A/zh
Priority to US12/327,755 priority patent/US20090146151A1/en
Application granted granted Critical
Publication of CN100530606C publication Critical patent/CN100530606C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管阵列基板的制造方法，该制造方法利用多灰阶光罩形成具有高度阶梯的光刻胶图案，并以这些光刻胶图案为掩模制作薄膜晶体管阵列基板的各半导体层和导电层。本发明的制造方法可以节省一道光罩工序，因而简化制造过程，降低成本。本发明的薄膜晶体管阵列基板的栅焊盘具有三层金属结构，可以有效地防止栅焊盘腐蚀的发生。

Description

薄膜晶体管阵列基板的制造方法
技术领域
本发明涉及一种半导体元件的制造方法，尤其涉及薄膜晶体管阵列基板的制造方法。
背景技术
现在的液晶显示器主要以薄膜晶体管液晶显示器(TFT LCD)为主流，TFTLCD的一般结构是具有彼此相对的薄膜晶体管阵列基板和彩色滤光板，在两个基板之间设置衬垫料以保持盒间隙，并在该盒间隙之间填充液晶。其中薄膜晶体管阵列基板包括信号线、薄膜晶体管(TFT)和涂覆于其上以排列LC的定向层。
目前量产的TFT阵列基板大多至少需要四轮光罩工序。图1为采用四道光罩工序制造的现有技术TFT阵列基板的平面图，图2为沿图1的I-I’线提取的截面图。参照图1和图2所示，现有技术的阵列基板包括下基板1，下基板1上形成彼此交叉的栅线11和数据线51，在栅线11和数据线51之间设置有栅绝缘层20，各栅线11与数据线51的交叉区形成TFT 91。TFT 91包括栅极10、源极52和漏极53。栅极10连接到栅线11，源极52连接到数据线51。TFT 91还包括与栅极重叠以在源极52和漏极53之间形成沟道的有源层30。在由栅极11和数据线51交叉限定的像素区域中形成像素电极78，该像素电极78通过接触孔和TFT 91的漏极53相连。栅线11连接到一栅焊盘12，数据线51连接到一数据焊盘54。在有源层30还形成有为数据线51、源极52、漏极53、数据焊盘54提供良好欧姆接触的欧姆接触层40。
以下将参照图3A～3D详细说明采用四道光罩工序的液晶面板的TFT阵列基板的制造方法。
参照图3A，采用第一道光罩在基板上形成包括栅线11(参照图1)、栅极10和栅焊盘12的第一导电图案组。
参照图3B，先在形成有栅图案的基板上依次沉积栅绝缘层20、有源层30和欧姆接触层40，再在欧姆接触层40上沉积第二导电金属层50。然后利用第二道光罩在栅绝缘层20上形成包括有源层30和欧姆接触层40的图案，以及包括数据线51(参照图1)、源极52、漏极53以及数据焊盘54(参照图1)的第二导电图案层。
参照图3C，在第二导电层图案形成之后，接着在基板上用PECVD沉积钝化层60，在形成钝化层之后，通过采用第三道光罩的光刻和蚀刻工序，形成接触孔61。
参照图3D，在接触孔61形成之后，沉积上一层透明导电层70，通过第四道光罩在钝化层上形成包括像素电极78、栅焊盘上电极72和数据焊盘上电极73的第三导电图案组。
在液晶显示器中，由于TFT阵列基板需要半导体工序和多轮光罩工序，其制造工序很复杂并因此制造成本比较高，主要原因在于一轮光罩工序包括诸如薄膜沉积工序、清洗工序、光刻工序、蚀刻工序、光刻胶剥离合检查工序等多个工序。
为了解决这个问题，希望能够研究出一种可以减少光罩工序数量的TFT阵列基板的制造方法。
发明内容
本发明所要解决的技术问题是提供一种采用多灰阶光罩而减少光罩工序数量的薄膜晶体管阵列基板的制造方法。
本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板的制造方法包括以下步骤。提供一基板，并于该基板上形成一第一金属层，其具有栅线区、栅极区和栅焊盘区。开始第一道光罩工序，首先利用一第一光罩在该第一金属层之上形成一第一光刻胶图案，其中覆盖该栅线区和栅极区的光刻胶层具有第二高度，覆盖该栅焊盘区的光刻胶层具有第一高度，该第二高度小于该第一高度。之后以该第一光刻胶图案为掩模，去除部分第一金属层，以形成一包含栅线、栅极和栅焊盘下电极的第一导电图案层。接着去除该第一光刻胶图案的部分厚度，以暴露被该具有第二高度的光刻胶层所覆盖的栅线和栅极。然后在基板上依次沉积一栅绝缘层、一半导体层和一欧姆接触层。去除剩余的该第一光刻胶图案，以暴露被该具有第一高度的光刻胶层所覆盖的栅焊盘下电极，然后在基板上沉积一第二金属层，其具有一沟道区、一数据线和源极区、以及一漏极和栅焊盘区。此后，开始第二道光罩工序，首先利用一第二光罩在该第二金属层之上形成一第二光刻胶图案，其中覆盖该沟道区的光刻胶层具有第五高度，覆盖该数据线和源极区的光刻胶层具有第四高度，覆盖漏极和栅焊盘区的光刻胶层具有第三高度，且该第三高度＞第四高度＞第五高度。之后，以该第二光刻胶图案为掩模，去除部分的该第二金属层、半导体层和欧姆接触层；去除该第二光刻胶图案的部分厚度，以暴露被具有该第五高度的光刻胶层所覆盖的沟道区。接着以该第二光刻胶图案为掩模，去除该沟道区的第二金属层和欧姆接触层，以形成一沟道，并形成包括源极、漏极以及数据线和数据焊盘的第二导电图案层。之后去除该第二光刻胶图案的部分厚度，以暴露被具有该第四高度的光刻胶层所覆盖的数据线和源极，并在其上沉积一钝化层。再去除剩余的该第二光刻胶图案，以暴露被具有该第三高度的光刻胶层所覆盖的漏极、数据焊盘和栅焊盘。最后，利用一第三光罩形成一包括像素电极、栅焊盘上电极和数据焊盘上电极的第三导电图案层，其中该像素电极电性连接该漏极。
上述方法中，该第一光罩和/或第二光罩可为一多灰阶光罩。
上述方法中，去除该第一和/或光刻胶图案的部分厚度的方法包括等离子体灰化工序。
上述方法中，去除剩余的该第一和/或第二光刻胶图案的方法包括剥离工序。
因此，本发明的薄膜晶体管阵列基板的制造方法，与目前的四道光罩工序相比，减少了一道光罩工序，因而可以简化制造过程，降低成本，提高产量，此外按照此方法制造的薄膜晶体管阵列基板的栅焊盘具有三层金属结构，相比按照传统工艺制造的阵列基板，可以有效地防止栅焊盘腐蚀的发生。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是为采用四道光罩工序制造的现有技术TFT阵列基板的平面图。
图2为沿图1的A-A线和B-B提取的截面图。
图3A～图3D是现有技术的TFT阵列基板的制作流程剖视图。
图4是本发明的第一道光罩工序的平面示意图。
图5A～5F是本发明第一道光罩工序及后续工序的流程剖视图。
图6是本发明的第二道光罩工序的平面示意图。
图7A～7E是本发明第二道光罩工序及后续工序的流程剖视图。
图8A是本发明的第三道光罩工序的平面示意图。
图8B是本发明的第三道光罩工序的剖视示意图。
具体实施方式
图4为根据本发明的TFT阵列基板制造方法的第一道光罩工序的平面示意图。请参照图4，采用第一道光罩工序在基板1上形成具有栅线101、栅极102和栅焊盘下电极103的第一导电图案层。具体流程如图5A～5F所示，首先，如图5A所示，提供一基板1，并通过诸如溅射或其他沉积的方法在基板1上形成第一金属层100，然后，利用第一光罩(图未示)在第一金属层100之上形成第一光刻胶图案。第一道光罩例如是多灰阶光罩(HTM)，其具有由透明材料构成的光罩衬底、形成在光罩衬底上的遮光区域以及半遮光区域。采用第一道光罩曝光显影后，分别在光刻胶上对应于第一光罩的遮光部分和半遮光部分的位置形成具有预定台阶图案。其中覆盖栅线区和栅极区(参照图4所示形成栅线101和栅极102的位置)的光刻胶层805具有第二高度，而覆盖栅焊盘区(参照图4所示形成栅焊盘下电极103的位置)的光刻胶层806具有第一高度，且第二高度小于该第一高度。光刻胶既可以是正型光刻胶，也可以是负型光刻胶，在制程中可以根据光刻胶的材料调整多灰阶光罩的各个不同遮光量区域的位置。
接着，如图5B所示，以第一光刻胶图案为掩模，去除部分第一金属层100，以形成一包含栅线101、栅极102和栅焊盘下电极103的第一导电图案层(如图4)。
之后，如图5C所示，去除该第一光刻胶图案的部分厚度，从而去除具有第二高度的光刻胶图案805，并且降低具有第一高度的光刻胶图案806，以暴露被光刻胶层805所覆盖的栅线101和栅极102。去除该第一光刻胶图案的部分厚度的方法例如可以采用氧等离子体来执行灰化工序。
之后，如图5D所示，在基板上依次沉积一栅绝缘层200、一半导体层300和一欧姆接触层400。此后，如图5E所示，通过剥离工序去除剩余的第一光刻胶层806，同时也将沉积在剩余光刻胶806上的栅绝缘层200和半导体层300去除，以暴露其下覆盖的栅焊盘下电极103，形成贯穿栅绝缘层200的栅焊盘接触孔902a。在此之后，沉积一层第二金属层500(参照图5F)，以覆盖这些栅线、栅极、栅焊盘等，并通过栅焊盘接触孔902a接触栅焊盘下电极103。
图6是根据本发明的TFT阵列基板制造方法的第二道光罩工序的平面示意图。通过第二道光罩的光刻工序和蚀刻工序，将该金属层500和半导体层300构图为预定结构，从而形成包括数据线501，源极502、漏极503和数据焊盘下电极505的第二导电图案层。
具体流程如图7A～7E所示，首先如图7A，利用上述第二光罩在第二金属层500上形成第二光刻胶图案，第二道光罩例如是多灰阶光罩(HTM)，第二道光罩具有由透明材料构成的光罩衬底、形成在光罩衬底的遮光区域和形成于光罩衬底的遮光量为三分之一的区域以及形成于光罩衬底的遮光量为三分之二的区域，其中遮光量为三分之一和三分之二仅为举例，实施时只要其存在能够产生足够大光刻胶高度差即可。采用第二道光罩曝光显影后，在分别对应于第二光罩遮光部分和三分之一曝光部分和三分之二曝光部分以及全部曝光部分形成具有预定台阶的光刻胶图案。光刻胶既可以是正型光刻胶，也可以是负型光刻胶，在制程中可以根据光刻胶的材料调整多灰阶光罩的各个不同遮光量区域的位置。
因此，覆盖一沟道区的光刻胶层801具有第五高度，其中沟道区对应于即将形成TFT的沟道300’的区域；覆盖一数据线和源极区的光刻胶层802具有第四高度，其中数据线和源极区对应于即将形成TFT的源极502和数据线501的区域；而覆盖漏极和栅焊盘区的光刻胶层800、803具有第三高度，其中漏极和栅焊盘区对应于即将形成TFT的漏极503和栅焊盘中电极504。而且，第三高度＞第四高度＞第五高度。
接着如图7B所示，以第二光刻胶图案为掩模，通过第一次蚀刻，去除没有光刻胶图案覆盖的部分第二导电金属层500、半导体层400以及欧姆接触层300。此外，采用氧气等离子体执行灰化工序，从而去除具有第五高度的光刻胶图案801，暴露出被其覆盖的TFT的沟道区，并且降低具有第四高度的光刻胶图案802和具有第三高度的光刻胶图案800、803。
之后，如图7C所示，再经过第二次蚀刻，将TFT的沟道处的第二导电金属层500和欧姆接触层400去除掉，从而以半导体层300作为形成TFT的沟道300’的有源层，并且已形成包括TFT 901的源极502、漏极503，数据线501和数据焊盘下电极505，以及栅焊盘中电极504的第二导电层图案，参照图6所示。
然后，如图7D所示，再次采用氧气等离子体执行灰化工序，去除具有第四高度的光刻胶图案802，暴露其所覆盖的数据线501和源极502，并且再次降低具有第三高度的光刻胶图案800、803。在此之后，再在形成有第二导电图案层的阵列基板上沉积钝化层600。
之后，参照图7E所示，通过剥离工序去除位于第二导电图案层的漏极503和数据焊盘下电极505以及栅焊盘中电极504上的光刻胶800、803以及光刻胶上的钝化层600，从而形成漏极503的接触孔503a、数据焊盘903贯穿钝化层的接触孔(图未示)、以及栅焊盘902贯穿钝化层的接触孔902b。
完成第二道光罩工序后，先采用诸如溅射方法或其他沉积方法在阵列基板上涂上透明导电层(图中未示)。该透明导电层可由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锡锌(ITZO)或者氧化铟锌(IZO)形成。
然后进入第三道工序，如图8A和8B所示，通过第三道光罩的光刻工序和蚀刻工序构图透明导电图案，从而形成包括像素电极708、透明导电图案(图中未示)、栅焊盘上电极702和数据焊盘上电极701的第三导电图案层。该像素电极708通过贯穿钝化层的接触孔503a和漏极503相连。该栅焊盘上电极702通过上述贯穿钝化层的接触孔902b和由第二导电层形成的栅焊盘中电极504相连，而栅焊盘中电极504又通过贯穿栅绝缘层的接触孔和栅焊盘下电极103相连。该数据焊盘上电极701通过上述贯穿钝化层600的接触孔和数据焊盘下电极505及数据线501相连。
继续参照图8A和8B所示，其中图8A是本发明一个实施例的的TFT阵列基板的平面图，图8B是沿图8A的G-G线和H-H线提取的截面图。根据本发明的TFT阵列基板，包括形成于下基板1上的栅线101和数据线501、栅绝缘层200、形成于各栅线101和数据线501交叉部的TFT 901、形成于由各栅线101和数据线501交叉结构限定的像素区域中的像素电极708、与栅线101连接的栅焊盘902以及连接到数据线501上的数据焊盘903。栅线101和像素电极708的上下重叠区域的形成存储电容。
该TFT 901具有连接到栅线101的栅极100、连接到数据线501的源极502以及连接到像素电极708的漏极503。此外，TFT 901还具有在源极502和漏极503之间形成沟道300’的有源层(即半导体层300)，其中该有源层与其下的栅绝缘层200和栅极100重叠，该有源层还与其上数据线501重叠。在该有源层上还形成用于欧姆接触的欧姆接触层400。该像素电极708形成在像素区域708内并电连接到TFT 901的漏极503。
栅焊盘902包括延伸自栅线的栅焊盘下电极103、栅焊盘中电极504和栅焊盘上电极702，在透明导电层上形成的栅焊盘上电极702通过贯穿栅绝缘层200和钝化层600的接触孔与栅焊盘下电极103接触。因此本发明的薄膜晶体管阵列基板中栅焊盘902具有三层金属结构，这可以有效地防止栅焊盘腐蚀的发生。
数据焊盘903包括延伸自数据线501的数据焊盘下电极505和数据焊盘上电极701，在透明导电层上形成的数据焊盘上电极701通过贯穿钝化层600的接触孔与数据焊盘下电极505接触。
因此，本发明的薄膜晶体管阵列基板的制造方法，与目前的四道光罩工序相比，减少了一道光罩工序，因而可以简化制造过程，降低成本，提高产量，此外按照此方法制造的薄膜晶体管阵列基板的栅焊盘具有三层金属结构，相比按照传统工艺制造的阵列基板，可以有效地防止栅焊盘腐蚀的发生。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (7)

1.一种薄膜晶体管阵列基板的制造方法，包括以下步骤：
提供一基板，并于该基板上形成一第一金属层，其具有栅线区、栅极区和栅焊盘区；
利用一第一光罩在该第一金属层之上形成一第一光刻胶图案，其中覆盖该栅线区和栅极区的光刻胶层具有第二高度，覆盖该栅焊盘区的光刻胶层具有第一高度，该第二高度小于该第一高度；
以该第一光刻胶图案为掩模，去除部分第一金属层，以形成一包含栅线、栅极和栅焊盘下电极的第一导电图案层；
去除该第一光刻胶图案的部分厚度，以暴露被该具有第二高度的光刻胶层所覆盖的栅线和栅极；
在基板上依次沉积一栅绝缘层、一半导体层和一欧姆接触层；
去除剩余的该第一光刻胶图案，以暴露被该具有第一高度的光刻胶层所覆盖的栅焊盘下电极；
在基板上沉积一第二金属层，其具有一沟道区、一数据线和源极区、以及一漏极和栅焊盘区；
利用一第二光罩在该第二金属层之上形成一第二光刻胶图案，其中覆盖该沟道区的光刻胶层具有第五高度，覆盖该数据线和源极区的光刻胶层具有第四高度，覆盖漏极和栅焊盘区的光刻胶层具有第三高度，且该第三高度＞第四高度＞第五高度；
以该第二光刻胶图案为掩模，去除部分的该第二金属层、半导体层和欧姆接触层；
去除该第二光刻胶图案的部分厚度，以暴露被具有该第五高度的光刻胶层所覆盖的沟道区；
以该第二光刻胶图案为掩模，去除该沟道区的第二金属层和欧姆接触层，以形成一沟道，并形成包括源极、漏极以及数据线和数据焊盘的第二导电图案层；
去除该第二光刻胶图案的部分厚度，以暴露被具有该第四高度的光刻胶层所覆盖的数据线和源极，并在其上沉积一钝化层；
去除剩余的该第二光刻胶图案，以暴露被具有该第三高度的光刻胶层所覆盖的漏极、数据焊盘和栅焊盘；
利用一第三光罩形成一包括像素电极、栅焊盘上电极和数据焊盘上电极的第三导电图案层，其中该像素电极电性连接该漏极。
2.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，该第一光罩为一多灰阶光罩。
3.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，该第二光罩为一多灰阶光罩。
4.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，去除该第一光刻胶图案的部分厚度的方法包括等离子体灰化工序。
5.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，去除该第二光刻胶图案的部分厚度的方法包括等离子体灰化工序。
6.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，去除剩余的该第一光刻胶图案的方法包括剥离工序。
7.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，去除剩余的该第二光刻胶图案的方法包括剥离工序。
CNB2007101717914A 2007-12-05 2007-12-05 薄膜晶体管阵列基板的制造方法 Expired - Fee Related CN100530606C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2007101717914A CN100530606C (zh) 2007-12-05 2007-12-05 薄膜晶体管阵列基板的制造方法
US12/327,755 US20090146151A1 (en) 2007-12-05 2008-12-03 Thin film transistor array substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101717914A CN100530606C (zh) 2007-12-05 2007-12-05 薄膜晶体管阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN101179053A CN101179053A (zh) 2008-05-14
CN100530606C true CN100530606C (zh) 2009-08-19

Family

ID=39405232

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101717914A Expired - Fee Related CN100530606C (zh) 2007-12-05 2007-12-05 薄膜晶体管阵列基板的制造方法

Country Status (2)

Country Link
US (1) US20090146151A1 (zh)
CN (1) CN100530606C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577254B (zh) * 2009-03-30 2011-03-23 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
CN103117284A (zh) * 2013-02-01 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103943565B (zh) * 2014-03-31 2016-06-29 京东方科技集团股份有限公司 一种裸眼3d功能面板的制造方法
CN105954898B (zh) * 2016-07-01 2019-02-22 武汉华星光电技术有限公司 显示面板及测试方法
CN109003542A (zh) * 2018-07-19 2018-12-14 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111458916A (zh) * 2020-05-12 2020-07-28 京东方科技集团股份有限公司 一种液晶显示模组、制作方法及显示面板
CN114143688B (zh) * 2021-11-08 2024-01-26 歌尔微电子股份有限公司 微机电系统磁传感器的制造方法、磁传感器和电子设备

Also Published As

Publication number Publication date
US20090146151A1 (en) 2009-06-11
CN101179053A (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
CN100530606C (zh) 薄膜晶体管阵列基板的制造方法
CN100479172C (zh) 电光显示装置及其制造方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN101825814B (zh) Tft-lcd阵列基板及其制造方法
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
CN1987643B (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN101677058B (zh) 薄膜构造体的制造方法
CN101738799A (zh) Tft-lcd阵列基板及其制造方法
CN102598230B (zh) Mofet的掩模层级减少
CN1996603A (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN103000693B (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
CN106298646B (zh) Tft基板的制作方法
CN1313876C (zh) 薄膜晶体管液晶显示器的像素结构的制造方法
CN102466936A (zh) 阵列基板、液晶显示器及阵列基板的制造方法
WO2021077674A1 (zh) 阵列基板的制作方法及阵列基板
CN102768990A (zh) 阵列基板及其制作方法、显示装置
CN101625492B (zh) 薄膜晶体管阵列基板制造方法
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN101236932A (zh) 薄膜晶体管阵列基板的制造方法
CN101692439B (zh) 薄膜晶体管数组基板的制作方法
CN101436569A (zh) 薄膜晶体管阵列基板的制造方法及显示装置
CN101710579A (zh) 薄膜晶体管阵列基板制造方法
CN1327480C (zh) 一种像素结构与薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANJING CEC-PANDA LCD TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SVA (GROUP) CO., LTD.

Effective date: 20110714

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200233 BUILDING 3, NO. 757, YISHAN ROAD, XUHUI DISTRICT, SHANGHAI TO: 210038 NO. 9, HENGYI ROAD, NANJING ECONOMIC AND TECHNOLOGICAL DEVELOPMENT ZONE, NANJING CITY, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20110714

Address after: 210038 Nanjing economic and Technological Development Zone, Jiangsu Province, Hengyi Road, No. 9, No.

Patentee after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Address before: 200233, Shanghai, Yishan Road, No. 757, third floor, Xuhui District

Patentee before: SVA OPTRONICS

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

CF01 Termination of patent right due to non-payment of annual fee