CN100514863C - 集成的数字校准电路和数模转换器(dac) - Google Patents
集成的数字校准电路和数模转换器(dac) Download PDFInfo
- Publication number
- CN100514863C CN100514863C CNB03825221XA CN03825221A CN100514863C CN 100514863 C CN100514863 C CN 100514863C CN B03825221X A CNB03825221X A CN B03825221XA CN 03825221 A CN03825221 A CN 03825221A CN 100514863 C CN100514863 C CN 100514863C
- Authority
- CN
- China
- Prior art keywords
- digital
- dac
- circuit
- analog converter
- calibration circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种集成的数字校准电路和数模转换器，包括数模转换器(DAC)和数字校准电路，该数字校准电路包括用于存储该数模转换器转移函数的预定端点系数的存储器；和用于将端点系数应用于DAC的输入信号以调节DAC和/或模拟信号链的端点的算术逻辑单元。
Description
技术领域
本发明涉及一种用于调节、修改、调整或校正DAC转移函数(transfer function)的端点的集成的数字校准电路和数模转换器(DAC)。
背景技术
在多数情况下都需要调整和控制DAC端点，如零刻度(zeroscale)、满刻度(full scale)或增益和偏移。其中一个更重要的应用是端点误差校正。即，零刻度和满刻度误差及增益和偏移误差的校正。
数模转换器(DAC)的转移函数端点误差，如零刻度、满刻度误差、偏移和增益误差，一直以来就是影响(DAC)精确性的问题。以前减小这种误差的努力包括激光微调，它仅用于电阻并需要特殊的硬件和晶片制造技术，并大幅增加了成本。混合信号(模拟/数字)校准是另一种方法，但是它的结果是有风险的，性能有限并且不可靠。它也增加了成本。一个通用的方法是针对最优标称预期结果的设计。但是，预期的精度越高，成本越高：需要更高精度的设计和生产，增加了软件和/或电路以及更昂贵的制造技术。另外，补偿包括DAC的系统中的这种误差，以及它们先前的参考路径加上随后的模拟电路链(即模拟信号电路)，在额外的和更精确的集成电路方面，或者集成在系统软件中的校准系统过程方面，需要更高的复杂度和费用。
发明内容
因此，本发明的一个目的是，提供一种改进的集成可编程数字校准电路和数模转换器(DAC)以调节DAC转移函数端点。
本发明的另一个目的是，提供一种改进的集成可编程数字校准电路和数模转换器(DAC)，它在保持低的成本和复杂度的情况下提供准确度和性能。
本发明的另一个目的是，提供一种改进的集成可编程数字校准电路，它使用全数字低成本的方法。
本发明的另一个目的是，提供一种改进的集成可编程数字校准电路，它不仅可以调节DAC中的而且可以调节相关模拟电路中的端点。
本发明的另一个目的是，提供一种改进的集成可编程数字校准电路，它降低了对外部控制电路，如微控制器、DSP和CPU的要求。
本发明的另一个目的是，提供一种改进的集成可编程数字校准电路，它可以调节零刻度和满刻度及增益和偏移。
本发明的另一个目的是，提供一种改进的集成数字校准电路和数模转换器(DAC)，以补偿DAC转移函数端点误差。
本发明的另一个目的是，提供一种改进的集成数字校准电路和数模转换器(DAC)，它在保持低成本和复杂度情况下提供了更高的精确度和性能。
本发明的另一个目的是，提供一种改进的集成数字校准电路，它使用全数字低成本方法。
本发明的另一个目的是，提供一种改进的集成数字校准电路，它不仅可以减小DAC中的而且可以减小相关模拟电路中的误差。
本发明的另一个目的是，提供一种改进的集成数字校准电路，它降低了对外部控制电路，如微控制器、DSP和CPU的要求。
本发明的另一个目的是，提供一种改进的集成数字校准电路，它可以校正零刻度和满刻度误差以及增益和偏移误差。
本发明的结果来自于，通过将校准单元和DAC集成而实现DAC，以向DAC数字提供DAC转移函数端点系数，如增益和偏移系数、零刻度和满刻度系数，这些系数可以外部或内部地存储在校准电路或容纳了校准电路和DAC两者的芯片上，并可以用于调节DAC端点或DAC端点和与DAC相关的模拟电路的端点，并且，存储器可以被制成用户可读取，以进行用于DAC和/或相关模拟电路的制造后误差校正编程。
本发明的特征在于一种可编程集成数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个数字校准电路，包括一个用于存储数模转换器转移函数的预定端点系数的存储器，和一个用于将这些端点系数应用于DAC输入信号以调节DAC端点的算术逻辑单元。
在一个优选实施例中，端点系数可以包括偏移系数和增益系数。算术逻辑单元可以包括一个具有用于将DAC输入与增益系数相乘的乘法电路和用于将偏移系数与输入信号相加的加法电路的运算电路。端点系数可以包括零刻度和满刻度系数。算术逻辑单元可以包括一个运算电路，用于代数使用零刻度输出和理想输出，并相对最低有效位(LSB)值而将它们规格化以获得零刻度系数，以及合并满刻度输出和理想输出，并相对于LSB将它们规格化以获得满刻度系数，并将这些系数应用于DAC的输入信号。数字校准电路和DAC可以在同一个集成电路芯片上。存储器可以在数字校正电路中。存储器可以在数字校正电路的外部。存储器可以是用户可存取可编程存储器。
本发明的特征还在于一种可编程数字校准系统，包括一个集成数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个响应该DAC的模拟信号电路。数字校准电路包括一个用于存储数模转换器转移函数的预定端点系数的存储器，并包括一个用于将这些端点系数应用于DAC输入信号以补偿DAC和模拟信号电路的端点系数的算术逻辑单元。
在一个优选实施例中，数字校准电路和DAC可以在同一个集成电路芯片上。存储器可以在数字校准电路中，或在数字校准电路外部。
存储器可以是一种用户可存取可编程存储器。
本发明的特征还在于一种可编程集成数字校准电路和数模转换器，包括一个数模转换器和一个数字校准电路，该电路包括一个用于存储数模转换器(DAC)的预定偏移系数和增益系数的存储器，和一个算术逻辑单元，该算术逻辑单元包括一个具有用于将DAC输入与增益系数相乘的乘法电路，和用于将偏移系数加至输入信号的加法电路的运算电路，以调节DAC的增益和偏移误差。
在一个优选实施例中，数字校准电路和DAC可以在同一个集成电路芯片上。存储器可以在数字校准电路中，或在数字校准电路外部。存储器可以是用户可存取可编程存储器。
本发明的特征还在于一种可编程数字校准系统，包括一个集成数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个响应该DAC的模拟信号电路。数字校准电路包括一个用于存储数模转换器(DAC)的预定偏移系数和增益系数的存储器，并包括一个算术逻辑单元，该算术逻辑单元包括一个具有用于将DAC输入与增益系数相乘的乘法电路，和用于将偏移系数加至输入信号的加法电路的运算电路，以调节DAC和模拟信号电路的增益和偏移。
在一个优选实施例中，数字校准电路和DAC可以在同一个集成电路芯片上。存储器可以在数字校准电路中，或在数字校准电路外部。存储器可以是用户可存取可编程存储器。
本发明的特征还在于一种集成可编程数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个数字校准电路，该电路包括一个用于存储数模转换器DAC的预定零刻度和满刻度系数的存储器，和一个算术逻辑单元，该算术逻辑单元包括一个运算电路，用于代数合并零刻度输出和理想输出，并通过最低有效位(LSB)值将它们规格化以获得零刻度系数，以及合并满刻度输出和理想输出，并通过LSB将它们规格化以获得满刻度系数，并将这些系数应用于DAC的输入信号，以调节所述DAC的零刻度和满刻度。
在一个优选实施例中，数字校准电路和DAC在同一集成电路芯片上。存储器可以在数字校准电路中，也可在该电路之外，并且该存储器可以是用户可存取可编程存储器。
本发明的特征还在于一种可编程的数字校准系统，该系统包括一个集成数字校准电路和数模转换器，包括一个数模转换器(DAC)和响应该DAC的模拟信号电路。数字校准电路包括一个用于存储该DAC和模拟信号电路的预定零刻度和满刻度系数的存储器和一个算术逻辑单元，该单元包括一个运算电路，用于代数合并零刻度输出和理想输出并通过最低有效位(LSB)值对其规格化以获得零刻度系数，以及合并满刻度输出和理想输出并通过LSB对其规格化以获得满刻度误差系数，并将这些系数应用于DAC的输入信号以调节DAC和模拟信号电路的零刻度和满刻度偏移。
在一个优选实施例中，该数字校准电路和DAC位于同一集成电路芯片上。存储器可以位于该数字校准电路中或之外，且该存储器可以是一个用户可存取可编程存储器。
本发明的特征还在于一种集成数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个数字校准电路，该校准电路包括一个用于存储数模转换器转移函数的端点误差的预定补数(complement)的存储器和一个算术逻辑单元，该算术逻辑单元用于将端点误差的补数应用于DAC输入信号以补偿该DAC的端点误差。
在一个优选实施例中，该端点误差的补数可以包括偏移误差和增益误差。该算术逻辑单元可包括一个运算电路，该运算电路具有用于将DAC的输入与增益误差系数相乘的乘法电路和将偏移误差系数加至输入信号的加法电路。端点误差的补数可包括零刻度和满刻度误差系数。该算术逻辑单元可包括一个运算电路，用于代数计数零刻度输出和理想输出并通过最低有效位(LSB)值对其规格化以获得零刻度误差，以及合并满刻度输出和理想输出并通过LSB值对其规格化以获得满刻度误差系数，并将这些系数应用于DAC的输入信号。该数字校准电路和DAC可以在同一集成电路芯片上。该存储器可以在数字校准电路中。该存储器可以位于数字校准电路之外。该存储器可以是用户可存取可编程存储器。
本发明的特征还在于一种数字校准系统，包括一个集成的数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个响应于该DAC的模拟信号电路。数字校准电路包括用于存储数模转换器转移函数的端点误差的预定补数的存储器，并包括一个算术逻辑单元，该算术逻辑单元用于将端点误差的补数应用于该DAC的输入信号以补偿DAC和模拟信号电路的端点误差。
在一个优选实施例中，该数字校准电路和DAC可以在同一集成电路芯片上。该存储器可以在数字校准电路之中或之外。该存储器可以是一个用户可存取可编程存储器。
本发明的特征还在于一种集成的数字校准电路和数模转换器，包括一个数模转换器和一个数字校准电路，该数字校准电路包括一个用于存储数模转换器(DAC)的预定偏移误差系数和增益误差系数的存储器和一个算术逻辑单元，该算术逻辑单元包括一个运算电路，该运算电路具有一个用于将DAC的输入与增益误差系数相乘的乘法电路和一个将偏移误差系数加至输入信号的加法电路，以补偿DAC的增益和偏移误差。
在一个优选实施例中，该数字校准电路和DAC可以在同一集成电路芯片上。该存储器可以在数字校准电路之中或之外。该存储器可以是一个用户可存取可编程存储器。
本发明的特征还在于一种数字校准系统，包括一个集成的数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个响应于该DAC的模拟信号电路。数字校准电路包括一个用于存储DAC和模拟信号电路的预定偏移误差系数和增益误差系数的存储器，并包括一个算术逻辑单元，该算术逻辑单元包括一个运算电路，该运算电路具有一个用于将DAC的输入与增益误差系数相乘的乘法电路和一个将偏移误差系数加至输入信号的加法电路，以补偿DAC和模拟信号电路的增益和偏移误差。
在一个优选实施例中，该数字校准电路和DAC可以在同一集成电路芯片上。该存储器可以在数字校准电路之中或之外。该存储器可以是一个用户可存取可编程存储器。
本发明的特征还在于一种集成的数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个数字校准电路，该数字校准电路包括用于存储DAC的预定零刻度和满刻度误差系数的存储器和一个算术逻辑单元，该算术逻辑单元包括一个运算电路，用于代数合并零刻度输出和理想输出并通过最低有效位(LSB)值对其规格化以获得零刻度误差系数，以及合并满刻度输出和理想输出并通过LSB对其规格化以获得满刻度误差系数，并将这些误差系数应用于DAC的输入信号以补偿所述DAC的零刻度和满刻度误差。
在一个优选实施例中，该数字校准电路和DAC可以在同一集成电路芯片上。该存储器可以在数字校准电路之中或之外。该存储器可以是一个用户可存取可编程存储器。
本发明的特征还在于一种数字校准系统，该系统包括一个集成的数字校准电路和数模转换器，包括一个数模转换器(DAC)和一个响应该DAC的模拟信号电路。数字校准电路包括一个用于存储DAC和模拟信号电路的预定零刻度和满刻度误差系数的存储器和一个算术逻辑单元，该单元包括一个运算电路，用于代数合并零刻度输出和理想输出并通过最低有效位(LSB)值对其规格化以获得零刻度误差系数，以及合并满刻度输出和理想输出并通过LSB对其规格化以获得满刻度误差系数，并将这些误差系数应用于DAC的输入信号以补偿DAC和模拟信号电路的零刻度和满刻度偏移误差。
在一个优选实施例中，该数字校准电路和DAC可以在同一集成电路芯片上。该存储器可以在数字校准电路之中或之外，且该存储器可以是一个用户可存取可编程存储器。
附图说明
本发明其它目的、特征和优点本领域技术人员根据下面结合附图对一个优选实施例的描述将变得显而易见。其中：
图1是示出端点误差作为增益和偏移误差的数模转换器(DAC)转移函数的图形。
图2是示出端点误差作为零刻度和满刻度误差的数模转换器转移函数的图形。
图3是根据本发明的使用增益和偏移系数的集成的数字校准电路和DAC的简化示意性方框图。
图4A-C是应用增益和偏移系数来补偿增益和偏移误差的数字校准电路的三个不同实施例的一部分的更详细示意性方框图。
图5是根据本发明的类似于图3的采用零刻度和满刻度系数的集成数字校准电路和DAC的视图。
图6是根据本发明的类似于图3的采用软件驱动校准系统的集成数字校准电路和DAC的视图。
图7是操作图6的校准系统的软件的流程图。
具体实施方式
除了下面描述的该优选实施例或各优选实施例，本发明还可以有其它实施例并以各种方式实施。因此，可以理解，本发明并不仅限于应用于下面的描述或附图所示出的具体结构及元件的排列。
为了任何控制或调节的目的，本发明试图调节DAC端点或DAC加上模拟信号电流链路端点。但是，其中一个更重要的应用是校正端点误差如零刻度、满刻度误差以及增益和偏移误差。这种误差校正应用是特定实施例所披露的主题，但决不是限制本发明的范围，本发明的范围包括为了任何理由而进行的端点调节。
数模转换器(DAC)转移函数端点误差可被看作增益和偏移误差或看作零刻度和满刻度误差。图1示出了增益和偏移误差方法的视图。一个理想的DAC转移函数10开始于零点12，并具有一个预定的斜率或增益。实际的转移函数14通常开始于偏移零点的偏移位置16，这引入偏移误差并将具有一个不同于理想转移函数10的斜率或增益的斜率或增益。该增益误差与偏移误差引起的偏差合起来形成增益和偏移误差18。通常校正偏移误差的系数被表示为c，而校正增益误差的系数被表示为m。
在另一视图2中，端点误差被认为是零刻度误差20和满刻度误差22。该零刻度误差的出现是由于转移函数24的零点位置与理想的零点位置26不一致，而满刻度误差的出现是由于该满刻度点随影响转移函数24的增益或斜率的误差而变化并由于零位置23的误差。
根据本发明的另一个实施例，图3中，DAC30和数字校准电路32集成在一个芯片34上。校准系统36读取DAC30在38处的输出，或如果希望的话读取来自DAC30的输出和随后的模拟信号电路或模拟信号链40在输出42处的输出。以这种方式可以补偿包括DAC的整个模拟链路的误差。或者，信号通过线路44耦合至校准系统36，该系统传送偏移误差系数c和增益误差系数m至数字校准电路32，在那里这些值被用来计算y，其中x是输入信号，y是输出信号。简单表示为：
y＝mx+c (1)
其中y是输出，m是增益或斜率误差系数，c是偏移系数，x是输入。
方程1是一个典型的通用规范线性代数表达式，该表达式默认使用实数。在数模转换器的情况下，该DAC的数字输入具有有限的量化的分辨率。因此，量化的有限分辨率数字在DAC的表达式中是适当的。为此，实际中使用该表达式的一种修改形式：
y＝((m+c2)/d)＊x+c (2)
其中，c2是第二常数数字项，d是一个用于缩小输出数的除数因子。
一个特定的优选实施例是：
y＝((m+1)/2＾N)＊x+c (3)
如果增益因子(m)具有分辨率的N个有效位，则最大(或满刻度)m值＝2＾N-1。在公式(2)中，满刻度m(m＝2＾N-1)时，该有效增益＝(2＾N-1+1)/2＾N＝1。
为了实施的目的，在公式(2)中选择因子“+1”。M＝2＾N-1＝>增益＝1。除了+1可使用任何数字常数。类似的，除以2＾N的运算等同于从数字乘法器的输出中定位抽头，正如本领域技术人员所公知的，以及也可以选择不同的除数因子。
对于大于1的增益，m+1的范围大于除数因子d。
m和c的值可以存储在存储器50中，该存储器可以位于芯片3上，但在数字校准电路32之外，或者它们被包含在数字校准电路32的存储器50’内，或者位于DAC30和数字校准电路32和芯片34之外并示为存储器50”中。当在芯片34之外提供存储器50”时，它可以被设置成可由用户存取和编程，使得不仅是输入信号x，而且偏移系数c和增益系数m也可被选择来补偿DAC误差或补偿DAC误差和由链路40中的一个或多个后续模拟信号电路产生的误差。
图3中，包括在数字校准电路32中的是一个算术逻辑单元33如运算电路52，其包括一个乘法器54和加法器56，如图4所示，从而运算电路52执行公式y＝mx+c。乘法器54接收x输入，并乘以系数m，然后在加法器56中与系数c相加，产生输出y。或者，图4B中，算术单元32a可包括一个附加除法器55，以得到输出y＝mx/d+c。也就是说，除法器55将DAC输入x和增益偏移m的乘积p除以d，得到一个商q，该商然后与偏移c在加法器56中相加，其中d是一个用于缩小输出数字的除数因子。或如图4C中在52b中所示，可以存在一个加法器57，其合并系数c2 59以得到输出y＝(m+c2)＊x/d+c。也就是说，在增益偏移m与DAC输入x相乘得到乘积p之前，该增益偏移与一个第二常数c2 59合并。
或者如图5所示，数字校准电路32a中的算术逻辑单元33a中的运算电路52a可以产生一个零刻度误差系数zs及满刻度系数fs，或者将它们连同输入信号x一起提供给数字校准电路32a。以与之前相同的方式，存储器50a、50a’、50a”以类似的方式执行只是对于满刻度系数fs和零刻度系数zs。校准系统36可以包括硬件电路或硬件电路与软件的组合，在计算zs和fs系数或m和c系数过程中读取零刻度和满刻度输出。图6中，校准系统36b在其输入端包含一个ADC，ADC37或内部的37’，该ADC用于将42b处的模拟信号电路链的信号转换为数字形式以在算术运算中用来计算系数。模拟信号电路(链)40b还可包括Vref+电路51和Vref-电路53，也可在校准系统36b中完全由软件实现。图6中，在三个阶段1、2和3可以计算zs和fs系数或m和c系数。如图7的软件流程所示。
图7中，校准周期从步骤100在零点设置DAC的输入开始，然后在步骤102中测量DAC或模拟信号电路链40的电压/电流输出。然后在步骤104中，该DAC被设置为满刻度并再次测量输出。在步骤106中，DAC30或者模拟信号电路链40的输出被用来计算系数m和c。在步骤108中，计算LSB的大小。在步骤110，计算c/zs项，之后在步骤112计算m。在步骤114计算dfs。然后在步骤116中，c/zs和m被量化，在步骤118中，c/zs和fs被量化。在步骤120中计算fs。在步骤122中，c/zs和fs被量化。
为了利用零刻度zs系数和满刻度fs系数来校正端点误差，可通过代数相加零刻度的电压输出减去零刻度理想的电压输出并将其规格化或除以最低有效位大小而获得系数zs。
可通过代数相加Vout满刻度减去Vout满刻度理想并用最低有效位大小进行规格化而获得满刻度校正系数fs。
注意，校准系统36可包括软件、DSP或微控制器或其它设备以确定m和c或zs和fs。
例1：计算m和c系数以校正增益和偏移误差
Vref+＝4.096v
Vref-＝0v
DAC分辨率，N＝12
因此，理想LSB＝4.096-0/211＝1mv
步骤100＝>102＝>Voutzs＝-10mv
步骤100X106＝>Voutfs＝4.115v
新的步骤：计算LSB大小＝(Voutfs-Voutzs)/(211-1)＝(4.115-0.01)/4095＝1.002442mv
计算c/zs＝-(Voutzs-Voutzsideal)/LSB大小＝-(-0.01-0)/LSB大小＝9.9756
量化c/zs到所需分辨率(12b)＝>10
计算m＝理想输出范围/(Voutfs-Voutzs)＝4.095/(4.115-0.010)＝0.997564
量化m到所需级(12b)＝>4086
例2：计算zs和fs系数以消除零刻度和满刻度误差
我们可以扩展例1并使用相同的数据如下计算新的系数：
设置dfs＝-(Voutfs-Voutfs-ideal)/LSB大小＝-(4.115v-4.096)/1.002442mv＝18.954＝18.954LSB
量化dfs到12b(LSB)级：dfs→19LSB
设置fs＝Voutfs/LSB大小＝4.115/1.002442mv＝4104.97565
量化fs到12b(LSB)级：fs→4105
虽然本发明的特定特征在一些附图中示出而不在其它所附图中，这只是为了方便，因为每一特征可以与本发明的任意或所有其它特征合并。这里使用的词语“包括”、“包含”、“具有”及“和”应进行广泛的解释和理解，不应限于任何物理地相互连接。而且，本申请中所披露的任意实施例都不应被认为是唯一可能的实施例。
本领域技术人员容易想到其它实施例并包括在下面的权利要求书中。
Claims (58)
1.一种集成的可编程数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储所述数模转换器转移函数的预定端点系数的存储器，和用于将端点系数应用于DAC输入信号以调节所述DAC的端点的算术逻辑单元，所述端点系数包括零刻度和满刻度系数。
2.如权利要求1所述的集成的可编程数字校准电路和数模转换器，其中，所述算术逻辑单元包括一个运算电路，用于代数计数零刻度输出和理想输出，并由最低有效位(LSB)值将它们规格化以获得零刻度系数，以及合并满刻度输出和理想输出，并由LSB将它们规格化以获得满刻度系数，并将这些系数应用于DAC的输入信号。
3.如权利要求1所述的集成的可编程数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一个集成电路芯片上。
4.如权利要求3所述的集成的可编程数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
5.如权利要求3所述的集成的可编程数字校准电路和数模转换器，其中，所述存储器在所述数字校正电路的外部。
6.如权利要求3所述的集成的可编程数字校准电路和数模转换器，其中，所述存储器是用户可存取的可编程存储器。
7.一种包括集成的数字校准电路和数模转换器的可编程数字校准系统，包括：
数模转换器(DAC)；
响应所述DAC的模拟信号电路；以及
数字校准电路，包括用于存储数模转换器转移函数的预定端点系数的存储器；和用于将这些端点系数应用于DAC输入信号以调节所述DAC和所述模拟信号电路的端点的算术逻辑单元，所述端点系数包括零刻度和满刻度系数。
8.如权利要求7所述的包括集成的数字校准电路和数模转换器的系统，其中，所述数字校准电路和DAC在同一个集成电路芯片上。
9.如权利要求8所述的包括集成的数字校准电路和数模转换器的系统，其中，所述存储器在数字校准电路内。
10.如权利要求8所述的包括集成的数字校准电路和数模转换器的系统，其中，所述存储器在数字校准电路的外部。
11.如权利要求8所述的包括集成的数字校准电路和数模转换器的系统，其中，所述存储器是用户可存取的可编程存储器。
12.一种可编程集成数字校准电路和数模转换器，包括：
数模转换器；和
数字校准电路，包括用于存储所述数模转换器(DAC)的预定偏移系数和增益系数的存储器，和算术逻辑单元，该算术逻辑单元包括具有用于将DAC输入与增益系数相乘的乘法电路，和用于将偏移系数与所述输入信号相加的加法电路以调节所述DAC的增益和偏移的运算电路，所述运算电路包括用于在将DAC输入与增益系数的乘积与偏移系数相加之前除该乘积的除法电路。
13.如权利要求12所述的可编程集成数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一个集成电路芯片上。
14.如权利要求12所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
15.如权利要求12所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路的外部。
16.如权利要求12所述的可编程集成数字校准电路和数模转换器，其中，所述存储器是一种用户可存取的可编程存储器。
17.一种包括集成的数字校准电路和数模转换器的可编程数字校准系统，包括：
数模转换器(DAC)；
响应该DAC的模拟信号电路；以及
数字校准电路，包括用于存储所述DAC和所述模拟信号电路的预定偏移系数和增益系数的存储器，和算术逻辑单元，该算术逻辑单元包括具有用于将DAC输入与增益系数相乘的乘法电路，和用于将偏移系数与所述输入信号相加的加法电路以调节所述DAC和所述模拟信号电路的增益和偏移的运算电路，所述运算电路包括用于在将DAC输入与增益系数的乘积与偏移系数相加之前除所述乘积的除法电路。
18.如权利要求17所述的可编程集成数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一个集成电路芯片上。
19.如权利要求17所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
20.如权利要求17所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路的外部。
21.如权利要求17所述的可编程集成数字校准电路和数模转换器，其中，所述存储器是用户可存取的可编程存储器。
22.一种可编程集成数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储该DAC的预定零刻度和满刻度系数的存储器，和包含运算电路的算术逻辑单元，所述运算电路用于代数合并零刻度输出和理想输出并由最低有效位(LSB)值对其规格化以获得零刻度系数，以及合并满刻度输出和理想输出并由LSB值对其规格化以获得满刻度系数，并将这些系数应用于DAC的输入信号以调节所述DAC的零刻度和满刻度。
23.如权利要求22所述的可编程集成数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一集成电路芯片上。
24.如权利要求23所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
25.如权利要求23所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述的数字校准电路之外。
26.如权利要求23所述的可编程集成数字校准电路和数模转换器，其中，所述存储器是用户可存取的可编程存储器。
27.一种包括集成的数字校准电路和数模转换器的可编程数字校准系统，包括：
数模转换器(DAC)；
响应于该DAC的模拟或混合信号电路；以及
数字校准电路，包括用于存储该DAC和模拟信号电路的预定零刻度和满刻度系数的存储器和算术逻辑单元，该算术逻辑单元包括一个运算电路，用于代数合并零刻度输出和理想输出并由最低有效位(LSB)值对其规格化以获得零刻度系数，以及合并满刻度输出和理想输出并由LSB值对其规格化以获得满刻度系数，并将这些系数应用于DAC输入信号以调节DAC和模拟信号电路的零刻度和满刻度偏移。
28.如权利要求27所述的可编程集成数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一集成电路芯片上。
29.如权利要求27所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
30.如权利要求28所述的可编程集成数字校准电路和数模转换器，其中，所述存储器在所述的数字校准电路之外。
31.如权利要求28所述的可编程集成数字校准电路和数模转换器，其中，所述存储器是用户可存取的可编程存储器。
32.一种集成的数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储所述数模转换器转移函数的端点误差的预定补数的存储器和算术逻辑单元，该算术逻辑单元用于将端点误差的补数应用于该DAC输入信号以补偿所述DAC的端点误差，所述端点误差的补数包括零刻度和满刻度误差系数。
33.如权利要求32所述的集成数字校准电路和数模转换器，其中，所述算术逻辑单元包括运算电路，用于代数计数零刻度输出和理想输出并由最低有效位(LSB)值对其规格化以获得零刻度误差系数，以及并合满刻度输出和理想输出并由LSB对其规格化以获得满刻度误差系数，并将这些误差系数应用于DAC的输入信号。
34.如权利要求32所述的集成的数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一集成电路芯片上。
35.如权利要求34所述的集成的数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
36.如权利要求34所述的集成数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路之外。
37.如权利要求34所述的集成数字校准电路和数模转换器，其中，所述存储器是用户可存取的可编程存储器。
38.一种数字校准系统，包括集成的数字校准电路和数模转换器，包括：
数模转换器(DAC)；
响应于该DAC的模拟信号电路；以及
数字校准电路，包括用于存储所述DAC转移函数的端点误差的预定补数的存储器和一个算术逻辑单元，该算术逻辑单元用于将端点误差的补数应用于所述DAC的输入信号以补偿所述DAC和所述模拟信号电路的端点误差，所述端点误差的补数包括零刻度和满刻度误差系数。
39.如权利要求38所述的集成数字校准电路和数模转换器的数字校准系统，其中，所述数字校准电路和DAC在同一集成电路芯片上。
40.如权利要求39所述的集成数字校准电路和数模转换器的数字校准系统，其中，所述存储器在所述数字校准电路内。
41.如权利要求39所述的集成数字校准电路和数模转换器的数字校准系统，其中，所述存储器在所述数字校准电路之外。
42.如权利要求39所述的集成数字校准电路和数模转换器的数字校准系统，其中，所述存储器是用户可存取的可编程存储器。
43.一种集成的数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储该DAC的预定零刻度和满刻度误差系数的存储器和一个算术逻辑单元，该算术逻辑单元包括一个运算电路，用于代数合并零刻度输出和理想输出并由最低有效位(LSB)值对其规格化以获得零刻度误差系数，以及并合满刻度输出和理想输出并由LSB值对其规格化以获得满刻度误差系数，并将这些误差系数应用于DAC的输入信号以补偿所述DAC的零刻度和满刻度误差。
44.如权利要求43所述的集成的数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一集成电路芯片上。
45.如权利要求44所述的集成的数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
46.如权利要求44所述的集成的数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路之外。
47.如权利要求44所述的集成的数字校准电路和数模转换器，其中，所述存储器是用户可存取的可编程存储器。
48.一种包括集成的数字校准电路和数模转换器的数字校准系统，包括：
数模转换器(DAC)；
响应于所述DAC的模拟或混合信号电路；以及
数字校准电路，包括用于存储所述DAC和模拟信号电路的预定零刻度和满刻度误差系数的存储器和一个算术逻辑单元，该单元包括一个运算电路，用于代数合并零刻度输出和理想输出并由最低有效位(LSB)值对其规格化以获得零刻度误差系数，以及合并满刻度输出和理想输出并由LSB对其规格化以获得满刻度误差系数，并将这些系数应用于DAC的输入信号以补偿该DAC和模拟信号电路的零刻度和满刻度偏移误差。
49.如权利要求48所述的集成的数字校准电路和数模转换器，其中，所述数字校准电路和DAC在同一集成电路芯片上。
50.如权利要求49所述的集成的数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路内。
51.如权利要求49所述的集成的数字校准电路和数模转换器，其中，所述存储器在所述数字校准电路之外。
52.如权利要求49所述的集成的数字校准电路和数模转换器，其中所述存储器是用户可存取的可编程存储器。
53.一种集成的可编程数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储所述数模转换器转移函数的预定端点系数的存储器，和用于将端点系数应用于DAC输入信号以调节所述DAC的端点的算术逻辑单元，所述端点系数包括偏移系数和增益系数，所述算术逻辑单元包括：
具有用于将DAC输入与增益系数相乘的乘法电路的运算电路，
用于将偏移系数加至所述输入信号的加法电路，和
除法电路，用于在将DAC输入与增益系数的乘积加至偏移系数之前除该乘积。
54.一种集成的可编程数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储所述数模转换器转移函数的预定端点系数的存储器，和用于将端点系数应用于DAC输入信号以调节所述DAC的端点的算术逻辑单元，所述端点系数包括偏移系数和增益系数，所述算术逻辑单元包括：
具有用于将DAC输入与增益系数相乘的乘法电路的运算电路，
用于将偏移系数加至所述输入信号的加法电路，和
用于在增益系数与DAC输入相乘之前合并第二常量和增益系数的第二加法器。
55.一种集成的可编程数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储所述数模转换器转移函数的预定端点系数的存储器，所述端点系数包括零刻度和满刻度系数；以及
用于将端点系数应用于DAC输入信号以调节所述DAC的端点的算术逻辑单元，所述算术逻辑单元包括一个运算电路，用于代数计数零刻度输出和理想输出，并由最低有效位(LSB)值将它们规格化以获得零刻度系数，以及合并满刻度输出和理想输出，并由LSB将它们规格化以获得满刻度系数，并将这些系数应用于DAC的输入信号。
56.一种集成的可编程数字校准电路和数模转换器，包括：
数模转换器；和
数字校准电路，包括用于存储所述数模转换器(DAC)的预定偏移系数和增益系数的存储器，和算术逻辑单元，该算术逻辑单元包括具有用于将DAC输入与增益系数相乘的乘法电路，和用于将偏移系数与所述输入信号相加的加法电路以调节所述DAC的增益和偏移的运算电路，所述运算电路包括用于在增益系数与DAC输入相乘之前合并第二常量和增益系数的第二加法器。
57.一种包括集成的数字校准电路和数模转换器的可编程数字校准系统，包括：
数模转换器(DAC)；
响应该DAC的模拟信号电路；
数字校准电路，包括用于存储所述DAC和所述模拟信号电路的预定偏移系数和增益系数的存储器；以及
算术逻辑单元，该算术逻辑单元包括具有用于将DAC输入与增益系数相乘的乘法电路，和用于将偏移系数与所述输入信号相加的加法电路以调节所述DAC和所述模拟信号电路的增益和偏移的运算电路，所述运算电路包括用于在增益系数与DAC输入相乘之前合并第二常量和增益系数的第二加法器。
58.一种集成的数字校准电路和数模转换器，包括：
数模转换器(DAC)；和
数字校准电路，包括用于存储所述数模转换器转移函数的端点误差的预定补数的存储器，所述端点误差的补数包括零刻度和满刻度误差系数；以及
算术逻辑单元，该算术逻辑单元用于将端点误差的补数应用于该DAC输入信号以补偿所述DAC的端点误差，所述算术逻辑单元包括运算电路，用于代数计数零刻度输出和理想输出并由最低有效位(LSB)值对其规格化以获得零刻度误差系数，以及并合满刻度输出和理想输出并由LSB对其规格化以获得满刻度误差系数，并将这些误差系数应用于DAC的输入信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41390902P | 2002-09-26 | 2002-09-26 | |
| US60/413,909 | 2002-09-26 | ||
| US60/414,166 | 2002-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1703831A CN1703831A (zh) | 2005-11-30 |
| CN100514863C true CN100514863C (zh) | 2009-07-15 |
Family
ID=35632721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB03825221XA Expired - Fee Related CN100514863C (zh) | 2002-09-26 | 2003-08-07 | 集成的数字校准电路和数模转换器(dac) |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100514863C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093683A (ja) * | 2008-10-10 | 2010-04-22 | Nec Electronics Corp | デジタルアナログ変換回路とその出力データの補正方法 |
| CN102025374B (zh) * | 2010-12-24 | 2013-10-16 | 北京东方计量测试研究所 | 数模转换器的差分非线性误差实时校正的自动校准电路 |
| CN104363390A (zh) * | 2014-11-11 | 2015-02-18 | 广东中星电子有限公司 | 一种镜头暗角补偿方法和系统 |
| CN104734709B (zh) * | 2015-01-28 | 2018-06-08 | 广东美的制冷设备有限公司 | Ad转换的偏差校准方法及装置 |
| KR102373545B1 (ko) * | 2015-11-23 | 2022-03-11 | 삼성전자주식회사 | 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법 |
| TWI597477B (zh) * | 2016-12-29 | 2017-09-01 | 財團法人工業技術研究院 | 具量測範圍選擇器的微機電裝置 |
| ES2991606T3 (es) | 2017-10-30 | 2024-12-04 | Carrier Corp | Compensador en un dispositivo detector |
| CN107846222B (zh) * | 2017-11-16 | 2021-02-12 | 上海华虹集成电路有限责任公司 | 一种数字模拟转换器增益自校准电路 |
| CN111983954A (zh) * | 2020-08-20 | 2020-11-24 | 济南浪潮高新科技投资发展有限公司 | 基于fpga的多通道信号发生器输出波形同步的系统及方法 |
| CN112217517B (zh) * | 2020-10-09 | 2024-12-27 | 珠海零边界集成电路有限公司 | 一种调节数字模拟转换器的方法及相关设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829236A (en) * | 1987-10-30 | 1989-05-09 | Teradyne, Inc. | Digital-to-analog calibration system |
| CN1341292A (zh) * | 1999-10-27 | 2002-03-20 | 皇家菲利浦电子有限公司 | 数模转换器 |
-
2003
- 2003-08-07 CN CNB03825221XA patent/CN100514863C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829236A (en) * | 1987-10-30 | 1989-05-09 | Teradyne, Inc. | Digital-to-analog calibration system |
| CN1341292A (zh) * | 1999-10-27 | 2002-03-20 | 皇家菲利浦电子有限公司 | 数模转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1703831A (zh) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272760A (en) | Self-calibrating digital to analog conversion system and method | |
| US4222107A (en) | Method and apparatus for automatically calibrating a digital to analog converter | |
| JP2001527648A (ja) | 温度変化によるセンサの非線形オフセットおよび感度変化の精度補償のためのシステムおよび方法 | |
| JP3224808B2 (ja) | 冗長性ａ‐ｄおよびｄ‐ａ変換器の較正方法 | |
| US5361067A (en) | Digital linearization calibration for analog to digital converter | |
| CN100514863C (zh) | 集成的数字校准电路和数模转换器(dac) | |
| CN100479328C (zh) | 用于数字到模拟以及模拟到数字转换器的数字补偿的系统和方法 | |
| JPH0652872B2 (ja) | ディジタルアナログ変換器 | |
| US7068193B2 (en) | Integrated digital calibration circuit and digital to analog converter (DAC) | |
| US7002496B2 (en) | All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division | |
| JPH02135820A (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器の補正値の決定方法および装置 | |
| US20080164938A1 (en) | Method and circuit for curvature correction in bandgap references with asymmetric curvature | |
| US10862493B2 (en) | Techniques to improve linearity of R-2R ladder digital-to-analog converters (DACs) | |
| US12028085B2 (en) | Digital-to-analog converter with digitally controlled trim | |
| JPS6187430A (ja) | デジタル・アナログ変換器補正トリムを最小化する方法及び装置 | |
| JPS6259492B2 (zh) | ||
| CN110048716B (zh) | 数模转换器 | |
| US4535318A (en) | Calibration apparatus for systems such as analog to digital converters | |
| US6392578B1 (en) | Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code | |
| Phadnis | Real time linearization of sensor response using a novel polynomial estimation method | |
| US7796075B2 (en) | Method and apparatus for internally calibrating mixed-signal devices | |
| US11936395B2 (en) | Digital-to-analog converter with digitally controlled trim | |
| JPH02288616A (ja) | 自己較正型ｄａ変換器およびこれを用いる自己較正型ａｄ変換器 | |
| US11736117B2 (en) | Method of vernier digital-to-analog conversion | |
| RU2703228C1 (ru) | Способ нониусного цифроаналогового преобразования |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Massachusetts, USA Patentee after: ANALOG DEVICES, Inc. Address before: Massachusetts, USA Patentee before: Analog Devices, Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090715 |