[go: up one dir, main page]

CN100499043C - 在双极器件形成外延基极层的方法 - Google Patents

在双极器件形成外延基极层的方法 Download PDF

Info

Publication number
CN100499043C
CN100499043C CNB2004800365861A CN200480036586A CN100499043C CN 100499043 C CN100499043 C CN 100499043C CN B2004800365861 A CNB2004800365861 A CN B2004800365861A CN 200480036586 A CN200480036586 A CN 200480036586A CN 100499043 C CN100499043 C CN 100499043C
Authority
CN
China
Prior art keywords
silicon
layer
silicon nitride
stack
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800365861A
Other languages
English (en)
Other versions
CN1890786A (zh
Inventor
J·J·T·M·东克尔斯
P·H·C·马尼
E·昆宁
F·I·诺伊利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1890786A publication Critical patent/CN1890786A/zh
Application granted granted Critical
Publication of CN100499043C publication Critical patent/CN100499043C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

一种在双极器件形成外延基极层的方法。该方法包括步骤：提供具有邻接活性硅区(10)的场隔离氧化物区(12)的结构件；在场隔离氧化物区(12)的上方形成氮化硅/硅叠层(14，16)；其中，氮化硅/硅叠层(14，16)包括硅顶层(14)和氮化硅底层(16)，对氮化硅/硅叠层(14，16)进行蚀刻，形成台阶状的籽晶层；其中，在氮化硅底层蚀刻的同时，横向蚀刻硅顶层，在台阶状的籽晶层和活性区(10)的上方生长Si/SiGe/Si叠层(20)。

Description

在双极器件形成外延基极层的方法
技术领域
本发明大体上涉及制造双极-互补金属氧化物半导体BICMOS器件，具体地，涉及在BICMOS制造工艺中减少籽晶层外形的方法。
背景技术
添加锗到硅的技术形成硅锗器件(Si/Ge/SiGeC)带来了半导体工业的革命。添加锗到硅可形成高性能的异质结双极晶体管(HBTs)，其工作速度比标准的硅双极晶体管高很多，SiGe HBTs的工作速度以前只有镓-砷晶体管能够达到，并具有可在现有的硅加上生产单位使用标准模具制造的优点。SiGe器件还可集成到标准的CMOS逻辑电路技术，使高性能模拟和RF电路集成到致密CMOS逻辑电路。
SiGe器件的性能和集成容量已经使得生产出用于无线和有线通讯、高速测试、和硬盘驱动的大范围的新产品。SiGe产品包括用于无线蜂窝手机和基站，以及无线局域网络和高速/大容量有线网络的芯片装置。
一种在双极器件生长外延SiGeC基极层的技术称作差动外延生长(DEG)或非选择外延生长(NSEG)。DEG的一个问题涉及均匀成核。SiGe/SiGeC在场隔离氧化物区，即在浅沟隔离(STI)，不能很好地成核。解决这个问题的一个方法是在场隔离氧化物设置非晶或多晶的籽晶层。例如，氧化硅、氮化硅和非晶或多晶硅叠层沉积在STI图案化的晶片上。
对于BiCMOS工艺，在双极的加工步骤期间，籽晶层还用作晶片的CMOS(活性)部分的保护层。在CMOS加上后，籽晶层叠层在活性区打开，暴露出硅基体，在基林上进行DEG工艺，加工出双极晶体管。在双极加工结束时，籽晶层可再次图案化，用作硅化物保护层。
取决于设计要求，籽晶层可在活性区的内侧或外侧图案化。在籽晶层于活性区外侧图案化的情况下，籽晶层结构施加到STI沟结构。在STI沟(如90纳米)上施加后的形状对后面的工艺有负面影响。因此，需要一种方法，能改进(如减少)外形，以避免对工艺的负面影响。
发明内容
本发明通过提供一种台阶状籽晶层，可使STI沟的外形平缓，克服了上面提到的问题以及其他问题。本发明的第一方面，提供了一种在双极器件形成外延基极层的方法，包括步骤：提供结构件，其设有邻接活性硅区的场隔离氧化物区；在场隔离氧化物区的上方形成氮化硅/硅叠层，其中氮化硅/硅叠层包括硅顶层和氮化硅底层；对氮化硅/硅叠层进行蚀刻，形成台阶状的籽晶层；其中，在蚀刻氮化硅底层的同时，横向蚀刻硅顶层；和在台阶状籽晶层和活性区的上方生长出Si/SiGe/Si叠层。
在本发明的第二方面，提出了一种在双极器件形成外延基极层的结构件，其包括：在场隔离氧化物区上方形成的氮化硅/硅叠层，其中，氮化硅/硅叠层包括硅顶层和氮化硅底层；硅顶层从氮化硅底层横向形成台阶，形成台阶状籽晶层；和在台阶状籽晶层和邻接的活性硅区上方形成平缓的Si/SiGe/Si叠层。
在本发明的第三方面，提出了一种在双极器件形成外延基极层的方法，包括步骤：提供结构件，其设有邻接活性硅区的场隔离氧化物区；在场隔离氧化物区上方形成氮化硅/硅叠层，其中、氮化硅/硅叠层包括硅顶层和氮化硅底层；用光致抗蚀掩模完全覆盖场隔离氧化物区；和对氮化硅/硅叠层进行蚀刻，形成台阶状籽晶层；其中，在氮化硅底层垂直蚀刻同时，横向蚀刻硅顶层。
附图说明
通过下面参考附图对本发明各方面的详细介绍，可对本发明的这些和其他特征有清楚地了解，附图中：
图1显示了具有沉积在STI上的籽晶层的结构件；
图2显示出图1结构件在进行蚀刻；
图3显示出蚀刻后得到的结构件；
图4是使用先有技术和现有技术形成的籽晶层结构件的对比截面图；
图5显示了DEG加工后的图4截面图。
具体实施方式
现在参考附图，图1-3显示了BICMOS制造工艺中减少籽晶层外形的示例性方法的步骤。如图1所示，一部分STI图案化晶片包括活性硅区10和场隔离氧化物区或STI区12。还显示出STI沟34，其在制造STI区时，在活性硅区与氧化物接触的区域形成。具体地，当使用氢氟酸(HF)时形成了STI沟34。因为外延生长前各个加工过程多次使用HF蚀刻，STI沟34是结构形状的一个特征。
第一步，包括氮化硅16和硅14(或多晶)的籽晶层设置在氧化硅层17上。如先有技术已经知道的，要求设置氧化硅层17是因为氮化硅或者硅/氮化硅叠层14，16进行图案化，而活性硅上不允许通过干式蚀刻实现图案，否则将损坏硅晶格。设置氧化硅层17可通过生长或沉积。如果进行沉积，层17可设置在任何地方；如果进行生长，层17只能设置在进行生长的活性硅10上。在后一种情况，所有沉积硅将在热处理期间氧化。对于图1，这意味着只有活性硅区10顶表面覆盖薄氧化硅层。氮化硅层16可沉积，硅层14可以是非晶或是多晶体。
这些层的典型厚度是，硅层14为50纳米，氮化硅层16是20纳米，氧化硅层17是20纳米。图案化后籽晶层，16的厚度上出现了新结构(如台阶)，这使得后来进行的干式蚀刻形成精确图案很困难。为了解决这个问题，下面介绍根据本发明的蚀刻技术。
如图2和3所示，进行“平缓”加工，以得到希望的结果。具体地，使用蚀刻化学剂，其可在蚀刻底部氮化硅层16的同时快速横向蚀刻顶部的硅层14。在一示例性的实施例中，可通过SF6基的干式蚀刻在TCP9400 LAM RESEARCHTM reactor实现。该方法包括2个次步骤：第一个次步骤是各向异性多晶硅蚀刻，意味着相对光致抗蚀掩模32垂直向下蚀刻多晶硅(见图2的箭头36)；第二个次步骤是各向异性氮化物蚀刻以及各向同性多晶硅蚀刻(如图3的箭头38所示)。
一般地，等离子蚀刻涉及一种模式，其中正离子通过偏电压加速到达基体并包括溅射材料(称作离子溅射)。化学蚀刻出现在中性的活性粒子(称作原子团)与表面反应，使化学剂成为挥发组分。对于多晶硅蚀刻，可使用Cl2/HBr化学剂。这些蚀刻机理是受驱动的离子溅射，所以蚀刻是各向异性的。
当对硅层14蚀刻时，化学剂变为SF6等离子。氮化物蚀刻是受驱动的离子溅射，自由的氟原子团存在于等离子中，氟原子与纯硅强烈反应(因此，化学蚀刻非常重要)。因此，在氮化物离子蚀刻同时，多晶硅用原子团横向蚀刻(顶面仍有一些光致抗蚀剂)。通过这个技术，因为硅层14被移走，外形得到减少。
该方法可使用其他氟气体，尽管当使用碳氟化合物气体(例如，CHF3，Cl2F2，C4F8，C3F6和NF3)时需要小心，因为氟原子化学反应，而碳原子通过形成聚合物消耗氟，通过在侧壁上形成保护层妨碍化学蚀刻，所以只有离子溅射可以采用。因此，必须小心选择适当的氟碳(F/C)比例。
硅层14的横向蚀刻与氮化硅层16的氮化物蚀刻自动调整。自动调整可提供额外的益处，因为如果要求进行两个光刻操作(旋转施加抗蚀剂、曝光、显影)，两个光刻步骤不容易协调。这种情况下，暴露的氮化物表面的左边可能大于右边(截面部分)。一般最好的晶组对齐规格是在30-50纳米的量级。
如图3所示，形成了台阶状结构，其中硅层14从活性硅区10横向蚀刻较远，氮化硅层16在活性硅区10和硅层14之间蚀刻。得到了一种结构，其具有两个小台阶或等级，而不是一个大台阶。这种方式的部分氮化硅层16未覆盖，这对差动外延生长(DEG)工艺没有重大影响。硅层14的边到氮化硅的边的距离一般为100纳米或更大。氮化物层16到硅籽晶层的边的距离一般与之相同(如数百纳米)。
图4，5显示了结构件的截面图(进行DEG工艺的前和后)，其中左侧显示的是先有技术22，右侧显示的是根据本发明的现有技术24。(注意这些图形只是用来对比现有技术24和先有技术22，不是建议使用两个技术来形成一个器件)。如图4所示，右侧的硅层14使用了现有技术，已经如箭头28所示横向蚀刻，形成台阶状籽晶层。
图5显示了进行DEG工艺后的结构件，已经形成EPI叠层20。在标记26显示的点之间，生长的Si/SiGe/Si叠层20在活性区10上方从外延(单晶)转换到STI上方的多晶体。如图所示，使用先有技术22，叠层20的外形32包括很陡的斜面。相比之下，EPI叠层20的外形30使用现有技术24被抹平，提供了平缓得多的斜面。
前面对本发明的优选实施例的介绍用于展示和说明。并不是希望排它或限制本发明于所公开的特定形式，很明显，在本发明的范围内可进行各种修改和变化。这些对于所属领域的技术人员很明显的改进和变化属于所附权利要求限定的本发明的范围内。

Claims (20)

1.一种在双极器件形成外延基极层的方法，包括步骤：
提供结构件，其设有邻接活性硅区(10)的场隔离氧化物区(12)；
在场隔离氧化物区(12)的上方形成氮化硅/硅叠层(14，16)，其中，所述氮化硅/硅叠层(14，16)包括硅顶层(14)和氮化硅底层(16)；
对氮化硅/硅叠层(14，16)进行蚀刻，形成台阶状的籽晶层；其中，在蚀刻氮化硅底层的同时，横向蚀刻硅顶层(14)；和
在台阶状籽晶层和活性区(10)上方生长出Si/SiGe/Si叠层(20)。
2.根据权利要求1所述的方法，其特征在于，所达横向蚀刻硅层(14)与蚀刻的氮化硅层(16)自动调整。
3.根据权利要求1所述的方法，其特征在于，所述场隔离氧化物区包括浅沟隔离(STI)区。
4.根据权利要求1所述的方法，其特征在于，所述方法包括另一步骤，在场隔离氧化物区和氮化硅/硅叠层之间形成氧化硅层(17)。
5.根据权利要求1所述的方法，其特征在于，所述对氮化硅/硅叠层蚀刻的步骤包括：
各向异性硅蚀刻；和
在各向同性硅蚀刻的同时进行各向异性氮化硅蚀刻。
6.根据权利要求5所述的方法，其特征在于，Cl2/HBr化学剂用于各向异性硅蚀刻。
7.根据权利要求5所述的方法，其特征在于，所述氮化硅层用离子进行各向异性蚀刻，硅层用原子团进行横向的各向同性蚀刻。
8.根据权利要求1所述的方法，其特征在于，所述生长Si/SiGe/Si叠层通过差动外延生长(DEG)工艺形成。
9.根据权利要求3所述的方法，其特征在于，所述硅层横向蚀刻至少200纳米。
10.一种在双极器件形成外延基极层的结构件，其包括：
在场隔离氧化物区(12)的上方形成的氮化硅/硅叠层(14，16)，其中，所述氮化硅/硅叠层(14，16)包括硅顶层(14)和氮化硅底层(16)；所述硅顶层从所述氮化硅底层横向形成台阶，形成台阶状籽晶层；和
在台阶状籽晶层和邻接的活性硅区(10)的上方形成平缓的Si/SiGe/Si叠层(20)。
11.根据权利要求10所述的结构件，其特征在于，所述硅顶层横向退入至少200纳米。
12.根据权利要求10所述的结构件，其特征在于，所述场隔离氧化物区包括浅沟隔离(STI)区。
13.根据权利要求10所述的结构件，其特征在于，所述结构件还包括氧化硅层(17)，位于场隔离氧化物区和氮化硅/硅叠层之间。
14.一种在双极器件形成外延基极层的方法，包括步骤：
提供结构件，其设有邻接活性硅区(10)的场隔离氧化物区(12)；
在场隔离氧化物区(12)的上方形成氮化硅/硅叠层(14，16)，其中，所述氮化硅/硅叠层(14，16)包括硅顶层(14)和氮化硅底层(16)；
掩模(32)完全覆盖所述场隔离氧化物区(12)；和
对氮化硅/硅叠层(14，16)进行蚀刻，形成台阶状籽晶层；其中，在对氮化硅底层(16)垂直蚀刻的同时，横向蚀刻硅顶层。
15.根据权利要求14所述的方法，其特征在于，所述方法包括另外的步骤：在台阶状籽晶层和活性硅区的上方生长Si/SiGe/Si叠层(20)。
16.根据权利要求14所述的方法，其特征在于，横向蚀刻硅层(14)与蚀刻氮化硅层(16)自动调整。
17.根据权利要求14所述的方法，其特征在于，所述场隔离氧化物区包括浅沟隔离(STI)区。
18.根据权利要求14所述的方法，其特征在于，所述方法包括另外步骤：在所述场隔离氧化物区和所述氧化硅/硅叠层之间形成氧化硅层(17)。
19.根据权利要求14所述的方法，其特征在于，所述硅层包括多晶硅。
20.根据权利要求14所述的方法，其特征在于：所述蚀刻氮化硅/硅叠层的步骤包括下列步骤：
各向异性硅蚀刻；和
在各向同性硅蚀刻同时进行各向异性氮化硅蚀刻。
CNB2004800365861A 2003-12-12 2004-12-09 在双极器件形成外延基极层的方法 Expired - Fee Related CN100499043C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52902803P 2003-12-12 2003-12-12
US60/529,028 2003-12-12

Publications (2)

Publication Number Publication Date
CN1890786A CN1890786A (zh) 2007-01-03
CN100499043C true CN100499043C (zh) 2009-06-10

Family

ID=34699930

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800365861A Expired - Fee Related CN100499043C (zh) 2003-12-12 2004-12-09 在双极器件形成外延基极层的方法

Country Status (7)

Country Link
US (1) US7566919B2 (zh)
EP (1) EP1695380B1 (zh)
JP (1) JP4874119B2 (zh)
KR (1) KR101060426B1 (zh)
CN (1) CN100499043C (zh)
AT (1) ATE545952T1 (zh)
WO (1) WO2005059989A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117740B (zh) * 2010-01-06 2012-11-07 上海华虹Nec电子有限公司 改善锗硅或锗硅碳单晶体与多晶体交界面形貌的方法
CN105609415B (zh) * 2015-12-25 2018-04-03 中国科学院微电子研究所 一种刻蚀方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731619A (en) 1996-05-22 1998-03-24 International Business Machines Corporation CMOS structure with FETS having isolated wells with merged depletions and methods of making same
JP4147605B2 (ja) * 1998-02-17 2008-09-10 沖電気工業株式会社 バイポーラトランジスタの製造方法
FR2778022B1 (fr) 1998-04-22 2001-07-13 France Telecom Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication
JP2002524853A (ja) * 1998-08-31 2002-08-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バイポーラトランジスタを備える半導体デバイスの製造方法
JP2002141476A (ja) * 2000-11-07 2002-05-17 Hitachi Ltd ＢｉＣＭＯＳ半導体集積回路装置およびその製造方法
DE10061199A1 (de) * 2000-12-08 2002-06-13 Ihp Gmbh Verfahren zur Herstellung von schnellen vertikalen npn-Bipolartransistoren und komplementären MOS-Transistoren auf einem Chip
JP2003257987A (ja) * 2002-02-28 2003-09-12 Sony Corp 半導体装置およびその製造方法
JP3719998B2 (ja) * 2002-04-01 2005-11-24 松下電器産業株式会社 半導体装置の製造方法
WO2003100845A1 (en) * 2002-05-29 2003-12-04 Koninklijke Philips Electronics N.V. Method of fabrication sige heterojunction bipolar transistor

Also Published As

Publication number Publication date
KR101060426B1 (ko) 2011-08-29
KR20060118541A (ko) 2006-11-23
WO2005059989A1 (en) 2005-06-30
EP1695380A1 (en) 2006-08-30
US7566919B2 (en) 2009-07-28
CN1890786A (zh) 2007-01-03
JP2007514314A (ja) 2007-05-31
EP1695380B1 (en) 2012-02-15
US20070111485A1 (en) 2007-05-17
JP4874119B2 (ja) 2012-02-15
ATE545952T1 (de) 2012-03-15

Similar Documents

Publication Publication Date Title
US4381953A (en) Polysilicon-base self-aligned bipolar transistor process
US6329698B1 (en) Forming a self-aligned epitaxial base bipolar transistor
JP4398394B2 (ja) バイポーラ・トランジスタの製造方法
US10134876B2 (en) FinFETs with strained channels and reduced on state resistance
US6437376B1 (en) Heterojunction bipolar transistor (HBT) with three-dimensional base contact
US6458647B1 (en) Process flow for sacrificial collar with poly mask
US6972228B2 (en) Method of forming an element of a microelectronic circuit
CN1357908A (zh) 同一芯片上具有独立杂质分布的双极晶体管及其制造方法
CN101313394B (zh) 制造半导体器件的方法以及用该方法获得的半导体器件
EP1415330B1 (en) Selective base etching
US11177347B2 (en) Heterojunction bipolar transistor
CN100499043C (zh) 在双极器件形成外延基极层的方法
EP1535322A1 (en) Method for fabricating a self-aligned bipolar transistor and related structure
CN100511605C (zh) 用于双极晶体管中改善的对准容限的方法和有关结构
CN101257044B (zh) 使用选择性介质淀积的双极晶体管及其制造方法
US20050014341A1 (en) Method of fabricating complementary bipolar transistors with SiGe base regions
US11804542B2 (en) Annular bipolar transistors
WO1987001239A1 (en) Dielectric isolation structure for integrated circuits
KR100628624B1 (ko) 바이폴라 트랜지스터 및 그 제조 방법
JPH03227023A (ja) バイポーラ・トランジスタの製造方法
CN119730357A (zh) 半导体结构的形成方法
JPH11233762A (ja) 半導体装置およびその製造方法
JPH05182978A (ja) 半導体装置の製造方法
JPH0335527A (ja) 高速バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20201209

CF01 Termination of patent right due to non-payment of annual fee