[go: up one dir, main page]

CN100492631C - 光学显示器构装结构及其方法 - Google Patents

光学显示器构装结构及其方法 Download PDF

Info

Publication number
CN100492631C
CN100492631C CN 200610075900 CN200610075900A CN100492631C CN 100492631 C CN100492631 C CN 100492631C CN 200610075900 CN200610075900 CN 200610075900 CN 200610075900 A CN200610075900 A CN 200610075900A CN 100492631 C CN100492631 C CN 100492631C
Authority
CN
China
Prior art keywords
chip
substrate
optical display
integrated circuit
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610075900
Other languages
English (en)
Other versions
CN101064292A (zh
Inventor
王志源
张恒毅
许雅菱
李易锝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wintek Corp
Original Assignee
Wintek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wintek Corp filed Critical Wintek Corp
Priority to CN 200610075900 priority Critical patent/CN100492631C/zh
Publication of CN101064292A publication Critical patent/CN101064292A/zh
Application granted granted Critical
Publication of CN100492631C publication Critical patent/CN100492631C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明一种光学显示器构装结构及其方法，包含多数个设于基板上的覆晶凸块与多数个设于对应该基板的集成电路芯片上的凸块垫，该凸块垫与该覆晶凸块相互接触，并同时受一接合压力及一接合温度的热压作用，使得该凸块垫与该覆晶凸块之间形成共金熔合，以导通该基板与该集成电路芯片。

Description

光学显示器构装结构及其方法
技术领域
本发明是与电子组件构装结构有关，更详而言之是指一种光学显示器构装结构。
背景技术
图1是常用光学显示器构装结构1，其包括有一玻璃基板2、一驱动IC3及一异方性导电胶(Anisotropic Conductive Film，ACF)4，其中该玻璃基板2表面布设有多数个ITO导电膜2a，该驱动IC 3一表面设有多数个凸块3a，该异方性导电胶4粘结该玻璃基板2与该驱动IC 3，且包含有多数个导电粒子4a；在粘结玻璃基板2与驱动IC 3时，各该ITO导电膜2a与对应凸块3a相对接近，并通过由夹紧位于其等间的导电粒子4a以达电性导通，但，因应显示器轻薄短小且具多功能的特性，各相邻凸块3a间之间距必须缩小化，以增加驱动IC 3的单位面积上的凸块3a数量，但，在相邻的二凸块3a间的距离呈狭窄时，易造成位于相邻凸块3a间的多数个导电粒子4a彼此相互推挤并接触，进而对相邻二凸块3a形成桥接作用而造成短路，其次，居于ITO导电膜2a与凸块3a间的导电粒子4a亦可能因承受过大的压合力而挤压破损，导致导电接触不良情形发生。
复请参照图2所示，是上述结构潜藏的另一种导电接触不良情况，即，在驱动IC 3与玻璃基板2完成压合程序后，部分导电粒子4a’可能因材料配比不佳而缺乏弹性，致使其经压合变形后无法恢复原状，因此未能同时接触凸块3a与ITO导电膜2a，衍生开路的情形发生。
为改善上述缺失，有业者开发出一种如图3所示的光学显示器构装结构1’，该结构1’改以不具导电粒子的非导电胶(Noncon-ductive Film，NCF)5居间粘结玻璃基板6与驱动IC 8，且该结构1’更在玻璃基板6的ITO导电膜6a表面设置对应的复合式凸块7，该复合式凸块7由一弹性体7a与一完全包覆该弹性体7a的金属膜7b构成，在玻璃基板6与驱动IC 8的压合过程中，该复合式凸块7与设置于驱动IC 8上的凸块9接触，随着玻璃基板6与驱动IC 8的接近，该复合式凸块7的弹性体7a将适当地变形，使得金属膜7b得以较多的面积与凸块9接触，据以获得电性连接目的，但，在压合时，经常施以较大的压合力以确保凸块9能与复合式凸块7确实接触，然而过大的压合力容易致使原本极薄的金属膜7b因挤压而破损，反造成电性连接不良。
有鉴于此，本案发明人乃经详思细索，并积多年从事相关行业的研究开发与制造经验，终而有本发明的产生。
发明内容
本发明的主要目的在于提供一种光学显示器构装结构及其方法，是以共金熔合方式达成二个电子组件间的导电接合，通过以提供良好导电接触效果。
缘以达成上述的主要目的，本发明所提供的一种光学显示器构装结构及其方法，是在一基板的玻璃板体表面布设多数个氧化物导电线与复数个结合于该些氧化物导电线表面的覆晶凸块，再以一对应该基板设置且表面设有复数个凸块垫的集成电路芯片与该基板对接，于对接过程中施以一小于500MPa的接合压力及一小于400℃的接合温度，促使凸块垫与覆晶凸块于接触部位形成共金熔合。
附图说明
图1是现有技术液晶显示器的驱动IC与玻璃基板以异方性导电胶做为电性接合的示意图；
图2类同图1，揭示导电粒子造成电性接触不良的示意图；
图3是现有技术液晶显示器的驱动IC与玻璃基板以非导电胶做为电性接合的示意图；
图4是本发明第一较佳实施例的光学显示器构装结构示意图，揭示该结构组合前的态样；
图5揭示本发明第一较佳实施例的光学显示器构装结构的组合示意图；
图6是图5完成组合后的示意图；
图7揭示凸块垫为锡/铬合金所构成；
图8是本发明第二较佳实施例的光学显示器构装结构示意图，揭示覆晶凸块内部形成一封闭中空容室；
图9是本发明第二较佳实施例的光学显示器构装结构剖面图；
图10类同图8，揭示覆晶凸块具有二侧孔与中空容室相通；
图11揭示图9中的中空容室内部设一非导体；
图12揭示凸块垫内部形成一封闭中空容室；
图13揭示凸块垫具有二侧孔与中空容室相通；
图14揭示图12中凸块垫的中空容室内部增设一非导体。
【主要组件符号说明】
10       光学显示器构装结构
12       基板                 121     玻璃板体
122      氧化物导电线         123     覆晶凸块
123a     端面
14       集成电路芯片         141     凸块垫
141a     端面
16       非导电胶层
17       覆晶凸块             171     锡层
172      铬层
20       光学显示器构装结构
22       基板                 221     玻璃板体
222      氧化物导电线         223     覆晶凸块
223a     中空容室             223b    端面
223c     侧孔
224      非导体
24       集成电路芯片         241     凸块垫
241a     端面
30       凸块垫               32      中空容室
34       凸块垫               35      中空容室
36       侧孔                 38      凸块垫
39       非导体
F        接合压力
具体实施方式
请参阅图4至图6所示，是本发明第一较佳实施例的光学显示器构装结构10及其构装方法。
该光学显示器构装结构10包含一基板12及一集成电路芯片14，其中：
该基板12包含一玻璃板体121、多数个氧化物导电线122及复数个覆晶凸块(flip chip bump)123，前述玻璃板体121表面布设有该些氧化物导电线122，在本实施例中，该些氧化物导电线122是为铟锡氧化膜(ITO Film)；而该些覆晶凸块123为结合于该些氧化物导电线122表面的突起物，其等的突起端各具有一端面123a，在本实施例中，该些覆晶凸块123为金所制成。
该集成电路芯片14表面设置有复数个对应各该覆晶凸块123的凸块垫(bump pad)141，在本实施例中，各该凸块垫141亦以金而制成，其等突起端并具有一端面141a。
本实施例的光学显示器构装结构10是采覆晶方式而将集成电路芯片14与基板12结合，如图4所示，是将集成电路芯片14的该些凸块垫141与基板12的该些覆晶凸块123对位，接着，于集成电路芯片14与基板12之间置入一非导电胶16，如图5所示，再对该集成电路芯片14施以一小于500MPa的接合压力F，促使凸块垫141的端面141a与覆晶凸块123的端面123a接触，同时施以一接合温度小于400℃的加热条件，使得凸块垫141与覆晶凸块123相接触部位产生塑性变形，且其等的端面141a与端面123a间发生原子阶段的接合，亦即端面141a与端面123a处的金原子彼此结合成化学键而形成共金熔合，之后，待降温冷却，将使得凸块垫141与覆晶凸块123接触部位稳固结合，且非导电胶16固化，据此达成封装与电性连接的目的。
总结以上所述，本发明用以达成对二个极精细电子组件间的电性导通连接方式，是利用同为具有导电性的凸块垫141与覆晶凸块123直接接触，再透过预设的接合温度造成凸块垫141与覆晶凸块123间产生共金熔合，此结构不仅改善现有技术以异方性导电胶(ACF)做为电性导通接合使用时潜藏短路的缺失，更且，本发明结构所使用的非导电胶16成本相对异方性导电胶为低，再者，本发明结构是在氧化物导电线122的表面覆设做为共金熔合使用的覆晶凸块123，在集成电路芯片14与基板12压合过程中，凸块垫14呈嵌入覆晶凸块123中，因此并无类似上述图3所揭示现有技术复合式凸块7结构潜藏受压破损的情形。是以，本发明利用共金熔合方式达成二电子组件间的电性连接，确实具有提供良好的导电接触效果。
在上述实施例中是以金为例制作成凸块垫141与覆晶凸块123，另须说明的是，用以制作成凸块垫141与覆晶凸块123的材料亦可分别选自银、铜、锡、镍、铝、铅及其合金所组成群组之一，并为多种的搭配组合，而当以不同材料搭配作为共金熔合时，其接合温度(熔点温度)只需达到足使其中的一者的原子与另一材料原子相结合成化学键即可，例如，凸块垫是以金制成，而覆晶凸块是以锡而制成，该二者在进行共金熔合时，其接合温度(熔点温度)是以能够使熔点较低的锡原子扩散至金原子并与的结合成化学键的温度(锡熔点为231.97℃)。另图7揭示的覆晶凸块为一种复合式凸块，本实施例的覆晶凸块17是以锡层171包覆铬层172而成，其中铬层172不仅具导电性，亦作为锡层171与氧化物导电线122间的良好结合接口，当凸块垫141仍以金制成，且于进行共金熔合时，所施接合温度同样以锡熔点为准。
图8、图9揭示本发明第二较佳实施例的光学显示器构装结构20，其具有与上述第一较佳实施例大致相同的结构，即同样包含有一基板22与一集成电路芯片24，该基板22包含一玻璃板体221及多数个氧化物导电线222，该集成电路芯片24包含复数个凸块垫241，本第二较佳实施例与第一较佳实施例不同处在于：
结合于该些氧化物导电线222表面的覆晶凸块223内部是形成有一封闭的中空容室223a，在基板22与集成电路芯片24热压合过程中，覆晶凸块223的端面223b与凸块垫241的端面241a彼此形成共金熔合，同时，在压合过程中，覆晶凸块223因具有中空容室223a结构而可适当地伸展变形，以增加更多的接触面积，进而获得更良好的导电接触效果。图10进一步揭示覆晶凸块223具有与该中空容室223a相通的侧孔223c结构，如图所示为具有二个侧孔223c，各侧孔223c有助于在凸块垫241与覆晶凸块223彼此触压时，于中空容室223a内的空气往外排出，并且得提供非导电胶注入中空容室223a，以强化基板22与集成电路芯片24彼此间的紧实接合效果。
其次，本发明亦可如图11所示，是于中空容室223a中增设一非导体224，在本实施例中，该非导体224是为有助于吸收压合作用力的弹性体，通过以降低凸块垫241对覆晶凸块223的直接冲击，并保有良好的共金熔合效果。
值得一提的是，类同上述图6至图11所揭示的覆晶凸块的各种结构态样及功效，亦适用于集成电路芯片的凸块垫，如图12所示的凸块垫30内部具有中空容室32结构，俾可适当地伸展变形，又如图13所示的凸块垫34不仅具有中空容室35，更具有侧孔36连通中空容室35，图14所示的凸块垫38则于内部设置有一非导体39。上述各种凸块垫的结构变化，并不影响与基板的覆晶凸块的共金熔合效果，反有助于共金熔合时的稳定性。
以上所述仅为本发明的数较佳可行实施例而已，故举凡应用本发明说明书及申请专利范围所为的等效结构变化，理应包含在本发明的专利范围内。

Claims (6)

1.一种光学显示器构装结构，其特征在于包含：
一基板，具有一玻璃板体、多个氧化物导电线位于该玻璃板体表面，以及多个覆晶凸块结合于该些氧化物导电线表面，且各覆晶凸块内部形成一中空容室；
一集成电路芯片，其表面具有多个凸块垫，该集成电路芯片与该基板对位，且各凸块垫与覆晶凸块热压呈共金熔合固定。
2.如权利要求1所述的光学显示器构装结构，其特征在于，所述基板的覆晶凸块更包括有设于对应覆晶凸块的中空容室的非导体。
3.如权利要求1所述的光学显示器构装结构，其特征在于，所述基板的覆晶凸块具有至少一侧孔，该侧孔与该中空容室相通。
4.一种光学显示器构装结构，其特征在于包含：
一基板，具有一玻璃板体、多个氧化物导电线位于该玻璃板体表面，以及多个覆晶凸块结合于该些氧化物导电线表面；
一集成电路芯片，其表面具有多个内部形成有一中空容室的凸块垫，该集成电路芯片与该基板对位，且各凸块垫与覆晶凸块热压呈共金熔合固定。
5.如权利要求4所述的光学显示器构装结构，其特征在于，该集成电路芯片还包括有设于对应凸块垫的中空容室的非导体。
6.如权利要求4所述的光学显示器构装结构，其特征在于，该集成电路芯片的凸块垫具有至少一侧孔，该侧孔与该中空容室相通。
CN 200610075900 2006-04-26 2006-04-26 光学显示器构装结构及其方法 Expired - Fee Related CN100492631C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610075900 CN100492631C (zh) 2006-04-26 2006-04-26 光学显示器构装结构及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610075900 CN100492631C (zh) 2006-04-26 2006-04-26 光学显示器构装结构及其方法

Publications (2)

Publication Number Publication Date
CN101064292A CN101064292A (zh) 2007-10-31
CN100492631C true CN100492631C (zh) 2009-05-27

Family

ID=38965172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610075900 Expired - Fee Related CN100492631C (zh) 2006-04-26 2006-04-26 光学显示器构装结构及其方法

Country Status (1)

Country Link
CN (1) CN100492631C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009029180B4 (de) * 2009-09-03 2017-07-20 Robert Bosch Gmbh Mikrosystem

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134210A (ja) * 1999-11-10 2001-05-18 Matsushita Electric Ind Co Ltd 表示装置
JP3222339B2 (ja) * 1994-12-22 2001-10-29 川崎製鉄株式会社 包装原紙掛替え装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222339B2 (ja) * 1994-12-22 2001-10-29 川崎製鉄株式会社 包装原紙掛替え装置
JP2001134210A (ja) * 1999-11-10 2001-05-18 Matsushita Electric Ind Co Ltd 表示装置

Also Published As

Publication number Publication date
CN101064292A (zh) 2007-10-31

Similar Documents

Publication Publication Date Title
CN100373616C (zh) 半导体装置及其制造方法
JP3415845B2 (ja) 電気的接続構造及びその電気的接続方法
TWI263856B (en) IC chip, IC assembly and flat display
CN102543894A (zh) 电性连接垫结构及包含有多个电性连接垫结构的集成电路
CN100492631C (zh) 光学显示器构装结构及其方法
US7239027B2 (en) Bonding structure of device packaging
CN101141027B (zh) 平面显示器基板的电路连接结构与其连接方法
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
CN1619807B (zh) 包括集成电路芯片的基板及其上的集成电路
TW200525256A (en) Carrier
TWI275152B (en) Package structure and method of optical display
CN101414583A (zh) 具有倒装片结构的显示装置
CN100521171C (zh) 一种元件的封装接合结构
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JP2008153208A (ja) 接続部材及びこれを用いた電極の接続構造
JP2008112732A (ja) 電極の接続方法
CN100547856C (zh) 具有弹性导电凸块之接合结构及其制作方法
TW200916879A (en) Bonding method for chip on glass
KR100877264B1 (ko) 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지
JP2003124258A (ja) 半導体チップの実装方法、および半導体チップの実装構造
TWI314030B (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
US20060125111A1 (en) Flip chip device
JP4760993B2 (ja) 接続部材及びこれを用いた電極の接続構造
JP2008103347A (ja) 接続部材及びこれを用いた電極の接続構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20140426