[go: up one dir, main page]

CN100490303C - 具有pll电路的单点调制器 - Google Patents

具有pll电路的单点调制器 Download PDF

Info

Publication number
CN100490303C
CN100490303C CNB038038021A CN03803802A CN100490303C CN 100490303 C CN100490303 C CN 100490303C CN B038038021 A CNB038038021 A CN B038038021A CN 03803802 A CN03803802 A CN 03803802A CN 100490303 C CN100490303 C CN 100490303C
Authority
CN
China
Prior art keywords
modulator
pll circuit
point
sigma
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038038021A
Other languages
English (en)
Other versions
CN1633745A (zh
Inventor
M·哈梅斯
G·里普马
S·范瓦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Intel Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1633745A publication Critical patent/CN1633745A/zh
Application granted granted Critical
Publication of CN100490303C publication Critical patent/CN100490303C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明相关于一种具有一PLL电路(2)的单点调制器(1)。在该PLL电路(2)的回馈路径中，配置有其控制连接被连接至用于注入一数字调变信号(15)的一电路分支的一可程序化分频器(7)，并且，该电路分支包含一和差调制器(sigma-delta modulator)(9)，而该和差调制器(9)则依次包含具有一转移函数H(z)的一数字滤波器(24)，再者，该和差调制器(9)的噪声转移函数NTF(z)乃是得自函数NTF(z)＝1-H(z)。

Description

具有PLL电路的单点调制器
技术领域
本发明涉及一种用于相位或频率调制的具有一PLL电路的单点调制器，以用于注入数字调制数据。
背景技术
在行动无线系统中，收发器的一传输器概念的一低复杂度执行通过具有以单点调制为原则而进行操作的一调制器的传输器所加以提供，在此例子中，一PLL(phase locked loop，锁相回路)电路被当作一频率合成器，并且，用于一无线频率信号的相位或频率调制。
在一单点调制器中，该数字调制数据一通常会被注入该PLL电路的回馈路径之中，而该PLL电路包括一通过一数字调制信号而加以驱动的可程序化分频器，该数字调制信号则会决定数值，然后，其倒数会被乘上该分频器的该输入信号的瞬时频率。
该PLL电路的频宽必须要满足两个无法同时成立的状况，一方面，该频宽必须尽可能的窄，以使得能够符合一光谱传输屏蔽(spectraltransmit mask)，但另一方面，该已调制的数据的传输，却需要一较宽的频宽。
在文章“A 27-mW CMOS Fraction-N Synthesizer Using DigitalCompensation for 2.5-Mb/s GFSK Modulation”by Michael H.Perrott，Theodore L.Tewksbury III and Charles G.Sodini，whichappeared in the IEEE Journal of Solid-State Circuits，volume32，issue 12，1997，pages 2048-2060中，其叙述一试图于满足上述条件的一单点调制器，而在此单点调制器中，噪声需求(noiserequirements)表示，该PLL控制回路的频宽乃被设计为比真实需要用于传输该已调制数据的频宽窄上许多，所以，为了补偿该窄频宽，因此该数字调制数据会于被馈送至该PLL电路中的该分频器之前，首先先通过一数字滤波器而进行预先过滤，然后再被供给至和差调制器(sigma-delta modulator)，但此型态的单点调制器缺点却是，在该用于预先过滤该数字调制数据的数字滤波器、以及该通常被提供于一PLL电路中的模拟回路滤波器之间，需要不可或缺的匹配正确性。
双点(double-ponit)调制则是提供用于补偿一PLL控制回路的已降低频宽的另一个已知的选择。一双点调制器乃是以一单点调制器作为基础，此外，在一双点调制器中，一模拟调制信号会被注入在一总和点(summation point)，而该总和点则是位于该PLL电路的向前路径之中，并且，其较佳地被连接于电压控制振荡器的上游。再者，由于闭锁控制回路，因此，馈送至该总和点的该模拟调制对该PLL电路的输出具有一高通滤波(high-pass filtering)效果，相较之下，有该数字调制信号馈送至其中的该可程序化滤波分频器则是代表，在PLL电路中，用于注入调制的一低通传输响应所产生的点，另外，由于该数字以及模拟调制信号于该PLL电路的输出端加以重迭，因此会造成该PLL电路具有一频率相关的传输响应。此型态的一双点调制器乃是叙述于，举例而言，德国公开的说明书DE 199 29 167 A1之中。但是，一双点调制器的缺点却在于，其电路比一单点调制器复杂上许多。
发明内容
因此，本发明的目的在于提供一单点调制器，且该单点调制器具有一PLL电路，以及，除了一较宽的频宽之外，其可以用于遵从一光谱传输屏蔽的预定噪声需求。
而本发明作为基础的该目的则是可以通过权利要求第一项的特征而加以达成，至于具有优势的发展以及改进则是详细载明叙述于附属申请范围之中。
根据本发明的用于相位或频率调制的该单点调制器以在(先前提及的)Michael H.Perrott，Theodore L.Tewksbury III以及CharlesG.Sodini的文章中所述的该单点调制器作为基础，因此，根据本发明的单点调制器具有一PLL电路，且该PLL电路的回馈路径中则是包括一可程序化分频器，而该可程序化分频器的控制连接则是连接至用于将一数字调制信号注入该PLL电路的一电路分支，同时，该电路分支亦包含一和差调制器(sigma-delta modulator)(9)。而本发明的基础概念是，该和差调制器具有包含一转移函数H(z)的一数字滤波器，再者，该和差调制器于频率域(frequency domain)中的噪声转移函数NTF(z)得自函数NTF(z)＝1-H(z)。
在书籍著作“Halbleiter-Schaltungstechnik”by Ulrich Tietzeand Christoph Schenk，Springer-Verlag，1999，11th Edition的第21.2节中，有于频率域中数字滤波器的数学描述的详细解释，而此节亦包含于本发明的揭示内容之中。特别是，此节叙述在频率域中变量z的意义，z-1代表，举例而言，一取样脉冲的一延迟的z个转移。
根据本发明，该单点调制器使得该PLL电路可以拥有传输数据所需要的频宽。然而，为了可以满足一光谱传输屏蔽的噪声需求，该和差调制器具有一光谱噪声转移函数NTF(z)，而该光谱噪声转移函数NTF(z)乃是通过适当地选择该数字滤波器的转移函数H(z)所建立，这则造成该和差调制器的量化噪声(quantization noise)(其于该噪声需求中扮演关键的角色)被适当地加以成形，在此状况下，该和差调制器的信号转移函数STF(z)并不会受到该转移函数H(z)的选择的影响，并且，STF(z)＝1。
再者，在根据本发明的该单点调制器中，该参考信号可以选择一高频率，而由于此方法降低了噪声基准(noise floor)，因此该量化噪声仅于相对而言地高频率上升。根据本发明，此量化噪声受到处于相对而言高频的该数字滤波器的抑制。
该数字滤波器较具优势地被配置于该和差调制器的该回馈路径之中。
依照本发明的一特别具有优势的改进，该数字滤波器的滤波系数可以加以程序化，而这则使得该数字滤波器的该转移函数H(z)、以及，因此该和差调制器的该噪声转移函数NTF(z)，可以被设定，以及，适当的话，被控制或调整。
在最简单的例子中，该数字滤波器可以是，举例而言，一FIR(finite impulse response，有限脉冲响应)滤波器。
在另一较具优势的改进中，该和差调制器具有一MASH结构。而在Michael H.Perrott，Theodore L.Tewksbury III以及Charles G.Sodini的文章中所述的该单点调制器中，显示在第十五图中的该和差调制器，同样地，具有一MASH结构，然而，此和差调制器具有一得自项次[1-z-1]N的一噪声转移函数，其中，N代表该和差调制器的阶次，该项次z-1则是源自配置于该和差调制器的该回馈路径中的一延迟组件，在零频率的N-元组零点表示，低频率于此噪声转移函数中受到抑制，反之，高频率构件会于于没有衰减的情形下进行传输，相较之下，根据本发明的该噪声转移函数NTF(z)＝1_H(z)，取代该在零频率的N-元组零点，使得该等零点可以被位移至相邻的频道，因此，由于发射至该相邻的频道的功率，其可以遵从预先决定的光谱传输屏蔽。
该PLL电路较佳地是包含一电压控制振荡器，以在其输出端提供一已相位调制或已频率调制的输出信号，以及一相位频率侦测器，以用于决定在一回馈信号(源自该输出信号)以及一参考信号之间的相位差。而当该驱动该电压控制振荡器作为该已决定相位差的函数，再者，该PLL电路亦包括提供该回馈信号的该回馈路径。
再者，具有优势的是，甚至对GFSK调制而言是必须的，一高斯滤波器(Gaussian filter)(8)被连接于该和差调制器的上游。
附图说明
本发明将以图式做为参考而于之后有更详尽的解释，其中：
第1图：其显示根据本发明的一单点调制器的一示范性实施例的示意电路图；
第2图：其显示根据本发明的一和差调制器架构的一示范性实施例；以及
第3图：其显示于第2图中所示的该架构的实施示意图。
具体实施方式
第1图显示一单点调制器1，其具有一PLL电路2，而该PLL电路2则是使用具有参考频率fref的一输入或参考信号10，以产生具有一输出频率fout的一输出信号11，该输出信号11可通过数字调制数据15而加以调制。
该PLL电路2包含一相位频率侦测器3，其输入端被供给以该参考信号10，以及已经被回馈的一分频器信号12，其中，该参考信号10衍生自，举例而言，一振荡晶体(oscillating crystal)。该相位频率侦测器3会比较馈送至其输入端的两个信号，并于其输出端产生相对应于该参考信号10以及该分频器信号12之间的相位差的一控制信号，再者，该控制信号会被馈送进入一电荷泵4的输入端，而当该电荷泵4为该控制信号的一函数时，其会产生一电流，以对电连接于该电荷泵4的下游的一回路滤波器5进行充电。该回路滤波器5包含一集成区段，以及用于平滑该控制信号的一低通滤波器，至于由该回路滤波器5所输出的信号则是被供给至一电压控制振荡器6，其该电压控制振荡器6所代表的是该PLL电路2的振荡产生组件，并且，其亦产生该输出信号11。
该PLL电路1的该控制回路通过将该输出信号11经由一可程序化分频器7而供给至该向相位频率侦测器3的一输入端的一回馈路径而进行闭锁，其中，该可程序化分频器7通常为一多模数(multi-modulus)分频器的形式。当该PLL电路2处于稳定状态时，该输出信号11的该输出频率fout会精确地对应至由该可程序化分频器7所决定的该参考频率fref的一倍数。
被注入至该PLL电路中的该数字调制数据15可获得自数字调制数据13。而为了这个目的，该数字调制数据13会被供给至一可选择的高斯滤波器(Gaussian filter)8，至于连接于该高斯滤波器8的下游的，则是一和差调制器9，而馈送至该和差调制器9的为数字调制数据14。根据本发明，该和差调制器9包含具有一转移函数(transferfunction)H(z)的一数字滤波器，该和差调制器9在频率域(frequencydomain)中的噪声转移函数NTF(z)得自函数HTF(z)＝1-H(z)，而馈送至该可程序化分频器7的该控制输入端的该数字调制数据15则被产生于该和差调制器9的输出端，该数字调制数据15，举例而言，具有一连串的数据字符，其中，每一个数据字符代表一个数值，而在该可程序化分频器7经由其该控制输入端而接收每一个数据字符的当时，该可程序化分频器7会以将接收自该电压控制振荡器6的该频率乘上所接收的数值的倒数的方式而进行程序化。
第2图则是显示根据本发明的该和差调制器的架构的示范性实施例。具有字符长度C的该数字调制数据14会进入在此所显示的该和差调制器9，通过一总和点20，并且，成为数字调制数据30而被馈送至一四舍五入级(rounding stage)21，该四舍五入级21会在不理会小数字(decimal places)的情形下，将该数字调制数据30的位向右移位b个位，结果，该四舍五入级21会将该数字调制数据30的字符长度自c降低至c-b(其中，c>b)，也就是说，该数字调制数据30第0个至第b-1个位在该四舍五入级21中被切除，接着，输出于该四舍五入级21的该输出端的具有一字符长度c-b的数字调制数据31，其通过使用一乘法器22而被乘以2b，这则会导致该数字调制数据31的位会被向左位移b个位，因此，该乘法器22会产生字符长度再次为c的数字调制数据32，所以，该数字调制数据32第0个至第b-1个位的每一个皆为零，而同时，其第b个至第c-1个位则是对应于该数字调制数据31的该等位，接着，在一总和点23，该数字调制数据30被减去该数字调制数据32，这则会造成一数字回馈数据33，且其具有一资源长度b、并包括该数字调制数据30的第0个至第b-1个位，然后，该数字回馈数据33被供给至具有一转移函数(z)以及可程序化滤波器系数的一数字滤波器24的输入端，该数字滤波器24提供数字回馈数据34，而该数字回馈数据34则是会在该总和点20被增加至该数字调制数据14，最后，该数字调制数据31成为数字调制数据15而被输出于该和差调制器9的输出端。
第3图概略式地显示第2图中所示的架构的一实施例。在此例子中，对应于第2图中的构件以及数据路径标示以相同的参考符号，在此实施例中，该数字滤波器24为一FIR滤波器，具有n个小数字，而连接于该数字滤波器24的下游的则是一单元25，其将该数字滤波器所输出的数据向右位移n个位置，并且在该位移操作之后，切除剩余的小数字。

Claims (7)

1.一种用于相位或频率调制的具有一PLL电路(2)的单点调制器(1)，其中，该PLL电路(2)的回馈路径包含一可程序化分频器(7)，而该可程序化分频器(7)的控制连接被连接至用于将一数字调制信号(15)注入该PLL电路(2)的一电路分支，并且，该电路分支包含一和差调制器(9)，其特征在于，
-该和差调制器(9)包含具有一转移函数H(z)的一数字滤波器(24)；以及
-该和差调制器(9)于频率域中的噪声转移函数NTF(z)得自一函数NTF(z)＝1-H(z)。
2.根据权利要求1所述的单点调制器(1)其特征在于，
-该数字滤波器(24)被配置于该和差调制器(9)的该回馈路径之中。
3.根据权利要求1或2所述的单点调制器(1)其特征在于，
-该数字滤波器(24)的滤波系数可以加以程序化。
4.根据权利要求1所述的单点调制器(1)其特征在于，
-该数字滤波器(24)为一FIR滤波器。
5.根据权利要求1所述的单点调制器(1)其特征在于，
-该和差调制器(9)具有一MASH结构。
6.根据权利要求1所述之单点调制器(1)其特征在于，
-该PLL电路(2)具有下列的特征：
--一电压控制振荡器(6)，其用于在其输出端提供一已相位调制或已频率调制的输出信号(11)；
--一相位频率侦测器(3)，其用于决定在源自该输出信号(11)的一回馈信号(12)以及一参考信号(10)之间的相位差，以及用于驱动该电压控制振荡器作为该已决定相位差的函数(6)；以及
--回馈路径，以用于提供该回馈信号(12)。
7.根据权利要求1所述的单点调制器(1)其特征在于，
-一高斯滤波器被连接于该和差调制器(9)的上游。
CNB038038021A 2002-02-12 2003-01-20 具有pll电路的单点调制器 Expired - Fee Related CN100490303C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10205680A DE10205680B4 (de) 2002-02-12 2002-02-12 Ein-Punkt-Modulator mit PLL-Schaltung
DE10205680.3 2002-02-12

Publications (2)

Publication Number Publication Date
CN1633745A CN1633745A (zh) 2005-06-29
CN100490303C true CN100490303C (zh) 2009-05-20

Family

ID=27634888

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038038021A Expired - Fee Related CN100490303C (zh) 2002-02-12 2003-01-20 具有pll电路的单点调制器

Country Status (4)

Country Link
US (1) US7453325B2 (zh)
CN (1) CN100490303C (zh)
DE (1) DE10205680B4 (zh)
WO (1) WO2003069770A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
US7714666B2 (en) 2006-06-15 2010-05-11 Mediatek Inc. Phase locked loop frequency synthesizer and method for modulating the same
WO2008055208A1 (en) * 2006-11-01 2008-05-08 New Jersey Institute Of Technology Aerogel-based filtration of gas phase systems
US7634041B2 (en) 2006-12-28 2009-12-15 Mediatek Inc. Phase locked loop frequency synthesizer
US20080212658A1 (en) * 2007-03-01 2008-09-04 Ahmadreza Rofougaran Method and system for communication of signals using a direct digital frequency synthesizer (ddfs)
US20080258942A1 (en) * 2007-04-23 2008-10-23 Infineon Technologies Ag Sigma-delta multiplier, phase-locked loop with extended tuning range and methods for generating rf signals
US8428212B2 (en) * 2008-01-30 2013-04-23 Intel Mobile Communications GmbH Frequency synthesis using upconversion PLL processes
US8554159B2 (en) * 2010-04-09 2013-10-08 Intel Mobile Communications GmbH Direct FM/PM modulation
US9035682B2 (en) 2012-12-29 2015-05-19 Motorola Solutions, Inc. Method and apparatus for single port modulation using a fractional-N modulator
US8803627B1 (en) 2013-12-03 2014-08-12 Innophase Inc. Wideband direct DCO modulator with in-band compensation
US9484859B2 (en) 2014-11-05 2016-11-01 Mediatek Inc. Modulation circuit and operating method thereof
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
US10293904B2 (en) * 2016-05-13 2019-05-21 Wind + Wing Technologies, Inc. Deployable wingsail for container ships
CN108566200A (zh) * 2018-04-27 2018-09-21 上海顺久电子科技有限公司 一种分频器控制器电路、锁相环及芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI90296C (fi) * 1992-01-28 1994-01-10 Tapani Ritoniemi Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä
US5959562A (en) * 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator
US5986512A (en) * 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
EP0940922B1 (en) * 1998-03-03 2002-12-04 Motorola Semiconducteurs S.A. Frequency synthesiser
CA2233831A1 (en) * 1998-03-31 1999-09-30 Tom Riley Digital-sigma fractional-n synthesizer
DE19929167A1 (de) 1999-06-25 2000-12-28 Siemens Ag Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung

Also Published As

Publication number Publication date
WO2003069770A2 (de) 2003-08-21
CN1633745A (zh) 2005-06-29
US7453325B2 (en) 2008-11-18
DE10205680A1 (de) 2003-08-28
WO2003069770A3 (de) 2004-01-08
DE10205680B4 (de) 2010-06-02
US20050025276A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
KR100532899B1 (ko) 위상 동기 루프를 제어하기 위한 포스트-필터링형 δς변조기
US7276978B2 (en) Phase locked loop comprising a sigma-delta modulator
CN100490303C (zh) 具有pll电路的单点调制器
US7587179B1 (en) Direct synthesis transmitter
US6980060B2 (en) Adaptive method and apparatus to control loop bandwidth of a phase lock loop
KR100861669B1 (ko) 파형 생성기를 사용한 주파수 변조기
US7907016B2 (en) Method and system of jitter compensation
CN100583861C (zh) 双点调制型相位调制装置、双极调制发送装置、无线发送装置以及无线通信装置
CN100380804C (zh) 具有pll电路的两点调制器及简化的数字预先滤波系统
WO2006083396A2 (en) Fractional-n offset phase locked loop
WO2007005360A1 (en) Frequency modulator using a phase loop, and method
US11245407B2 (en) System and method for low jitter phase-lock loop based frequency synthesizer
CN1720663B (zh) 具有调制器的锁相回路
US6420940B1 (en) Transmitter with a phase modulator and a phase locked loop
JPH06244721A (ja) 周波数合成におけるスプリアス低減装置および方法
US7643572B2 (en) Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth
KR100805997B1 (ko) 선형 데드-밴드-프리 디지털 위상 검출
US7071787B2 (en) Method and apparatus for the reduction of phase noise
CN100472940C (zh) 修整两点调制器的方法及具修整装置的两点调制器
CN100477528C (zh) 锁相环电路、包括锁相环电路的电子设备以及产生周期信号的方法
CN100539435C (zh) 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法
TW202410641A (zh) 具有減少的抖動的鎖相迴路以及用以自參考時脈產生具有減少的抖動之輸出時脈的方法
RU2280945C1 (ru) Синтезатор частот с частотной или фазовой модуляцией
KR100910086B1 (ko) 위상 고정 루프 회로, 위상 고정 루프 회로를 포함하는전자 장치 및 주기 신호를 발생시키는 방법
HK1033506A (zh) 用於控制鎖相環的經後濾波的δς調制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: INFENNIAN TECHNOLOGIES AG

Effective date: 20120625

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER NAME: INFINEON TECHNOLOGIES AG

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER NAME: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right

Effective date of registration: 20120625

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20200715

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.

Effective date of registration: 20200715

Address after: California, USA

Patentee after: INTEL Corp.

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20220120

CF01 Termination of patent right due to non-payment of annual fee