[go: up one dir, main page]

CN100380804C - 具有pll电路的两点调制器及简化的数字预先滤波系统 - Google Patents

具有pll电路的两点调制器及简化的数字预先滤波系统 Download PDF

Info

Publication number
CN100380804C
CN100380804C CNB028113853A CN02811385A CN100380804C CN 100380804 C CN100380804 C CN 100380804C CN B028113853 A CNB028113853 A CN B028113853A CN 02811385 A CN02811385 A CN 02811385A CN 100380804 C CN100380804 C CN 100380804C
Authority
CN
China
Prior art keywords
phase
point
signal
locked loop
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028113853A
Other languages
English (en)
Other versions
CN1513225A (zh
Inventor
C·格雷温格
M·哈梅斯
S·瓦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1513225A publication Critical patent/CN1513225A/zh
Application granted granted Critical
Publication of CN100380804C publication Critical patent/CN100380804C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明涉及具有PLL电路(2)的两点调制器(1)。这种两点调制器(1)具有第一电路路径，从而将模拟调制信号(17)施加至这个PLL电路(2)的第一点，以及，这种两点调制器(1)具有第二电路路径，从而将数字调制信号(16)施加至这个PLL电路(2)的第二点。第二电路路径激活这个PLL电路(2)的回授路径的频率除法器(9)，并且，包括具有方波脉冲响应的数字滤波器(10)。

Description

具有PLL电路的两点调制器及简化的数字预先滤波系统
〔发明领域〕
本发明涉及一种两点调制器，其利用相锁回路(PLL)电路进行相位调制及频率调制，其中，这个PLL电路的设计可以施加模拟调制信号及数字调制信号。特别是，本发明涉及这个数字调制信号的预先滤波。
〔发明背景〕
在行动无线系统的收发器中，传输器设计的低复杂性实施可以透过数个传输器提供，其中，这些传输器具有调制器，并且，这个调制器基于两点调制的已知原理进行操作。在这种例子中，PLL(相锁回路)电路可以做为频道合成器，并且，这个PLL电路亦可以达成射频信号的相位调制及频率调制。
通常，这些调制信号会施加在这个PLL电路的两点。首先，这个PLL电路的可程序频率除法器利用数字调制信号加以激活。这个可程序频率除法器可以适放在这个PLL电路的回授路径，并且，这个可程序频率除法器亦可以表示这个PLL电路的一点，从而得到施加调制的低通响应。在这种情况中，这个数字调制信号可以具有较大频宽，相较于这个PLL电路形成的低通滤波器。其次，模拟调制信号注入总结点，其中，这个总结点位置在这个PLL电路的前向路径，并且，这个总结点最好能够连接至电压控制振荡器(VCO)的上游(upstream)。由于这个封闭控制回路，这个总结点供应的模拟调制，相对于这个PLL电路的输出而言，具有高通滤波效应，其表示：对应调制信号利用这个响应依次破坏。这些数字及模拟调制信号，在这个PLL电路的输出，彼此重叠，并且，利用这种方法，这个PLL电路的频率无关响应可以得到。同时施加数位及模拟信号至PLL电路可以称为两点调制。
这种两点调制器及利用PLL电路进行相位或频率调制的方法详细说明于德国早期公开专利DE 199 29 167 A1。数字调制信号供应至这个PLL电路的回授路径中、频率除法器的控制连接，并且，这个数字调制信号决定这个频率除法器的输入信号的实时频率需要相乘的数值倒数。另外，这个数字调制信号利用数字/模拟转换器转换为模拟调制信号，其中，这个模拟调制信号注入这个PLL电路的总结点，其亦可以称为高通点。这个早期公开专利可以视为最接近本发明的习知技术。
在先前提到的传输器设计中，这个控制回路维持封闭。为了在这个PLL电路中达到低噪声，这个PLL电路的频宽设计远小于传输这个调制资料的需要频宽。为了补偿小频宽，除了这个数字调制信号以外，这个模拟调制信号亦需要注入这个PLL电路。
这个数字调制信号及这个模拟调制信号均需要进行预先滤波，从而限制这个PLL电路的输出频谱。通常，这个数字调制信号利用超取样进行滤波，亦即，单一位利用数个取样表示。另外，为了两点调制的正确动作，除了各个时间的相位均等以外，两个欲确认的调制信号振幅间亦需要高度对应。在已知两点调制器的例子中，为了这个理由，数字及模拟的预先滤波均会利用具有相同脉冲外形的滤波器。这种做法的缺点是这类数字及模拟滤波器对应的高实施复杂性。
有鉴于此，本发明的主要目的便是提供一种两点调制器，利用PLL电路进行相位调制或频率调制，其中，预先滤波这些数字及模拟调制信号的滤波器可以具有不同脉冲外形，并且，至少某个滤波器可以具有最低实施复杂性，而不需要大幅变动这种两点调制器在处理时的传输频谱。
本发明的两点调制器具有PLL电路，从而进行相位调制或频率调制。另外，这种两点调制器具有第一电路路径，其可以施加模拟调制信号至这个PLL电路的第一点。在这种情况中，第一点的位置需要选择，藉此，由于这个封闭控制回路，在第一点供应至这个PLL电路的模拟调制信号，对于这个PLL电路的输出而言，便可以具有高通滤波的效果。有益地，第一点放置在PLL电路中、电压控制振荡器(VCO)的上游(upstream)。另外，这种两点调制器具有第二电路路径，其可以施加数位调制信号至这个PLL电路的第二点。第二电路路径连接至频率除法器的控制连接，在两点调制器的情况中，这个频率除法器包含在这个PLL电路的回授路径。这种做法的结果是这个数字调制信号(激活这个频率除法器、并指定频率除法需要的数目)对于这个PLL电路的输出而言，具有低通滤波的效果。本发明的基本概念是，第二电路路径包括具有方波脉冲响应的数字滤波器，亦即，在频率域中，由于这个PLL电路形成的低通滤波器的通频(passband)，这个数字滤波器的响应几乎维持不变。
由于这个封闭PLL控制回路的小频宽，第二电路路径包含的数字滤波器可以利用具有方波脉冲响应的数字滤波器产生。通常，数字滤波器(用于这些目的)及数字滤波器(在这个PLL控制回路的小频宽内具有方波脉冲响应)的转移函数间并没有很多差别。因此，本发明便可以利用简单的数字滤波器(具有方波脉冲响应，亦可以称为方波滤波器)，取代目前使用的复杂数字滤波器(其脉冲响应通常具有高斯曲线)，而不需要在这种两点调制器的传输频谱中指定任何重要的差异。同时，第一电路路径仍然不会受到本发明影响。
另外，诚如具有PLL电路的两点调制器，第一电路路径亦可以提供滤波器，其中，举例来说，这个滤波器可以是模拟滤波器。第一电路路径包含的滤波器的脉冲外形可以不同于这个数字滤波器的方波脉冲外形。另外，第一电路路径传输的调制信号亦可以利用下行电路(downstream)数字/模拟转换，提供数字域的滤波。
有益地，数字方波滤波的目的可以将数字滤波器加入这种两点调制器以达到，其转移函数的特征在于：在这个数字滤波器的输入接收的数值(举例来说，这个数值储存于缓存器)在这个数字滤波器的输出输出数次。
在本发明的另一有益调制中，这个数字滤波器的脉冲响应的振幅可以利用某个单元控制。如此，这个数字调制信号的振幅，以及，欲调整的调制指数便可以利用简单方式调整(视情况而定)。相对地，数字及模拟滤波均具有相同滤波器函数的两点调制器则需要个别调整滤波器的系数，或者，需要执行额外的乘法或除法及适当的四舍五入操作。
本发明的另一特征有关于利用PLL电路进行相位或频率调制的方法，其中，这个PLL电路基于两点调制的原理进行操作。本发明的方法将模拟调制信号注入这个PLL电路的第一点。第一点必须满足下列条件，亦即，注入调制频率可以在第一点得到高通响应。数字调制信号首先通过数字滤波器，随后再注入这个PLL电路的第二点。在这种情况中，这个数字调制信号激活频率除法器，其中，这个频率除法器加入这个PLL电路的回授路径，并且，在这个频率除法器上，这个数字调制信号可以得到低通响应。本发明方法的特征是这个数字滤波器具有方波脉冲响应。
本发明的优点是数位滤波的低实施复杂性。这个封闭PLL控制回路的小频宽表示，正常利用数字滤波器(与滤波这个模拟调制信号常用的滤波器具有相同脉冲外形)及数字滤波器(具有这个PLL控制回路频宽内的方波脉冲响应)的转移函数间并没有太大差异。因此，这个PLL电路的传输频谱中将无法指定任何明显差异。
〔所附附图的简单说明〕
本发明是配合所附附图，利用较佳实施例详细说明如下，其中，这个附图表示具有PLL电路的两点调制器及调制电路。
〔较佳实施例的详细说明〕
这个附图表示具有PLL电路2的两点调制器1。这个PLL电路2利用具有参考频率FREF的输入或参数信号，从而产生具有输出频率FOUT的输出信号。具有输出频率FOUT的输出信号可以利用数字调制信号16及模拟调制信号17进行调制。
除了这个PLL电路2以外，这种两点调制器1具有调制电路3，其中，这个调制电路3可以耦接至这个PLL电路2的适当点，并且，这个调制电路3可以调制这个PLL电路2的输出信号。
这个PLL电路2具有相位侦测器(PFD)(相位频率侦测器)4，从而输入具有参考频率FREF的参考信号，以及，供应回授频率除法器信号14。举例来说，这个参考信号是由石英振荡器推导得到。这个相位侦测器4比较供应至输入端的两信号的相位、并在输出端产生控制信号13，对应于供应至输入端的两信号的相位差。这个控制信号13输入至充电泵(CP)5。这个充电泵5参考这个控制信号13，从而做为充电回路滤波器(LF)6(连接至这个充电泵5的下行电路(downstream))的电流依据。这个回路滤波器6具有整合部及低通滤波器，从而平滑这个控制信号13。输个回路滤波器6的输出信号通过总结点7，从而注入这个模拟调制信号17，以及，随后供应至电压控制振荡器(VCO)8。这个电压控制振荡器(VCO)8表示这个PLL电路2的振荡产生组件，并且，可以产生这个PLL电路的输出信号，其中，这个输出信号具有输出频率FOUT。
这个PLL电路2的控制回路利用回授路径封闭。这个回授路径经由可程序频率除法器9，将这个电压控制振荡器(VCO)8的输出信号供应至这个相位侦测器4的输入。通常，这个可程序频率除法器9是多模数(multi-modulus)频率除法器。在这个PLL电路2的稳态中，这个输出信号的输出频率FOUT精确对应于这个参数频率FREF的倍数，其中，这个倍数利用这个可程序频率除法器9决定。
这个两点调制器1的动作方式是已知的。两点调制包括下列步骤：利用这个调制电路3，将这个数字调制信号16及这个模拟调制信号17施加至这个PLL电路2。这个附图表示调制电路3的例子，其中，这个调制电路3调整这些数字及模拟调制信号16及17，并且，将这些数字及模拟调制信号16及17供应至这个PLL电路2。在本发明的较佳实施例中，这个调制电路3具有数字滤波器10、数字/模拟转换器(DAC)11、及模拟滤波器12。
这个调制电路3的输入供应调制信号15，在这个较佳实施例中，这个调制信号15是数位信号。这个调制信号15供应至这个数字滤波器10，其中，这个数字滤波器是低通滤波器。利用这个数字滤波器10进行平滑动作以后，这个数字调制信号16供应至这个可程序频率除法器9的控制输人。举例来说，这个数字调制信号16具有连续的数据字符，其中，各个数据字符表示某个数目。当各个资料字符均经由这个控制输入接收以后，这个可程序频率除法器9进行程序，从而将这个电压控制振荡器8得到的频率FOUT乘以这个数目的倒数。
另外，这个调制信号15供应至这个数字/模拟转换器11，以及，在转换至模拟域以后，通过这个模拟滤波器12。接着，这个模拟调制信号17(输出于这个模拟滤波器12的输出)在这个总结点7供应至输入。
利用这个可程序频率除法器9调制这个PLL电路2等于利用低通滤波函数加权这个调制信号15。如此，这个信号的频宽将会限制小于这个调制频宽。然而，这个PLL电路2需要基本上频率无关的响应。为了这个理由，这个调制供应至这个PLL电路的某点，其中，这点具有高通响应。在本发明的PLL电路中，这个动作可以在这个总结点7完成。这里，这个模拟调制信号17重叠于这个调整控制信号13，藉此，两个信号的总结便能够控制这个电压控制振盘器(VCO)8。
为了得到这个电压控制振荡器(VCO)8的输出信号的最大可能频谱效率，这个数字调制信号16利用这个数字滤波器10预先滤波，并且，这个模拟调制信号17利用这个模拟滤波器12预先滤波。为了达到这个目的，本发明利用具有方波脉冲外形的数字滤波器。在本发明两点调制器的情况中，这个封闭PLL电路2的小频宽表示，这个数字滤波器10的使用将不会负面影响这种两点调制器1的传输频谱。另外，这个数字滤波器10及这个模拟滤波器12亦不需要具有相同的脉冲外形。
附图符号：
1→两点调制器
2→PLL电路
3→调制电路
4→相位频率侦测器
5→充电泵
6→回路滤波器
7→总结点
8→电压控制振荡器
9→除法器
10→数字滤波器
11→数字/模拟转换器
12→模拟滤波器

Claims (10)

1.一种两点调制器(1)，利用一相锁回路电路(2)进行相位或频率调制，其具有一第一电路路径，从而施加一模拟调制信号(17)至具有一高通响应的该相锁回路电路(2)的一第一点，以及具有一第二电路路径，从而施加一数字调制信号(16)至具有一低通响应的该相锁回路电路(2)的一第二点，其中，
该第二电路路径连接至该相锁回路电路(2)的一回授路径中、一频率除法器(9)的一控制连接；以及
该第二电路路径具有一数字滤波器(10)，其具有一方波脉冲响应，藉此，该数字滤波器输出在其输入接收的一数值，该数值储存于一缓存器，特别是，在该方波窗口内储存复数次。
2.如权利要求第1项所述的两点调制器(1)，其特征在于：
该第一电路路径具有另一滤波器，特别是一模拟滤波器(12)。
3.如权利要求第1至2项任一项所述的两点调制器(1)，其特征在于：
该数字滤波器(10)具有一单元，从而控制该脉冲响应的振幅。
4.如权利要求第1至2项任一项所述的两点调制器(1)，其特征在于：
该相锁回路电路(2)具有下列特征：
一电压控制振荡器(8)，在其输出提供一相位或频率调制输出信号；
一相位侦测器(4)，用以确认一回授信号(14)，该回授信号(14)由该输出信号推导得到，及一参考信号间的一相位差，以及，基于该确认相位差，激活该电压控制振荡器(8)；以及
一回授路径，用以提供该回授信号(14)，该回授路径包含该频率除法器(9)。
5.如权利要求第4项所述的两点调制器(1)，其特征在于：
该相锁回路电路(2)的该第一点是一总结点(7)，其中，该总结点(7)连接至该电压控制振荡器(8)的上游。
6.一种进行相位或频率调制的方法，其基于具有一相锁回路电路(2)的两点调制器(1)的原理，其中，
一模拟调制信号(17)注入该相锁回路电路(2)的一第一点，从而得到一调制频率的一高通响应；以及
一数字调制信号(16)进行数字滤波(10)，其具有一方波脉冲响应，藉此，一调制信号(15)的一接收数值，该数值储存于一缓存器，在该方波窗口内输出复数次，以及，该数字调制信号(16)注入该相锁回路电路(2)的一第二点，该数字调制信号(16)激活一频率除法器(9)，其加入该相锁回路电路(2)的一回授路径，从而得到一调制频率的一低通响应。
7.如权利要求第6项所述的方法，其特征在于：
该模拟调制信号(17)在注入该相锁回路电路(2)以前进行模拟滤波(12)。
8.如权利要求第6项所述的方法，其特征在于：
该数字滤波(10)的脉冲响应振幅是可以控制。
9.如权利要求第6至8项任一项所述的方法，其特征在于：
该相锁回路电路(2)具有下列特征：
一电压控制振荡器(8)，在其输出提供一相位或频率调制输出信号；
一相位侦测器(4)，用以确认一回授信号(14)，该回授信号(14)由该输出信号推导得到，及一参考信号间的一相位差，以及，基于该确认相位差，激活该电压控制振荡器(8)；以及
一回授路径，用以提供该回授信号(14)，该回授路径包含该频率除法器(9)。
10.如权利要求第9项所述的方法，其特征在于：
该模拟调制信号(17)注入该相锁回路电路(2)的一总结点(7)，其中，该总结点(7)连接至该电压控制振荡器(8)的上游。
CNB028113853A 2001-06-07 2002-05-24 具有pll电路的两点调制器及简化的数字预先滤波系统 Expired - Fee Related CN100380804C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10127612A DE10127612A1 (de) 2001-06-07 2001-06-07 Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung
DE10127612.5 2001-06-07

Publications (2)

Publication Number Publication Date
CN1513225A CN1513225A (zh) 2004-07-14
CN100380804C true CN100380804C (zh) 2008-04-09

Family

ID=7687483

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028113853A Expired - Fee Related CN100380804C (zh) 2001-06-07 2002-05-24 具有pll电路的两点调制器及简化的数字预先滤波系统

Country Status (7)

Country Link
US (1) US7142063B2 (zh)
EP (1) EP1402624B1 (zh)
CN (1) CN100380804C (zh)
AT (1) ATE289712T1 (zh)
DE (2) DE10127612A1 (zh)
DK (1) DK1402624T3 (zh)
WO (1) WO2002099961A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034564A2 (en) * 2002-09-06 2004-04-22 Telefonaktiebolaget Lm Ericsson (Publ) Trimming of a two point phase modulator
DE10330822A1 (de) * 2003-07-08 2005-02-10 Infineon Technologies Ag Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung
JP3934585B2 (ja) * 2003-08-22 2007-06-20 松下電器産業株式会社 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
JP2007221773A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路、無線送信装置及び無線通信装置
US8284822B2 (en) * 2007-02-27 2012-10-09 Broadcom Corporation Method and system for utilizing direct digital frequency synthesis to process signals in multi-band applications
US7826550B2 (en) * 2007-02-28 2010-11-02 Broadcom Corp. Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
US8116387B2 (en) * 2007-03-01 2012-02-14 Broadcom Corporation Method and system for a digital polar transmitter
WO2009056361A2 (en) * 2007-11-02 2009-05-07 St Wireless Sa Pll calibration
US8428212B2 (en) * 2008-01-30 2013-04-23 Intel Mobile Communications GmbH Frequency synthesis using upconversion PLL processes
PL2149990T3 (pl) * 2008-07-29 2011-10-31 Siemens Ag System, zwłaszcza do digitalizacji okresowego sygnału z ciągłym czasem i ciągłą wartością, ze stałą z góry określoną liczbą wartości próbkowania przypadającą na jeden okres
US7868672B2 (en) * 2008-12-09 2011-01-11 Qualcomm Incorporated Digital phase-locked loop with two-point modulation and adaptive delay matching
WO2010094171A1 (en) * 2009-02-17 2010-08-26 Huawei Technologies Co., Ltd. Method and apparatus for generating a carrier frequency signal
US8076960B2 (en) * 2009-04-29 2011-12-13 Qualcomm Incorporated Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter
US7902891B1 (en) * 2009-10-09 2011-03-08 Panasonic Corporation Two point modulator using voltage control oscillator and calibration processing method
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US9020089B2 (en) 2013-07-12 2015-04-28 Infineon Technologies Ag Phase-locked loop (PLL)-based frequency synthesizer
TWI630798B (zh) * 2014-02-07 2018-07-21 美商線性科技股份有限公司 任意相位軌道的頻率合成器
US9634877B2 (en) * 2015-07-01 2017-04-25 Sunrise Micro Devices, Inc. Trim for dual-port frequency modulation
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999007065A1 (en) * 1997-07-31 1999-02-11 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
WO2001011783A1 (en) * 1999-08-10 2001-02-15 Koninklijke Philips Electronics N.V. Fractional- n frequency synthesiser

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69026151T2 (de) 1989-07-08 1996-08-22 Plessey Semiconductors Ltd Frequenzsynthesizer
GB2317512B (en) * 1996-09-12 2001-01-24 Nokia Mobile Phones Ltd Frequency modulation using a phase-locked loop
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
US6011815A (en) * 1997-09-16 2000-01-04 Telefonaktiebolaget Lm Ericsson Compensated ΔΣ controlled phase locked loop modulator
DE19929167A1 (de) * 1999-06-25 2000-12-28 Siemens Ag Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung
GB2354649A (en) 1999-09-22 2001-03-28 Cadence Design Systems Inc Method and apparatus for generating a modulated radio frequency output signal
US6844763B1 (en) * 2002-08-29 2005-01-18 Analog Devices, Inc. Wideband modulation summing network and method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999007065A1 (en) * 1997-07-31 1999-02-11 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
WO2001011783A1 (en) * 1999-08-10 2001-02-15 Koninklijke Philips Electronics N.V. Fractional- n frequency synthesiser

Also Published As

Publication number Publication date
DK1402624T3 (da) 2005-05-30
US20040192231A1 (en) 2004-09-30
US7142063B2 (en) 2006-11-28
EP1402624A2 (de) 2004-03-31
WO2002099961A3 (de) 2003-08-28
EP1402624B1 (de) 2005-02-23
WO2002099961A2 (de) 2002-12-12
DE10127612A1 (de) 2003-01-02
CN1513225A (zh) 2004-07-14
ATE289712T1 (de) 2005-03-15
DE50202332D1 (de) 2005-03-31

Similar Documents

Publication Publication Date Title
CN100380804C (zh) 具有pll电路的两点调制器及简化的数字预先滤波系统
KR100532899B1 (ko) 위상 동기 루프를 제어하기 위한 포스트-필터링형 δς변조기
US7535311B2 (en) Direct wideband modulation of a frequency synthesizer
US6933798B2 (en) Trimming method and trimming device for a PLL circuit for two-point modulation
JP4808882B2 (ja) Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構
US8817841B2 (en) System and method of controlling modulation frequency of spread-spectrum signal
US7714666B2 (en) Phase locked loop frequency synthesizer and method for modulating the same
EP1178601A1 (en) Frequency modulation using a digital filter for baseband waveshaping
WO2006118056A1 (ja) ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
US7453325B2 (en) Single point modulator having a PLL circuit
CN1679239B (zh) 包括锁相环路的设备和用于校准锁相环路的方法
US7643572B2 (en) Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth
US6774738B2 (en) Trimming method for a transceiver using two-point modulation
US7158603B2 (en) Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
CN100472940C (zh) 修整两点调制器的方法及具修整装置的两点调制器
US6246297B1 (en) Phase and/or frequency modulated frequency synthesizer having two phase locked loops
US20080159438A1 (en) Methods and apparatus for multi-mode frequency shift keying
US7298220B2 (en) Method and apparatus for creating a multiple loop VCO
RU2280945C1 (ru) Синтезатор частот с частотной или фазовой модуляцией
US7005925B2 (en) Low noise synthesizer and method employing first tunable source and first and second reference sources
US5461348A (en) PLL circuit modulatable by a modulation signal having a direct current component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20120606

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Effective date: 20120606

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP03 Change of name, title or address

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120606

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

Effective date of registration: 20120606

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20160524

CF01 Termination of patent right due to non-payment of annual fee