CN100452372C - 具有锡基焊料层的半导体器件及其制造方法 - Google Patents
具有锡基焊料层的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100452372C CN100452372C CNB2005100999098A CN200510099909A CN100452372C CN 100452372 C CN100452372 C CN 100452372C CN B2005100999098 A CNB2005100999098 A CN B2005100999098A CN 200510099909 A CN200510099909 A CN 200510099909A CN 100452372 C CN100452372 C CN 100452372C
- Authority
- CN
- China
- Prior art keywords
- layer
- alloy
- metal
- tin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
一种半导体器件包括:半导体衬底(1、1p);基底部件(2);锡基焊料层(S);第一金属层(M);和第一合金层(T1)。依次经由第一金属层(M)、第一合金层(T1)和锡基焊料层(S),将半导体衬底(1、1p)接合到基底部件(2)上。第一合金层(T1)由第一金属层(M)中的第一金属和锡基焊料层(S)中的锡制成。第一金属层(M)由选自由钛、铝、铁、钼、铬、钒和铁-镍-铬合金构成的组中的至少一种材料制成。
Description
技术领域
本发明涉及一种具有锡基焊料层的半导体器件及其制造方法。
背景技术
常规地,使用铅-锡合金(Pb-Sn合金)焊料将半导体衬底如具有半导体器件的IC芯片接合到基底部件如散热装置和引线框上。然而,考虑到环境防护如安全和低损害,需要使用无Pb焊料或含低Pb的焊料。无Pb焊料其中之一是锡基焊料。
日本专利申请公开No.2003-347487公开了用锡基焊料将半导体衬底的背侧接合到基底部件上。衬底包括背侧电极。电极由钛层、镍层和金或银层组成,将它们按顺序堆叠在衬底上。基底部件是热辐射部件。用锡基焊料将衬底装配在热辐射部件上。锡基焊料由金和锡合金制成,以便焊料提供低熔点的焊料。
如下制造以上的半导体器件。首先,抛光和清洗衬底的背侧。然后,在衬底的抛光表面上形成背侧电极。然后,使锡基焊料夹在热辐射构件和背侧电极之间。接着,将锡基焊料加热到焊料的固相线温度。因而,使焊料回流,以便将衬底焊接在热辐射构件上。
在背侧电极的这种结构中,Ti层提供了由硅制成的半导体衬底的粘性和欧姆接触。通过使焊料中的Ni层和锡成合金,使Ni层提供焊料的接合性质。因而,衬底和基底部件与焊料电气地、热地且机械地接合。
在此,在Ti层上容易形成钝化膜,如氧化膜,并且难以去除。在具有普通温度和普通压力的气氛中形成钝化膜。因此,难以将Ti层直接接合到焊料上。因此,需要在Ti层上形成Ni层足够厚。而且,需要以高精确度控制焊接条件。因此,制造成本变得更高。
发明内容
鉴于上述问题,本发明的目的在于提供一种具有锡基焊料层的半导体器件。本发明的另一目的在于提供一种具有锡基焊料层的半导体器件的制造方法。
一种半导体器件包括:半导体衬底;基底部件;锡基焊料层;第一金属层;和第一合金层。依次经第一金属层、第一合金层和锡基焊料层,将半导体衬底接合到基底部件上。第一合金层由第一金属层中的第一金属和锡基焊料层中的锡制成。第一金属层由选自钛、铝、铁、钼、铬、钒和铁-镍-铬合金中的至少一种材料制成。
在该器件中,通过利用锡基焊料层和最小数量的金属层,将衬底的背侧接合到基底部件上。由此,制造工艺变得简单,且器件的制造成本变得更低。
而且,提供了一种半导体器件的制造方法。该器件包括半导体衬底和用锡基焊料层接合到衬底上的基底部件。该方法包括如下步骤:在衬底上形成第一金属层;在第一金属层上形成第二金属层;经由焊料层在基底部件上堆叠衬底,其中将焊料层设置在基底部件和第二金属层之间;以及加热衬底与基底部件,以便使第二金属层扩散到焊料层中,并使第一金属层和焊料层发生反应以形成第一合金层。第一合金层由第一金属层中的第一金属和焊料层中的锡制成。将第一合金层设置在第一金属层和焊料层之间。第一金属层由选自钛、铝、铁、钼、铬、钒和铁-镍-铬合金中的至少一种材料制成。在加热步骤之前,第二金属层具有在50nm和750nm之间范围内的初始厚度。
通过利用锡基焊料层和最小数量的金属层,将衬底的背侧接合到基底部件上。由此,制造工艺变得简单,且器件的制造成本变得更低。
优选地,该方法进一步包括如下步骤:加热衬底与第一和第二金属层,以便在第一和第二金属层之间形成中间合金层。中间合金层由第一金属层中的第一金属和第二金属层中的第二金属制成。在衬底与基底部件的加热步骤中,中间合金层、第一金属层和焊料层发生反应以形成第二合金层,以便第一合金层变成第二合金层。第二合金层由第二金属层中的第二金属、第一金属层中的第一金属和焊料层中的锡制成。将第二合金层设置在第一金属层和焊料层之间。
附图说明
参考附图进行的以下的详细描述,本发明的以上和其它目的、特征和优点将变得更加显而易见。在图中:
图1A和1B是示出根据本发明第一实施例的半导体器件的制造方法的示意截面图;
图2是示出根据第一实施例的具有不同厚度Ni膜的器件的缺陷百分比的图;
图3是示出根据第一实施例的具有不同厚度Ni膜的器件的抗张强度的图;
图4是示出根据第一实施例的具有不同厚度的Au膜的器件的抗张强度的图;
图5是根据第一实施例的元素分析的深度轮廓;
图6A至6C是示出根据本发明第二实施例的半导体器件的制造方法的示意截面图;
图7A是示出在根据第一实施例的器件中在耐久性测试下的Ti膜厚度的时间变化图,图7B是示出根据第二实施例的器件中在耐久性测试下的Ti膜厚度的时间变化图;
图8A和8B是示出根据第一实施例变型的半导体器件的制造方法的示意截面图;
图9A至9C是示出根据第二实施例变型的半导体器件的制造方法的示意截面图;以及
图10是示出根据第一和第二实施例变型在P导电类型的硅衬底和Al膜或Ti膜之间的接触电阻的图。
具体实施方式
(第一实施例)
在1A和1B中示出了根据本发明第一实施例的半导体器件100。图1A示出了在热处理之前,即焊接之前的器件100,图1B示出了在热处理之后,即焊接之后的器件100。
器件100包括半导体衬底1和基底部件2。衬底1具有形成于衬底1前侧上的电子部件,如功率晶体管。用锡基焊料层S将与半导体部件相对的衬底1的背侧接合在基底部件2上。基底部件2例如是散热装置(heat sink)、引线框或电路板。如下制造器件100。
首先,在衬底1的前侧上形成电子部件。在衬底1的背侧上依次形成第一金属层M和第二金属层N。由此,形成了半导体芯片10。然后,通过夹在基底部件2和芯片10的第二金属层N之间的焊料层S,将芯片10装配在基底部件2上。由此,制备了构成芯片10和基底部件2的叠层结构。加热该叠层结构,以便使第二金属层扩散到焊料层S中。而且,第一金属层M和焊料层S直接反应,结果在第一金属层M和焊料层S之间形成了合金层T1。合金层T1由第一金属层M和焊料层S的合金制成。具体地,合金层T1由第一金属层M中的第一金属和焊料层S中的锡制成。焊接之后,器件100由衬底1、第一金属层M、合金层T1、焊料层S和基底部件2组成。在此,合金层T1用作芯片10和基底部件2之间的接合层。虽然第一金属层M直接形成在衬底1上,但可以在衬底1和第一金属层M之间形成另一金属层或绝缘层。
在器件100中,通过利用最小数量的金属层和锡基焊料层S,将衬底1的背侧接合到基底部件2上。因此,器件100的制造工艺简单,且器件100的制造成本低。
第一金属层M中的第一金属例如是钛(即,Ti)、铝(即,Al)、铁(即,Fe)、钼(即,Mo)、铬(即,Cr)、钒(即,V)或铁-镍-铬合金(即,Fe-Ni-Cr合金)。第一金属具有与硅衬底优良的接合性质和优良的欧姆接触。而且,在焊料层S中第一金属与锡形成合金。优选第一金属由Ti制成。Ti是在半导体衬底中作为硅的金属化材料的常规材料。因此,Ti与硅衬底具有优良的接合性质和优良的欧姆接触。然而,在Ti膜上容易形成钝化膜,如氧化膜。因而,通常,难以将Ti层直接接合到焊料层上。然而,在以上的器件100中,在第一金属层M上形成第二金属层N,以便第二金属层N用作焊接的牺牲层。从而,在第一金属层M和焊料层S之间形成了合金层T1。合金层T1具有足够强的接合性质。
合金层T1的厚度优选等于3nm或比3nm厚。更优选地,合金层T1的厚度等于10nm或比10nm厚。当合金层T1的平均厚度等于或大于10nm,以及在第一金属层M和焊料层S之间界面处的合金层T1的最小厚度等于或大于3nm时,获得了足够强的接合性质。而且,当合金层T1的厚度大于10nm时,获得了与平均厚度等于10nm的情况几乎相同的接合性质。
第二金属层N是薄膜层,用于保护第一金属层M的表面以便不在第一金属层M的表面上形成钝化膜。通过焊接的热处理使第二金属层N能够扩散到焊料层S中,以便在焊接之后使第二金属层N消失。由此,可以容易地控制第二金属层N的厚度。而且,容易地控制器件100的焊接条件。由此,器件100的制造成本变得相对较低。
第二金属层N的厚度优选在50nm和750nm之间的范围内,如下所述。当第二金属层N的厚度小于50nm时,第二金属层N不能充分地保护第一金属层M不氧化第一金属层M的表面,即,避免在第一金属层M的表面上形成钝化膜。因此,在这种情况下,焊料层S的焊料可润湿性在热处理期间变得更小,结果衬底1和基底部件2之间的接合强度变低。当第二金属层N的厚度大于50nm时,衬底1和基底部件2之间的接合强度变得强而且恒定。当第二金属层N的厚度大于750nm时,在焊接之后保留下了第二金属层N。因此,多余的第二金属层会增加器件100的制造成本。
优选通过利用物理汽相沉积(即,PVD)方法,如真空蒸镀方法和溅射方法,在真空室中顺序形成第一和第二金属层M、N。而且,优选在沉积之前的真空度等于或小于5×10-4Pa。这是因为防止第一金属层M的表面被氧化。
第二金属层N中的第二金属可以由任意金属制成。优选第二金属是镍(即,Ni)、铜(即,Cu)、银(即,Ag)、金(即,Au)、铂(即,Pt)、银-铂(即,Ag-Pt)合金、银-钯(即,Ag-Pd)合金或钯(即,Pd)。更优选地,第二金属是镍或金。这两种金属会与第一金属层M中的第一金属或焊料层S中的锡形成合金。第二金属层N可以由多层膜组成,其由以上的金属制成。在热处理工艺中,即在焊接工艺中,第二金属会扩散到焊料层S中。而且,第二金属会包含于合金层T1中,结果合金层变成第二合金层T2,如图6A和6B所示。
锡基焊料层S可以由无Pb焊料制成,其不包括铅(即,Pb)。因此,可以无害且安全地制造器件100,以便获得环境保护。优选焊料层S中锡的质量含量等于或大于95wt.%。优选焊料层S由锡(即,Sn)、锡-铜(即,Sn-Cu)合金、锡-银-铜(即,Sn-Ag-Cu)合金、锡-铜-镍(即,Sn-Cu-Ni)合金、锡-锑(即,Sn-Sb)合金、锡-铟(即,Sn-In)合金或锡-锌(即,Sn-Zn)合金制成。更优选地,焊料层S由纯Sn、Sn-(0.7wt.%Cu)合金、Sn-(3.5wt.%Ag)合金、Sn-(1wt.%至3.9wt.%Ag)-(0.3wt.%至1.5wt.%Cu)合金、或Sn-(0.7wt.%Cu)-(0.06wt.%Ni)合金制成。优选地,焊料层S可以包括添加剂,如磷(即,P)和锗(即,Ge)。
接下来,例如,如下制造器件100。
首先,在衬底1的背侧上形成具有250nm厚度的Ti膜,以便在衬底1上形成第一金属层M。然后,在第一金属层M上形成由具有50nm和1000nm范围厚度的Ni膜和具有50nm厚度的Au膜组成的第二金属层N。在此,第二金属层N由多层膜制成。接下来,在基底部件2上形成由(99.24wt.%Sn)-(0.7wt.%Cu)-(0.06wt.%Ni)合金制成的焊料层S。基底部件2由金属制成。经由焊料层S将包括具有第一和第二金属层M、N的衬底1的半导体芯片10装配在基底部件2上。然后,在氢气还原气氛炉中装配芯片10与基底部件2。在炉中,将芯片10与基底部件2加热到270℃,其比焊料层S的固相线温度高。在此,固相线温度约为220℃。由此,在20秒内使芯片10与基底部件2加热到270℃的峰值温度,以便使焊料层S回流。在这种热处理工艺中,即,在这种焊接工艺中,将芯片10焊接在基底部件2上。
在焊接之后研究器件100的截面。结果,当Ni膜的厚度等于或小于750nm时,由Ni膜和Au膜组成的第二金属层N扩散到了焊料层S中,使得形成了由Ti和Sn组成的第一合金层T1。然而,当Ni膜的厚度大于750nm时,第二金属层N中的Ni膜保留下来。该未反应的Ni膜对芯片10和基底部件2之间的接合没有贡献。因此,为了减少器件100的制造成本,优选Ni膜的厚度等于或小于750nm。
图2示出了具有不同厚度的Ni膜的器件100的缺陷百分比。由缺陷的焊料润湿引起了器件100的缺陷。图3示出了具有不同厚度的Ni膜的器件100的抗张强度。在此,研究了在每种厚度的Ni膜中的器件100的十个样品。
如图2和3所示,当Ni膜的厚度是50nm时,100%出现缺陷的焊料润湿。因此,衬底1和基底部件2之间的接合强度很弱。这是因为Ni膜的厚度很薄,以致第二金属层N不能保护第一金属层M避免被氧化。在这种情况下,第一金属层M的Ti膜的表面被氧化。因此,需要Ni膜变得比50nm更厚以防止Ti膜被氧化。当Ni膜的厚度大于50nm时,获得了足够强的接合强度。
图4示出了具有不同厚度的Au膜的器件100的抗张强度。在这种情况下,器件100的第二金属层N仅由Au膜组成。因此,在第二金属层N中不形成Ni膜。在此,研究了在每种厚度的Au膜中的器件100的十个样品。当Au膜的厚度是50nm时,出现了缺陷的焊料润湿。然而,当Au膜的厚度大于50nm时,获得了足够强的接合强度。
图5示出了在器件100中的接合层截面的元素分析结果。在这种情况下,器件100具有由钼(即,Mo)制成的第一金属层M和由Ni制成的第二金属层N。在厚度方向上进行元素分析。由此,图5示出了元素分析的深度轮廓。如图5所示,第二金属层N中的Ni扩散到了焊料层S中,结果形成了由Mo-Sn合金组成的第一合金层T1。
(第二实施例)
根据本发明第二实施例的半导体器件101示于图6A至6C中。图6A示出了在第一热处理之前的芯片10,图6B示出了在第一热处理之后的芯片10和在焊接之前的基底部件2。图6C示出了在第二热处理之后,即,在焊接之后的器件101。
如下制造器件101。首先,在衬底1的背侧上依次形成第一金属层M和第二金属层N,以便制备半导体芯片10。首先加热芯片10,以便形成中间合金层O。中间合金层O由第一金属和第二金属合金组成。将中间合金层O设置在第一和第二金属层M、N之间。在该第一热处理之后,经由焊料层S将芯片10装配在基底部件2上。然后,二次加热芯片10与基底部件2,以便将芯片10焊接在基底部件2上。具体地,第二金属层N扩散到焊料层S中,而且,中间合金层O与焊料层S反应,结果形成了第二合金层T2。第二合金层T2由第一金属层M中的第一金属、第二金属层N中的第二金属和焊料层S中的Sn组成。在第二热处理之后,即,在焊接之后,器件101包括基底部件2、焊料层S、第二合金层T2、第一金属层M和衬底1。在此,第二合金层T2用作芯片10和基底部件2之间的接合层。
在器件101中,通过利用最小数量的金属层和锡基焊料层S将衬底1的背侧接合到基底部件2上。因此,器件101的制造工艺简单,且器件101的制造成本低。
优选地,第二金属层N中的第二金属是Ni、Cu、Ag、Au、Pt、Ag-Pt合金、Ag-Pd合金或Pd。更优选地,第二金属是Ni或Au。在第一金属层由Ti制成的情况下,第二金属可以与Ti形成合金。
接下来,例如,如下制造器件101。
首先,在衬底1的背侧上形成由具有250nm厚的Ti膜制成的第一金属层M。然后,在第一金属层M上形成由具有50nm和600nm范围内厚度的Ni膜和具有50nm厚度的Au膜组成的第二金属层N。这里,第二金属层N由多层膜制成。由此,制备了芯片10,然后,在三分钟内在380℃加热芯片。然后,研究芯片10的截面。结果,在第一金属层M和第二金属层N之间形成了具有20nm厚度的中间合金层O。
然后,在由金属制成的基底部件2上形成由(99.24wt.%Sn)-(0.7wt.%Cu)-(0.06wt.%Ni)合金制成的焊料层S。然后,经由焊料层S将芯片10装配在基底部件2上。然后,在氢气还原气氛炉中装配芯片10与基底部件2。在炉中,将芯片10与基底部件2加热到270℃,其比焊料层S的固相线温度高。在此,固相线温度约为220℃。由此,在20秒内使芯片10与基底部件2加热到270℃的峰值温度,以便使焊料层S回流。在这种第二热处理工艺中,即,在这种焊接工艺中,将芯片10焊接在基底部件2上。在焊接之后,形成了第二合金层T2。第二合金层T2由Ti-Sn-Ni合金制成。
图7A示出了在图1B中所示的器件100包括由Ti-Sn合金组成的第一合金层T1的情况下,第一金属层M的Ti膜厚度的时间变化。图7B示出了在图6C中所示器件101包括由Ti-Sn-Ni合金组成的第二合金层T2的情况下,第一金属层M的Ti膜厚度的时间变化。在此,在0小时、1000小时或2000小时内在150℃下对器件100、101进行耐久性测试。在此,0小时指的是没有对器件100、101进行耐久性测试。在图7A中,线VIIA表示在焊接之前具有600nm初始厚度的Ni膜的器件100,线VIIB表示在焊接之前具有200nm初始厚度的Ni膜的器件100,线VIIC表示在焊接之前具有50nm初始厚度的Ni膜的器件100。在图7B中,线VIID表示在焊接之前具有600nm初始厚度的Ni膜的器件101,线VIIE表示在焊接之前具有200nm初始厚度的Ni膜的器件101,线VIIF表示在焊接之前具有50nm初始厚度的Ni膜的器件101。
如图7A和7B所示,在具有第二合金层T2的器件101中,与具有第一合金层T1的器件100相比,Ti膜的厚度的时间变化相对小。因此,在器件101中,与器件100相比,在高温耐久性测试期间,第一金属层M中的Ti和焊料层S中的Sn缓慢地进行反应。
(变型例)
衬底1可以由任意半导体材料制成。当衬底1由P导电类型的半导体衬底1p制成时,优选在第一金属层M和衬底1p之间形成第三金属层L,如图8A至9C所示。第三金属层L由铝基材料制成。优选地,第三金属层L由纯铝(即,Al)、铝-硅(即,Al-Si)合金或铝-硅-铜(即,Al-Si-Cu)合金制成。
图10示出了在P导电类型的硅衬底1p和Al层或Ti层之间的接触电阻。P导电类型的硅衬底1p和Al层之间的接触电阻比P导电类型的硅衬底1p和Ti层之间的接触电阻低很多。具体地,Al层的接触电阻比Ti层的小三个数量级。因此,具有第三金属层L的器件100、101在P导电类型的半导体衬底1p和基底部件2之间具有良好的导电性。
虽然在氢气还原气氛炉中通过焊料回流法将芯片10接合到基底部件2上,但可以通过利用其它的焊接方法,如用引线焊料的焊料管芯接合法和用焊料膏的空气或惰性气体气氛回流法,将芯片10接合到基底部件2上。
虽然已参考本发明的优选实施例描述了本发明,但要理解的是,本发明不局限于优选的实施例和构造。本发明指的是覆盖各种变型和等效结构。另外,其为优选的各种组合和结构、包括更多、更少或仅一个简单元件的其它组合和结构也在本发明的精神和范围之内。
Claims (26)
1.一种半导体器件,包括:
半导体衬底(1、1p);
基底部件(2);
锡基焊料层(S);
第一金属层(M);和
第一合金层(T1),其中
依次经第一金属层(M)、第一合金层(T1)和锡基焊料层(S),将半导体衬底(1、1p)接合到基底部件(2)上;
第一合金层(T1)由第一金属层(M)中的第一金属和锡基焊料层(S)中的锡制成,以及
第一金属层(M)由选自钛、铝、铁、钼、铬、钒和铁-镍-铬合金中的一种材料制成。
2.根据权利要求1的器件,其中
第一金属层(M)由钛制成。
3.根据权利要求1的器件,其中
第一合金层(T1)具有等于或大于3nm的平均厚度。
4.根据权利要求3的器件,其中
第一合金层(T1)具有等于或大于10nm的平均厚度。
5.根据权利要求1-4中任何一个的器件,其中
第一合金层(T1)进一步包括第二金属。
6.根据权利要求5的器件,其中
第二金属由选自镍、铜、银、金、铂、银-铂合金、银-钯合金和钯中的一种材料制成。
7.根据权利要求6的器件,其中
第二金属由镍或金制成。
8.根据权利要求1-4中任何一个的器件,其中
锡基焊料层(S)由无铅焊料制成。
9.根据权利要求8的器件,其中
锡基焊料层(S)中锡的质量含量等于或大于95wt.%。
10.根据权利要求8的器件,其中
锡基焊料层(S)由选自锡、锡-铜合金、锡-银合金、锡-银-铜合金、锡-铜-镍合金、锡-锑合金、锡-铟合金和锡-锌合金中的一种材料制成。
11.根据权利要求10的器件,其中
锡基焊料层(S)由选自纯锡、Sn-0.7wt.%Cu合金、Sn-3.5wt.%Ag合金、Sn-1wt.%至3.9wt.%Ag-0.3wt.%至1.5wt.%Cu合金和Sn-0.7wt.%Cu-0.06wt.%Ni合金中的一种材料制成。
12.根据权利要求1-4中任何一个的器件,进一步包括:
设置在衬底(1、1p)和第一金属层(M)之间的第三金属层(L),其中
第三金属层(L)由铝基材料制成。
13.根据权利要求12的器件,其中
第三金属层(L)由选自纯铝、铝-硅合金和铝-硅-铜合金中一种材料制成。
14.一种半导体器件的制造方法,该半导体器件包括半导体衬底(1、1p)和用锡基焊料层(S)接合到衬底(1、1p)的基底部件(2),该方法包括如下步骤:
在衬底(1、1p)上形成第一金属层(M);
在第一金属层(M)上形成第二金属层(N);
经焊料层(S)在基底部件(2)上堆叠衬底(1、1p),其中将焊料层(S)设置在基底部件(2)和第二金属层(N)之间;以及
加热衬底(1、1p)与基底部件(2),以便使第二金属层(N)扩散到焊料层(S)中,并使第一金属层(M)和焊料层(S)发生反应以形成第一合金层(T1),其中第一合金层(T1)由第一金属层(M)中的第一金属和焊料层(S)中的锡制成,其中
将第一合金层(T1)设置在第一金属层(M)和焊料层(S)之间,
第一金属层(M)由选自钛、铝、铁、钼、铬、钒和铁-镍-铬合金中的一种材料制成,以及
在加热步骤之前,第二金属层(N)具有在50nm和750nm之间范围内的初始厚度。
15.根据权利要求14的方法,其中
第一金属层(M)由钛制成。
16.根据权利要求14的方法,其中
通过物理汽相沉积方法在真空室中顺序形成第一和第二金属层(M、N)。
17.根据权利要求16的方法,其中
在形成第一和第二金属层(M、N)之前,真空室具有等于或小于5×10-4Pa的初始真空度。
18.根据权利要求14-17中任何一个的方法,进一步包括如下步骤:
加热衬底(1、1p)与第一和第二金属层(M、N),以便在第一和第二金属层(M、N)之间形成中间合金层(O),其中
中间合金层(O)由第一金属层(M)中的第一金属和第二金属层(N)中的第二金属制成,
在加热衬底(1、1p)与基底部件(2)的步骤中,中间合金层(O)、第一金属层(M)和焊料层(S)发生反应以形成第二合金层(T2),以便第一合金层(T1)变成第二合金层(T2),其中第二合金层(T2)由第二金属层(N)中的第二金属、第一金属层(M)中的第一金属和焊料层(S)中的锡制成,以及
将第二合金层(T2)设置在第一金属层(M)和焊料层(S)之间。
19.根据权利要求18的方法,其中
第二金属由选自镍、铜、银、金、铂、银-铂合金、银-钯合金和钯中的一种材料制成。
20.根据权利要求19的方法,其中
第二金属由镍或金制成。
21.根据权利要求14-17中任何一个的方法,其中
锡基焊料层(S)由无铅焊料制成。
22.根据权利要求21的方法,其中
锡基焊料层(S)中锡的质量含量等于或大于95wt.%。
23.根据权利要求21的方法,其中
锡基焊料层(S)由选自锡、锡-铜合金、锡-银合金、锡-银-铜合金、锡-铜-镍合金、锡-锑合金、锡-铟合金和锡-锌合金中的一种材料制成。
24.根据权利要求23的方法,其中
锡基焊料层(S)由选自纯锡、Sn-0.7wt.%Cu合金、Sn-3.5wt.%Ag合金、Sn-1wt.%至3.9wt.%Ag-0.3wt.%至1.5wt.%Cu合金、和Sn-0.7wt.%Cu-0.06wt.%Ni合金中的一种材料制成。
25.根据权利要求14-17中任何一个的方法,进一步包括如下步骤:
将第三金属层(L)设置在衬底(1、1p)和第一金属层(M)之间,其中
第三金属层(L)由铝基材料制成。
26.根据权利要求25的方法,其中
第三金属层(L)由选自纯铝、铝-硅合金和铝-硅-铜合金中一种材料制成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP261425/04 | 2004-09-08 | ||
JP2004261425 | 2004-09-08 | ||
JP368114/04 | 2004-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1747162A CN1747162A (zh) | 2006-03-15 |
CN100452372C true CN100452372C (zh) | 2009-01-14 |
Family
ID=36166594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100999098A Expired - Fee Related CN100452372C (zh) | 2004-09-08 | 2005-09-08 | 具有锡基焊料层的半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100452372C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2713684A3 (de) * | 2012-10-01 | 2014-12-03 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8643195B2 (en) * | 2006-06-30 | 2014-02-04 | Cree, Inc. | Nickel tin bonding system for semiconductor wafers and devices |
JP5273101B2 (ja) * | 2010-06-23 | 2013-08-28 | 株式会社デンソー | 半導体モジュールおよびその製造方法 |
US20120000964A1 (en) * | 2010-07-01 | 2012-01-05 | Gm Global Technology Operations, Inc. | Battery tab joints and methods of making |
JP5943065B2 (ja) * | 2012-03-05 | 2016-06-29 | 株式会社村田製作所 | 接合方法、電子装置の製造方法、および電子部品 |
DE102013218423A1 (de) * | 2012-10-01 | 2014-04-17 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
KR102311677B1 (ko) * | 2014-08-13 | 2021-10-12 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
US10115688B2 (en) * | 2015-05-29 | 2018-10-30 | Infineon Technologies Ag | Solder metallization stack and methods of formation thereof |
CN105906222B (zh) * | 2016-07-05 | 2018-08-31 | 洛阳兰迪玻璃机器股份有限公司 | 一种钢化真空玻璃 |
KR102335720B1 (ko) * | 2017-03-27 | 2021-12-07 | 삼성전자주식회사 | 표면 실장용 금속 유닛 및 이를 포함하는 전자 장치 |
CN109449271B (zh) * | 2018-11-01 | 2024-04-16 | 佛山市国星半导体技术有限公司 | 一种具有焊料电极的led芯片及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62163335A (ja) * | 1986-01-14 | 1987-07-20 | Toshiba Corp | 半導体装置 |
US5731635A (en) * | 1995-07-27 | 1998-03-24 | U.S. Philips Corporation | Semiconductor device having a carrier and a multilayer metallization |
US20020093096A1 (en) * | 2001-01-15 | 2002-07-18 | Nec Corporation | Semiconductor device, manufacturing method and apparatus for the same |
US20040104484A1 (en) * | 2002-10-25 | 2004-06-03 | William Tze-You Chen | [under-ball-metallurgy layer] |
-
2005
- 2005-09-08 CN CNB2005100999098A patent/CN100452372C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62163335A (ja) * | 1986-01-14 | 1987-07-20 | Toshiba Corp | 半導体装置 |
US5731635A (en) * | 1995-07-27 | 1998-03-24 | U.S. Philips Corporation | Semiconductor device having a carrier and a multilayer metallization |
US20020093096A1 (en) * | 2001-01-15 | 2002-07-18 | Nec Corporation | Semiconductor device, manufacturing method and apparatus for the same |
US20040104484A1 (en) * | 2002-10-25 | 2004-06-03 | William Tze-You Chen | [under-ball-metallurgy layer] |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2713684A3 (de) * | 2012-10-01 | 2014-12-03 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
Also Published As
Publication number | Publication date |
---|---|
CN1747162A (zh) | 2006-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7579212B2 (en) | Semiconductor device having tin-based solder layer and method for manufacturing the same | |
JP3800977B2 (ja) | Zn−Al系はんだを用いた製品 | |
US5648686A (en) | Connecting electrode portion in semiconductor device | |
EP0097833B1 (en) | Substrate for integrated circuit packages | |
US20170323865A1 (en) | Chip arrangements | |
CN100452372C (zh) | 具有锡基焊料层的半导体器件及其制造方法 | |
JPH0788680A (ja) | 高温無鉛すずベースはんだの組成 | |
JPH0815676B2 (ja) | 無鉛のすずベースはんだ合金 | |
US20080122050A1 (en) | Semiconductor Device And Production Method For Semiconductor Device | |
JPH0788679A (ja) | 無鉛すずアンチモン・ビスマス銅はんだ合金 | |
JP2006520103A (ja) | 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ | |
US20040121267A1 (en) | Method of fabricating lead-free solder bumps | |
US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
JP3372548B2 (ja) | 半田接合用表面処理構造体及びそれを用いた無フラックス半田付方法 | |
US20240047439A1 (en) | Batch Soldering of Different Elements in Power Module | |
JP2008543035A (ja) | Ubmパッド、はんだ接触子及びはんだ接合方法 | |
CN102017107A (zh) | 接合结构以及电子器件 | |
WO2010047010A1 (ja) | 半導体装置及びその製造方法 | |
JP2701419B2 (ja) | 半導体素子用金合金細線及びその接合方法 | |
JP4147875B2 (ja) | ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置 | |
WO2008050251A1 (en) | Backside wafer contact structure and method of forming the same | |
JP2004186566A (ja) | 熱電変換モジュールの組立方法 | |
TWI703646B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法 | |
CN112951786A (zh) | 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法 | |
US7644855B2 (en) | Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090114 |
|
CF01 | Termination of patent right due to non-payment of annual fee |