CN100388490C - 薄膜晶体管阵列基板及其制造方法 - Google Patents

Abstract

一种薄膜晶体管阵列基板及其制造方法，该方法是在制造像素区内的薄膜晶体管的同时，在周边线路区的引线之间形成遮光层。此遮光层可由金属层形成，用以遮蔽源极/漏极层或栅极层的引线间可能漏光的区域。此外，遮光层上可外加稳定电压，用以降低引线间的信号干扰，且对薄膜晶体管阵列进行电检测的同时，还可通过此外加电压检测出引线与遮光层之间是否短路。

Description

薄膜晶体管阵列基板及其制造方法

技术领域

本发明是关于一种显示面板及其制造方法，且特别是有关于一种薄膜晶体管阵列基板及其制造方法的发明。

背景技术

随着计算机性能的大幅进步以及因特网、多媒体技术的高度发展，目前图像信息的传递大多已由模拟转为数字传输。为了配合现代生活模式，视频或图像装置的体积日渐趋于轻薄。传统的阴极射线管(Cathode Ray Tube，CRT)显示器因具有优异的显示质量与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多个终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。

因此，近年来随着光电技术与半导体制造技术的成熟，也带动了平面显示器(Flat Panel Display)的蓬勃发展，其中液晶显示器(Liquid Crystal Display，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，还逐渐取代传统的阴极射线管显示器而成为近年来显示器产品的主流。

请参考图1，该图为一种公知的液晶显示器模块的剖面示意图，为求简化图示，图1仅说明所需的构件。液晶显示器模块至少包括薄膜晶体管阵列基板110、彩色滤光膜基板120、黑矩阵层122、密封胶130、液晶层140、偏光板152、154以及外框160。其中，黑矩阵层122设置于彩色滤光膜基板120上，密封胶130设置于彩色滤光膜基板120与薄膜晶体管阵列基板110之间，而液晶层140设置在彩色滤光膜基板120与薄膜晶体管阵列基板110与密封胶130所形成的封闭空间中。此外，偏光板152、154分别设置在薄膜晶体管阵列基板110与彩色滤光膜基板120未设置液晶层140的另一侧表面上，而外框160则设置在偏光板152上。另外，薄膜晶体管阵列基板110可分为像素区110a与周边线路区110b，其中周边线路区110b内设置有多条引线112以作为显示器作动之用。

承接上述，公知的形成液晶层140的方式，是先由密封胶130于薄膜晶体管阵列基板110与彩色滤光膜基板120之间围出封闭区域，之后再利用毛细管原理通过外部的大气慢慢将液晶注入薄膜晶体管阵列基板110与彩色滤光膜基板120所围成的封闭区域内。由于此注入过程费时，为了适应未来大尺寸液晶面板的批量生产需求，近来还提出一种液晶滴注(One DropFill，ODF)的技术。所谓的液晶滴注技术是先在薄膜晶体管阵列基板110或彩色滤光膜基板120上形成密封胶130，接着将液晶滴入密封胶130所围的区域中，然后再将薄膜晶体管阵列基板110与彩色滤光膜基板120贴合，并通过紫外光的照射使密封胶130硬化以黏合两基板。

值得一提的是，已经公知，为使密封胶130均匀受到紫外线照射，以避免因密封胶130硬化不完全而污染部分的液晶140，所以通常会将彩色滤光膜基板110上的黑矩阵层122朝面板中心内缩一定距离。然而，由于黑矩阵层122的内缩，使得黑矩阵层122与密封胶130之间产生一可能漏光的区域170，且还因为周边线路区110b中的引线112之间亦无遮光的屏障，所以背光模块所发出的光线180便可能通过引线112间的间隙，而在外框160与薄膜晶体管阵列基板110的交界处发生正视漏光或侧视漏光等问题。

发明内容

有鉴于此，本发明的目的就是提供一种薄膜晶体管阵列基板及其制造方法，以解决周边线路区造成的漏光问题。

基于上述目的，本发明提出一种薄膜晶体管阵列基板，该基板具有像素区以及位于像素区外围的周边线路区，此薄膜晶体管阵列基板例如包括透明基板、薄膜晶体管阵列、多条第一引线、多条第二引线以及第一遮光层。其中，薄膜晶体管阵列设置于像素区内的透明基板上，且薄膜晶体管阵列至少包括第一导电层以及第二导电层。此外，第一引线设置于周边线路区内的透明基板上，且第一引线与第一导电层为同一膜层，而第二引线设置于周边线路区内的透明基板上，且第二引线与第二导电层为同一膜层。另外，第一遮光层位于周边线路区内的透明基板上，其中第一遮光层对应相邻第一引线之间的间隙设置，且第一遮光层与第二导电层为同一膜层。

基于上述目的，本发明还提出一种薄膜晶体管阵列基板的制造方法。首先，提供透明基板，且此透明基板具有像素区与周边线路区。接着，在像素区形成图形化的栅极层，并且同时在周边线路区形成多条第一引线以及连接于第一引线的多个第一焊盘。然后，在透明基板上形成绝缘层，以使绝缘层覆盖住栅极层以及第一引线。接着，在栅极层上方的绝缘层上形成图形化的通道层。之后，在通道层上形成图形化的源极/漏极层，并且同时在周边线路区形成多条第二引线以及连接于第二引线的多个第二焊盘，其中在形成源极/漏极层的同时，还包括在相邻第一引线的间隙上方形成一第一遮光层。

基于上述目的，本发明还提出另一种薄膜晶体管阵列基板的制造方法。首先，提供透明基板，且此透明基板具有像素区与周边线路区。接着，在像素区形成图形化的栅极层，并且同时在周边线路区形成多条第一引线以及连接于第一引线的多个第一焊盘。然后，在透明基板上形成绝缘层，以使绝缘层覆盖住栅极层以及第一引线。接着，在栅极层上方的绝缘层上形成图形化的通道层。之后，在通道层上形成图形化的源极/漏极层，并且同时在周边线路区形成多条第二引线以及连接于第二引线的多个第二焊盘。其中，在形成栅极层的同时，还包括在预定形成的相邻第二引线的间隙下方形成一遮光层。

为让本发明的上述和其它目的、特征和优点还能明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为一种公知的液晶显示器模块的剖面示意图。

图2与3分别为本发明的一种薄膜晶体管阵列基板的俯视示意图及其局部剖面示意图。

图4为栅极配线处的局部剖面放大图。

图5为源极配线处的局部剖面放大图。

图6与7分别为本发明的另一实施例的第一焊盘处与第二焊盘处的俯视示意图。

图8A～8E依顺序为本发明的薄膜晶体管阵列基板的制造流程示意图。

主要元件标记说明

110：薄膜晶体管阵列基板

110a：像素区

110b：周边线路区

112：引线

120：彩色滤光膜基板

122：黑矩阵层

130：密封胶

140：液晶层

152、154：偏光板

160：外框

170：可能漏光的区域

180：光线

202：透明基板

210：薄膜晶体管阵列基板

210a：像素区

210b：周边线路区

212：薄膜晶体管阵列

214：栅极层

216：绝缘层

218：通道层

220：源极/漏极层

222：保护层

232：栅极配线

232a：第一焊盘

234：源极配线

234a：第二焊盘

242：第一遮光层

244：第二遮光层

具体实施方式

请参考图2与3，图2与3分别为本发明的一种薄膜晶体管阵列基板的俯视示意图及其局部剖面示意图。薄膜晶体管阵列基板210例如可分为像素区210a以及位于像素区210a外围的周边线路区210b，其中像素区210a内的透明基板202上例如设置有多个薄膜晶体管构成的薄膜晶体管阵列212以及像素电极(图中未表示出)，而外围线路区210b内的透明基板202上例如设置有连接薄膜晶体管阵列的多条引线，其例如可以是栅极配线232或源极配线234。此外，栅极配线232与源极配线234末端还分别对应连接有用以与外界电路接合的多个第一焊盘232a与多个第二焊盘234a。另外，如图3所示，薄膜晶体管阵列212例如包括栅极层214、绝缘层216、通道层218、源极/漏极层220以及保护层222等膜层，其中周边线路区210b内的栅极配线232与栅极层214为同一膜层。

如图3所示，本发明为避免栅极配线232之间产生漏光的现象，于栅极配线232上方形成有图形化的第一遮光层242，其中此第一遮光层242至少覆盖相邻栅极配线232之间的间隙，且此第一遮光层242例如可以是与源极/漏极层220同时形成，其详细结构请参考图4所示的栅极配线232处的局部剖面放大图。同理，本发明在源极配线234处亦可同样形成有遮光层，请参考图5所示的源极配线234处的局部剖面放大图，其中图形化的第二遮光层244例如位于源极配线234的下方，并对应相邻源极配线234之间的间除设置，而第二遮光层244例如可以是与栅极层214同时形成。

承上所述，本发明的薄膜晶体管阵列基板210可通过第一遮光层242与第二遮光层244遮蔽相邻栅极配线232或相邻源极配线234的间隙，其中本发明可在形成薄膜晶体管阵列212的同时，对第一遮光层242与第二遮光层244进行图形化，以使第一遮光层242与第二遮光层244仅对应相邻栅极配线232或相邻源极配线234的间隙设置。因此，本发明与其它遮光层全面覆盖引线的设计相比之下，可大幅降低电阻-电容迟滞(RCdelay)的现象。当然，在考虑实际制造工艺可能造成的误差之下，亦可使遮光层(第一遮光层242与第二遮光层244)与漏光区域(相邻栅极配线232与相邻源极配线234的间隙)有部分重叠。

在本发明的另一实施例中，上述的第一遮光层242与第二遮光层244还可分别延伸至第一焊盘232a与第二焊盘234a处，以避免可能发生的侧视漏光的问题。请参考图6与7，图6与7分别表示本发明的另一实施例的第一焊盘处与第二焊盘处的俯视示意图。如图6所示，第一遮光层242除覆盖相邻栅极配线232的间隙之外，还延伸覆盖相邻第一焊盘232a的间隙。此外，如图7所示，第二遮光层244除覆盖相邻源极配线234的间隙之外，还延伸覆盖相邻第二焊盘234a的间隙。

另外，依照本发明的特征，本发明还可通过对外的焊盘而对上述的第一遮光层242与第二遮光层244提供稳定的电压，如此将可有效改善引线间(栅极配线232或源极配线234)的相互干扰而导致显示图像质量不佳的问题。此外，通过此外加电压，还有助于在对薄膜晶体管阵列进行电检测时，同时检查出引线与遮光层之间是否短路。

为了详细说明本发明的特征，下文针对上述的薄膜晶体管阵列基板210的制造方法加以说明。请参考图8A～8E，它们是依顺序表示本发明的薄膜晶体管阵列基板的制造流程的示意图。

首先，如8A所示，提供透明基板202，其中透明基板202上具有像素区212a与周边线路212b，且透明基板202例如是玻璃基板或塑料基板。

接着，如图8B所示，在像素区212a形成金属层(图中未表示出)，并图形化此金属层以于像素区212a内定义出图形化的栅极层214，并且于周边线路区212b内定义出多条栅极配线232与连接栅极配线232的多个第一焊盘(图中未表示出)。其中，形成此金属层的方法例如是溅镀法。

接着，如图8C所示，在透明基板202上形成绝缘层216，以使绝缘层216覆盖住栅极层214以及栅极配线232。其中，形成绝缘层216的方法例如是以等离子体化学气相沉积法沉积氮化硅层或是氧化硅层。

然后，如图8D所示，在绝缘层216上形成通道材质层(图中未表示出)，并图形化此通道材质层，以于栅极212上方的绝缘层216上定义出通道层218。其中，通道层218的材质例如是非晶硅(a-Si)。

之后，如图8E所示，在透明基板202上形成另一金属层(图中未表示出)，并图形化此金属层，以于像素区212a内定义出图形化的源极/漏极层220，并且于周边线路区212b内定义出多条源极配线234以及连接于源极配线234的多个第二焊盘(图中未表示出)。此外，本发明还同时在相邻栅极配线232的间隙上方定义出第一遮光层242，而依照本发明的特征，第一遮光层242还可延伸遮盖相邻第一焊盘的间隙。

当然，在基板202上还包括形成其它诸如保护层222(如图3所示)、电极膜(图中未表示出)及配向膜(图中未表示出)等膜层，然其相关制造流程已为此技术领域者所熟知，本发明在此不再详细叙述。

承上所述，在本发明的一实施例中，还可在形成栅极层214的同时，定义出第二遮光层244(如图5与7所示)，其中所形成的第二遮光层244对应于预定形成的相邻源极配线234的间隙下方，而依照本发明的特征，第二遮光层244亦可延伸遮盖预定形成的相邻第二焊盘242的间隙。

综上所述，本发明的薄膜晶体管阵列基板及其制造方法于制造薄膜晶体管的同时，在周边线路区内可能发生漏光的区域形成遮光层，其中与栅极层同时形成的遮光层可用以遮蔽源极配线及其焊盘间的漏光，而与源极/漏极层同时形成的遮光层可用以遮蔽栅极配线及其焊盘间的漏光。当然，在不脱离本发明思想的范围内，本发明的薄膜晶体管阵列基板及其制造方法亦可仅于栅极配线处或源极配线处中的一处，或较可能产生漏光现象的部分周边线路区形成遮光层，以节省制造成本与工艺时间。值得一提的是，虽然上述实施例的遮光层与薄膜晶体管的栅极层或源极/漏极层同时形成，但在不考虑工艺时间与成本的前提下，本发明的遮光层亦可以与栅极层或源极/漏极层分开制造，而遮光层的材质除了金属之外，其还可为黑色树脂或其它具遮光效果的材质。

本发明的薄膜晶体管阵列基板及其制造方法至少具有下列特征及优点：

(一)对遮光层进行图形化，以减少遮光层与引线的重叠区域，因而可有效降低遮光层与引线间的电阻电容迟滞(RCdelay)的现象。

(二)遮光层可延伸至焊盘之间，因此还有助于改善侧视漏光的问题。

(三)遮光层上可外加一稳定电压，用以降低引线间的信号干扰程度，因而有助于显示质量的提高。

(四)遮光层上具有外加的稳定电压，因此可在薄膜晶体管阵列进行电检测时，同时检出引线与遮光层之间是否短路。

(五)遮光层于薄膜晶体管阵列的制造工艺中同时形成，因此不需增加额外的制造工艺步骤，可有效节省工艺成本与时间。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何发明所属技术领域的普通专业人员，在不脱离本发明的思想和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (16)

1.一种薄膜晶体管阵列基板，其特征是具有像素区以及位于该像素区外围的周边线路区，该薄膜晶体管阵列基板包括：

透明基板；

薄膜晶体管阵列，设置于该像素区内的该透明基板上，且该薄膜晶体管阵列至少包括第一导电层以及第二导电层；

多条第一引线，设置于该周边线路区内的该透明基板上，且这些第一引线与该第一导电层为同一膜层；

多条第二引线，设置于该周边线路区内的该透明基板上，且这些第二引线与该第二导电层为同一膜层；

第一遮光层，位于该周边线路区内的该透明基板上，该第一遮光层对应相邻这些第一引线之间的间隙设置，且该第一遮光层与该第二导电层为同一膜层，其中该第一遮光层施加有第一稳定电压；以及

第二遮光层，该第二遮光层位于该周边线路区内的该透明基板上，并对应相邻这些第二引线之间的间隙设置，且该第二遮光层与该第一导电层为同一膜层，其中该第二遮光层施加有第二稳定电压。

2.根据权利要求1所述的薄膜晶体管阵列基板，其特征是该第一导电层是栅极层，而该第二导电层是源极/漏极层。

3.根据权利要求1所述的薄膜晶体管阵列基板，其特征是该第一导电层是源极/漏极层，而该第二导电层是栅极层。

4.一种薄膜晶体管阵列基板，其特征是具有像素区以及位于该像素区外围的周边线路区，该薄膜晶体管阵列基板包括：

透明基板；

薄膜晶体管阵列，设置于该像素区内的该透明基板上，且该薄膜晶体管阵列至少包括第一导电层以及第二导电层；

多条第一引线，设置于该周边线路区内的该透明基板上，且这些第一引线与该第一导电层为同一膜层；

多个第一焊盘，设置于该周边线路区内的该透明基板上，并连接于这些第一引线，且这些第一焊盘与该第一导电层为同一膜层；

多条第二引线，设置于该周边线路区内的该透明基板上，且这些第二引线与该第二导电层为同一膜层；

多个第二焊盘，设置于该周边线路区内的该透明基板上，并连接于这些第二引线，且这些第二焊盘与该第二导电层为同一膜层；以及

第一遮光层，位于该周边线路区内的该透明基板上，该第一遮光层对应相邻这些第一引线与相邻这些第一焊盘之间的间隙设置，且该第一遮光层与该第二导电层为同一膜层。

5.根据权利要求4所述的薄膜晶体管阵列基板，其特征是还包括第二遮光层，该第二遮光层位于该周边线路区内的该透明基板上，并对应相邻这些第二引线与相邻这些第二焊盘之间的间隙设置，且该第二遮光层与该第一导电层为同一膜层。

6.根据权利要求5所述的薄膜晶体管阵列基板，其特征是该第一遮光层施加有稳定电压。

7.根据权利要求6所述的薄膜晶体管阵列基板，其特征是该第二遮光层施加有稳定电压。

8.根据权利要求4所述的薄膜晶体管阵列基板，其特征是该第一遮光层施加有稳定电压。

9.根据权利要求4所述的薄膜晶体管阵列基板，其特征是该第一导电层是栅极层，而该第二导电层是源极/漏极层。

10.根据权利要求4.所述的薄膜晶体管阵列基板，其特征是该第一导电层是源极/漏极层，而该第二导电层是栅极层。

11.一种薄膜晶体管阵列基板的制造方法，其特征是包括：

提供透明基板，且该透明基板具有像素区与周边线路区；

在该像素区形成一图形化的栅极层，并且同时在该周边线路区形成多条第一引线以及连接于这些第一引线的多个第一焊盘；

在该透明基板上形成绝缘层，以使该绝缘层覆盖住该栅极层以及这些第一引线；

在该栅极层上方的该绝缘层上形成图形化的通道层；以及

在该通道层上形成图形化的源极/漏极层，并且同时在该周边线路区形成多条第二引线以及连接于这些第二引线的多个第二焊盘，

其中在形成该源极/漏极层的同时，还包括在相邻这些第一引线的间隙上方形成第一遮光层。

12.根据权利要求11所述的薄膜晶体管阵列基板的制造方法，其特征是在形成该第一遮光层时，还包括使该第一遮光层延伸至相邻这些第一焊盘的间隙上方。

13.根据权利要求11所述的薄膜晶体管阵列基板的制造方法，其特征是在形成该栅极层的同时，还包括在预定形成的相邻这些第二引线的间隙下方形成第二遮光层。

14.根据权利要求13所述的薄膜晶体管阵列基板的制造方法，其特征是在形成该第二遮光层时，还包括使该第二遮光层延伸至预定形成的相邻这些第二焊盘的间隙下方。

15.一种薄膜晶体管阵列基板的制造方法，其特征是包括：

提供透明基板，且该透明基板具有像素区与周边线路区；

在该像素区形成图形化的栅极层，并且同时在该周边线路区形成多条第一引线以及连接于这些第一引线的多个第一焊盘；

在该透明基板上形成绝缘层，以使该绝缘层覆盖住该栅极层以及这些第一引线；

在该栅极层上方的该绝缘层上形成图形化的通道层；以及

在该通道层上形成图形化的源极/漏极层，并且同时在该周边线路区形成多条第二引线以及连接于这些第二引线的多个第二焊盘，

其中在形成该栅极层的同时，还包括在预定形成的相邻这些第二引线的间隙下方形成遮光层。

16.根据权利要求15所述的薄膜晶体管阵列基板的制造方法，其特征是在形成该遮光层时，还包括使该遮光层延伸至预定形成的相邻这些第二焊盘的间隙下方。

Images