[go: up one dir, main page]

CN100386848C - 半导体用合金材料及半导体芯片的制备方法 - Google Patents

半导体用合金材料及半导体芯片的制备方法 Download PDF

Info

Publication number
CN100386848C
CN100386848C CNB2003801042815A CN200380104281A CN100386848C CN 100386848 C CN100386848 C CN 100386848C CN B2003801042815 A CNB2003801042815 A CN B2003801042815A CN 200380104281 A CN200380104281 A CN 200380104281A CN 100386848 C CN100386848 C CN 100386848C
Authority
CN
China
Prior art keywords
film
alloy material
alloy
semiconductor
auag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003801042815A
Other languages
English (en)
Other versions
CN1717783A (zh
Inventor
井上和范
石仓千春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Sharp Corp
Original Assignee
Tanaka Kikinzoku Kogyo KK
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK, Sharp Corp filed Critical Tanaka Kikinzoku Kogyo KK
Publication of CN1717783A publication Critical patent/CN1717783A/zh
Application granted granted Critical
Publication of CN100386848C publication Critical patent/CN100386848C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种半导体用合金材料，其由作为主要组分的Au和不少于3wt%且不多于40wt%的Ag构成。

Description

半导体用合金材料及半导体芯片的制备方法
技术领域
本发明涉及半导体用合金材料，使用该合金材料的半导体芯片及制备该半导体芯片的方法。更具体地，本发明涉及AuAg合金材料，涉及为芯片的稳定性而使用该合金材料的半导体芯片，以及涉及制备该半导体芯片的方法。
背景技术
按照惯例，至于用于制造半导体器件的材料，Au和Ag已经依照它们的使用目的以单层的形式使用。
通常，Au是一种在空气中稳定并具有良好延展性的金属材料。即使在加热时，Au也不与大气中的成分或其它材料反应，并且可以保持洁净的金属表面。另外，Ag便宜且电阻低。由于上述原因，Au常常用作半导体用金属材料。
然而，当直接在Si层上施加Au膜时，由于因施加之后进行的热处理，Si扩散进入Au中，会引起膜的性能下降，因而使得Au膜的组成不稳定。
当用作单层金属膜时，因自退火(self-annealing)，Ag易于硫化、重结晶和软化。
在这些情况下，已经提出了，例如，使用以下的合金作为电子元件、电子构件、光电组件等中含AuAg的合金材料，该合金包含作为主要组分的Ag、0.1wt％～10wt％Au和至少一种各自含量不少于0.1wt％且不多于5wt％的元素如Cu、Al、Ti等(例如，参见日本未审的专利申请2002-140929)。这种合金材料，即，具有在Au和Ag中含有Cu、Al和/或Ti的合金材料具有改善的稳定性和可加工性，而且可用于降低导线的电阻。
还有一些采用溅射的方法，例如，作为单一金属(single metal)的Au和Ag形成镶嵌结构(mosaic)并用作靶材，形成Au和Ag的合金层的方法；以及作为单一金属的Au和Ag用作单独的靶材，形成Au膜和Ag膜的多层膜，然后使两种膜扩散，形成Au和Ag的合金层的方法。
但是，使用这些靶材形成的合金层可能是不均匀的，引起合金层的组成稳定性降低的问题。另外，包括形成多层膜之后进行扩散的方法增加了制备步骤，使得该方法变得复杂。此外，通过扩散可获得的均匀性具有局限性。因此，难以形成均匀的合金层。
换句话说，在现有的情况下，Au/Ag合金的单层膜不能作为弥补Au和Ag的缺点、同时最大限度地利用两者的优点的材料用于半导体应用中。
发明内容
考虑到上述问题，本发明的目的是利用Au/Ag合金的单层膜以提供一种合金材料，该合金材料能最大限度地利用各金属的单层金属膜的内在性能，并且具有均匀和稳定的组成及优良的可加工性。提供使用该合金材料的半导体芯片和该半导体芯片的制备方法也是本发明的目的。
根据本发明，提供了半导体用合金材料，该材料由作为主要组分的Au和不少于3wt％且不多于40wt％的Ag构成。
根据本发明，还提供了半导体芯片，其中半导体基板具有形成在其上的金属膜，该金属膜由上述合金材料制成。
根据本发明，还提供了半导体芯片的制备方法，其包括使用上述合金材料在半导体基板上形成金属膜。
附图说明
图1是说明Ag与AuAg合金材料的组成比与硫化量之间的关系，以及Ag与AuAg合金材料的组成比与接触电阻之间的关系的曲线图；
图2是在硅基板上形成作为本发明的半导体用合金材料的膜时，AuAg合金膜的应力(由晶片弯曲度(bow)的量确定)图；
图3是在硅基板上形成作为本发明的半导体用合金材料的膜时，AuAg合金膜的应力(由晶片翘曲度(wrap)的量确定)图；
图4是在硅基板上形成作为本发明的半导体用合金材料的膜时，电阻对AuAg合金膜厚度的图；
图5是在硅基板上沉积由本发明的半导体材料制成的200nm厚的AuAg合金膜(Ag：25wt％)并在300℃下加热40分钟之后，通过对该膜进行俄歇分析所测定的深度分布图；
图6是在硅基板上沉积由本发明的半导体材料制成的200nm厚的AuAg合金膜(Ag：25wt％)并在380℃下加热40分钟之后，通过对该膜进行俄歇分析所测定的深度分布图；
图7是在硅基板上沉积由本发明的半导体材料制成的200nm厚的AuAg合金膜(Ag：25wt％)并在420℃下加热40分钟之后，通过对该膜进行俄歇分析所测定的深度分布图；
图8是在硅基板上沉积由本发明的半导体材料制成的200nm厚的AuAg合金膜(Ag：25wt％)并在470℃下加热40分钟之后，通过对该膜进行俄歇分析所测定的深度分布图；
图9是在硅基板上沉积200nm厚的Au膜并在380℃下加热40分钟之后，对该膜进行俄歇分析所测定的深度分布图；
图10是在硅基板上沉积由本发明的半导体用合金材料制成的200nm的AuAg合金膜(Ag：25wt％)并在300℃下加热40分钟之后，该膜外表面的SEM照片的示意图；
图11是在硅基板上沉积由本发明的半导体用合金材料制成的200nm的AuAg合金膜(Ag：25wt％)并在380℃下加热40分钟之后，该膜外表面的SEM照片的示意图；
图12是在硅基板上沉积由本发明的半导体用合金材料制成的200nm的AuAg合金膜(Ag：25wt％)并在420℃下加热40分钟之后，该膜外表面的SEM照片的示意图；
图13是在硅基板上沉积由本发明的半导体用合金材料制成的200nm的AuAg合金膜(Ag：25wt％)并在470℃下加热40分钟之后，该膜外表面的SEM照片的示意图；
图14是在硅基板上沉积200nm厚的Au膜并在380℃下加热40分钟之后，该膜外表面的SEM照片的示意图；
图15是在硅基板上沉积由本发明的半导体材料制成的200nm厚的AuAg合金膜(Ag：30wt％)并在470℃下加热40分钟之后，通过对该膜进行俄歇分析所测定的深度分布图；
图16是在硅基板上沉积由本发明的半导体材料制成的200nm厚的AuAg合金膜(Ag：10wt％)并在470℃下加热40分钟之后，通过对该膜进行俄歇分析所测定的深度分布图；
图17是在硅基板上沉积由本发明的半导体材料制成的200nm厚的AuAg合金膜并在470℃下加热40分钟之后，通过对本发明的半导体用合金材料制成的200nm的AuAg合金膜(Ag：40wt％)的俄歇分析所测定的深度分布图；和
图18是在由本发明半导体用合金材料制成的AuAg合金膜形成为光电二极管的电极时，该膜的电特性(漏电流)的图。
具体实施方式
本发明的半导体用合金材料含有作为主要组分的Au和不少于3wt％且不多于40wt％的Ag。术语“半导体用”是指将该合金材料用于构造半导体装置如半导体器件、半导体芯片等，或用于半导体装置的制造工艺中。
合金材料可以是固溶体或低共熔合金(eutectic alloy)，例如，Au和Ag均匀熔融的合金，或者为Au和Ag的均匀晶相的合金，其中Au和Ag不规则地占据着晶格点阵。但是，合金材料合适地为固溶体，特别是理想的固溶体。
含有少于3wt％Ag的合金材料并不优选，这是因为Si基蠕变抑制效应降低。含有大于40wt％Ag的合金材料也并不优选，这是因为在半导体芯片中合金材料作为电极的可靠性可能受损。
构成半导体用合金材料的Ag的含量优选为不少于5wt％，不少于10wt％，不少于15wt％，或者不少于20wt％。此外，Ag的含量优选为不多于35wt％，不多于30wt％，或者不多于25wt％。Ag的含量更优选为不少于10wt％且不多于30wt％。
然而，在需要Ag的比例小且AuAg合金将欲在硅基板上直接形成薄膜时，Ag的含量更优选为不少于10wt％，以便不降低硅扩散的抑制效应，并且更优选为不多于30wt％，以便抑制硫化效应和因接触电阻增大而导致电特性偏移。
尽管取决于应用，但在为了不损害电特性如漏电流，以及为了确保芯片的可靠性，在半导体芯片的使用中，Au和Ag分别具有3N(99.9％)或更高的纯度，更优选具有4N或更高的纯度，最优选具有5N或更高的纯度。
可以用公知的方法制造本发明的半导体用合金材料，例如通过高频熔融熔化Au锭和Ag锭形成合金的方法，以及混合Au粉和Ag粉并加热该混合物形成合金的方法。
因此，本发明的半导体用合金材料显著缓解了各种与Au的使用本身有关的问题，例如，在Si层上直接形成膜时Si基的扩散。这使得无Si扩散的膜组成保持稳定，从而提高了耐气候性和金属强度。
可以在各种应用中使用本发明的半导体用合金材料。这些应用实例包括电子元件、电子构件、光电组件，更具体地，包括半导体器件和半导体芯片，包括导线、电极、突起(bump)、遮光膜、通过金属糊剂(paste)形成的接点(contact)或导线(如光传输元件、用于遥控器的光接受元件、PC/GP元件、DRAM、闪存、CPU、MPU、ASIC、LSI、TFT、半导体激光、太阳能电池、发光元件、CCD、半导体闸流管(thyristor)、光电二极管、光电晶体管、功率晶体管等)，以及液晶显示面板(平板显示器、反射和半透明液晶显示面板等)。通常，可以以溅射靶材(sputtering target material)、气相沉积材料或接合线材料(wire material for bonding)的形式使用本发明的合金材料。
当用于上述的元件和组件时，对合金材料的厚度没有特别限制，但在一个实施例中，考虑到合金膜的应力，优选使用厚度为50nm～1000nm且包括端值的合金材料。如果膜的应力增加，会有一些制造问题，例如在晶片测试的时候，探针不能适当地接触晶片。在不要求晶片测试，或者在随后形成突起或电镀使用该膜时，可以自由设定膜的厚度。
本发明的半导体用合金材料可以以金属膜的形式来使用，该金属膜通过各种方法形成在半导体基板上。例如，合金材料灵活而广泛地适用于在现有的半导体工艺等中，例如溅射、气相沉积、电镀和接合方法中。
更具体地，在气相沉积方法中，例如，将直径为1mm的AuAg合金线作为合金材料置于坩埚中，然后加热，同时保持真空度约为3×10-6托(Torr)，以形成组成均匀的AuAg合金。
在电镀方法中，例如，在约25℃的温度和约0.5A/dm2的电流密度下使用碱性氰浴(cyanogens bath)和AuAg合金，以形成沉积的AuAg合金膜。
在接合方法中，通过熔融和铸造形成AuAg合金锭，并且反复挤压和拉伸该锭块，最终形成直径约20～30μm的细导线。具体地，该合金线可以以接合线的形式使用，所述接合线形成为用于连接半导体芯片上的电极和引线框(lead frame)上的外部电极。
在对AuAg合金材料进行图案化，以用作导线、电极、突起等时，不仅可以通过浮脱(lift-off)方法，而且可以根据AuAg合金材料的组成，通过使用碘化钾水溶液，或碘化钾水溶液和含有磷酸的蚀刻溶液的混合溶液很容易地进行蚀刻该合金材料。
通过在合适的位置形成合适尺寸的AuAg合金材料，可以在相同步骤中形成导线、电极、突起、遮光膜、接点等中的两种或多种，例如导线和电极的组合，遮光膜和电极的组合，突起与电极的组合，以及导线和接点的组合。
不管使用诸如溅射和气相沉积的何种方法，本发明的半导体用合金材料都呈现出相同电阻率、应力、拉伸率、强度等，并且易于形成及保证能形成薄膜。
在本发明中，优选在例如(硅、锗等元素半导体，或者GaAs等化合物半导体的)半导体芯片、半导体基板、半导体层等上形成AuAg合金材料的金属膜之后，在300℃～520℃且包括端值的温度范围下进行热处理。
这样做可以保证与半导体层(如硅)稳定接触。例如，在使用Al或AlSi合金(其通常用作半导体基板侧上的电极的金属)，且AuAg合金用作背电极(rear electrode)时，可以防止接点处的Al钉穿(spiking)(Al穿透进入半导体基板的现象)和电阻增加。
特别是当在硅层上形成AuAg合金时，为了抑制Au-Ag-Si的共熔结晶并且不降低半导体芯片等的性能，优选在300℃～470℃的温度下进行热处理。在该温度范围内，Si基向AuAg合金的蠕变(creeping)，Si基和AuAg的合金化反应，以及AuAg合金最外层上氧化物的形成受到抑制，也就是说，即使在加热之后，AuAg合金膜的均匀组成仍不会改变，并且膜的组成是热稳定的，使得AuAg合金膜适于作为更薄的膜使用。这提高了芯片(chip die)接合表面或导线接合表面的强度，并给予其与金属糊剂良好的相容性，从而可以提供各种高可靠性的组件和装置。
实施例
下面将详细描述本发明的合金材料、半导体芯片和该芯片的制造方法。
实施例1：合金材料的制备
称重Au锭和Ag锭，使得Au和Ag有不同的比例，并且在通过高频熔融熔化这些锭块之后，将Au和Ag倒入模具中以制备AuAg合金材料。纯度为4N的Au和Ag用作原料。
将得到的不同组成的合金材料制成各自尺寸为约50×20×1的样品，将样品在60℃、90mmHg、H2S气氛下静置10天。然后分别测量样品，以获得样品的组成和硫化量之间的关系，以及样品的组成和接触电阻之间的关系。通过四端子法(four-terminal)测量硫化试验前后的接触电阻。采用精密天平由硫化试验前后样品的重量确定硫化增量。
结果示于图1。
从图1明显看到，硫化量随着Ag的重量百分比的增加而增加，并且合金材料的表面随时间的变化大于Au材料的表面中的变化。还发现随着Ag的重量百分比增加，相对于初始值(在硫化试验以前，AuAg合金的接触电阻)，接触电阻大大增加，因此存在着这样的可能性，即该合金作为半导体芯片中电极的可靠性受到损害。
另一方面，发现当Ag的重量百分数小时，抑制硅基蠕变的效应也小。
实施例2：合金材料的制备
将7.5kg纯度为4N的Au锭和2.5kg纯度为4N的Ag锭放入坩埚并通过高频熔融法熔化。然后将Au和Ag倒入模具中，以制备Au-Ag比为75％-25％的合金锭。由此获得的AuAg合金材料具有Au的可加工性和Ag的延展性。
碾压得到的合金锭形成8mm厚的板。将该板在车床上形成250mm直径的盘并结合在Cu制成的衬板(backing plate)上以制备AuAg合金靶材。为比较，用与制备AuAg合金靶材相同的方式制备Au靶材和Ag靶材。
实施例3：合金材料的制备
以与实施例2相同的方式制备AuAg合金靶材，除了将Ag的比例设定为3wt％、10wt％和40wt％。
实施例4：合金膜的形成
使用实施例2中制备的靶材，使用溅射装置分别在硅基板上形成约100nm～1000nm厚度的AuAg合金膜、Au膜和Ag膜作为单层金属膜。
所述溅射装置是卧式的(面朝上的体系)，它包括用于清洗欲溅射表面的逆向溅射室，以及放置AuAg合金靶材、Au靶材和Ag靶材的溅射室作为独立反应室。靶材电极包括双极(double pole)电磁阴极。
设定溅射条件使得反应室内的压力为2毫托～9毫托，且DC功率为0.3kW～1kW。
根据荧光X-射线组分分析，由此形成的合金膜含有27.5wt％的Ag和72.5wt％的Au，并且为均匀的膜。该膜的Ag的比例略大于合金材料，这可能是因为质量数比Au小的Ag容易溅射分散，且Ag的溅射速率快。
相比于Au或Ag的单层膜，AuAg合金膜很少取决于溅射时的压力和DC功率。因此，在其形成之后没有观察到膜的组成有大的变化，并且形成了均匀的膜。
测量溅射后合金膜和金属膜的膜应力，以及在氮气气氛下加热(380℃下加热40分钟)后合金膜和金属膜的膜应力和电阻。
所得的结果示于图2～4中。膜应力由膜形成前后或加热后半导体基板的弯曲度和翘曲度来确定。在室温下通过四探针法进行电阻的测量。
图2和图3显示，与相同厚度的Au膜比较时，AuAg合金膜倾向于晶片的弯曲度和翘曲度略有增加。但是，两种膜之间没有大的差异，并且显示合金膜达到了足以经受实际应用的水平。
图4显示，与相同厚度的Au膜比较时，AuAg合金膜倾向于电阻略有增加。但是，两种膜之间没有大的差异，并且显示合金膜达到了足以经受实际应用的水平。
这些结果表明AuAg合金膜的膜应力和电阻都达到了可应用于半导体芯片的膜的水平。
实施例5：合金膜的形成
使用实施例2中制备的材料，用与实施例4中相同的方法通过溅射在硅基板上分别形成各厚度为200nm的AuAg合金膜和各厚度为200nm的Au膜。在氮气气氛下，分别在300℃、420℃和470℃下加热这些膜40分钟。在各膜的最外表面侧进行俄歇分析，并用电子显微镜观察最外表面。
分析和观察的结果分别示于图5-9和图10-14。在图5-8和图10-13中，显示了Si和O的浓度在最外表面某些深度的低水平处保持恒定。这表明AuAg合金几乎不经历Si基穿透，即，AuAg合金与硅的合金化反应仅仅发生在自AuAg和硅的界面不大于50nm内的区域内。还显示膜表面的氧含量很少，在膜表面的状态下，膜是均匀的且无大的变化。这些结果表明，与仅由Au制成的膜相比，AuAg膜可以作为更薄的膜使用。
另一方面，在图9和14中显示出，因热处理硅向Au膜蠕变，从而加速了硅和Au的合金化(共熔)反应。还显示，在Au膜表面检测到的氧含量高于在AuAg合金膜表面检测到的。
实施例6：合金膜的形成
使用实施例3中制备的靶材，使用如实施例4中的溅射装置在硅基板上分别形成三种不同Ag比例的200nm厚的AuAg合金膜。
用荧光X-射线分析获得的AuAg合金的组成。结果示于表1中。
表1
Figure C20038010428100111
在氮气气氛下于450℃加热所得到的合金膜40分钟，并从各膜的最外表面侧进行俄歇分析。结果示于图15～17。
图15～17显示在上述任意比例下的AuAg合金膜抑制了硅的蠕变，并且在膜的最外表面没有检测到氧。
实施例7：半导体芯片
使用实施例2中制备的靶材，以与实施例4相同的方法在硅制成的半导体芯片上形成由AuAg合金膜构成的电极。在380℃下加热该电极40分钟。在氮气气氛下，测量由AuAg合金膜构成的电极与半导体芯片的结合强度。
结果示于表2中。通过从芯片侧施加压力并使用应力计测量该强度。各芯片切成0.6mm×0.6mm大小并且使用与Ag糊剂接合的膜可以用于评估。
表2
  模接合强度平均值   测量电极次数
  AuAg合金膜电极   500g   100
  Au膜电极   495g   50
表2显示，在接合强度(bonding strength)上AuAg合金膜制成的电极等于或高于Au膜制成的电极。此外，从破坏实验中证实，膜接合界面的强度高于芯片本身的强度。
实施例8：半导体芯片
制造光电二极管作为光学半导体芯片。通过以下步骤制造光电二极管：图案化半导体基板(的表面)；形成阳极层；通过实施例4中所示的形成方法，使用实施例2中制备的AuAg合金靶材在半导体基板的背面形成200nm的AuAg合金膜；以及在氮气气氛下于380℃加热40分钟以形成阴极电极。
当施加35V的反向电压并加热至100℃时，从AuAg合金材料制成的电极的漏电流，测定光电二极管的电性能和可靠性。结果示于图18中。还测量了该光电二极管的短路电流(Isc)。
从结果中发现，与使用Au膜的光电二极管相比，使用AuAg合金膜的光电二极管在漏电流和短路电流上没有大的特征偏移或改变，并且该光电二极管在实用方面毫无问题。
此外，使用AuAg合金膜的优质光电二极管的产量和使用Au膜的优质光电二极管的产量大致相同。
实施例9：半导体芯片
制造光电晶体管作为光学半导体芯片。通过以下步骤制造光电晶体管：图案化半导体基板(的表面)；形成基极-射极(base-emitter)层；通过实施例4中所示的形成方法，使用实施例2中制备的AuAg合金靶材在半导体基板的背面形成200nm的AuAg合金膜；在氮气气氛下于380℃加热40分钟以形成集电极(collector electrode)。
使用该光电晶体管测量集电极-射极饱和电压VCE(饱和)和基极-射极击穿电压(BVCEO)。
从结果中发现，与使用Au膜的光电晶体管相比，使用AuAg合金膜的光电晶体管在集电极-射极饱和电压VCE(饱和)和集电极-射极击穿电压(BVCEO)上没有大的特征偏移或改变，并且该光电晶体管在实用方面毫无问题。
此外，为检查膜作为电极的可靠性，而进行导电试验和温度循环试验，在这两种试验中都获得了好结果。
在室温(25℃)和高温(85℃)下进行导电试验。至于测量的条件，将正向电流(IF)分别设定为50mA(25℃下)和30mA(85℃下)，以及将集电极-射极电功率分别设定为150mW(25℃下)和70mW(85℃下)。通过每30分钟重复55℃和120℃的温度进行温度循环试验。
实施例10：半导体芯片
制造光电三极管(phototriac)作为半导体芯片。通过以下步骤制造光电三极管：图案化半导体基板(的表面)；形成基极-射极层；通过实施例4中所示的形成方法，使用实施例2中制备的AuAg合金靶材在半导体基板的背面形成200nm的AuAg合金膜；在氮气气氛下于380℃加热40分钟以形成集电极。
使用该光电三极管测量保持电流(holding current)(IH)、开态电压(on-state voltage)(VT)、最小触发电流(IFT)和断态重复峰值电压(repetitivepeak-off state voltage)(VDRM)。
从结果中发现，与使用Au膜的光电三极管相比，使用AuAg合金膜的光电三极管在保持电流、开态电压、最小触发电流和断态重复峰值电压上没有大的特征偏移或改变，并且该光电三极管在实用方面毫无问题。
根据本发明，所使用的是由作为主要组分的Au和不少于3wt％且不多于40wt％的Ag构成的合金材料，因此该材料具有稳定的组成，并且与仅由Ag构成的金属材料相比可以使一些性质如电阻稳定。另外，AuAg合金材料可以使加热前后组成的变化最小化。
特别是当Au和Ag各自的纯度为3N或更高时，可以防止由杂质引起的电特性下降，以及可以提供优质的金属材料。
通过以溅射靶材或气相沉积材料和接合线材料的形式使用本发明的合金材料，可以应用常规使用的方法而无需任何特殊的设备。
由于AuAg合金是贵金属，其回收和再利用比其它金属材料更容易，因此这使得其是环境友好的。
在将本发明的半导体用合金材料形成金属膜以构成半导体芯片等时，可以改进电子设备、电子元件等的光电性能，从而获得更可靠的电子设备、电子元件等。另外，该合金材料的可加工性优异，因此能提高这些设备和元件的产量。此外，由于Ag比Au便宜，比起仅使用Au，该合金材料可以提供较便宜的电子设备和元件。

Claims (7)

1.一种半导体用合金材料，所述合金材料直接覆盖Si半导体，所述合金材料由作为主要组分的Au和不少于3wt％且不多于40wt％的Ag构成。
2.权利要求1的合金材料，其中Au和Ag的纯度为3N或更高。
3.权利要求1的合金材料，其中合金材料为溅射靶材、气相沉积材料和接合线材料的形式。
4.一种半导体芯片的制备方法，该方法包括：
在硅半导体上直接形成金属膜，所述金属膜包括半导体用合金材料，所述合金材料由作为主要组分的Au和不少于3wt％且不多于40wt％的Ag构成；以及在形成所述金属膜后，在300℃～470℃的温度进行加热。
5.权利要求4的制备方法，其中金属膜的厚度范围为50nm～1000nm且包括端值。
6.权利要求4的制备方法，其中金属膜形成为导线、电极、突起或遮光膜。
7.权利要求4的制备方法，其中所述合金材料是通过溅射或气相沉积而形成为所述金属膜的。
CNB2003801042815A 2002-11-26 2003-10-29 半导体用合金材料及半导体芯片的制备方法 Expired - Lifetime CN100386848C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP342797/2002 2002-11-26
JP2002342797A JP2004179327A (ja) 2002-11-26 2002-11-26 半導体用合金材料、該合金材料を用いた半導体チップ及びその製造方法

Publications (2)

Publication Number Publication Date
CN1717783A CN1717783A (zh) 2006-01-04
CN100386848C true CN100386848C (zh) 2008-05-07

Family

ID=32375901

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801042815A Expired - Lifetime CN100386848C (zh) 2002-11-26 2003-10-29 半导体用合金材料及半导体芯片的制备方法

Country Status (7)

Country Link
US (1) US20060226546A1 (zh)
JP (1) JP2004179327A (zh)
KR (1) KR100742672B1 (zh)
CN (1) CN100386848C (zh)
AU (1) AU2003280621A1 (zh)
TW (1) TW200416748A (zh)
WO (1) WO2004049415A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107862B1 (ko) * 2006-12-21 2012-01-31 가부시키가이샤 고베 세이코쇼 연료 전지의 금속 세퍼레이터용 합금 피막, 그 제조 방법 및 스퍼터링용 타겟재, 및 금속 세퍼레이터 및 연료 전지
JP4176133B1 (ja) * 2007-06-06 2008-11-05 田中貴金属工業株式会社 プローブピン
JP5116101B2 (ja) * 2007-06-28 2013-01-09 新日鉄住金マテリアルズ株式会社 半導体実装用ボンディングワイヤ及びその製造方法
DE102014111895A1 (de) * 2014-08-20 2016-02-25 Infineon Technologies Ag Metallisierte elektrische Komponente

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254761A (ja) * 1984-05-31 1985-12-16 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
WO2002023618A1 (fr) * 2000-09-18 2002-03-21 Nippon Steel Corporation Fil de connexion de semi-conducteur et son procede de fabrication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770496A (en) * 1971-06-25 1973-11-06 Du Pont Elimination of dielectric degradation in printed bold/dielectric/palladium-silver structures
JPS54144870A (en) * 1978-05-04 1979-11-12 Mitsubishi Electric Corp Wire bonding method for semiconductor element
JPS6173326A (ja) * 1984-09-19 1986-04-15 Hitachi Ltd 半導体装置の製造方法
JPH03155134A (ja) * 1989-11-13 1991-07-03 Seiko Epson Corp 集積回路装置の配線電極
US5364706A (en) * 1990-07-20 1994-11-15 Tanaka Denshi Kogyo Kabushiki Kaisha Clad bonding wire for semiconductor device
JPH05109818A (ja) * 1991-10-16 1993-04-30 Hitachi Chem Co Ltd 半導体チツプの接続構造
DE69333966T2 (de) * 1992-08-27 2006-09-14 Kabushiki Kaisha Toshiba, Kawasaki Elektronisches Bauteil mit metallischen Leiterbahnen und Verfahren zu seiner Herstellung
JPH118341A (ja) * 1997-06-18 1999-01-12 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH11233783A (ja) * 1998-02-17 1999-08-27 Sharp Corp 薄膜トランジスタおよびその製造方法
JP3707548B2 (ja) * 2002-03-12 2005-10-19 株式会社三井ハイテック リードフレーム及びリードフレームの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254761A (ja) * 1984-05-31 1985-12-16 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
WO2002023618A1 (fr) * 2000-09-18 2002-03-21 Nippon Steel Corporation Fil de connexion de semi-conducteur et son procede de fabrication

Also Published As

Publication number Publication date
AU2003280621A1 (en) 2004-06-18
JP2004179327A (ja) 2004-06-24
AU2003280621A8 (en) 2004-06-18
CN1717783A (zh) 2006-01-04
KR20050088086A (ko) 2005-09-01
US20060226546A1 (en) 2006-10-12
KR100742672B1 (ko) 2007-07-25
TW200416748A (en) 2004-09-01
TWI304220B (zh) 2008-12-11
WO2004049415A1 (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
US6797079B2 (en) Physical vapor deposition target
JP3462720B2 (ja) ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
CN100334239C (zh) 平板显示器用Ag基合金配线电极膜、Ag基合金溅射靶
JP5548396B2 (ja) 薄膜トランジスタ用配線層構造及びその製造方法
EP2518758B1 (en) Method for forming an n-type contact electrode comprising a group iii nitride semiconductor
JPH03133176A (ja) 炭化珪素半導体装置およびその製造方法
US20090001363A1 (en) Zinc oxide semiconductor and method of manufacturing the same
KR102487993B1 (ko) 열전 모듈
CN100386848C (zh) 半导体用合金材料及半导体芯片的制备方法
CN100524860C (zh) 半导体元件及其制造方法
EP0612855A2 (en) A new compound with room temperature electrical resistivity comparable to that of elemental copper
CN102115833B (zh) 半导体器件用金铍中间合金材料的制备方法和应用
EP2009683A2 (en) Zinc oxide semiconductor and method of manufacturing the same
EP1772909A3 (en) (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
US11798807B2 (en) Process for producing an electrical contact on a silicon carbide substrate
JP2006070345A (ja) フラットパネルディスプレイ用Ａｇ基合金配線電極膜およびＡｇ基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
JP5533544B2 (ja) Ｗ−Ｔｉ系拡散防止膜およびＷ−Ｔｉ系拡散防止膜形成用スパッタリングターゲット
JPS61183961A (ja) 電極の製造方法
JP2009203540A (ja) 密着性に優れた銅合金複合膜
JP2005294612A (ja) 金属抵抗体材料およびスパッタリングターゲット
JPH11162872A (ja) 半導体集積回路装置およびその製造方法
JP2000164893A (ja) 薄膜半導体
JP2004260006A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080507