JPS61183961A - 電極の製造方法 - Google Patents
電極の製造方法Info
- Publication number
- JPS61183961A JPS61183961A JP60023634A JP2363485A JPS61183961A JP S61183961 A JPS61183961 A JP S61183961A JP 60023634 A JP60023634 A JP 60023634A JP 2363485 A JP2363485 A JP 2363485A JP S61183961 A JPS61183961 A JP S61183961A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten nitride
- film
- tungsten
- sputtering
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はｍ−ｖ族化合物半導体に対するショットキー
電極構造の製造方法に関する。
電極構造の製造方法に関する。
ｍ−ｖ族化合物半導体、とりわけ砒化ガリウムは超高速
築積回路を構成する素子用材料として注目されている。
築積回路を構成する素子用材料として注目されている。
近年、砒化ガリウム集積回路実現のために砒化ガリウム
と耐熱性ショットキーゲートより構成されるセルファラ
イン型ＦＥＴが注目されている（応用物理５３巻１号
１９８４年３４ページ）。セルファライン型ＦＥＴは、
ゲート電極をマスクに、動作層と同一電導型を有する不
純物をイオン注入し、高温アニールによる注入不純物の
電気的活性化を経て、導電層をゲート電極とソースドレ
イン電極間に設ける事により、各電極間の寄生抵抗の低
減を意図したものである。
と耐熱性ショットキーゲートより構成されるセルファラ
イン型ＦＥＴが注目されている（応用物理５３巻１号
１９８４年３４ページ）。セルファライン型ＦＥＴは、
ゲート電極をマスクに、動作層と同一電導型を有する不
純物をイオン注入し、高温アニールによる注入不純物の
電気的活性化を経て、導電層をゲート電極とソースドレ
イン電極間に設ける事により、各電極間の寄生抵抗の低
減を意図したものである。
このためにはイオン注入後の熱処理に対して耐熱性を持
ったゲート材料が必要であり、高融点金属窒化膜が注目
されている〔特願昭５７−１８６６９号（特開昭５８−
１３５６８０号） ｒＷ、 Ｍｏ。
ったゲート材料が必要であり、高融点金属窒化膜が注目
されている〔特願昭５７−１８６６９号（特開昭５８−
１３５６８０号） ｒＷ、 Ｍｏ。
Ｔｉ、Ｔａのいずれかの窒化物からなるゲート電極」〕
。また、特特開５９−２０３２３１号「半導体装置の製
造方法」 （野崎、実用）の中では、反応性スパッタリ
ングにおいて、放電気体中の窒素分率を変化させる事に
よりＷ２ Ｎを組成として有する窒化タングステンを形
成させ、これをゲート材料として用いると、８００℃、
２０分間の高温熱処理後も良好なショットキー特性を示
す事が述べられている。しかし、上記窒化タングステン
をＸ線回折により測定した結果、Ｗ２ Ｎの回折ピーク
に加えてタングステン単体の微弱なピークが依然として
みられる。
。また、特特開５９−２０３２３１号「半導体装置の製
造方法」 （野崎、実用）の中では、反応性スパッタリ
ングにおいて、放電気体中の窒素分率を変化させる事に
よりＷ２ Ｎを組成として有する窒化タングステンを形
成させ、これをゲート材料として用いると、８００℃、
２０分間の高温熱処理後も良好なショットキー特性を示
す事が述べられている。しかし、上記窒化タングステン
をＸ線回折により測定した結果、Ｗ２ Ｎの回折ピーク
に加えてタングステン単体の微弱なピークが依然として
みられる。
第２図（ａ）及び（ｂ）に、各種窒化タングステンのＸ
線回折の測定結果を示した。放電気体中の窒素分率を７
％で作製した窒化タングステン膜を第２図（ａ）に、２
０％で作製した窒化タングステン膜を第２図（ｂ）に示
した。第２図（ａ）ではＷ （１１０）面に由来するピ
ークがみられるが、第２図（ｂ）では、Ｗ （１１０）
面のピークは微弱になり、代ってＷ２ Ｎ （１００）
、 （２００）面に起因するピークが明らかに出現し
ている事がわかる。
線回折の測定結果を示した。放電気体中の窒素分率を７
％で作製した窒化タングステン膜を第２図（ａ）に、２
０％で作製した窒化タングステン膜を第２図（ｂ）に示
した。第２図（ａ）ではＷ （１１０）面に由来するピ
ークがみられるが、第２図（ｂ）では、Ｗ （１１０）
面のピークは微弱になり、代ってＷ２ Ｎ （１００）
、 （２００）面に起因するピークが明らかに出現し
ている事がわかる。
第２図（ａ）および（ｂ）の結果より、放電気体中の窒
素分率を増大させる事によりＷ２ Ｎ相が出現し、Ｗ相
と混合した組成が得られる事がわかる。しかし、タング
ステン単体と砒化ガリウムとは反応性を有するため、窒
化タングステンの膜中に単体タングステンが残存する事
は、ショットキー特性の耐熱性の点から考えて好ましく
ない。１００％のＷ２Ｎより成る窒化タングステン膜を
得るためには、放電気体中の窒素分率を増大させる必要
がある。しかし、窒素分率を例えば３０％以上に増大さ
せると、窒化タングステン膜中の膜応力が急激に増大し
、砒化ガリウム基板上より窒化タングステン膜の剥離が
生ずる。種々の窒素分率で作製された窒化タングステン
膜に発生する応力を光干渉法により評価すると、窒素分
率の増大により窒化タングステン膜中の応力は増大する
傾向がみられ、窒素分率２０％で作製された試料では１
０” ｄｙｎ／ｃｍ２台の圧縮応力が測定された。
素分率を増大させる事によりＷ２ Ｎ相が出現し、Ｗ相
と混合した組成が得られる事がわかる。しかし、タング
ステン単体と砒化ガリウムとは反応性を有するため、窒
化タングステンの膜中に単体タングステンが残存する事
は、ショットキー特性の耐熱性の点から考えて好ましく
ない。１００％のＷ２Ｎより成る窒化タングステン膜を
得るためには、放電気体中の窒素分率を増大させる必要
がある。しかし、窒素分率を例えば３０％以上に増大さ
せると、窒化タングステン膜中の膜応力が急激に増大し
、砒化ガリウム基板上より窒化タングステン膜の剥離が
生ずる。種々の窒素分率で作製された窒化タングステン
膜に発生する応力を光干渉法により評価すると、窒素分
率の増大により窒化タングステン膜中の応力は増大する
傾向がみられ、窒素分率２０％で作製された試料では１
０” ｄｙｎ／ｃｍ２台の圧縮応力が測定された。
以上の点から、組成１００％のＷ２ Ｎより成る窒化タ
ングステンを実用に耐える強度でＧａＡｓ上に形成させ
る事は難しい。そこで、従来は単体タングステンとＷ２
Ｎ相の混合相より成る窒化タングステン膜をショット
キー電極として用いていた。この為、このような窒化タ
ングステン膜と砒化ガリウムより構成されるショットキ
ー接合の特性はアルミニウムショットキーに匹敵する値
を示す場合があるが再現性の点で未だ充分とは言えない
。これを、実際のデータに基づいて説明する。
ングステンを実用に耐える強度でＧａＡｓ上に形成させ
る事は難しい。そこで、従来は単体タングステンとＷ２
Ｎ相の混合相より成る窒化タングステン膜をショット
キー電極として用いていた。この為、このような窒化タ
ングステン膜と砒化ガリウムより構成されるショットキ
ー接合の特性はアルミニウムショットキーに匹敵する値
を示す場合があるが再現性の点で未だ充分とは言えない
。これを、実際のデータに基づいて説明する。
周知のようにショットキー接合の電流ｌと印加電圧■の
関係式は、 １ｏＣｅｘｐ （ｅＶ／ｎｋＴ） と書ける。但しｋはボルツマン定数、Ｔは絶対温度、ｅ
は単位電荷で、ｎは理想値〔ジー（Ｓ、Ｍ、５Ｚｅ）著
、フィジクスオプセミコンダクターデバイス（Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉ
ｃｅｓ） 、２版２６４ページ、ジョン・ワイリーアン
ドサンズ（ＪＯＨＮ ＷＩＬＥＹ＆５ＯＮＳ）出版〕で
ある。理想的ショットキー接合では前記した式で定義さ
れるｎが１を示す事が初等的な拡散理論より知られてい
る。表１に従来の製造方法により作製された窒化タング
ステン膜と砒化ガリウム基板より構成されるショットキ
ー接合の８００℃、２０分間の熱処理後のｎ値及び逆方
向耐圧を示す。
関係式は、 １ｏＣｅｘｐ （ｅＶ／ｎｋＴ） と書ける。但しｋはボルツマン定数、Ｔは絶対温度、ｅ
は単位電荷で、ｎは理想値〔ジー（Ｓ、Ｍ、５Ｚｅ）著
、フィジクスオプセミコンダクターデバイス（Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉ
ｃｅｓ） 、２版２６４ページ、ジョン・ワイリーアン
ドサンズ（ＪＯＨＮ ＷＩＬＥＹ＆５ＯＮＳ）出版〕で
ある。理想的ショットキー接合では前記した式で定義さ
れるｎが１を示す事が初等的な拡散理論より知られてい
る。表１に従来の製造方法により作製された窒化タング
ステン膜と砒化ガリウム基板より構成されるショットキ
ー接合の８００℃、２０分間の熱処理後のｎ値及び逆方
向耐圧を示す。
表１
ショットキーダイオード１０個についてＩ−Ｖ特性を測
定し求めた。また参考データとしてアルミニウムショッ
トキーをヨリ定した値も示した。測定された１０個のシ
ョットキーダイオードの特性の平均値は各々ｎ値が１．
０９、逆方向耐圧がｌ、８Ｖでアルミニウムショットキ
ーの特性に匹敵する値を示すが、ｎ値は１．０５〜１．
２１の範囲に、逆方向耐圧は１．５〜１．９■の範囲に
各々ばらつく事がわかる。
定し求めた。また参考データとしてアルミニウムショッ
トキーをヨリ定した値も示した。測定された１０個のシ
ョットキーダイオードの特性の平均値は各々ｎ値が１．
０９、逆方向耐圧がｌ、８Ｖでアルミニウムショットキ
ーの特性に匹敵する値を示すが、ｎ値は１．０５〜１．
２１の範囲に、逆方向耐圧は１．５〜１．９■の範囲に
各々ばらつく事がわかる。
すなわちＷ２ Ｎを組成として有する窒化タングステン
によるショットキー障壁は耐熱性が良好でセルファライ
ン型電界効果トランジスタの電極材料として有望ではあ
るものの、１００％のＷ２ Ｎより成る窒化タングステ
ンが得られておらず、窒化タングステン膜中に残存する
単体タングステンは耐熱性を低下させるという欠点があ
る。
によるショットキー障壁は耐熱性が良好でセルファライ
ン型電界効果トランジスタの電極材料として有望ではあ
るものの、１００％のＷ２ Ｎより成る窒化タングステ
ンが得られておらず、窒化タングステン膜中に残存する
単体タングステンは耐熱性を低下させるという欠点があ
る。
本発明の目的は前記従来の欠点を解決し、高融点金属窒
化膜とｍ−ｖ族化合物半導体との界面の耐熱性がより良
好な電極構造の製造方法を提供する事にある。
化膜とｍ−ｖ族化合物半導体との界面の耐熱性がより良
好な電極構造の製造方法を提供する事にある。
本発明の電極の製造方法は、ｍ−ｖ族化合物半導体表面
に、高融点金属をターゲ・／トとして用い放電ガス中に
窒素ガスを導入させる反応性スパッタにより高融点金属
窒化物を形成させる方法において、スパッタ中の放電ガ
ス圧を２段階に変える事を特徴としている。
に、高融点金属をターゲ・／トとして用い放電ガス中に
窒素ガスを導入させる反応性スパッタにより高融点金属
窒化物を形成させる方法において、スパッタ中の放電ガ
ス圧を２段階に変える事を特徴としている。
以下、この発明を実施例に基づき詳細に説明する。
第１図は本発明の一実施例を説明するための図であり、
ショットキー電極を有するダイオードの各製造工程にお
ける断面図である。
ショットキー電極を有するダイオードの各製造工程にお
ける断面図である。
本実施例では、まず、３×１０１７ＣＩＩｌ−３の電子
濃度を有するＳｉドープ砒化ガリウム基板１ 〔第１図
（ａ）〕を過酸化水素、硫酸、水の１：３：１の混合溶
液（液温７５℃）中で６０秒間エツチングした後５分間
水洗した。さらに塩酸に１分間浸漬し再び１０秒間水洗
した後窒素ブローした。
濃度を有するＳｉドープ砒化ガリウム基板１ 〔第１図
（ａ）〕を過酸化水素、硫酸、水の１：３：１の混合溶
液（液温７５℃）中で６０秒間エツチングした後５分間
水洗した。さらに塩酸に１分間浸漬し再び１０秒間水洗
した後窒素ブローした。
この後、砒化ガリウム基板ｌの表面に窒化タングステン
薄膜２を１００人の厚さに反応性スパッタリングにより
堆積させた〔第１図（ｂ）〕。反応性スパッタリングは
次の条件で行った。砒化ガリウム基板１をスパッタ装置
内に導入した後、試料室を１０−７ｔｏｒｒまで排気し
、アルゴン及び窒素の混合ガスを５ Ｘ １０−３ｔｏ
ｒｒの圧力まで導入した。
薄膜２を１００人の厚さに反応性スパッタリングにより
堆積させた〔第１図（ｂ）〕。反応性スパッタリングは
次の条件で行った。砒化ガリウム基板１をスパッタ装置
内に導入した後、試料室を１０−７ｔｏｒｒまで排気し
、アルゴン及び窒素の混合ガスを５ Ｘ １０−３ｔｏ
ｒｒの圧力まで導入した。
窒素分率を３０％にしたこの−ような混合雰囲気中でタ
ングステンターゲットをスパッタリングする事により１
００人厚０窒化タングステン薄膜２を形成させた。次い
で窒素分率は３０％に維持した状態で試料室の圧力を１
０−２ｔｏｒｒにし再びスパッタリングを行う事により
、５０００人厚の窒化タングステン膜３を形成させた〔
第１図（Ｃ）〕。
ングステンターゲットをスパッタリングする事により１
００人厚０窒化タングステン薄膜２を形成させた。次い
で窒素分率は３０％に維持した状態で試料室の圧力を１
０−２ｔｏｒｒにし再びスパッタリングを行う事により
、５０００人厚の窒化タングステン膜３を形成させた〔
第１図（Ｃ）〕。
以上のスパッタリングに際して、使用した装置は高周波
マグネトロンスパッタリング装置であり、パワー６００
Ｗ、基板温度２００℃の条件で行った。
マグネトロンスパッタリング装置であり、パワー６００
Ｗ、基板温度２００℃の条件で行った。
パターン化したレジスト４〔第１図（ｄ）〕をマスクに
窒化タングステン薄膜２及び窒化タングステン膜３を直
径４００μｍの円形パターンで残るようにＳＦ６ガスを
用いた反応性イオンエツチングにより成形した〔第１図
（ｅ）〕。
窒化タングステン薄膜２及び窒化タングステン膜３を直
径４００μｍの円形パターンで残るようにＳＦ６ガスを
用いた反応性イオンエツチングにより成形した〔第１図
（ｅ）〕。
レジスト４の除去後、試料全面に熱処理保護膜として厚
さ３００人の窒化シリコン膜５を堆積し８００℃で２０
分間窒素雰囲気下で熱処理を施した〔第１図（ｆ）〕。
さ３００人の窒化シリコン膜５を堆積し８００℃で２０
分間窒素雰囲気下で熱処理を施した〔第１図（ｆ）〕。
砒化ガリウム基板１とのオーミック電極６の形成は次の
手順で行った。基板裏面に金（Ａ ｕ） ・ゲルマニ
ウム（Ｇｅ）及びニッケル（Ｎｉ）を蒸着し４００℃で
２分間、水素雰囲気下でアロイ処理を施した。
手順で行った。基板裏面に金（Ａ ｕ） ・ゲルマニ
ウム（Ｇｅ）及びニッケル（Ｎｉ）を蒸着し４００℃で
２分間、水素雰囲気下でアロイ処理を施した。
以上の工程の後窒化シリコン膜５を除去し、窒化タング
ステン薄膜２及び窒化タングステン膜３をショットキー
電極とするダイオードを製造した〔第１図（ｈ）〕。
ステン薄膜２及び窒化タングステン膜３をショットキー
電極とするダイオードを製造した〔第１図（ｈ）〕。
以上の実施例のように窒化タングステン膜を２段階の放
電ガス圧で形成させる方法をとる事により、Ｗ２Ｎ１０
０％の組成よりなる窒化タングステン膜を砒化ガリウム
基板１上に安定に形成させる事ができる。以下にその理
由を説明する。スパッタリングにより形成される膜の内
部応力は放電ガス圧に依存し、放電ガス圧の低い領域で
は圧縮応力が現れ、圧力を増大させるとそれが引張り応
力に変わる（全原著、スパッタリング現象、１９６ペー
ジ、１９８４、東京大学出版会）。本実施例では、放電
ガス圧５ Ｘ １０’ｔｏｒｒで窒化タングステン膜２
を形成させた後に、放電ガス圧１Ｏ−２ｔｏｒｒで所望
の厚さに窒化タングステン膜３を形成させる。スパッタ
中の放電ガス圧の違いから、窒化タングステン膜２は圧
縮応力を示し、窒化タングステン膜３は引張り応力を示
す。その結果、合計される窒化タングステン膜の応力は
相殺され、砒化ガリウム基板上に剥離する事なく窒化タ
ングステン膜を形成させる事ができる。
電ガス圧で形成させる方法をとる事により、Ｗ２Ｎ１０
０％の組成よりなる窒化タングステン膜を砒化ガリウム
基板１上に安定に形成させる事ができる。以下にその理
由を説明する。スパッタリングにより形成される膜の内
部応力は放電ガス圧に依存し、放電ガス圧の低い領域で
は圧縮応力が現れ、圧力を増大させるとそれが引張り応
力に変わる（全原著、スパッタリング現象、１９６ペー
ジ、１９８４、東京大学出版会）。本実施例では、放電
ガス圧５ Ｘ １０’ｔｏｒｒで窒化タングステン膜２
を形成させた後に、放電ガス圧１Ｏ−２ｔｏｒｒで所望
の厚さに窒化タングステン膜３を形成させる。スパッタ
中の放電ガス圧の違いから、窒化タングステン膜２は圧
縮応力を示し、窒化タングステン膜３は引張り応力を示
す。その結果、合計される窒化タングステン膜の応力は
相殺され、砒化ガリウム基板上に剥離する事なく窒化タ
ングステン膜を形成させる事ができる。
また、本実施例により作製したショットキーダイオード
では、ｎ値は１．０５±０．０３が得られ、逆方向耐圧
は１．８±０．０５Ｖを示し、かつ８５０℃、３０分の
熱処理を行ってもショットキー特性は上記の値を示し、
熱安定性及び再現性は格段に向上した。
では、ｎ値は１．０５±０．０３が得られ、逆方向耐圧
は１．８±０．０５Ｖを示し、かつ８５０℃、３０分の
熱処理を行ってもショットキー特性は上記の値を示し、
熱安定性及び再現性は格段に向上した。
以上の実施例では砒化ガリウム基板を用い高融点金属窒
化物としてはタングステン窒化物の例を示した。しかし
、基板としてはＩｎＰあるいは■ｎＧａＡｓ等のｍ−ｖ
族化合物群に通用できるものであり、かつ高融点金属と
してはＭｏ、Ｔｉ。
化物としてはタングステン窒化物の例を示した。しかし
、基板としてはＩｎＰあるいは■ｎＧａＡｓ等のｍ−ｖ
族化合物群に通用できるものであり、かつ高融点金属と
してはＭｏ、Ｔｉ。
Ｔａなどの高融点金属群に対しても適用でき有効な事は
言うまでもない。また、放電ガス圧は５×１０ ’ ｔ
ｏｒｒｓ １０−２ｔｏｒｒの２段階を用いたが、放電
ガス圧と発生する応力の関係はスパッタ装置依存性があ
り、有効な放電ガス圧は装置によって異なる事は明らか
である。
言うまでもない。また、放電ガス圧は５×１０ ’ ｔ
ｏｒｒｓ １０−２ｔｏｒｒの２段階を用いたが、放電
ガス圧と発生する応力の関係はスパッタ装置依存性があ
り、有効な放電ガス圧は装置によって異なる事は明らか
である。
以上説明したように、本発明によればｍ−ｖ族化合物半
導体基板上に１００％の高融点金属窒化物より成る膜を
形成することができるので、耐熱性が良好でかつ基板よ
り剥離することのない安定した電極構造を製造すること
ができる。
導体基板上に１００％の高融点金属窒化物より成る膜を
形成することができるので、耐熱性が良好でかつ基板よ
り剥離することのない安定した電極構造を製造すること
ができる。
第１図は本発明の一実施例を説明するための各製造工程
における断面を示す図、 第２図は従来の製造方法により作製された窒化タングス
テン膜のＸ線回折図である。 １・・・・・砒化ガリウム基板 ２・・・・・窒化タングステン薄膜 ３・・・・・窒化タングステン膜 ４・・・・・レジスト ５・・・・・窒化シリコン膜 ６・・・・・電極
における断面を示す図、 第２図は従来の製造方法により作製された窒化タングス
テン膜のＸ線回折図である。 １・・・・・砒化ガリウム基板 ２・・・・・窒化タングステン薄膜 ３・・・・・窒化タングステン膜 ４・・・・・レジスト ５・・・・・窒化シリコン膜 ６・・・・・電極
Claims (1)
- （１）III−Ｖ族化合物半導体表面に、高融点金属をタ
ーゲットとして用い放電ガス中に窒素ガスを導入させる
反応性スパッタにより高融点金属窒化物を形成させる方
法において、スパッタ中の放電ガス圧を２段階に変える
事を特徴とする電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023634A JPS61183961A (ja) | 1985-02-12 | 1985-02-12 | 電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023634A JPS61183961A (ja) | 1985-02-12 | 1985-02-12 | 電極の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61183961A true JPS61183961A (ja) | 1986-08-16 |
Family
ID=12116008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60023634A Pending JPS61183961A (ja) | 1985-02-12 | 1985-02-12 | 電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61183961A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181480A (ja) * | 1987-01-12 | 1988-07-26 | アイテイーテイー・インダストリーズ・インコーポレーテツド | 自己整列ひ化ガリウム装置の製造方法 |
| US5341015A (en) * | 1989-03-29 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with reduced stress on gate electrode |
| US6258219B1 (en) * | 1993-09-09 | 2001-07-10 | Applied Materials, Inc. | Two-step deposition process for preventing arcs |
| US7851831B2 (en) | 2007-04-03 | 2010-12-14 | Mitsubishi Electric Corporation | Transistor |
-
1985
- 1985-02-12 JP JP60023634A patent/JPS61183961A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181480A (ja) * | 1987-01-12 | 1988-07-26 | アイテイーテイー・インダストリーズ・インコーポレーテツド | 自己整列ひ化ガリウム装置の製造方法 |
| US5341015A (en) * | 1989-03-29 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with reduced stress on gate electrode |
| US6258219B1 (en) * | 1993-09-09 | 2001-07-10 | Applied Materials, Inc. | Two-step deposition process for preventing arcs |
| US7851831B2 (en) | 2007-04-03 | 2010-12-14 | Mitsubishi Electric Corporation | Transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US4566021A (en) | Semiconductor device | |
| US4398341A (en) | Method of fabricating a highly conductive structure | |
| US6043513A (en) | Method of producing an ohmic contact and a semiconductor device provided with such ohmic contact | |
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPS59210642A (ja) | 半導体装置の製造方法 | |
| US4574298A (en) | III-V Compound semiconductor device | |
| JP3079851B2 (ja) | 炭化けい素電子デバイスの製造方法 | |
| US5902130A (en) | Thermal processing of oxide-compound semiconductor structures | |
| US4301188A (en) | Process for producing contact to GaAs active region | |
| US3794516A (en) | Method for making high temperature low ohmic contact to silicon | |
| JPS61183961A (ja) | 電極の製造方法 | |
| JPH0464226A (ja) | 金属フッ化膜を備えた電子装置 | |
| US5536967A (en) | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same | |
| JPH0361346B2 (ja) | ||
| KR930003555B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| US3714520A (en) | High temperature low ohmic contact to silicon | |
| JPS61203672A (ja) | 電極の形成方法 | |
| JPS61154068A (ja) | 電極の製造方法 | |
| JPS61183959A (ja) | 半導体装置 | |
| JPS61183960A (ja) | 半導体装置の製造方法 | |
| JPS61154069A (ja) | 電極の形成方法 | |
| JPS5860535A (ja) | 多層電極の製造方法 | |
| JPS6218071A (ja) | 半導体素子の製造方法 |