[go: up one dir, main page]

CN100384306C - 将导电层电连接到导电元件上的装置和方法 - Google Patents

将导电层电连接到导电元件上的装置和方法 Download PDF

Info

Publication number
CN100384306C
CN100384306C CNB998087289A CN99808728A CN100384306C CN 100384306 C CN100384306 C CN 100384306C CN B998087289 A CNB998087289 A CN B998087289A CN 99808728 A CN99808728 A CN 99808728A CN 100384306 C CN100384306 C CN 100384306C
Authority
CN
China
Prior art keywords
conductive layer
insulating barrier
electrically connected
elongated passageway
ventilating hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998087289A
Other languages
English (en)
Other versions
CN1524401A (zh
Inventor
爱德华·A·伯顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1524401A publication Critical patent/CN1524401A/zh
Application granted granted Critical
Publication of CN100384306C publication Critical patent/CN100384306C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

提出一种组合电路板中导电元件连接的改进方式。不采用通道或微通道，而是采用细长的通道将导电层连接到被绝缘层隔开的导电元件。在一个实施例中，细长通道有足够的长度可以直接将第一层连接到下一层的通道边缘。因此可以这样讲，细长通道与下一层的通道自动对准。这样，电路板的一侧与接合到电路板另一侧元件的电连接将更加直接，并导致寄生电感减少。

Description

将导电层电连接到导电元件上的装置和方法
技术领域
本发明涉及一种在电路板或类似物体上设置通道的方法及其结构。尤其是，本发明涉及组合多层型印刷电路板相邻层中的通道定位，以及使连接到这种印刷电路板的装置之间有更加直接的电连接。
背景技术
在现有技术中，大家都知道印刷电路板(PCBs)提供了与电路板连接的多种装置间相互连接的支承结构。例如，在所谓的‘FR4’这种简单形式的印刷电路板，提供了玻璃纤维编织布增强的并接受增强耐火性能处理的环氧树脂材料。导电材料置于印刷线路板的特定区域，在印刷电路板的表面设有安置插入到或电连接到印刷电路板表面的集成电路块(IC)，电阻，电容等元件的空间。事先置于印刷电路板的导电材料根据要求提供元件之间的电连接。
印刷电路板技术的进步已经不仅能为单层提供电连接，在所谓的多层组合(BUM)技术中，可在多个导电连接层设置绝缘材料，如位于各层中间的电介质材料。具有代表性地，各个层通过通道或微通道和电镀通孔可导电地连接到一起。在组合印刷电路板的第一层表面加工出穿过绝缘层到达位于下一层导电区的通道。典型的作法是在绝缘层的特定区域蚀刻出通向下一层表面的通道。然后，导电材料被置于(如通过溅射)绝缘层并进入蚀刻区域以便形成两个导电层之间的电连接。
典型的电镀通孔(PTH)是在印刷电路板基板上钻出的并在其内表面镀有导电材料的通孔。电镀通孔提供了在基板的第一或前面的导电层和位于基板的第二或后面的导电层之间的电连接。组合多层(或高密度多层)电路板的样品可从艾比敦公司(Ibiden USA Corp.)购买。这是位于德国Rot am See的WürthElektronik有限公司的商标为
Figure C9980872800071
和
Figure C9980872800072
的产品。
参考图1，其显示现有技术已有的组合印刷电路板的横剖面图。印刷电路板表面层11是组合印刷电路板1的基板10的顶面。第一导电层12位于绝缘层14之上，第二导电层13位于带有中间绝缘层15的第一导电层12之上。如图1所示，第一通道21将第一导电层12电连接到印刷电路板表面层11，第二通道22将第二导电层13电连接到第一导电层12。
在上述的组合印刷电路板，很典型地，电镀通孔互相以相同的距离间隔布置。因此，术语‘电镀通孔间距’指的是在两个相邻电镀通孔的对应点之间的距离。在图1中，电镀通孔间距设为40到50毫英寸(在这里，1毫英寸等于千分之一英寸)。公认的习惯作法是在组合印刷电路板第一层的通道不能直接置于相邻层的通道上。这是因为，如果这样作将造成印刷电路板的三个相邻层电连接。另外一个公认的习惯作法是通道不能置于电镀通孔之上。这是因为这样做可能出现一个或多个层向电镀通孔塌陷的危险。但是，这种习惯作法正在改变，通道现在可以置于电镀通孔之上的第二或更高层。
设置了上述限制，典型的通道间距(给定层的相邻通道中心点之间的距离)设定为两倍的电镀通道间距(即80到100毫英寸)。参考图1，通道22的最佳位置是在通道21和23中间，如将在下面介绍的那样。如果假定集成电路30(即，可控破坏芯片连接型固定处理器，如奔腾处理器)置于印刷电路板基板10的底面，从现有技术中可知还有通过印刷电路板1与集成电路芯片电连接的去耦电容器25。电流从集成电路芯片通过电镀通孔31经通道21和22流到电容器25。给定通道间距为两倍于印刷电路板间距，置于通道21和23之间的通道22提供了集成电路芯片30和电容器25之间的最短电流路径。在这个示例中，电流路径包括了印刷电路板间距的一半(在层11)和通道间距的一半(在层12)。
使用如图1所示的通道系统至少会出现两个问题。第一是存在于集成电路芯片30和电容器25之间的数量可观的所谓寄生电感和电阻。产生寄生电感的部分原因是受到由通道间距决定的从集成电路芯片30到电容器25的电流路径长度的影响。第二个问题涉及称作电源网格的结构。参考图2，其显示现有技术中已知的组合集成电路板的顶视图。大的导电凸缘40a，b，c设置在集成电路板的最上层并与电压源或接地装置连接。当将通道(通道41a，b，c)置于这个最上层的时候，通常通道被要求完全置于导电凸缘40a，b，c里面以便与这个导电凸缘下面的层形成更好的电连接。还有，如上所述，通道一般不应置于电镀通孔上(即电镀通孔42)，而典型的电镀通孔是置于大导电凸缘40a，b，c之一正下方的印刷电路板基板上。要将通道置于这样精确的位置给印刷电路板制造商造成了很大的困难。
考虑到组合集成线路板技术的上述问题，对组合印刷电路板相邻层的电连接有必要提出一种改进结构和方法。
发明内容
按照本发明的实施例，提出了一种将导电层电连接到导电元件的装置，其包括第一上部导电层，第一绝缘层位于第一导电层之下，导电元件位于第一绝缘层之下，一个位于第一导电层和第一绝缘层的细长通道具有足够的长度可穿过第一绝缘层将第一导电层电连接到导电元件。
本发明提供一种电连接到电路板导电层的装置，其包括：
第一上部导电层；
基板，其包括位于所述第一导电层之下的电镀通孔；
第一绝缘层，其位于所述第一导电层和所述基板之间；和
细长通道，其位于所述第一导电层和所述第一绝缘层并有足够的长度将所述导电层直接电连接到所述电镀通孔的边缘。
本发明提供另一种电连接导电层到导电元件的装置，其包括：
第一上部导电层；
第一绝缘层，其位于所述第一导电层之下；
第二下部导电层，其位于所述第一绝缘层之下；
第二绝缘层，其位于所述第二导电层之下；
一通道，其位于所述第二导电层和所述第二绝缘层；
细长通道，其位于所述第一导电层和所述第一绝缘层，所述细长通道有一定长度可与位于所述第二导电层和所述第二绝缘层的所述通道部分重叠。
本发明提供一种电连接第一导电层到导电元件的方法，包括：
提供导电元件；
将第一绝缘层置于所述导电元件的顶部；
在所述导电元件之上的所述第一绝缘层蚀刻出细长区域；
将导电材料置于所述第一绝缘层和蚀刻区域之上形成第一导电层和细长通道，细长通道将所述第一导电层直接电连接到所述导电元件。
本发明还提供一种将第一导电层电连接到位于电路板的电镀通孔的方法，包括：
在基板设置电镀通孔；
将第二绝缘层置于所述基板的顶部；
在所述电镀通孔之上的所述第二绝缘层蚀刻出第一细长区域；和
将导电材料置于所述第二绝缘层和所述第一细长区域之上形成第二导电层和第一细长通道，第一细长通道将所述第二导电层电连接到所述电镀通孔的边缘。
附图说明
图1是现有技术已有的组合印刷电路板的侧视横剖面图；
图2是现有技术已有的组合印刷电路板的平面图；
图3是根据本发明实施例的组合印刷电路板的侧视横剖面图；
图4是图3的组合印刷电路板的平面图；
图5是根据本发明实施例的另一个组合印刷电路板的平面图。
具体实施方式
参考图3，所显示的是根据本发明实施例的组合印刷电路板2的侧视横剖面图。设置了可以包含一个或多个电镀通孔(如电镀通孔52)的印刷电路板基板50。层54是印刷电路板基板50的顶面。除了细长通道60a，b，c，绝缘层56将第一层55与层54隔离。按照本发明的实施例，层55的通过电介质层56延伸到层54的细长通道的长度要略大于与之比较的图1中的通道长度。这些通道可以采用与图1所示的通道相同的加工方法。如，在第一导电层有了通到下一层的通道之后，一个绝缘层设置在导电层的上部。然后在绝缘层蚀刻出细长区域，并使其与通道重叠。在绝缘层和细长蚀刻区的顶部设置导电材料，形成了第二导电层和细长通道。细长通道将第二导电层连接到位于第一导电层的通道。
在本发明的第一个实施例，在第一个上层的细长通道具有足够的长度将第一层直接电连接到第二个下层中的通道边缘。例如，参考图3，细长通道62b具有足够的长度可将层57直接连接到层55的通道60b的边缘。在本发明的第二个实施例，在第一个上层的细长通道具有足够的长度将第一层直接电连接到第一层下的电镀通孔的边缘。例如，参考图3，细长通道60b具有足够的长度可将层55直接连接到电镀通孔52的边缘。因此根据本发明的实施例，细长通道有足够的长度可使得第一导电层直接电连接到导电元件，比如通道的边缘或电镀通孔的边缘，在相邻层的导电轨迹的某一点，等。
使用本发明的细长通道，可得到从集成电路70(如处理器)经过印刷电路板2到电容器端子65的更加直接的电连接。对于设置通道60b来连接层55和层54，由于加工误差不知道电镀通孔52位于印刷电路板的精确位置。通过如上所述的将通道延长，通道60b和电镀通孔52的壁之间的电连接实际上是可以保证的。实际上，通道60b自对准电镀通孔52，即使电镀通孔的位置只是近似地知道。同样，层57的通道62b的延长保证了与层55的通道60b的接触。细长的通道62b与层55的通道60b自对准提供了从层55到与层57连接的元件间的更直接地电流流动。所以从电镀通孔52到电容器端子65间的电流流动基本是直接通过印刷电路板2，很大程度上减少了由电流带来的寄生电感。
参考图4，显示了印刷电路板2一部分的平面图。电容器端子65与可以从这个元件侧向延伸的层57连接。通道62不切断导电层57，但向下延伸将层55电连接到层57。从图4可见，通道62b直接连接到层55的通道60b的边缘。因此，在这个实施例，电流从层55的通道60b向上经通道62b的壁流到层57。
参考图5，另一个电镀通孔80一部分的平面图显示出有电源网格81。电源网格81包括一个或多个较大的适于与电源，接地装置等连接的凸缘81a，81b。细长通道83将凸缘81a电连接到低于电源网格81的层。从图5可见，细长通道83可以沿没有与凸缘81a脱离接触的方向移动，使凸缘81a与低于电源网格81的层更容易连接。
虽然这里对多个实施例进行了特别地介绍和图解。应当理解对本发明的改进和变化都被上述说明包含在内而属于本发明的精神和具有的发明范围。

Claims (18)

1.将导电层电连接到导电元件上的装置，其包括：
第一上部导电层；
位于所述第一导电层之下的第一绝缘层；
位于所述第一绝缘层之下的导电元件；和
在所述第一导电层和所述第一绝缘层的细长通道，所述细长通道的长度足够将所述第一导电层直接电连接到所述导电元件。
2.如权利要求1所述的装置，其特征在于，还包括：
位于所述第一绝缘层之下的第二下部导电层，
位于所述第二导电层之下的第二绝缘层，所述导电元件是在所述第二导电层和所述第二绝缘层的通道边缘，所述细长通道的长度足够将所述第一导电层直接电连接到所述通道边缘。
3.如权利要求2所述的装置，其特征在于，还包括：
一基板，其包括位于所述第二绝缘层之下的电镀通孔，位于所述第二导电层和所述第二绝缘层的所述通道是细长通道，其长度足够将所述第二导电层电连接到所述电镀通孔的边缘。
4.如权利要求3所述的装置，其特征在于，还包括，
电连接到所述第一导电层的元件。
5.如权利要求4所述的装置，其特征在于，其特征在于，所述元件是电容器。
6.如权利要求4所述的装置，其特征在于，还包括：
连接到所述基板的所述电镀通孔的处理器。
7.如权利要求5所述的装置，其特征在于，还包括：
连接到所述基板的所述电镀通孔的处理器。
8.电连接到电路板导电层的装置，其包括：
第一上部导电层；
基板，其包括位于所述第一导电层之下的电镀通孔；
第一绝缘层，其位于所述第一导电层和所述基板之间；和细长通道，其位于所述第一导电层和所述第一绝缘层并有足够的长度将所述导电层直接电连接到所述电镀通孔的边缘。
9.如权利要求8所述的装置，其特征在于，还包括，电连接到所述第一导电层的元件。
10.如权利要求9所述的装置，其特征在于，所述元件是电容器。
11.如权利要求8所述的装置，其特征在于，还包括：
连接到所述基板的所述电镀通孔的处理器。
12.电连接导电层到导电元件的装置，其包括：
第一上部导电层；
第一绝缘层，其位于所述第一导电层之下；
第二下部导电层，其位于所述第一绝缘层之下；
第二绝缘层，其位于所述第二导电层之下；
一通道，其位于所述第二导电层和所述第二绝缘层；
细长通道，其位于所述第一导电层和所述第一绝缘层，所述细长通道有一定长度可与位于所述第二导电层和所述第二绝缘层的所述通道部分重叠。
13.电连接第一导电层到导电元件的方法，包括：
提供导电元件；
将第一绝缘层置于所述导电元件的顶部；
在所述导电元件之上的所述第一绝缘层蚀刻出细长区域；
将导电材料置于所述第一绝缘层和蚀刻区域之上形成第一导电层和细长通道，细长通道将所述第一导电层直接电连接到所述导电元件。
14.如权利要求13所述的方法，其特征在于，所述导电元件是位于第二导电层和第二绝缘层的通道边缘，所述提供导电元件的步骤包括：
将所述第二导电层设置在所述第二绝缘层的顶部，并将所述第二绝缘层设置在所述第一导电层的顶部；和
在所述第二绝缘层和所述第二导电层设置通道。
15.如权利要求14所述的方法，其特征在于，还包括：
连接元件到所述第一导电层。
16.将第一导电层电连接到位于电路板的电镀通孔的方法，包括：
在基板设置电镀通孔；
将第二绝缘层置于所述基板的顶部；
在所述电镀通孔之上的所述第二绝缘层蚀刻出第一细长区域；和
将导电材料置于所述第二绝缘层和所述第一细长区域之上形成第二导电层和第一细长通道，第一细长通道将所述第二导电层电连接到所述电镀通孔的边缘。
17.如权利要求16所述的方法，其特征在于，还包括：
将第一绝缘层置于所述第二导电层的顶部；
在所述第二导电层的所述通道之上的所述第一绝缘层蚀刻出第二细长区域；和
将导电材料置于所述第一绝缘层和第二细长区域之上形成第一导电层和第二细长通道，第二细长通道将所述第一导电层直接电连接到位于所述第二导电层和所述第二绝缘层的所述第一细长通道的边缘。
18.如权利要求17所述的方法，其特征在于，还包括：
连接元件到所述第一导电层。
CNB998087289A 1998-07-20 1999-07-16 将导电层电连接到导电元件上的装置和方法 Expired - Fee Related CN100384306C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/119,467 US6400028B1 (en) 1998-07-20 1998-07-20 Alignment of vias in circuit boards or similar structures
US09/119,467 1998-07-20

Publications (2)

Publication Number Publication Date
CN1524401A CN1524401A (zh) 2004-08-25
CN100384306C true CN100384306C (zh) 2008-04-23

Family

ID=22384563

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998087289A Expired - Fee Related CN100384306C (zh) 1998-07-20 1999-07-16 将导电层电连接到导电元件上的装置和方法

Country Status (7)

Country Link
US (1) US6400028B1 (zh)
KR (1) KR100591924B1 (zh)
CN (1) CN100384306C (zh)
DE (1) DE19983389T1 (zh)
GB (1) GB2356977B (zh)
TW (1) TW496107B (zh)
WO (1) WO2000004753A2 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1930642A1 (de) * 1969-06-18 1971-01-07 Siemens Ag Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente
JPH0677662A (ja) * 1992-08-24 1994-03-18 Hitachi Ltd 印刷回路板
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
US5414222A (en) * 1992-05-12 1995-05-09 Lsi Logic Corporation Multilayer IC semiconductor package
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
CN1141570A (zh) * 1995-04-28 1997-01-29 日本胜利株式会社 多层印刷电路板及其制造方法
US5734560A (en) * 1994-12-01 1998-03-31 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic sturctures including the cap

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH10321977A (ja) * 1997-05-23 1998-12-04 Hitachi Chem Co Ltd 多層プリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1930642A1 (de) * 1969-06-18 1971-01-07 Siemens Ag Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente
US5414222A (en) * 1992-05-12 1995-05-09 Lsi Logic Corporation Multilayer IC semiconductor package
JPH0677662A (ja) * 1992-08-24 1994-03-18 Hitachi Ltd 印刷回路板
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5734560A (en) * 1994-12-01 1998-03-31 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic sturctures including the cap
CN1141570A (zh) * 1995-04-28 1997-01-29 日本胜利株式会社 多层印刷电路板及其制造方法

Also Published As

Publication number Publication date
KR100591924B1 (ko) 2006-06-21
WO2000004753A3 (en) 2002-09-19
CN1524401A (zh) 2004-08-25
DE19983389T1 (de) 2003-03-27
GB0030348D0 (en) 2001-01-24
TW496107B (en) 2002-07-21
WO2000004753A2 (en) 2000-01-27
KR20010071942A (ko) 2001-07-31
GB2356977A (en) 2001-06-06
GB2356977B (en) 2003-06-04
US6400028B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
US4851614A (en) Non-occluding mounting hole with solder pad for printed circuit boards
US3932932A (en) Method of making multilayer printed circuit board
US7168957B2 (en) Via providing multiple electrically conductive paths
US5677515A (en) Shielded multilayer printed wiring board, high frequency, high isolation
US7216422B2 (en) Method of forming a capacitor assembly in a circuit board
EP0086961A2 (en) Multilayer board for the interconnection of high-speed circuits
US20040118605A1 (en) Circuit board having a multi-functional hole
US8258411B2 (en) Printed circuit board with improved via design
US20020020896A1 (en) Electronic component device and method of manufacturing the same
US3519959A (en) Integral electrical power distribution network and component mounting plane
US5245135A (en) Stackable high density interconnection mechanism (SHIM)
CN101305453B (zh) 细间距互连及制造方法
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
US20150348901A1 (en) Structure for Isolating High Speed Digital Signals in a High Density Grid Array
KR20130084033A (ko) 반도체 모듈용 인쇄회로 기판
CN111315110A (zh) 一种电路板及电子装置
US6466113B1 (en) Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices
WO2000044210A9 (en) Multi-layer rf printed circuit architecture
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
CN100384306C (zh) 将导电层电连接到导电元件上的装置和方法
US20120279774A1 (en) Circuit board
US20120234580A1 (en) Circuit board
US6555914B1 (en) Integrated circuit package via
EP2434847A1 (en) Circuit board
US20230319985A1 (en) Loading Pads for Impedance Management in Printed Circuit Board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080423

Termination date: 20110716