[go: up one dir, main page]

CN1003831B - 双极异质结晶体管及其制造方法 - Google Patents

双极异质结晶体管及其制造方法 Download PDF

Info

Publication number
CN1003831B
CN1003831B CN85108634.9A CN85108634A CN1003831B CN 1003831 B CN1003831 B CN 1003831B CN 85108634 A CN85108634 A CN 85108634A CN 1003831 B CN1003831 B CN 1003831B
Authority
CN
China
Prior art keywords
emitter
base
silicon
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN85108634.9A
Other languages
English (en)
Other versions
CN85108634A (zh
Inventor
格翰纳姆·莫斯塔法·耶黑亚
默坦斯·罗伯特
尼斯·约翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL8403005A external-priority patent/NL8403005A/nl
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN85108634A publication Critical patent/CN85108634A/zh
Publication of CN1003831B publication Critical patent/CN1003831B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • H10D10/861Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133Emitter regions of BJTs
    • H10D62/136Emitter regions of BJTs of heterojunction BJTs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/011Bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Bipolar Transistors (AREA)

Abstract

按照本发明研制的双极异质结晶体管其发射极形成层基本上由掺杂的和氢化的半导体材料组成,并且至少局部形成非晶的结构。由于发射极材料的能带较宽,可获得大的电流增益β。发射极形成层最好由掺杂的和氢化的微晶硅组成,能提供小的基极电阻适宜在高频下使用。用CVD技术,用等离子体或者用光分解法可以形成非晶双极异质结晶体管,用上述任一方法或用加热非晶发射极层的方法,可制作具有微晶发射极层的晶体管。

Description

双极异质结晶体管及其制造方法
本发明涉及到一种包括发射极形成层。基极形成层和收集极形成层的双极异质结晶体管。该异质结为发射极一基极结。
这种双极异质结晶体管具有很高的电流增益,也就是β系数比较大,有关情况可以从FR-A-2352404号专利文件中获得。其中在AlGaAs(铝-镓-砷)和GaAs(镓-砷)之间,用Ⅲ-Ⅴ族技术形成一个异质结,这里AlGaAs的能带宽为2.3电子伏,这里使用的外延技术,对其进行控制有一定困难,而且花费也十分昂贵。
另外,还有一种人所共知的双极晶体管,其发射极-基极结是由多晶硅和单晶硅组成的。使用这种技术需要在高温下将掺杂杂质从多晶硅层的发射极扩散到单晶硅的基极中去。因而导致发射极和基极之间的结不鲜明。如何解释β的增加也很含糊,有的人解释为是因为少数载流子在发射极的多晶部分的扩散系数较低,还有的人解释为在多晶层相单晶层之间存在着一薄层氧化物的缘故,还有的人解释为前两个因素的结合而导致β系数的增加。
另外一种用来制造双极异质结晶体管的硅工艺技术是SIPOS技术(例如可见FR-A-2309981),在这种工艺中,发射极形成层量在温度大约为650℃的情况下,从O-SiH-NO-PH(氧-硅烷-氧化氮-磷化氢)蒸气中得到的,从而得到掺磷的Si-SiO2(硅-二氧化硅)多晶结构。然后,为了减少结表面上的态密度,上述材料要在温度为900℃下的氢气气氛中退火,退火之后发射极层的能带宽度成为1.5电子*这种技术的缺点在于:由于在高温下退火,磷*扩散到基极层中,从而扰乱了十分精确而又鲜明的发射极-基极结的界面,造成发射极层的能带宽度与基极层中的能带宽度之间的转变变得不太鲜明,另外,因为存在绝缘的二氧化硅(SiO2)从而这种晶体管具有较大的发射极电阻值。
本发明的主要目的是提供一种双异质结硅晶体管,其发射极带宽很宽。为意味着在异质结上没有积聚电荷就具有高的增益。并且制造工艺也很简单,花费也不昂贵。
因此,该晶体管的特征在于:发射极形成层基本上由掺杂的和氢化的并且至少部分地形成非晶结构的半导体材料组成。
这样可以得到很高的电流增益。因为由于发射极层材料带宽的原因使少数载流子到发射极的注入势垒增加了,同样由于该层带宽的原因,发射极的本征载流子浓度Ni减少了。
这种晶体管很适合在高频下应用,并且可以用在任何一种半导体技术中,诸如差分放大器、运算放大器以及各种各样的具有高增益β的快速数字集成电路之中。
从某种意义上讲,非晶结构包含了:从完全非晶的氢化硅(α-Si∶H),还包含由埋在非晶基质中,其平均尺寸为2~100毫微米的小晶粒组成的微晶硅(uC-Si)。直至由平均尺寸为2~100毫微米的晶粒和晶界构成的连续结构这么一个范畴。在任何情况下材料中氢的含量都是最基本成分,同时,禁带宽度也大于或等于晶体硅(C-Si)的禁带宽(在特殊情况下,带晶粒的多晶硅的平均尺寸大于100毫微米),在制造硅的过程中使用的温度和硅的退火温度越高,那么处于边缘的多晶硅的晶粒数目和/或尺寸也越大,一般认为是带晶界的晶粒的连续结构,其尺寸在一般情况下至少为100毫微米。在完全非晶的情况下,发射极形成层的电阻率,其数值近似在1-1000欧姆-厘米之间,而在微晶硅(uC-Si)的情况下,电阻率的数值约在10-3欧姆-厘米以下。
已知掺杂的和氢化的非晶硅,可用来制造太阳能电池,这方面的情况是人所共知的,例如可参见US-A-4457538,这里所使用的非晶硅比用在晶体管中的非晶硅还有其他要求。
按本发明的最佳实施方案,形成发射极的层是用在非晶基质内形成的一般尺寸为2~100毫微米晶粒的微晶硅(uc-Si)制作的。硅的制作温度越高,则晶粒的密度也越大,尽管一般的多晶半导体材料都有很大的晶粒,最终会使所谓的多晶态达到无残留的非晶硅。这种微晶发射极具有很低的电阻值,从而使这种晶体管在高频大电流的情况下做为功率晶体管是十分有价值的。
仅仅对于生产制造太阳能电池来说,例如从US-A-4357179中可以了解到微晶硅的情况,还可以从扩展文摘(Extended Abstract)1980年第00-21卷的一篇文章中见到,题为“α-Si:用直流辉光放电法制作的H膜”作者是T.Tchimura等人。还可以从应用物理通讯(Applied physies letters)第43卷11期,1983年9月(NY.US)上发表的一篇文章中见到,题为“在等离子体中淀积硼-掺杂氢形成硅合金时,其微晶化与衬底温度的关系”,作者G.Rajeswaran等人。然而,上述应用都与本发明所做成的晶体管无关。
发射极形成层的电阻值近似为1到10欧姆-厘米,或者在微晶的情况下甚至于达到10-3欧姆-厘米。
按照本发明的晶体管的最佳实施方案,基射极形成层的厚度小于0.5微米,可以在非晶硅和单晶硅之间做成十分鲜明的异质结。正因为有这么薄的基极层,才能使基极电阻的数值相当小,这对于在高频下使用的晶体管来说是至关重要的。
另外,本发明还提供了生产制造该晶体管的方法。
在以前制造同质结晶体管的发射极形成层时常使用的工艺技术中,是向磷单晶硅(C-Si)的芯片中进行扩散,扩散温度大约为900℃,或者是用离子注入的方法进行掺杂。为了得到高的收集极电流Ic,必须向发射极形成层中掺杂高浓度的施主杂质Nd,例如掺杂浓度要达到3×1020原子/厘米3,基极电流的数值是根据发射极层的能带宽度来确定的,例如在单晶硅的情况下,其能带宽度大约为1.1电子伏。
这种已知方法的缺点是:由于重掺杂,会使发射极形成层的能带宽度下降到大约0.9电子伏,从而,使基极电流增加,相反地使系数β受到不利的影响。由于能带宽度比较小,就有相对比较大的*子电流流到发射极中去。也就是说,因为基极电阻值比较大,并且跨越基极的击穿电压的数值比较低,选择基极的形成层薄于0.5微米是不利的。
按照本发明的制造方法,其特征在于:发射极形成层是在温度约450℃时,在基极形成层上实现的,所用的方法是用等离子体,包括半导体材料和氢的离子、原子团和中性部分,这是为了使发射极形成层基本上由掺杂的和氢化的半导体材料组成,并且至少部分地出现非晶状态。
由于使用了等离子体,衬底的温度可以保持在比较低的温度上。一般来说温度≤450℃,因为在两个电极之间实际上使用功率的大小是用气相产生淀积粒子薄膜生产速率的决定因素,同时如上所述,氢含量的多少单独由衬底的温度就能决定。可以认为用其他以前所知的技术同样能够淀积非晶层,诸如用特殊的LPCVD技术(即低压化学汽相淀积法)还有HOMOCVD(即均匀化学汽相淀积法),PHOTO CVD(即光学化学汽相淀积法),LASER CVD(即激光化学汽相淀积法)以及溅射法等等,但是经常使用的这些方法中,其衬底温度并不完全决定生长速率,故衬底温度可以保持在较低的温度上,它只能决定薄膜中的氢的成分,并能使发射极具有较大的带宽。
最好采用相对比较高的分压强把氢(H2)掺杂到等离子体中,为的是使发射极形成层基本上由掺杂的和氢化的微晶结构的半导体材料所组成。
在等离子体中,用添加氢(H2)的方法可以控制淀积速率,同时衬底的温度Ts可以控制层内氢的含量。从而微晶本身就可以成形,并具有一定尺寸,其微晶的大小取决于生产速率和淀积速率之间的平衡。
本发明的其他特点和特征将参考附图加以说明。
图1表示实施本发明的一个双极异质结npn晶体管的示意图;
图2是根据本发明的实施方法所使用的设备之示意性的横断面图;
图3是如图1所示的晶体管中发射极-基极结的能带转变的示意图;
图4是实施本发明的npn晶体管用在低电流值上的特性曲线;
图5是实施本发明的npn晶体管用在大电流值上的特性曲线;
图6是表示如图1所示的晶体管其电流放大系数β的曲线,是以基准Gummcl数GG为横坐标;
图7是如图1所示的双极异质结晶体管的高倍放大顶视图;
图8是如图7所示的双极异质结晶体管沿着Ⅷ-Ⅷ线的横截面视图;
实施本发明的一个npn晶体管1(如图1、7、8所示)是由一个配置了发射极接触5的掺磷的氢化非晶或微晶硅构成的发射极层2;一个配置了基极接触7的由单晶硅构成的受主掺杂的基极层3,以及一个配置了集电极接触6的由单晶硅构成的施主掺杂的集电极层4组成。其厚度D(见图8)例如可以仅有十分之几微米。电流放大系数β由下式定义:
β=IG/IB=IN/IP
其中In是从发射极到收集极的电子电流的绝对值。Ip是从基极到发射极的空穴电流值,Ic是收集极电流值,上述公式中的第二个等号只有当基极的复合值可以被忽略不计,并且非晶(或微观晶体)和单晶材料之间的结的复合可以忽略不计的情况下才能成立。
实施本发明制作晶体管的发射极层是放置在腔室8之中,室内温度约为250℃,并且在腔室上装有压力计9,进口通道10,出口通道11,通道上分别装有旋塞开关12和13,并且在腔室的一头装有可移动的腔盖14,因此,至少可以制作一个具有收集极层和基极层的硅片15。在腔室8中,可以淀积原始的硅烷(SiH4)或者磷化氢(PH3),磷化氢的用量约为硅烷(SiH4)用量的1%。同时可使用预先选定功率的交流电压源,或者如在此实施方案中,使用的是一个直流电压源16,在两个电极17和18之间产生等离子体,从而在1到1000毫(mTorr)的压强下,温度为250℃时在基极层上形成一层发射极层。衬底的温度能决定在非晶硅发射极层中存留下来的氢的含量。也就是在250℃时,在薄膜中存留下来的氢的含量一般为5-10%。因为是各种气体混合配料,所以,例如对SIPOS技术所要求的高温退火可以被省去。电极18接地。电极17连接电压源的一端,电源的另一端也接地。由于使用的是等离子体,制作时的温度可以维持在较低的温度下进行。半导体芯片的放置方法既可以采用垂直方式(在图2中如实线15表示的位置)也可以采用水平方式(在图2中用虚线15′表示的位置)。基极形成层和收集极形成层适用以前所知的方法。为了得到满意的欧姆接触,使用钛(Ti)的厚度为0.5微米,铝(Al)的厚度为1微米,将其用汽相淀积法淀积在非晶硅层上和基极形成层上。为了进一步改进接触特性,要在温度为290℃下退火25分钟。如同在SIPOS技术中那样的高温处理可被省去。因为在用等离子体形成的过程中,发射极层已经被氢化了。
为了把发射极制成微晶的结构,也就是说在非晶基质中带有十分微小的结晶区域,所使用的方法是在腔室8内的压强大约为50毫乇的某一温度下,将电压源以较小的功率,即比制作非晶发射极层所使用的功率要小一些的功率加到等离子体上。所使用的压强其准确数值是多少,以及所使用的功率其准确学值是多少。必须根据使用的腔室体积的大小来确定。
图3表示的是在掺磷的N型层的能带19和在轻掺杂的P型层的能带20之间的转变。同时也表示出掺杂曲线。例如能带19的宽度。为1.6电子伏,而能带20的宽度。为1.1电子伏。图3中的实线表示实施本发明的npn晶体管中发射极-基极结的掺杂杂质浓度分布情况,虚线21,22表示的是按照已知的先有技术。例如用扩散技术或SIPOS技术,制造出来的发射极层中的掺杂杂质浓度分布曲线。在这种情况下,由于温度比较高施主材料。例如磷,能够尽可能远的扩散到基极层中去。虚线21是用举例的方式表示在用SIPOS技术制作的晶体管经过短时间烧结之后的掺杂杂质浓度曲线,虚线22是用举例的方式表示用扩散技术制作的晶体管中的掺杂杂质浓度曲线。由于实施本发明制作出来的晶体管可得到十分鲜明的发射极-基极结,故可以选定基极层的厚度小于用其他技术的晶体管基极层的厚度,例如,可以小于0.5微米。这样一来,就使得收集极电流Ic大大增加,从而使β变大。若给定一个β值,则可以得到比较低的基极电阻值。
图4和图5中的曲线24,25,26,27,28,29,30,31表示实施本发明用α-Si∶H方法制作出来的晶体管的收集极电流Ic,在图4中的收集极电流Ic以微安表示,在图5中的收集极电流Ic以毫安表示,相应的基极电流IB分别为下列各个恒定值:10微安,20微安,30微安,200微安,400微安,600微安,800微安和1毫安。而横坐标上标出的是收集极与发射极之间的电压Vce,单位为伏特。
在图6中纵坐标标出电流放大系数β值,而横坐标标出基区Gummel数。该基区Gummel数被定义为表面密度与基极层中少数电荷载流子的扩散系数之比。对电子电流IN,则系数β反比于基区Gummel数。图6中的实线表明的是一个双极同质结晶管的β与Gummel的关系。图6中的个点表示的是在实施本发明的晶体管中一个测量到的值,该晶体管是用α∶SiH4的方法制作的。由于异质结晶体管具有高的基区Gummel数,并且在该基区Gummel数上,近似有5到6倍高的系数β,对于按照本发明实施的异质结晶体管在较低的基准Gummel数上同样显示出电流放大系数β,比较通常使用的同质结晶体管的β值要高得多。
可以认为本发明的双极异质结晶体管能够用硅烷(SiH4)的光分解方法进行制作,正如前面所叙述过的那样,并且腔内的气体温度保持在450℃以下。
当温度大约在300℃以下,冷却带有基极层的衬底时,可以按照本发明用化学汽相沉积(CVD)的方法制作双极异质结晶体管。
大约在550℃到750℃的温度下,加热具有非晶结构的发射极层的晶体管,同样能够获得具有微晶结构的发射极层的晶体管。图9中的曲线42表示α-Si(氢化非晶硅)向uC-Si(微晶硅)的转变,曲线42表示的是在退火20分钟内做为温度函数的该材料的电阻率,在区域41中出现的是非晶硅,而在区域43中的是微晶硅。
对于在此领域工作的技术人员来说需要理解到的是本发明在制作双极异质结晶体管方面的技术并不局限于此。还可以应用本发明制作功率晶体管,而且这种功率晶体管具有很高的频率特性。此外,还可运用在模拟或数字IC(集成电路)的技术中,甚至能够形成亚微型的细晶粒。对一位工程师来说,可以任意设计出适宜使用在高频大功率领域中的晶体管,因为只要掌握本发明的方法,就可能把如此小的基极电阻和大的电流增益这些优点结合起来加以运用。同样,由于在发射极中有较大的能带宽度,所以在发射极的结上没有积聚电荷,这就决定了按照本发明制作的晶体管非常适合在高频下使用。这种类型的晶体管,可以使用在计算机领域中,例如用在主机架上,并且具有超微型结构;还可应用在曲线描图器,示波器,运算放大器(无线电电视,摄象等等)以及用在高速存储器,微波领域等等方面。

Claims (8)

1、一种制造双极异质结晶体管的方法,该晶体管基本上由硅材料形成,其制造步骤包括:
准备一种导电类型的基片作为集电极(4);
在集电极(4)的上面或其中生成一个基极(3),该基极(3)基本上是微晶材料,且经过掺杂而具有另一种导电类型,其特征在于:
在上述基极(3)之上或之中,在温度低于450℃下制作一发射极(2),该发射极(2)实质上是由掺杂的并经过氢化处理的第一种导电类型的硅材料构成,并且至少有一部分是呈非晶质状态,也就是由完全非晶质氢化处理的硅(α-Si∶H)一直到微晶硅(uC-Si),其平均尺寸一般在2-100毫微米之间的小的微晶粒构成,并埋藏在非晶质的母体内,形成一个连续的晶粒结构和晶粒边界结构。
2、按照权利要求1所述的一种制造双极异质结晶体管的方法,其中可以用等离子体化学汽相沉积(PVCD)的方法制作发射极(2)。
3、按照权利要求2所述的一种制造双极异质结晶体管的方法。其中将氢(H2)加入到具有相当高的分压的等离子体中,从而使发射极(2)基本上由掺杂的和氢化处理的呈微晶状态的硅材料构成。
4、一种双极异质结晶体管(1),基本上由硅材料形成,其中包括:一种导电类型的集电极(4),基极(3)在集电极(4)之中或之上形成上述基极呈微晶状态,并通过掺杂形成另一种导电类型,其特征在于:将上述晶体管的发射极(2)制作在上述基极(3)之中或之上,且基本上由掺杂的和氢化处理的硅材料构成,其中至少部分呈非晶状态。
5、按照权利要求4所述的一种双极异质结晶体管(1),其中基极厚度小于0.5微米。
CN85108634.9A 1984-10-02 1985-09-29 双极异质结晶体管及其制造方法 Expired CN1003831B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NL8403005A NL8403005A (nl) 1984-10-02 1984-10-02 Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.
NL8403005 1984-10-02
NL8501769 1985-06-19
NL8501769A NL8501769A (nl) 1984-10-02 1985-06-19 Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.

Publications (2)

Publication Number Publication Date
CN85108634A CN85108634A (zh) 1986-07-30
CN1003831B true CN1003831B (zh) 1989-04-05

Family

ID=26645985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN85108634.9A Expired CN1003831B (zh) 1984-10-02 1985-09-29 双极异质结晶体管及其制造方法

Country Status (7)

Country Link
US (1) US5108936A (zh)
EP (1) EP0178004B1 (zh)
KR (1) KR890004471B1 (zh)
CN (1) CN1003831B (zh)
CA (1) CA1242035A (zh)
DE (1) DE3570804D1 (zh)
NL (1) NL8501769A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887134A (en) * 1986-09-26 1989-12-12 Canon Kabushiki Kaisha Semiconductor device having a semiconductor region in which either the conduction or valence band remains flat while bandgap is continuously graded
JPS63285972A (ja) * 1987-05-19 1988-11-22 Fujitsu Ltd バイポ−ラトランジスタおよびその製造方法
EP0429885B1 (en) * 1989-12-01 1997-06-04 Texas Instruments Incorporated Method of in-situ doping of deposited silicon
ZA923086B (en) * 1991-04-29 1993-10-28 South African Medical Research A delivery system for biologicaly active growth or morphogenetic factors and a method for preparing such delivery system
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
DE4333416C2 (de) * 1993-09-30 1996-05-09 Reinhard Dr Schwarz Verfahren zur Herstellung von mikrokristallinen Schichten und deren Verwendung
DE4345229C2 (de) * 1993-09-30 1998-04-09 Reinhard Dr Schwarz Verfahren zum Herstellen von lumineszenten Elementstrukturen und Elementstrukturen
JP4870873B2 (ja) * 2001-03-08 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8486797B1 (en) 2012-05-25 2013-07-16 International Business Machines Corporation Bipolar junction transistor with epitaxial contacts
US9356114B2 (en) 2013-10-01 2016-05-31 Globalfoundries Inc. Lateral heterojunction bipolar transistor with low temperature recessed contacts

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1469814A (en) * 1973-04-26 1977-04-06 Energy Conversion Devices Inc Solid state electronic device and circuit therefor
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
US4317844A (en) * 1975-07-28 1982-03-02 Rca Corporation Semiconductor device having a body of amorphous silicon and method of making the same
FR2352404A1 (fr) * 1976-05-20 1977-12-16 Comp Generale Electricite Transistor a heterojonction
US4127861A (en) * 1977-09-26 1978-11-28 International Business Machines Corporation Metal base transistor with thin film amorphous semiconductors
US4193821A (en) * 1978-08-14 1980-03-18 Exxon Research & Engineering Co. Fabrication of heterojunction solar cells by improved tin oxide deposition on insulating layer
US4227942A (en) * 1979-04-23 1980-10-14 General Electric Company Photovoltaic semiconductor devices and methods of making same
JPS5760872A (en) * 1980-09-30 1982-04-13 Nippon Telegr & Teleph Corp <Ntt> Vertical-type semiconductor device
JPS5842126B2 (ja) * 1980-10-31 1983-09-17 鐘淵化学工業株式会社 アモルファスシリコンの製造方法
JPS5790933A (en) * 1980-11-27 1982-06-05 Seiko Epson Corp Manufacture of amorphous semiconductor film
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
JPS5933532B2 (ja) * 1981-04-03 1984-08-16 スタンレー電気株式会社 非晶質シリコンの形成方法
JPS6041453B2 (ja) * 1981-05-15 1985-09-17 工業技術院長 微結晶化非晶質シリコン膜の生成方法
DE3314197A1 (de) * 1982-04-28 1983-11-03 Energy Conversion Devices, Inc., 48084 Troy, Mich. P-leitende amorphe siliziumlegierung mit grossem bandabstand und herstellungsverfahren dafuer
JPS5996722A (ja) * 1982-11-25 1984-06-04 Agency Of Ind Science & Technol 薄膜半導体装置
JPS59106153A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd シリコントランジスタの製造方法
US4604636A (en) * 1983-05-11 1986-08-05 Chronar Corp. Microcrystalline semiconductor method and devices
US4451538A (en) * 1983-05-13 1984-05-29 Atlantic Richfield Company High hydrogen amorphous silicon
JPS59211265A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
US4593305A (en) * 1983-05-17 1986-06-03 Kabushiki Kaisha Toshiba Heterostructure bipolar transistor
JPS59211266A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ

Also Published As

Publication number Publication date
EP0178004A1 (en) 1986-04-16
NL8501769A (nl) 1986-05-01
CA1242035A (en) 1988-09-13
EP0178004B1 (en) 1989-05-31
CN85108634A (zh) 1986-07-30
KR860003672A (ko) 1986-05-28
US5108936A (en) 1992-04-28
KR890004471B1 (ko) 1989-11-04
DE3570804D1 (en) 1989-07-06

Similar Documents

Publication Publication Date Title
US5895957A (en) Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US4062034A (en) Semiconductor device having a hetero junction
US5620907A (en) Method for making a heterojunction bipolar transistor
EP0779664A2 (en) Apparatus comprising a heterojunction bipolar transistor
US4829016A (en) Bipolar transistor by selective and lateral epitaxial overgrowth
EP0443852B1 (en) Lateral heterojunction bipolar transistor
CN1003831B (zh) 双极异质结晶体管及其制造方法
GB2131605A (en) Thin film transistor
JP2003297844A (ja) 半導体装置,及び,半導体装置の製造方法
JPS6112388B2 (zh)
Schreiber et al. Si/SiGe heterojunction bipolar transistors with current gains up to 5000
JP2001338930A (ja) 半導体装置および半導体製造方法
Vaidyanathan et al. Planar, ion-implanted bipolar devices in GaAs
TW200406919A (en) Graded-base-bandgap bipolar transistor having a constant-bandgap in the base
US4752812A (en) Permeable-base transistor
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
Vook et al. Double-diffused graded SiGe-base bipolar transistors
JP3374813B2 (ja) 半導体装置及びその製造方法
US6320211B1 (en) Semiconductor device and electronic device by use of the semiconductor
JP3125789B2 (ja) 半導体装置の製造方法
JPH04233737A (ja) トランジスタの製造方法
EP0431835A1 (en) Bipolar semiconductor device
JP2875412B2 (ja) 半導体素子の製造法
JPS63285972A (ja) バイポ−ラトランジスタおよびその製造方法
Symons et al. The use of amorphous and microcrystalline silicon for silicon heterojunction bipolar transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee