CN100382270C - 短路检测电路和短路检测方法 - Google Patents
短路检测电路和短路检测方法 Download PDFInfo
- Publication number
- CN100382270C CN100382270C CNB2005100755430A CN200510075543A CN100382270C CN 100382270 C CN100382270 C CN 100382270C CN B2005100755430 A CNB2005100755430 A CN B2005100755430A CN 200510075543 A CN200510075543 A CN 200510075543A CN 100382270 C CN100382270 C CN 100382270C
- Authority
- CN
- China
- Prior art keywords
- interconnection
- interconnect
- detection
- circuit
- short circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
在高电压系统的情况下用于判断随时间逝去的短路缺陷的电路和方法。用于检测短路缺陷的专用于检测的布线位于第一高电压布线和第二高电压布线之间。电源和电流表串连连接,其一端连接到高电压布线并且其另一端连接到专用于检测的布线。如果当电源接通时,电流值高于预定值,那么可以判断该电路具有随时间逝去的短路缺陷的高可能性。
Description
技术领域
本发明涉及一种用于检测半导体器件的互连之间的短路的技术。
背景技术
在半导体器件中的电路的互连等中,由于导电异物与一个互连和另一个互连的接触而产生短路。这导致了电路缺陷。即使在上市之前该电路没有被判断为有缺陷,但是根据不同的条件,电路有可能变得有缺陷。
图1是可疑物的平面图。在图1中,导电异物101存在于高电压互连A和高电压互连B之间。互连A的电位和互连B的电位可以设置得不同。在这种情况下,高电压互连A和高电压互连B通过导电异物101而短路。因此,在通常测试中可疑物可以被判断为有缺陷。
另一方面,参考图2,导电异物102稍微远离高电压互连A。因此,高电压互连A和高电压互连B没有短路。因此,在通常测试中可疑物不会被判断为有缺陷。但是,在测试之后的应力等可以导致导电异物102与高电压互连A接触,并且高电压互连A和高电压互连B可能短路。这种现象在下文中被称为“随时间逝去的短路缺陷”。
在互连之间施加过电压的方法已被用于低电压电路以检测随时间逝去的短路缺陷。另一方面,在高电压电路的情况中,需要施加比用于通过向低电压电路施加过电压来检测随时间逝去的短路缺陷的通常测试中使用的电压更高的电压,并且能够引起元件被破坏或恶化。
作为现有技术,日本未决专利申请(JP-A2004-14694)公开了一种互连测试方案,其特征在于包括:在硅衬底上的其电阻值已知的至少两个电阻器;电气地串连连接电阻器的互连;用与所述互连的材料相同的材料形成的相邻互连,其以预定间距与该互连相邻;以及两个终端,其分别电气连接到所述电阻器。
日本未决专利申请(JP-AH06-29364)公开了一种半导体器件,其特征在于包括:彼此平行布置的一组互连层和测试所述互连层组是否正常的测试装置,其中所述测试装置包括:第一电位施加装置,其施加第一电位到该组互连层中的第n互连层(n是包括0的2的倍数);以及第二电位施加装置,其施加具有至少与第一电位不同的电位的第二电位到该组互连层中的第n+1互连层,其中,将第一电位施加到第n互连层且同时将第二电位施加到第n+1互连层,并且在预定时间内保持该状态。
日本未决专利申请(JP-AH11-23668)公开了一种作为测试器件的互连缺陷测试电路,其对应于评估目标电路而设置并且位于与由电绝缘的第一互连和第二互连构成的评估目标电路相同的衬底上,其中用于相同评估目标电路的检测电路形成区域被分成多个,并且能够在每个分割的区域中进行绝缘缺陷检测。
发明内容
在高电压电路中,为了通过在互连之间施加电应力来检测互连之间的异物,必需提供比电路正常使用时的电位差大的电位差。但是,由于元件具有小的抗应力裕度,所以不能在高电压电路中使用该测试方法。因此,具有由于互连之间的导电异物引起随时间逝去的短路缺陷的可能性的可疑物不能被判断为有缺陷。这导致了有缺陷产品的流通。
因此,本发明的一个目的是提供一种短路检测电路和短路检测方法,其能够识别出具有随时间逝去的短路缺陷的高可能性的高电压电路。
本发明的另一个目的是提供一种短路检测电路和短路检测方法,其能够检测高电压电路中具有随时间逝去的短路缺陷的高可能性的电路,而无需向元件施加过量的载荷。
根据本发明,能够提供一种短路检测电路和短路检测方法,其能够识别具有随时间逝去的短路缺陷的高可能性的高电压电路。
此外,根据本发明,能够提供一种短路检测电路和短路检测方法,其能够测高电压电路中具有随时间逝去的短路缺陷的高可能性的电路,而无需向元件施加过量的载荷。
在本发明的一个方面中,短路检测电路包括:第一互连、第二互连以及位于第一互连和第二互连之间的并且未连接到第一互连和第二互连的第一检测互连。第一互连具有用于连接串连连接的电源和电流表的终端,第二互连具有用于连接串连连接的电源和电流表的终端。
在本发明的另一个方面中,用于检测短路的方法包括:提供第一互连和第二互连之间的第一检测互连的步骤,在第一互连和第一检测互连之间施加预定值的电压并测量电流的第一测量步骤,以及通过比较由第一测量步骤测量到的电流值和预定值来判断短路的可能性的步骤。
附图说明
图1示出了由通常测试判断为有短路缺陷的导电异物;
图2示出了由通常测试未判断为有短路缺陷但具有变为随时间逝去的短路缺陷的可能性的导电异物;
图3示出了其上形成了高电压互连A和高电压互连B之间的专用于检测的互连的电路;
图4示出了测试1-1;
图5示出了测试1-2;
图6是示出了根据第一实施例的测试的流程图;
图7是测试1-1的应用实例;
图8是测试1-2的应用实例;
图9示出了其上形成了高电压互连A和高电压互连B之间的两个专用于检测的互连的电路;
图10示出了测试2-1;
图11示出了测试2-2;
图12示出了测试2-3;
图13是示出了根据第二实施例的测试的流程图;
图14是示出了根据第二实施例的测试的流程图;
图15示出了具有变成随时间逝去的短路缺陷的高可能性且被测试1-2判断为有缺陷的导电异物;
图16示出了测试2-1的应用实例;
图17示出了测试2-2的应用实例;
图18示出了测试2-1的应用实例;
图19示出了测试2-2的应用实例;
图20示出了测试2-3的应用实例;
图21示出了测试2-3的应用实例;
图22示出了由专用于检测的互连和两个导电物引起的短路缺陷的情况;
图23示出了分开检测互连以避免短路缺陷的情形;
图24示出了由专用于检测的互连和三个导电异物引起的短路缺陷;
图25示出了分开检测互连以避免短路缺陷的情形。
具体实施方式
在下文中,将参考附图描述在优选实施例中的短路检测电路和短路检测方法。
[第一实施例]
图3示出了第一实施例的短路检测电路。在该短路检测电路中,高电压互连A和高电压互连B位于衬底上。在图3中,互连A和互连B是平行的。互连A的电位和互连B的电位可以是不同的。高电压互连是指在通常的操作中被施加了几十伏或更高的电压的互连。
专用于检测的互连001位于高电压互连A和B之间。互连001与互连A和B不连接。互连001具有终端单元,以电流表和电源为例的外部设备可以连接到该终端单元上。在图3中,互连001、互连A和B彼此平行。专用于检测的互连001在与高电压互连A和B的工艺相并行的工艺中制造。布置专用于检测的互连001从而与高电压互连A和B相独立地提供电位。
图4示出了在测试1-1中的等效电路图,该测试1-1是使用图3所示的短路检测电路的测试方法之一。这里,电源和电流表串连连接在高电压互连A和专用于检测的互连001之间。电源在正端和负端之间施加被控制的预定电压。电流表检测从电源产生的电流。
图5示出了在测试1-2中的等效电路图,该测试1-2是使用图3所示的短路检测电路的另一个测试方法。这里,电源和电流表串连连接在高电压互连B和专用于检测的互连001之间。电流表检测从电源产生的电流。
在测试1-1和1-2中,在随时间逝去的短路缺陷能够被检测到的条件下,由电源施加的每个电压允许低于通常操作中的电压。
图6是在第一实施例中随时间逝去的短路缺陷的测试的流程图。该流程图示出了随时间逝去的短路缺陷的测试,其中引用如图2所示存在导电异物102作为例子。
首先,如图7所示对可疑物进行测试1-1。如果由电流表检测到的电流值高于预定值,那么可疑物被判断为有缺陷。在图7中,可疑物在测试1-1中没有被判断为有缺陷。
如果在测试1-1中检测到的电流值低于预定值,那么如图8所示执行测试1-2。然后,在那时检测的在测试1-2中检测到的电流值高于预定值的情况下,可疑物被判断为有缺陷。在图8中,存在于可疑物中的导电异物102与高电压互连B和专用于检测的互连001中的每一个相接触。因此,由于它能够引起随时间逝去的短路,所以可疑物被判断为有缺陷。如果在测试1-1和1-2二者中检测到的电流值低于预定值,那么电路被判断为无缺陷,其具有很小的可能性引起随时间逝去的短路缺陷。
[第二实施例]
图9示出了第二实施例中的电路。图9示出了高电压互连A和与高电压互连A平行布置的高电压互连B。互连A的电位和互连B的电位可以是不同的。专用于检测的互连002位于高电压互连A和高电压互连B之间。专用于检测的线路003位于专用于检测的互连002和高电压互连B之间。互连002与互连A和B不连接。互连003与互连A、B和002不连接。
互连002具有终端单元,以电流表和电源为例的外部设备连接到该终端单元。互连003具有同样的终端。
高电压互连A和专用于检测的互连002之间的距离等于专用于检测的线路003和高电压互连B之间的距离。专用于检测的互连002和专用于检测的线路003在与高电压互连A和B的工艺相并行的工艺中制造。布置专用于检测的互连002和专用于检测的线路003使得与高电压互连A和B独立地提供电位。专用于检测的互连002和专用于检测的线路003的电位也能够独立地提供。
图10示出了在测试2-1中的等效电路图,该测试2-1是使用图9所示的短路检测电路的测试方法之一。这里,电源和电流表串连连接在高电压互连A和专用于检测的线路003之间。
图11示出了在测试2-2中的等效电路图,该测试2-2是使用图9所示的短路检测电路的测试方法之一。这里,电源和电流表串连连接在专用于检测的互连002和高电压互连B之间。
图12示出了在测试2-3中的等效电路图,该测试2-3是使用图9所示的短路检测电路的另一个测试方法。这里,电源和电流表串连连接在专用于检测的互连002和专用于检测的线路003之间。
在测试2-1、2-2和2-3中,在随时间逝去的短路缺陷能够被检测到的条件下,由电源施加的每个电压允许低于通常操作中的电压。在这些测试中,电流表能够检测到被检测的值高于设置值,该设置值被设置为大于该过程的电压下的正常漏电流的值。
图13是在第二实施例中随时间逝去的短路缺陷的测试的流程图。首先,对可疑物进行测试2-1。如果在该测试中检测到的电流值高于预定值,那么可疑物被判断为具有随时间逝去的短路缺陷的高可能性。如果电流值等于或低于预定值,那么执行测试2-2。然后,在测试2-2中检测到的电流值高于预定值的情况下,可疑物被判断为有缺陷。如果在测试2-1和2-2二者中检测到的电流值低于预定值,那么电路被判断为无缺陷,其具有很小的可能性引起随时间逝去的短路缺陷。
图14是在第二实施例中随时间逝去的短路缺陷的测试的第二流程图。首先,对可疑物进行测试2-3。如果在该测试中检测到的电流值等于或低于预定值,那么可疑物被判断为无缺陷。如果在该测试中检测到的电流值大于预定值,那么执行测试2-1。如果测试2-1中检测到的电流值高于预定值,可疑物被判断为有缺陷。如果在测试2-1中检测到的电流值等于或低于预定值,那么执行测试2-2。进一步,如果在测试2-2中检测到的电流值大于预定值,那么可疑物被判断为有缺陷。如果在测试2-2中检测到的电流值等于或低于预定值,那么可疑物被判断为无缺陷。
当已知导电异物的发生率低时,只通过测试2-3的步骤就能实现可疑物是有缺陷还是无缺陷的判断。因此,图14所示的测试流程的测试时间一般较短。相反,如果在测试2-3中有缺陷的发生率高(例如50%或更多),那么其中在两个步骤中进行判断的图13所示的测试流程的测试时间较短。
与第一实施例相比,第二实施例中的短路检测电路和短路检测方法具有下面的特征。参考图15,假设大导电异物102和小导电异物103与高电压互连B接触。导电异物103小且具有引起随时间逝去的短路缺陷的小可能性。因此,在该情况中,理想的是仅当导电异物103存在时,可疑物被判断为无缺陷。但是,在第一实施例中,当存在导电异物102和103中的任何一个时,可疑物都被判断为有缺陷。这导致了无缺陷产品率无必要地降低,并且增加了产品的制造成本。
在第二实施例中,对于导电异物103,在图16所示的测试2-1、图17所示的测试2-2和图20所示的测试2-3中,检测到的电流值低于预定值,并且被判断为无缺陷。另一方面,对于导电异物102,在图19所示的测试2-2中或在图21所示的测试2-3中被判断为有缺陷。当导电异物102与高电压互连A接触并且占据了高电压互连B附近,在测试2-1或2-3中判断为有缺陷。因此,在第二实施例中,只有这样的可疑物能被判断为有缺陷,即该可疑物包括具有引起随时间逝去的短路缺陷的大可能性的导电异物。
参考图22,象第一实施例那样,在高电压互连A和高电压互连B之间设置专用于检测的互连001。高电压互连A和专用于检测的互连001通过导电异物105导电。此外,专用于检测的互连001和高电压互连B通过导电异物104导电。也就是,提供专用于检测的互连001引起了高电压互连A和高电压互连B被相对小的导电异物104和105短路,尽管它们在起初没有被短路。
为了降低这样的短路的发生,如图23所示将专用于检测的互连001分成专用于检测的互连004和专用于检测的互连005是有效的。在图23中,从互连A的法线方向看,在互连004和互连005之间有间隙。互连005位于互连004的延线上。优选地,互连004和005的每个都具有用于连接外部设备的终端单元。
参考图24,如第二实施例那样,两个专用于检测的互连002和003位于高电压互连A和高电压互连B之间。在该情况下,相对小的导电异物106、107和108可能引起高电压互连A和B被短路。为了降低这种短路,将专用于检测的互连002分成专用于检测的互连006和008,并且将专用于检测的互连003分成专用于检测的互连007和009是有效的,如图25所示。
根据本发明的短路检测电路和短路检测方法,尽管这种使用过电压的随时间逝去的短路缺陷的检测是在低电压电路中进行的,但是在施加的电压等于通常检测电压下,也能够检测高电压电路的随时间逝去的短路缺陷。
Claims (15)
1.一种短路检测电路,包括:
第一互连,
第二互连;
第一检测互连,其位于所述第一互连和所述第二互连之间并且未连接到所述第一互连和所述第二互连,所述第一检测互连包括终端,该终端将所述第一检测互连连接到串联的电源、电流表以及所述第一或所述第二互连,以及
第二检测互连,其位于所述第一检测互连的延线上,并且未连接到所述第一检测互连,该第二检测互连包括终端,该终端将所述第二检测互连连接到串联的电源、电流表以及所述第一或所述第二互连。
2.一种短路检测电路,包括:
第一互连,
第二互连;以及
第一检测互连,其位于所述第一互连和所述第二互连之间并且未连接到所述第一互连和所述第二互连,并且具有终端,该终端将所述第一检测互连连接到串连连接的电源和电流表,
其中所述第一互连具有用于连接串连连接的电源和电流表的终端,
所述第二互连具有用于连接串连连接的电源和电流表的终端,以及
所述第一互连和所述第一检测互连之间的距离等于所述第一检测互连和所述第二互连之间的距离。
3.根据权利要求1的短路检测电路,
其中所述第一互连和所述第一检测互连之间的距离等于所述第一检测互连和所述第二互连之间的距离。
4.一种短路检测电路,包括:
第一互连,
第二互连;
第一检测互连,其位于所述第一互连和所述第二互连之间,并且未连接到所述第一互连和所述第二互连,该第一检测互连包括终端,该终端将所述第一检测互连连接到串联连接的电源、电流表以及所述第一或所述第二互连,以及
第三检测互连,其位于所述第一互连和所述第二互连之间,并且未连接到所述第一互连、所述第二互连和所述第一检测互连,并且具有终端,该终端将所述第三检测互连连接到串联连接的电源、电流表和所述第一或所述第二互连。
5.根据权利要求1的短路检测电路,
其中所述第一互连和所述第二互连是高电压互连,将它们连接到当施加高于通常使用的电压时具有被破坏或恶化的高可能性的元件上。
6.一种用于检测短路的方法,包括:
在第一互连和第二互连之间提供第一检测互连的步骤,
在所述第一互连和所述第二互连之间提供第二检测互连,
第一测量步骤,在所述第一互连和所述第一检测互连之间施加第一预定值的电压并且测量第一电流;
在所述第二互连和所述第一检测互连之间施加第二预定电压并且测量第二电流;
第一判断步骤,通过比较第一预定电流和所述第一电流以及比较第二预定电流和所述第二电流,从而判断所述第一和所述第二互连之间短路的可能性。
7.根据权利要求6的检测短路的方法,还包括:
在所述第一检测互连和所述第二互连之间提供第二检测互连的步骤,
第三测量步骤,在所述第一检测互连和所述第二互连之间施加第三预定值的电压并且测量第三电流;
在所述第三检测互连和所述第一互连之间施加第四预定电压,以测量第四电流;以及
第二判断步骤,通过比较第三预定电流和所述第三电流以及比较第四预定电流和所述第四电流,从而判断所述第一和所述第二互连之间的短路的可能性。
8.根据权利要求6的检测短路的方法,其中当所述第一电流大于所述第一预定电流或者所述第二电流大于所述第二预定电流时,所述第一互连和所述第二互连短路。
9.根据权利要求7的检测短路的方法,其中当所述第三电流大于所述第三预定电流或者所述第四电流大于所述第四预定电流时,所述第一互连和所述第二互连短路。
10.根据权利要求1的短路检测电路,还包括:
第三检测互连,其位于所述第二互连和所述第一检测互连之间,并且未连接到所述第二互连和所述第一检测互连,所述第三检测互连包括终端,该终端将所述第三检测互连连接到串联连接的电源、电流表和所述第一或第二互连。
11.根据权利要求10的短路检测电路,还包括:
第四检测互连,其位于所述第二互连和所述第二检测互连之间,并且未连接到所述第二互连和所述第二检测互连,该第四检测互连包括终端,该终端将所述第四检测互连连接到串联连接的电源、电流表和所述第一或第二互连。
12.一种短路检测电路,包括:
第一互连,
第二互连;
第一检测互连,其位于所述第一互连和所述第二互连之间,并且未连接到所述第一互连和所述第二互连,所述第一检测互连包括终端,该终端将所述第一检测互连连接到串联的电源、电流表以及所述第一或所述第二互连,以及
第二检测互连,其位于所述第二互连和所述第一检测互连之间,并且未连接到所述第二互连和所述第一检测互连,该第二检测互连包括终端,该终端将所述第二检测互连连接到串联的电源、电流表以及所述第一或所述第二互连;
所述第一和第二检测互连,用于检测所述第一和第二互连之间随着时间逝去的短路缺陷。
13.根据权利要求12的短路检测电路,还包括:
第四检测互连,其位于所述第二检测互连的延线上,并且未连接到所述所述第二检测互连,该第四检测互连包括终端,该终端将所述第四检测互连连接到串联的电源、电流表和所述第一或第二互连。
14.根据权利要求13的短路检测电路,其中
其中所述第一互连和所述第一检测互连之间的距离等于所述第二互连和所述第二检测互连之间的距离
15.根据权利要求14的短路检测电路,其中
所述第一互连和所述第二互连是高电压互连,将它们连接到当施加高于通常使用的电压时具有被破坏或恶化的高可能性的元件上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165540A JP2005347523A (ja) | 2004-06-03 | 2004-06-03 | ショート検出用回路及びショート検出方法 |
JP2004165540 | 2004-06-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1705096A CN1705096A (zh) | 2005-12-07 |
CN100382270C true CN100382270C (zh) | 2008-04-16 |
Family
ID=35446978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100755430A Expired - Fee Related CN100382270C (zh) | 2004-06-03 | 2005-06-03 | 短路检测电路和短路检测方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7233152B2 (zh) |
JP (1) | JP2005347523A (zh) |
CN (1) | CN100382270C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104297622B (zh) | 2014-10-30 | 2017-08-25 | 京东方科技集团股份有限公司 | 检测显示面板缺陷的方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1123668A (ja) * | 1997-07-04 | 1999-01-29 | Sony Corp | 配線不良検査回路 |
US5877631A (en) * | 1995-10-13 | 1999-03-02 | Yamaha Corporation | Evaluation of the quality of wiring formed in a test semiconductor device |
US6107926A (en) * | 1996-12-25 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Load short-circuit failure detection method and apparatus and electric power steering device |
US20020089345A1 (en) * | 2001-01-05 | 2002-07-11 | Yih-Yuh Doong | Method and device for semiconductor wafer testing |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2575990B2 (ja) | 1992-03-24 | 1997-01-29 | 株式会社東芝 | 半導体装置とそのテスト方法 |
KR100414223B1 (ko) * | 2001-07-24 | 2004-01-07 | 삼성전자주식회사 | 집적 회로 배선의 절연 신뢰성 검사 장치 |
JP3722092B2 (ja) | 2002-06-05 | 2005-11-30 | 株式会社デンソー | 配線テストパターンの評価方法 |
-
2004
- 2004-06-03 JP JP2004165540A patent/JP2005347523A/ja not_active Withdrawn
-
2005
- 2005-06-03 US US11/144,013 patent/US7233152B2/en not_active Expired - Fee Related
- 2005-06-03 CN CNB2005100755430A patent/CN100382270C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877631A (en) * | 1995-10-13 | 1999-03-02 | Yamaha Corporation | Evaluation of the quality of wiring formed in a test semiconductor device |
US6107926A (en) * | 1996-12-25 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Load short-circuit failure detection method and apparatus and electric power steering device |
JPH1123668A (ja) * | 1997-07-04 | 1999-01-29 | Sony Corp | 配線不良検査回路 |
US20020089345A1 (en) * | 2001-01-05 | 2002-07-11 | Yih-Yuh Doong | Method and device for semiconductor wafer testing |
Also Published As
Publication number | Publication date |
---|---|
CN1705096A (zh) | 2005-12-07 |
JP2005347523A (ja) | 2005-12-15 |
US20050270035A1 (en) | 2005-12-08 |
US7233152B2 (en) | 2007-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101222802B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP5947466B2 (ja) | 半導体構造をテストする方法 | |
JPH04309875A (ja) | インサーキット試験装置 | |
CN100432687C (zh) | 检验方法及检验装置 | |
US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
US6577149B2 (en) | Method and device for addressable failure site test structure | |
JP4369949B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
TWI438455B (zh) | 基板檢驗裝置 | |
JP6314392B2 (ja) | 測定装置および測定方法 | |
TWI383160B (zh) | 電性連接瑕疵偵測系統及方法 | |
US9859177B2 (en) | Test method and structure for integrated circuits before complete metalization | |
CN100382270C (zh) | 短路检测电路和短路检测方法 | |
TW201500743A (zh) | 基板檢查裝置 | |
CN201022075Y (zh) | 电子迁移率测试结构 | |
JP3691040B2 (ja) | 半導体ウエハー試験システムと方法 | |
JPS5839021A (ja) | 半導体装置の検査方法 | |
JP5370250B2 (ja) | 半導体装置の製造方法 | |
JP2010003832A (ja) | 半導体装置及びその評価方法 | |
JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
KR100774623B1 (ko) | 금속배선의 연속성 검사를 위한 pcm 테스트 패턴 | |
US6512390B1 (en) | Detecting device for a switch matrix | |
JP2003051521A (ja) | 接続孔モニタ及び半導体装置 | |
JPS6371669A (ja) | 電子回路装置の検査方法 | |
JPH11202016A (ja) | 回路基板の検査方法及び装置 | |
JP6255833B2 (ja) | 基板検査方法及び基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: RENESAS ELECTRONICS CORPORATION Free format text: FORMER NAME: NEC CORP. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: NEC Corp. |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080416 Termination date: 20130603 |